TWI571642B - 使用單一探針測試晶片的多個連接墊的測試裝置及方法 - Google Patents

使用單一探針測試晶片的多個連接墊的測試裝置及方法 Download PDF

Info

Publication number
TWI571642B
TWI571642B TW105103441A TW105103441A TWI571642B TW I571642 B TWI571642 B TW I571642B TW 105103441 A TW105103441 A TW 105103441A TW 105103441 A TW105103441 A TW 105103441A TW I571642 B TWI571642 B TW I571642B
Authority
TW
Taiwan
Prior art keywords
test
wafer
connection pad
connection pads
circuit
Prior art date
Application number
TW105103441A
Other languages
English (en)
Other versions
TW201710691A (zh
Inventor
賴鴻尉
李宗潤
Original Assignee
新特系統股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新特系統股份有限公司 filed Critical 新特系統股份有限公司
Application granted granted Critical
Publication of TWI571642B publication Critical patent/TWI571642B/zh
Publication of TW201710691A publication Critical patent/TW201710691A/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318511—Wafer Test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2844—Fault-finding or characterising using test interfaces, e.g. adapters, test boxes, switches, PIN drivers

Description

使用單一探針測試晶片的多個連接墊的測試裝置及方法
本發明係指一種測試裝置及測試方法，尤指一種在切割道上短路多個連接墊，以使用單一探針測試晶片的多個連接墊的測試裝置及測試方法。
現今半導體製程已發展成熟，且半導體製程的卓越技術使積體電路的應用越來越廣泛，民眾所使用的電子產品大多數都使用積體電路晶片做為核心元件，而用於控制電子產品。半導體製程的演進越來越精密，因此現今發展出許多種測試設備及測試方式，以針對積體電路晶片進行測試，例如：積體電路晶片的連接墊測試（PAD test），其係針對積體電路晶片中用於打線（wire-bonding）或金凸塊（gold bump）的連接墊進行測試，以避免連接墊無法運作的積體電路晶片進行封裝出貨，進而防止瑕疵品流於市面上。
第1圖為一晶圓（wafer）1的示意圖。晶圓1包含複數個晶片（die）10，其中晶片10的周圍形成有切割道（Scribe line）12。晶圓1製作完成後隨即進行連接墊測試。接著，晶圓1進行封裝及分割製程，將用於包覆晶片10的封裝膠體形成於其上，同時沿著切割道12切割以將各晶片10分割，以準備包裝出貨。
然而，隨著半導體製程越來越精密的情況下，連接墊的數量越趨增加，為了在固定面積下的晶圓增設積體電路晶片，進而提高生產效率，所以連接墊的尺寸也對應縮小且越趨密集。再者，由於習知測試裝置（例如，探針卡（probe card））的測試探針數量必須相等於單一積體電路晶片的所有連接墊數量，因此習知測試裝置的測試探針數量必須相對增加，且分布亦需更為密集，以分別對應連接墊的位置，如此測試裝置的電路設計也會愈趨複雜，而造成測試裝置的製作難度上升。況且測試探針分布的密集度增加（例如，探針之間的距離（pitch）太近）會導致測試裝置的成本隨之增加，使用壽命也較短。
因此，如何針對上述問題而提出一種用於測試連接墊的測試裝置，以改善傳統連接墊測試的缺點，並提升連接墊測試的可靠度，實為業界的重要課題之一。
因此，本發明的主要目的在於提供一種在切割道上短路多個連接墊，以使用單一探針測試晶片的多個連接墊的測試裝置及測試方法。
本發明揭露一種測試裝置，用於測試一晶圓上的一晶片，其中該至少一晶片周圍形成有切割道。該測試裝置包含有一測試電路、複數個短路元件以及複數個測試探針。該測試電路耦接於該至少一晶片，用來產生一第一控制訊號至該至少一晶片，使該至少一晶片產生複數個測試訊號。該複數個短路元件形成於該切割道上，其中該複數個短路元件的每一者用來短路該至少一晶片的複數個連接墊，且該複數個連接墊包含一待測連接墊及至少一非待測連接墊。該複數個測試探針耦接於該複數個短路元件及該測試電路，用來透過該複數個短路元件從該待測連接墊接收該複數個測試訊號，使該測試電路根據該複數個測試訊號產生一測試結果。
本發明另揭露一種測試方法，用於測試一晶圓上的一晶片，其中該至少一晶片周圍形成有切割道。該測試方法包含有產生一第一控制訊號至該至少一晶片，使該至少一晶片產生一複數個測試訊號；於該切割道上形成複數個短路元件，其中該複數個短路元件的每一者用來短路該至少一晶片的複數個連接墊，且該複數個連接墊包含一待測連接墊及至少一非待測連接墊；透過該複數個短路元件從該待測連接墊接收該複數個測試訊號；以及根據該複數個測試訊號產生一測試結果。
第2圖為本發明實施例一測試裝置20的示意圖。測試裝置20可為一探針卡（Probe card），用於測試第1圖的晶圓1的晶片10。測試裝置20包含有一測試電路21、複數個短路元件22以及複數個測試探針23。
測試電路21耦接於晶片10，用來產生一控制訊號CT至晶片10，使晶片10產生測試訊號T1～TN。短路元件22形成於切割道12中，用來短路晶片10的複數個連接墊，且該複數個連接墊包含一待測連接墊及至少一非待測連接墊。為便於說明，在本實施例中，短路元件22短路二連接墊P1及P2，並假設待測連接墊為P1，而非待測連接墊為P2。
測試探針23耦接於短路元件22及測試電路21，用來透過短路元件22從待測連接墊P1接收測試訊號T1～TN，使測試電路20根據測試訊號T1～TN產生一測試結果T_rst。如此一來，操作人員可根據測試結果T_rst，判斷晶片10是否正常操作，以進行後續分割製程及封裝出貨。
請注意，晶片10的電路設計通常內建有複數個開關（或切換元件、可調阻抗電路等）以及一訊號處理電路11，因此可透過訊號處理電路11執行相關功能的運算，並透過訊號處理電路11控制複數個開關，進而達成所需的訊號輸出與輸入。據此，本發明利用上述晶片10的功能來協助測試裝置20進行測試。
具體而言，訊號處理電路11耦接於測試電路21，用來根據控制訊號CT1，產生一控制訊號CT2以及測試訊號T1～TN。複數個開關分別耦接於複數個連接墊及訊號處理電路11，用來根據控制訊號CT2，連接待測連接墊與訊號處理電路11的連結，以及斷開非待測連接墊與訊號處理電路11的連結，以透過待測連接墊輸出測試訊號T1～TN。
以輸出測試訊號T1為例，當控制訊號CT1指示待測連接墊為P1且非待測連接墊為P2時，訊號處理電路11產生控制訊號CT2至對應連接墊P1及P2的複數個開關，連接待測連接墊P1與訊號處理電路11的連結，以及斷開非待測連接墊P2與訊號處理電路11的連結。反之，當控制訊號CT1指示待測連接墊為P2且非待測連接墊為P1時，訊號處理電路11產生控制訊號CT2至對應連接墊P1及P2的複數個開關，連接待測連接墊P2與訊號處理電路11的連結，以及斷開非待測連接墊P1與訊號處理電路11的連結。如此一來，測試裝置20可使用單一測試探針23來測試二個連接墊，如此即可減少測試晶片10所需的探針數量。
第3圖為本發明實施例一測試裝置30的局部示意圖。測試裝置30包含測試探針33以及形成於切割道12上的複數個短路元件32，每一短路元件32用來同時短路四個連接墊P1、P2、P3及P4。測試裝置30可輸出控制訊號CT1來指示四個連接墊P1、P2、P3及P4中的一者為待測連接墊以及其餘三者為非待測連接墊。例如，若連接墊P2為待測連接墊，則連接墊P1、P3及P4為非待測連接墊。接著，晶片10可控制對應連接墊P1、P2、P3及P4的複數個開關，連接待測連接墊P2與訊號處理電路11（未繪示）的連結，以及斷開非待測連接墊P1、P3及P4與訊號處理電路11的連結。以此類推，測試裝置30可使用單一測試探針33來測試四個連接墊，如此即可減少測試晶片10所需的探針數量。
第4圖為本發明實施例一測試裝置40的局部示意圖。測試裝置40包含測試探針43以及形成於切割道12上的複數個短路元件42，每一短路元件42用來同時短路M個連接墊P1～PM。測試裝置40可輸出控制訊號CT1來指示M個連接墊P1～PM中的一者為待測連接墊以及其餘（M-1）者為非待測連接墊。例如，若連接墊P2為待測連接墊，則連接墊P1及P3～PM為非待測連接墊。接著，晶片10可控制對應連接墊P1～PM的複數個開關，連接待測連接墊P2與訊號處理電路11（未繪示）的連結，以及斷開非待測連接墊P1及P3～PM與訊號處理電路11的連結。以此類推，測試裝置40可使用單一測試探針43來測試M個連接墊，如此即可減少測試晶片10所需的探針數量。
由上述第2圖至第4圖的實施例可知，假設短路元件可同時短路M個連接墊，且晶片10總共有K個連接墊。本發明的測試電路僅需M分之一的測試探針數量即可測試單一晶片10的所有連接墊（其中，N=K/M，N為測試探針數量）。換言之，本發明的測試電路可透過較少的測試探針數量來測試單一晶片10的所有連接墊。當測試探針數量減少時，可增加測試探針之間的間隔（Pitch），如此可降低製作測試探針卡難度，進而提升測試探針卡的良率及使用壽命。
另一方面，當測試探針數量減少時，雖然測試時間會相對增加，但減少測試探針帶來的效益（包含節省的材料成本及降低的製作難度）優於增加測試時間的成本，因此本發明的測試裝置在業界仍具備一定的競爭力。實務上，短路元件同時短路二至八個連接墊（M個連接墊實質上包含二至八個連接墊，即 M=2～8）所增加的測試時間是在可容忍的範圍內。
第5圖繪示執行切割製程後的晶片10。測試裝置20、30及43分別包含一切割單元（未繪於圖式），耦接於測試電路21，用來在晶片10測試完成後，沿切割道12進行分割製程，以分離晶片10並分別去除短路元件22、32及43。切割單元用來執行晶片10在生產製程中的一道切割製程，切割單元可以是任何用來進行切割製程（Dicing）的相關設備，例如雷射切割器、鑽頭、刀具等。由於短路元件形成於切割道上，因此晶片10在進行分割製程時，短路元件可隨著切割道一併被切除，因此不會增加額外的製程及相關費用來移除短路元件。值得注意的是，本發明提前在晶圓產出階段即進行測試，因此在進行分割製程前即可根據測試結果篩選出優良晶片並且淘汰不良晶片，只有優良晶片才會進行後續的封裝製程，以確保出貨品質。
簡言之，本發明在切割道上設置短路元件來同時短路晶片的複數個連接墊，同時利用晶片內部的開關來連接待測連接墊並斷開非待測連接墊，以透過待測連接墊輸出測試訊號，得知相對應的測試結果。因此，本發明的測試電路可使用單一測試探針來測試多個連接墊，即可透過較少的測試探針數量來測試單一晶片的所有連接墊。當測試探針數量減少時，可增加測試探針之間的間隔，如此可降低製作測試探針卡難度，進而提升測試探針卡的良率及使用壽命。此外，由於短路元件形成於切割道上，晶片在進行分割製程時，短路元件可隨著切割道一併被切除，因此不會增加額外的製程及相關費用來移除短路元件。
上述實施例的操作可歸納為一測試流程60，如第6圖所示，測試流程60可用於測試裝置，用於測試晶片的連接墊。測試流程60包含以下步驟。
步驟600：開始。
步驟601：產生一控制訊號至至少一晶片，使該至少一晶片產生複數個測試訊號。
步驟602：於一切割道上形成複數個短路元件，其中該複數個短路元件的每一者用來短路該至少一晶片的複數個連接墊，且該複數個連接墊包含一待測連接墊及至少一非待測連接墊。
步驟603：透過該複數個短路元件從該待測連接墊接收該複數個測試訊號。
步驟604：根據該複數個測試訊號產生一測試結果。
步驟605：沿該切割道進行一分割製程，以分離該至少一晶片並去除該複數個短路元件。
步驟606：結束。
測試流程60的詳細操作說明可參考第2圖至第4圖的實施例，於此不贅述。步驟602轉換至步驟603的過程為晶片根據控制訊號連結待測連接墊與內部訊號處理電路及斷開非待測連接墊與內部訊號處理電路的相關操作，詳細操作說明亦可參考第2圖至第4圖的實施例。
綜上所述，本發明在切割道上設置短路元件來同時短路晶片的複數個連接墊，同時利用晶片內部的開關來連接待測連接墊並斷開非待測連接墊，以透過待測連接墊輸出測試訊號來得知相對應的測試結果。因此，本發明的測試電路可使用單一測試探針來測試多個連接墊，即可透過較少的測試探針數量來測試單一晶片的所有連接墊。當測試探針數量減少時，可增加測試探針之間的間隔，如此可降低製作測試探針卡難度，進而提升測試探針卡的良率及使用壽命。此外，由於短路元件形成於切割道上，晶片在進行分割製程時，短路元件可隨著切割道一併被切除，因此不會增加額外的製程及相關費用來移除短路元件。   以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10‧‧‧晶片
11‧‧‧訊號處理電路
12‧‧‧切割道
20、30、40‧‧‧測試裝置
21‧‧‧測試電路
22、32、43‧‧‧短路元件
23、33、42‧‧‧測試探針
P1～PM‧‧‧連接墊
T1～TN‧‧‧測試訊號
CT1、CT2‧‧‧控制訊號
T_rst‧‧‧測試結果
60‧‧‧流程
600～606‧‧‧步驟
第1圖為一晶圓的示意圖。 第2圖為本發明實施例一測試裝置的示意圖。 第3圖為本發明實施例另一測試裝置的局部示意圖。 第4圖為本發明實施例另一測試裝置的局部示意圖。 第5圖繪示執行切割製程後的晶片。 第6圖為本發明實施例用於測試晶片的連接墊的流程圖。
10‧‧‧晶片
11‧‧‧訊號處理電路
12‧‧‧切割道
20‧‧‧測試裝置
21‧‧‧測試電路
22‧‧‧短路元件
23‧‧‧測試探針
P1、P2‧‧‧連接墊
T1~TN‧‧‧測試訊號
CT1、CT2‧‧‧控制訊號
T_rst‧‧‧測試結果

Claims (10)

  1. 一種測試裝置，用於測試一晶圓上的至少一晶片，其中該至少一晶片周圍形成有切割道，該測試裝置包含有：一測試電路，耦接於該至少一晶片，用來產生一第一控制訊號至該至少一晶片，使該至少一晶片產生複數個測試訊號；複數個短路元件，形成於該切割道上，其中該複數個短路元件的每一者用來短路該至少一晶片的一待測連接墊及至少一非待測連接墊；以及複數個測試探針，耦接於該複數個短路元件及該測試電路，用來透過該複數個短路元件從該待測連接墊接收該複數個測試訊號，使該測試電路根據該複數個測試訊號產生一測試結果。
  2. 如請求項1所述的測試裝置，其中該至少一晶片包含有：一訊號處理電路，耦接於該測試電路，用來根據該第一控制訊號，產生一第二控制訊號以及該複數個測試訊號；以及複數個開關，耦接於該複數個連接墊及該訊號處理電路，用來根據該第二控制訊號，連接該待測連接墊與該訊號處理電路的連結以及斷開該至少一非待測連接墊與該訊號處理電路的連結，以透過該待測連接墊輸出該複數個測試訊號。
  3. 如請求項1所述的測試裝置，其中該測試裝置包含N個測試探針，該短路元件用來短路M個連接墊，且該至少一晶片包含(N*M)個連接墊。
  4. 如請求項3所述的測試裝置，其中該M個連接墊實質上包含二至八個連接墊。
  5. 如請求項1所述的測試裝置，其另包含：一切割單元，耦接於該測試電路，用來在該至少一晶片測試完成後，沿該切割道進行一分割製程，以分離該至少一晶片並去除該複數個短路元件。
  6. 一種測試方法，用於測試一晶圓上的至少一晶片，其中該至少一晶片周圍形成有切割道，該測試方法包含有：產生一第一控制訊號至該至少一晶片，使該至少一晶片產生一複數個測試訊號；於該切割道上形成複數個短路元件，其中該複數個短路元件的每一者用來短路該至少一晶片的一待測連接墊及至少一非待測連接墊；透過該複數個短路元件從該待測連接墊接收該複數個測試訊號；以及根據該複數個測試訊號產生一測試結果。
  7. 如請求項6所述的測試方法，其中該至少一晶片根據該第一控制訊號，產生一第二控制訊號以及該複數個測試訊號；以及該至少一晶片根據該第二控制訊號，連接該待測連接墊與該訊號處理電路的連結以及斷開該至少一非待測連接墊與該訊號處理電路的連結，以透過該待測連接墊輸出該複數個測試訊號。
  8. 如請求項6所述的測試方法，其中該複數個測試探針包含N個測試探針，該複數個連接墊包含M個連接墊，且該至少一晶片包含(N*M)個連接墊。
  9. 如請求項8所述的測試方法，其中該M個連接墊實質上包含二至八個連接墊。
  10. 如請求項6所述的測試方法，其另包含：在該至少一晶片測試完成後，沿該切割道進行一分割製程，以分離該至少一晶片並去除該複數個短路元件。
TW105103441A 2015-09-10 2016-02-03 使用單一探針測試晶片的多個連接墊的測試裝置及方法 TWI571642B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201562217009P 2015-09-10 2015-09-10

Publications (2)

Publication Number Publication Date
TWI571642B true TWI571642B (zh) 2017-02-21
TW201710691A TW201710691A (zh) 2017-03-16

Family

ID=58237589

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105103441A TWI571642B (zh) 2015-09-10 2016-02-03 使用單一探針測試晶片的多個連接墊的測試裝置及方法

Country Status (3)

Country Link
US (1) US9952277B2 (zh)
CN (1) CN106531653B (zh)
TW (1) TWI571642B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107516655B (zh) * 2017-07-21 2019-08-13 上海华虹宏力半导体制造有限公司 划片槽测试结构及测试方法
TWI639846B (zh) * 2018-02-12 2018-11-01 黃彥凱 晶圓再驗之方法
TWI700797B (zh) * 2018-03-16 2020-08-01 南茂科技股份有限公司 半導體封裝結構
KR102568537B1 (ko) * 2018-11-13 2023-08-21 삼성전자주식회사 패시베이션 구조물, 이를 포함하는 반도체 장치 및 이를 포함하는 반도체 기판의 소잉 방법
CN112014604A (zh) * 2019-05-28 2020-12-01 云谷（固安）科技有限公司 一种晶圆测试装置、测试系统及测试方法
US11467207B2 (en) * 2020-12-23 2022-10-11 Industrial Technology Research Institute Massive testing of micro integrated circuit
CN113933683B (zh) * 2021-09-23 2024-04-23 洛晶半导体(上海)有限公司 芯片测试系统及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW529110B (en) * 1998-08-20 2003-04-21 Sharp Kk Film carrier tape and method of evaluating the same
TW200402844A (en) * 2002-05-15 2004-02-16 Fujitsu Ltd Semiconductor integrated circuit with shortened pad pitch
US20060190779A1 (en) * 2005-02-21 2006-08-24 Nec Electronics Corporation Semiconductor integrated circuit for reducing number of contact pads to be probed in probe test
WO2007130764A1 (en) * 2006-03-30 2007-11-15 Qualcomm Incorporated Integrated circuit with improved test capability via reduced pin count
CN101447480A (zh) * 2007-11-28 2009-06-03 奇景光电股份有限公司 可简化测试程序的集成电路晶片结构及测试方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7362093B2 (en) * 1995-10-31 2008-04-22 Texas Instruments Incorporated IC selectively connecting logic and bypass conductors between opposing pads
JP3779789B2 (ja) * 1997-01-31 2006-05-31 株式会社ルネサステクノロジ 半導体装置およびその製造方法
FR2875624A1 (fr) * 2004-09-23 2006-03-24 St Microelectronics Sa Generation deterministe d'un numero d'identifiant d'un circuit integre
JP4472650B2 (ja) * 2006-02-27 2010-06-02 シャープ株式会社 半導体ウェハ、半導体チップ、半導体装置、ならびにウェハテスト方法
CN101978485B (zh) * 2008-03-26 2012-07-04 爱德万测试株式会社 探针晶片、探针装置以及测试系统
US20110050273A1 (en) * 2009-08-25 2011-03-03 Ssu-Pin Ma Fast testable wafer and wafer test method
KR101768992B1 (ko) * 2010-12-30 2017-08-17 삼성전자주식회사 프로브 카드 및 이를 이용한 반도체 장치의 검사 방법
JP5826926B2 (ja) * 2011-06-30 2015-12-02 株式会社アドバンテスト 電気的に結合された複数の半導体ダイをウェハのスクライブライン内に位置する検査アクセスインタフェースと接触させる方法、装置、及びシステム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW529110B (en) * 1998-08-20 2003-04-21 Sharp Kk Film carrier tape and method of evaluating the same
TW200402844A (en) * 2002-05-15 2004-02-16 Fujitsu Ltd Semiconductor integrated circuit with shortened pad pitch
US20060190779A1 (en) * 2005-02-21 2006-08-24 Nec Electronics Corporation Semiconductor integrated circuit for reducing number of contact pads to be probed in probe test
WO2007130764A1 (en) * 2006-03-30 2007-11-15 Qualcomm Incorporated Integrated circuit with improved test capability via reduced pin count
TW200805539A (en) * 2006-03-30 2008-01-16 Qualcomm Inc Integrated circuit with improved test capability via reduced pin count
CN101447480A (zh) * 2007-11-28 2009-06-03 奇景光电股份有限公司 可简化测试程序的集成电路晶片结构及测试方法

Also Published As

Publication number Publication date
US20170074922A1 (en) 2017-03-16
US9952277B2 (en) 2018-04-24
TW201710691A (zh) 2017-03-16
CN106531653A (zh) 2017-03-22
CN106531653B (zh) 2019-06-07

Similar Documents

Publication Publication Date Title
TWI571642B (zh) 使用單一探針測試晶片的多個連接墊的測試裝置及方法
US10964610B2 (en) Packaging mechanisms for dies with different sizes of connectors
JP6028298B2 (ja) 半導体ダイ上にフィーチャをめっきするためのヒューズバス
JP4472650B2 (ja) 半導体ウェハ、半導体チップ、半導体装置、ならびにウェハテスト方法
US20120298410A1 (en) Interposer Testing Using Dummy Connections
JPH11251531A (ja) 半導体装置レイアウト構造
JPH02211648A (ja) 半導体装置
CN116338413B (zh) 晶上系统的测试方法及测试装置
KR20090002843A (ko) 듀얼 미러 칩, 그것을 포함하는 웨이퍼 그리고 그 칩을포함하는 멀티칩 패키지
JP2007036252A (ja) 改善されたパッド構造を有する半導体装置及び半導体装置のパッド形成方法
US9006739B2 (en) Semiconductor test and monitoring structure to detect boundaries of safe effective modulus
TW455978B (en) Method for testing wafers
US6972583B2 (en) Method for testing electrical characteristics of bumps
US20120168752A1 (en) Testkey structure, chip packaging structure, and method for fabricating the same
KR100766171B1 (ko) 웨이퍼 레벨 반도체 패키지 및 그 제조 방법
CN100495695C (zh) 阵列线路基板
US11650249B1 (en) Wafer testing and structures for wafer testing
TWI417975B (zh) 測試墊結構、晶片封裝結構、測試墊結構製作方法以及晶片封裝結構製作方法
TW448527B (en) Wafer level testing structure
KR100641471B1 (ko) 반도체 소자의 입력 ｉｃ 구조
US20070152348A1 (en) Array circuit substrate and wire bonding process using the same
JPH08335616A (ja) 半導体装置及びその検査方法
CN111081573A (zh) 一种剥离强度测试方法
TWI230264B (en) Wafer capable of conducting aging and electricity tests and conducting method thereof
CN102184904A (zh) 一种针对boac构架的焊盘结构及集成电路器件结构