CN101447480A - 可简化测试程序的集成电路晶片结构及测试方法 - Google Patents

可简化测试程序的集成电路晶片结构及测试方法 Download PDF

Info

Publication number
CN101447480A
CN101447480A CNA2008101091271A CN200810109127A CN101447480A CN 101447480 A CN101447480 A CN 101447480A CN A2008101091271 A CNA2008101091271 A CN A2008101091271A CN 200810109127 A CN200810109127 A CN 200810109127A CN 101447480 A CN101447480 A CN 101447480A
Authority
CN
China
Prior art keywords
wafer
joint sheet
multiplex
testing cushion
functional circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101091271A
Other languages
English (en)
Other versions
CN101447480B (zh
Inventor
陈平波
陈建宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Himax Technologies Ltd
Original Assignee
Himax Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Technologies Ltd filed Critical Himax Technologies Ltd
Publication of CN101447480A publication Critical patent/CN101447480A/zh
Application granted granted Critical
Publication of CN101447480B publication Critical patent/CN101447480B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

本发明提供可简化测试程序的集成电路晶片结构及应用该集成电路晶片结构时的测试方法。藉由增设多工元件以选择性地传送集成电路晶片中一功能电路的关联信号至测试垫，本发明可利用探针数目少于该功能电路的接合垫数目的一探针卡来对该功能电路进行测试。如此一来，集成电路晶片的接合垫数目/间距便可不再受到习知探针卡的探针间距限制，使得高引脚数的集成电路晶片设计变得可行。

Description

可简化测试程序的集成电路晶片结构及测试方法
技术领域
本发明涉及一种集成电路(IC)晶片结构，特别涉及一种可简化测试程序的IC晶片结构及应用该IC晶片结构时的测试方法。
背景技术
随着IC晶片的功能变得复杂、尺寸变得越来越轻薄，IC晶片需要设置的焊垫(pad)数目也不断地增加，而焊垫间距(pad pitch)也必须越来越小。虽然目前实作上IC晶片可达到约1440个焊垫数以及15μm的焊垫间距，却依然不敷使用，各厂商仍致力于增加焊垫数目以及缩小焊垫的间距。然而，IC在设计时必须一并考量晶圆测试阶段所搭配使用的探针卡(probe card)，由于现阶段尚未能以低成本生产高探针数及小间距的探针卡，故IC晶片的结构难以有进一步的突破，无法同时兼顾效能与生产成本。
发明内容
有鉴于此，本发明的目的之一即在于提供一种可简化测试程序的IC晶片结构及应用该IC晶片结构时的测试方法。由于本发明所提出的IC晶片结构在晶片测试时不需使用高针数的探针卡，可使用探针数目少于其接合垫数目的探针卡来进行测试，因此可有效地节省成本。此外，IC晶片的接合垫数目/间距可不再受限于习知探针卡的探针间距，使得高引脚数的IC晶片设计变得可行。
根据本发明的一实施例，其提供一种在基板(substrate)上形成有一功能电路(functional circuitry)的IC晶片。该IC晶片包含有一第一接合垫(bondingpad)、一第二接合垫、至少一测试垫以及一多工元件，其中第一接合垫用来接收与该功能电路关联的一第一信号，第二接合垫用来接收与该功能电路关联的一第二信号，测试垫用于功能电路的测试，而多工元件则耦接于第一、第二接合垫以及测试垫，用来选择性地将第一及第二接合垫的其中的一电性连接至测试垫。
根据本发明的另一实施例，其是提供一种在基板上形成有一功能电路的IC晶片。该IC晶片包含有一接合垫、一测试垫以及一多工元件，其中接合垫是用来接收功能电路的关联信号，测试垫是用来测试功能电路并接收功能电路的关联信号，而多工元件耦接于该接合垫以及该测试垫，用来接收与功能电路关联的一第一信号以及一第二信号，并选择性地将第一及第二信号的其中的一传送至该接合垫或该测试垫。
根据本发明的另一实施例，其是提供一种IC晶片的测试方法，且该IC晶片具成有一功能电路。该测试方法包含有提供用来接收与该功能电路关联的一第一信号的一第一接合垫，提供用来接收与该功能电路关联的一第二信号的一第二接合垫，以及选择性地将第一及第二接合垫的其中的一电性连接至一测试垫。
根据本发明的另一实施例，其是提供一种IC晶片的测试方法，且该IC晶片具成有一功能电路。该测试方法包含有接收与该功能电路关联的一第一信号以及一第二信号，以及选择性地将第一及第二信号的其中的一传送至一接合垫或一测试垫。
附图说明
图1是本发明IC晶片的一实施例的示意图。
图2是本发明IC晶片的另一实施例的示意图。
【主要元件符号说明】
100、200  IC晶片      110、210 功能电路
120 第一接合垫        130   第二接合垫
140、240 多工元件   150 测试垫
220、230 接合垫
具体实施方式
在说明书及权利要求当中使用了某些词汇来指称特定的元件。所属领域中具有通常知识者应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求当中所提及的「包含」为一开放式的用语，故应解释成「包含但不限定于」。以外，「耦接」一词在此是包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或透过其他装置或连接手段间接地电气连接至该第二装置。
本发明所提出的IC晶片结构可使用较习知IC晶片更少的测试垫来完成测试，因此，在晶片测试时可以使用探针间距大于IC晶片的接合垫间距的探针卡。在一实施例中，IC晶片的多个接合垫共用一个测试垫，图1是其中一种实施方式的示意图，如图所示，IC晶片100包含有设置于基板上的一功能电路110、多个第一接合垫120、多个第二接合垫130、多个多工元件140以及多个测试垫150，其中每个第一接合垫120接收与功能电路110关联的第一信号，而每个第二接合垫130则接收与功能电路110关联的第二信号。每个多工元件140的输入端均分别耦接于第一接合垫120以及第二接合垫130，而输出端则耦接至作为探针测试点的一测试垫150，因此，多工元件140可选择性地将第一接合垫120与第二接合垫130的其中的一电性连接至测试垫150。
每个多工元件140均包含有一控制端(图中未显示)，透过控制端可控制多工元件140操作于一测试模式或一正常模式。当多工元件140操作于测试模式时，其是交替地传送第一及第二信号至测试垫150：在一时段内，多工元件140将第一信号自第一接合垫120传递至测试垫150以供探针卡进行测试，而在下一时段内，多工元件140转而将第二信号自第二接合垫130传递至测试垫150以供探针卡进行测试。如此一来，探针卡的探针数便不必与IC晶片100的引脚数相同，而探针间距可以大于IC晶片100的接合垫间距，在本实施例中，探针卡的探针数目可以只有IC晶片100的引脚数的一半，且探针间距可以是IC晶片100引脚间距的两倍。另一实施例并不限定多工元件140于同一时段传递所有的第一信号或第二信号，其是在一时段内利用部分多工元件140来传递第一信号至测试垫150，并以其他的多工元件140来传递第二信号至测试垫150，只要多工元件140在下一时段传递另一信号即可达成与前述实施例实质上相同的功效。
在测试完功能电路110后，多工元件140被控制回到正常模式(例如，多工元件140被设定成不运作)，请注意，在正常模式时第一及第二信号并不会受到多工元件140改变状态的影响，仍然可持续经由第一接合垫120以及第二接合垫130输出。
图1是以2层的接合垫堆迭(2-pad stack)结构为例进行说明，且在图1中，多工元件140设置于IC晶片100上，而测试垫150设置于邻近IC晶片100的切割道上，然而，以上仅为本发明的一实施例，本发明并不限定接合垫/测试垫的数目以及其位置安排，举例来说，多工元件140可以具有2个以上的输入端或1个以上的输出端，以使IC晶片100应用3层或更多层的接合垫堆迭结构，另外，测试垫150也可设置在IC晶片100上，而多工元件140可设置于邻近IC晶片100的切割道上，设置于切割道上的测试垫150或多工元件140会在晶圆分选(die sorting)的过程中被自动清除。
图2是显示本发明的IC晶片的另一实施例。IC晶片200包含有一功能电路210、用来接收功能电路210关联信号的多个接合垫220及230，以及耦接于接合垫220及230的多个多工元件240，其中每个多工元件240接收与功能电路210关联的第一信号与第二信号，并具有一控制端(图中未显示)，透过控制端可控制多工元件240操作于一测试模式或一正常模式。
部分的接合垫(例如接合垫230)在测试模式下作为测试垫使用，此时多工元件240交替地将第一信号及第二信号传送至测试垫230，而探针卡将探针与测试垫230接触以测试功能电路210。因此，用来测试IC晶片200的探针卡可以只具有IC晶片200引脚数的一半的探针数目，且探针间距可以是IC晶片200引脚间距的两倍。如同先前所述，多工元件240并不必须在同一时段传递所有的第一或第二信号，亦可于一时段利用部分多工元件240来传递第一信号至测试垫230，并利用其他多工元件240传递第二信号，只要多工元件240在下一时段传递另一信号至测试垫230即可。
如同先前所述，虽然图2是以2层的接合垫堆迭结构为例进行说明，但多工元件240亦可具有2个以上的输入端或1个以上的输出端，以使IC晶片200适用3层或更多层的接合垫堆迭结构。
请注意，测试垫亦可选用接合垫220，甚至是部分的接合垫220与部分的接合垫230，但在完成晶片测试后，测试垫即回复输出信号的功能，作为输出垫使用，因此，当操作于正常模式时，多工元件240是由控制端控制来分别传送第一信号及第二信号至接合垫220及接合垫230。
由于接合垫可作为测试垫使用，IC晶片200的接合垫总数可较图1所示的IC晶片100来得少，此外，IC晶片200更因其多工元件240、接合垫220及测试垫230设置于IC晶片200上而具有以下优点：测试线位于IC晶片200内而使得IC晶片200易于实施，且IC晶片200不需考虑在晶片分选后残留于切割道的测试垫或多工元件的剥离(peeling)所引起的短路(short)问题。
综上所述，以上的实施例在IC晶片的结构中增设了多工元件以及测试垫(测试垫可以是额外增加用来测试晶片的接合垫或IC晶片原有的接合垫)，藉由利用多工元件来选择性地传递IC晶片中功能电路的关联信号至测试垫，在测试过程可以使用探针数少于IC晶片接合垫数目的探针卡来对功能电路进行测试，如此一来，IC晶片的接合垫数目及接合垫间距可不再受习知探针卡的探针间距限制，使多引脚数的IC晶片设计变得可行。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (21)

1.一种IC晶片，具有形成于一基板上的一功能电路，该IC晶片包含有：
一第一接合垫，用来接收与该功能电路关联的一第一信号；
一第二接合垫，用来接收与该功能电路关联的一第二信号；
至少一测试垫，用来测试该功能电路；以及
一多工元件，耦接于该第一接合垫、该第二接合垫以及该测试垫，用来选择性地将该第一接合垫及该第二接合垫的其中的一电性连接至该测试垫。
2.如权利要求1所述的IC晶片，其中该测试垫设置于邻近该IC晶片的一切割道上。
3.如权利要求1所述的IC晶片，其中该测试垫设置于该IC晶片上。
4.如权利要求1所述的IC晶片，其中该多工元件设置于邻近该IC晶片的一切割道上。
5.如权利要求1所述的IC晶片，其中该多工元件设置于该IC晶片上。
6.如权利要求1所述的IC晶片，其中该多工元件另包含有一控制端，用来控制该多工元件操作于一测试模式或一正常模式。
7.如权利要求6所述的IC晶片，其中当操作于该测试模式时，该多工元件交替地将该第一接合垫以及该第二接合垫电性连接至该测试垫。
8.如权利要求6所述的IC晶片，其中当操作于该正常模式时，该多工元件不运作。
9.一种具有一功能电路的IC晶片，包含有：
一接合垫，用来接收该功能电路的关联信号；
一测试垫，用来测试该功能电路并接收该功能电路的关联信号；以及
一多工元件，耦接于该接合垫以及该测试垫，用来接收与该功能电路关联的一第一信号以及一第二信号，并选择性地将该第一信号与该第二信号的其中的一传送至该接合垫或该测试垫。
10.如权利要求9所述的IC晶片，其中该多工元件设置于该IC晶片上。
11.如权利要求9所述的IC晶片，其中该接合垫及该测试垫设置于该IC晶片上。
12.如权利要求9所述的IC晶片，其中该多工元件另包含有一控制端，用来控制该多工元件操作于一测试模式或一正常模式。
13.如权利要求12所述的IC晶片，其中当操作于该测试模式时，该多工元件交替地将该第一信号以及该第二信号传递至该测试垫。
14.如权利要求12所述的IC晶片，其中当操作于该正常模式时，该多工元件分别将该第一信号以及该第二信号传递至该接合垫以及该测试垫。
15.一种测试具有一功能电路的一IC晶片的方法，包含有：提供用来接收与该功能电路关联的一第一信号的一第一接合垫；提供用来接收与该功能电路关联的一第二信号的一第二接合垫；以及选择性地将该第一接合垫及该第二接合垫的其中的一电性连接至一测试垫。
16.如权利要求15所述的方法，更包含有：
判断该功能电路是操作于一测试模式或一正常模式。
17.如权利要求16所述的方法，其中选择性地将该第一接合垫及该第二接合垫的其中的一电性连接至该测试垫的步骤包含有：
当该功能电路操作于该测试模式时，交替地将该第一接合垫以及该第二接合垫电性连接至该测试垫。
18.一种测试具有一功能电路的一IC晶片的方法，包含有：
接收与该功能电路关联的一第一信号以及一第二信号；以及
选择性地将该第一信号及该第二信号的其中的一传送至一接合垫或一测试垫。
19.如权利要求18所述的方法，更包含有：
判断该功能电路是操作于一测试模式或一正常模式。
20.如权利要求19所述的方法，其中选择性地将该第一信号及该第二信号的
其中的一传送至该接合垫或该测试垫的步骤包含有：
当该功能电路操作于该测试模式时，交替地将该第一信号以及该第二信号
传递至该测试垫。
21.如权利要求19所述的方法，其中选择性地将该第一信号及该第二信号的其中的一传送至该接合垫或该测试垫的步骤包含有：
当该功能电路操作于该正常模式时，分别将该第一信号以及该第二信号传递至该接合垫以及该测试垫。
CN2008101091271A 2007-11-28 2008-05-23 可简化测试程序的集成电路晶片结构及测试方法 Expired - Fee Related CN101447480B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/946,053 2007-11-28
US11/946,053 US20090134901A1 (en) 2007-11-28 2007-11-28 Integrated circuit die structure simplifying ic testing and testing method thereof

Publications (2)

Publication Number Publication Date
CN101447480A true CN101447480A (zh) 2009-06-03
CN101447480B CN101447480B (zh) 2011-04-06

Family

ID=40669153

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101091271A Expired - Fee Related CN101447480B (zh) 2007-11-28 2008-05-23 可简化测试程序的集成电路晶片结构及测试方法

Country Status (3)

Country Link
US (1) US20090134901A1 (zh)
CN (1) CN101447480B (zh)
TW (1) TW200923386A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103116123A (zh) * 2011-11-17 2013-05-22 华邦电子股份有限公司 集成电路及其测试方法
CN105895618A (zh) * 2014-05-07 2016-08-24 北京同方微电子有限公司 一种窄划片槽的晶圆结构
TWI571642B (zh) * 2015-09-10 2017-02-21 新特系統股份有限公司 使用單一探針測試晶片的多個連接墊的測試裝置及方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8779790B2 (en) * 2009-06-26 2014-07-15 Freescale Semiconductor, Inc. Probing structure for evaluation of slow slew-rate square wave signals in low power circuits
US9151798B2 (en) * 2011-07-28 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for testing a semiconductor device
KR102388044B1 (ko) 2015-10-19 2022-04-19 삼성전자주식회사 테스트 장치 및 이를 포함하는 테스트 시스템
CN105867698B (zh) * 2016-06-17 2018-10-19 武汉华星光电技术有限公司 移动终端及其触摸显示单元、触控按键
CN107942223B (zh) * 2016-10-12 2024-08-23 肖敏 用于芯片测试和编程的装置及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999066337A2 (de) * 1998-06-16 1999-12-23 Infineon Technologies Ag Einrichtung zur vermessung und analyse von elektrischen signalen eines integrierten schaltungsbausteins
TW490783B (en) * 2001-05-22 2002-06-11 Hi Max Optoelectronics Corp Testing device and method built in the wafer scribe line
US6963212B2 (en) * 2004-03-23 2005-11-08 Agilent Technologies, Inc. Self-testing input/output pad

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103116123A (zh) * 2011-11-17 2013-05-22 华邦电子股份有限公司 集成电路及其测试方法
CN103116123B (zh) * 2011-11-17 2015-04-08 华邦电子股份有限公司 集成电路
CN105895618A (zh) * 2014-05-07 2016-08-24 北京同方微电子有限公司 一种窄划片槽的晶圆结构
TWI571642B (zh) * 2015-09-10 2017-02-21 新特系統股份有限公司 使用單一探針測試晶片的多個連接墊的測試裝置及方法
US9952277B2 (en) 2015-09-10 2018-04-24 Sync-Tech System Corp. Test device and method using single probe to test multiple pads of chip

Also Published As

Publication number Publication date
TW200923386A (en) 2009-06-01
US20090134901A1 (en) 2009-05-28
CN101447480B (zh) 2011-04-06

Similar Documents

Publication Publication Date Title
CN101447480B (zh) 可简化测试程序的集成电路晶片结构及测试方法
US8115507B2 (en) Circuit and method for parallel testing and semiconductor device
CN100412500C (zh) 半导体器件的探针对齐验证电路和方法
CN106252325B (zh) 用于多芯片封装件中管芯间互连的混合冗余方案
US20100060312A1 (en) Testing Circuit Split Between Tiers of Through Silicon Stacking Chips
US20080175080A1 (en) Semiconductor memory device and test method thereof
WO2007022446A3 (en) Electronic device having an interface supported testing mode
JP5845256B2 (ja) デバイス貫通バイアのための試験技法
US20090089637A1 (en) Semiconductor test system and test method thereof
TW200708750A (en) Testable integrated circuit, system in package and test instruction set
CN103630824B (zh) 芯片同测系统
WO2010075815A1 (zh) 集成电路并行测试方法、装置和系统
JPH10223716A (ja) 集積回路の動作テストの実施方法
KR100331553B1 (ko) 여러번의 프로빙 및 안정된 본딩을 허용하는 패드를 갖는 집적회로 장치
CN106997249A (zh) 一种具有触控功能的显示面板及其故障测试方法
KR101550870B1 (ko) 프로브 카드를 구비한 테스트 장치 및 이를 이용한 테스트 방법
CN106771950A (zh) 一种用于晶圆的测试系统及其测试方法
US20110156739A1 (en) Test kit for testing a chip subassembly and a testing method by using the same
US7564255B2 (en) Semiconductor integrated circuit for reducing number of contact pads to be probed in probe test
US7146549B2 (en) Scan-path flip-flop circuit for integrated circuit memory
CN100539097C (zh) 片上芯片构造的半导体器件及其制造方法
CN102956520A (zh) 半导体组件堆栈结构测试方法
CN101915892B (zh) 芯片测试电路
US7898279B2 (en) Circuit for multi-pads test
US20090256582A1 (en) Test circuit board

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110406

Termination date: 20120523