JP6028298B2 - 半導体ダイ上にフィーチャをめっきするためのヒューズバス - Google Patents

半導体ダイ上にフィーチャをめっきするためのヒューズバス Download PDF

Info

Publication number
JP6028298B2
JP6028298B2 JP2012159145A JP2012159145A JP6028298B2 JP 6028298 B2 JP6028298 B2 JP 6028298B2 JP 2012159145 A JP2012159145 A JP 2012159145A JP 2012159145 A JP2012159145 A JP 2012159145A JP 6028298 B2 JP6028298 B2 JP 6028298B2
Authority
JP
Japan
Prior art keywords
interconnect
seal ring
fuse
forming
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012159145A
Other languages
English (en)
Other versions
JP2013026624A5 (ja
JP2013026624A (ja
Inventor
アール．リール ジョージ
アール．リール ジョージ
ジェイ．ヘス ケビン
ジェイ．ヘス ケビン
エス．ユーリン トレント
エス．ユーリン トレント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2013026624A publication Critical patent/JP2013026624A/ja
Publication of JP2013026624A5 publication Critical patent/JP2013026624A5/ja
Application granted granted Critical
Publication of JP6028298B2 publication Critical patent/JP6028298B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は一般に半導体デバイスに関し、より詳細には、半導体デバイス用の相互接続パッドに電気めっきを施すことに関する。
半導体ウエハ上に相互接続部又はボンドパッドなどのフィーチャ構造を電気めっきするには、ウエハの上面にめっき用のバスを付与し、めっきプロセスの完了後に除去する必要がある。このめっきバスの付与及び除去によって、追加のコストが生じる。
金−アルミニウム（Ａｕ−Ａｌ）ワイヤボンディングの置き換えが求められている。Ａｕ−Ａｕ及びＣｕ−Ａｕのボンディングを可能とするべく、ボンドパッド用のＯＰＭ（Ｏｖｅｒ Ｐａｄ Ｍｅｔａｌｌｕｒｇｙ）プロセスが開発された。個々のボンドパッドをめっきバスに接続する方法は得られておらず、また従来のパターン（電気）めっきプロセスは極めて高コストであるので、現在のところ、ＯＰＭ堆積は無電解めっきプロセスに限定されている。
特許文献１には、プログラム可能な相互接続層を有する半導体デバイスについて開示されている。
米国特許第６，２２２，２１２号明細書
半導体ダイ上に相互接続部又はボンドパッドなどのフィーチャ構造を電気めっきする方法を提供する。
一態様では、該方法は、半導体基板の上方に複数のヒューズを形成する工程と、半導体基板の上方の複数の相互接続層と、該複数の相互接続層の上面の複数の相互接続パッドとを形成する工程と、シールリングを形成する工程と、を備える。シールリングは、半導体基板と、前記複数の相互接続パッドと、前記複数のヒューズとに形成された能動回路を包囲している。前記複数のヒューズの各ヒューズは、前記複数の相互接続パッドの対応する相互接続パッドとシールリングとに電気的に接続されている。前記複数のヒューズの各ヒューズが導通状態にあるとき、該ヒューズは対応する相互接続パッドをシールリングに電気的に接続する。
半導体ウエハの一実施形態の平面図。 一実施形態による図１のウエハの追加の詳細の部分平面図。 本発明の一実施形態による製造の一フェーズの後のウエハの側部分断面図。 製造の他の数フェーズ後の図３のウエハの部分側面図。 製造の別のフェーズ後の図４のウエハの部分側面図。 製造の別のフェーズ後の図５のウエハの部分側面図。 製造の別のフェーズ後の図６のウエハの部分側面図。 製造の別のフェーズ後の図７のウエハの部分側面図。 製造の別のフェーズ後の図８のウエハの部分側面図。 製造の別のフェーズ後の図４のウエハの別の実施形態の側部分断面図。 製造の別のフェーズ後の図４のウエハの別の実施形態の側部分断面図。 製造の別のフェーズ後の図１１のウエハの部分平面図。 図２〜１２のウエハにおいて用いられることの可能なヒューズの一実施形態のトップダウンレイアウトの概略図。
この説明は、本発明の例示となることを意図するものであり、限定と捉えられるものではない。
シールリング又は他の連続的なダイ又はウエハ構造と、ダイの上面上の個々のボンドパッドとの間のヒューズめっきバス接続の実施形態を開示する。一実施形態は、シールリング構造の近くのウエハの能動層におけるポリシリコンヒューズを含む。シールリングの接点は、ポリヒューズの第１の端部に直接接続される。最上パッド導体層に電気的に結合された金属／ビアスタックは、ヒューズリンクの第２の端部に接続される。この金属／ビアスタックは、ボンドパッドフットプリントとシールリングとの間に配置されてもよく、ボンドパッドの直下に配置されてもよい。ウエハ上の複数のダイのシールリングが、スクライブストリート又はライン（後でソーイングプロセス中に除去される）に配置される共通の金属トレースに対する電気接続を介してひとまとめにされてもよい。
めっき用の電流は、スクライブストリートにおける共通の金属トレース、シールリング、ポリヒューズ、金属スタックを通じて、ボンドパッドに流れる。めっきプロセスが完了すると、めっきプロセスに用いられたのよりも大きな電流を用いて、ヒューズを過熱させ溶断することによって、ヒューズをブローする（飛ばす）ことが可能である。そのようにして、ボンドパッドに電気的にめっきし、次いで、めっきバスから絶縁することが可能である。ヒューズの溶断プロセスはウエハプローブ試験中に実行可能であり、その際、必要な総電流をさらに制限するように、ヒューズの溶断プロセスのステージやシーケンスを設定可能である。
図１には、半導体ウエハ１００の一実施形態の平面図を示す。半導体ウエハ１００の上には複数の集積回路（ＩＣ）ダイ１０２が形成されている。図１には、ＩＣダイ１０２とウエハ１００の環状の縁の周囲の未使用部分とを区別するために、ＩＣダイ１０２を斜線のハッチングによって示す。めっきトレース１０４は、ウエハ１００上のグリッドパターンにおける各ＩＣダイ１０２の縁の周囲に形成されたシールリング１０８に接続されている。各トレース１０４の端部は、縁ビード領域１０６の中へ、また縁ビード領域１０６を越えてウエハ１００の縁まで延びることが可能である。当技術分野において知られているプロセス及び用具を用いて誘電体材料を選択的に除去することによって、縁ビード領域１０６において金属相互接続層を露出させることが可能である。図２を参照すると、一実施形態による図１におけるウエハ１００の領域Ｂによって描写される部分のさらなる詳細の部分平面図が示されている。４つのＩＣダイ１０２の交差におけるコーナー部分は、シールリング２０２と、シンギュレーション（個片化）パス２０４と、スクライブストリート２０６と、ヒューズ２０８と、相互接続パッド２１０と、能動領域２１２と、シールリング相互接続部２１４とを有する。
シールリング２０２は、ＩＣダイ１０２の周辺部のまわりに配置されており、プロセスの歩留まりに影響を与えるとともにＩＣダイ１０２の製造後のＩＣダイ１０２の性能に影響を与える汚染イオンから、ＩＣダイ１０２の縁を封止している。加えて、シールリング２０２は、ウエハ２００の基板（図示せず）に接地されている。別の実施形態では、シールリング２０２はウェル注入部（図示せず）を通じて基板に接続される。シンギュレーションパス２０４は、スクライブストリート２０６における破線によって示されており、ＩＣダイ１０２同士を互いから分離するためにソー及び／又はレーザが用いられ得る位置を示す。
ＩＣダイ１０２の能動領域２１２は、シールリング２０２の周辺部の内側の破線によって輪郭を描かれており、半導体デバイスの機能のために用いられる回路（図示せず）を含む。例えば、能動領域２１２は、論理又はメモリ機能に用いられる回路を含んでよい。相互接続パッド２１０は、能動領域２１２において回路に結合され、通常、能動領域２１２の内側周辺部のまわりに１つ以上の行として配置される。ヒューズ２０８の各々は、対応する相互接続パッド２１０とシールリング２０２との間に接続される。各シールリング相互接続部２１４の１つの端部は第１のシールリング２０２に結合され、シールリング相互接続部２１４の別の端部はスクライブストリート２０６を跨いで別のシールリング２０２に結合される。シールリング２０２は、このようにして、シールリング相互接続部２１４によって直接的又は間接的に互いに相互接続される。
図３は、本発明の一実施形態による製造の一フェーズの後のウエハ２００の側部分断面図である。スクライブストリート２０６と、第１、第２の能動領域２１２との輪郭は、垂直な破線によって示されている。ウエハ２００は、基板３０２の上方に形成された誘電体層３１４と、ゲート電極３０４及び接点（コンタクト）３０６を有するトランジスタと、ヒューズ２０８，３２０とを備える。ゲート接点３０６、導電性ビア３０８，３１０，３１２，３１６，３１８を含む電気的な相互接続は、誘電体層３１４を通じて、対応する構成要素まで形成される。これについてさらに本明細書において説明する。ゲート電極３０４は、能動領域２１２に含まれ得る様々な種類の能動回路のうちの１つの一例として示されている。基板３０２は、能動領域２１２を有するバルクシリコン基板などの任意の適切なシリコン又はＳＯＩ（シリコン・オン・インシュレータ）基板、ヒ化ガリウム基板であってよい。
ヒューズ２０８，３２０の第１の端部の部分は、それぞれの能動領域２１２に配置され、ヒューズ２０８，３２０の第２の端部の部分は、それぞれの能動領域２１２とスクライブストリート２０６との間に配置される。ビア３０８は第１の能動領域２１２の内側においてヒューズ２０８に結合される一方、１対のビア３１０は第１の能動領域２１２とスクライブストリート２０６との間においてヒューズ２０８に結合される。別のビア（図示せず）は第２の能動領域２１２の内側においてヒューズ３２０に結合される一方、１対のビア３１８は第２の能動領域２１２とスクライブストリート２０６との間においてヒューズ３２０に結合される。追加の層が基板３０２上に形成されるとき、ビア３１０は第１のシールリング２０２（図２）の一部を形成し、ビア３１２は第１のＩＣダイ１０２用のクラック停止部の一部を形成する。同様に、ビア３１８は第２のシールリング２０２（図２）の一部を形成し、別のビア３１６は第２のＩＣダイ１０２用のクラック停止部の一部を形成する。
図４は、複数（Ｎ）の相互接続層４００を形成することを含む製造の他の数フェーズ後の図３のウエハの部分側面図である。図４には、詳細に示してはいないが、金属相互接続層４０２及びビア層４０４と同様に形成できる交互の金属相互接続層及びビア層が含まれる。一実施形態では、金属相互接続部及びビア層の導電性部分は、銅を含む。別の実施形態では、金属相互接続層の導電性部分はアルミニウムを含み、ビア層の導電性部分はタングステンを含む。隣接した複数の金属相互接続層の導電性部分の間に任意数のビアが形成されてよい。
スタックビア３０６，３０８，３１０，３１２，３１６，３１８は、相互接続層４００の誘電体層やビア層４０４，４０８を通じて垂直に形成される。示した実施形態では、層４０２は、能動領域２１２においてスタックビア３０８に結合された金属相互接続部４１０を含む。能動領域２１２とスクライブストリート２０６との間の領域において、層４０２は、１対のスタックビア３１０に結合された金属相互接続部４１８と、ビアスタック３１２に結合された金属相互接続部４２２と、スタックビア３１６に結合された金属相互接続部４３４と、１対のスタックビア３１８に結合された金属相互接続部４３８とをさらに含む。
層４０６は、能動領域２１２においてスタックビア３０８に結合された金属相互接続部４１４を含む。能動領域２１２とスクライブストリート２０６との間の領域において、層４０６は、スタックビア３１０に結合された金属相互接続部４２０と、スタックビア３１２に結合された金属相互接続部４２４と、スタックビア３１６に結合された金属相互接続部４３６と、スタックビア３１８に結合された金属相互接続部４４０とをさらに含む。
これに加えて、層４０６は、スクライブストリート２０６において第１、第２の金属相互接続部４２６，４３０を含む。層４０８はビア４２７，４２８，４３２，４３３を含み、それらのビアは、層４０６において、それぞれの金属相互接続部４２６，４３０に結合されている。金属相互接続部４２６、ビア４２７，４２８は、シールリング相互接続部２１４（図２）用の第１のスクライブストリート接点４２９を形成する。金属相互接続部４３０、ビア４３２，４３３は、シールリング相互接続部２１４用の第２のスクライブストリート接点４３５を形成する。
このようにして、ヒューズ２０８と金属相互接続部４１０，４１４との間に結合されたスタックビア３０８と、金属相互接続部４１４に結合された１対のビア４１６とによって、能動領域２１２にめっきバス部分４１７が形成される。めっきバス部分４１７は、能動領域２１２におけるヒューズ２０８の第１の端部の部分に相互接続パッド２１０（図２）を結合する。ＩＣダイ１０２の他の相互接続パッド用に、能動領域２１２に追加のめっきバス部分４１７が形成されるが、図面には示していない。さらに、他のＩＣダイ１０２用にも能動領域２１２にめっきバス部分４１７が形成され得るが、図面には示していない。
第１の縁シール４２１は、層３１４においてヒューズ２０８に接続され、層４００，４０４，４０８を通じて延びる一対のスタックビア３１０によって、第１の能動領域２１２とスクライブストリート２０６との間の領域に形成される。この一対のスタックビア３１０は、それぞれの層４０２，４０６における金属相互接続部４１８，４２０にさらに接続される。
このようにして、誘電体層３１４の下部から誘電体層４０８の上部まで延び、それぞれの導体層４０２，４０６において金属相互接続部４２２，４２４に結合されているスタックビア３１２によって、縁シール４２１とスクライブストリート２０６との間の領域に第１のクラック停止部４２５が形成される。
第２の縁シール４４２は、このようにして、誘電体層３１４においてヒューズ３２０に接続され、層４００，４０４，４０８を通じて延びる一対のスタックビア３１８によって、第２の能動領域２１２とスクライブストリート２０６との間の領域に形成される。この一対のスタックビア３１８は、それぞれの層４０２，４０６における金属相互接続部４３８，４４０にさらに接続される。
このようにして、誘電体層３１４の下部から誘電体層４０８の上部まで延び、それぞれの導体層４０２，４０６において金属相互接続部４３４，４３６に結合されているスタックビア３１６によって、縁シール４４２とスクライブストリート２０６との間の領域に第２のクラック停止部４３７が形成される。
シールリング２０２は、それぞれの能動領域２１２の周辺部を包囲しており、それぞれの縁シール４２１，４４２、随意ではクラック停止部４２５，４３７を含むことが可能である。ウエハ１００上の２つの隣接したＩＣダイ１０２用の例示的なシールリング２０２について記載したが、それぞれのＩＣダイ１０２の能動領域２１２へ湿気が入り込むのを防止するべく、またヒューズ２０８，３２０に導電性相互接続部を提供するべく、ＩＣダイ１０２の周辺部のまわりに追加のシールリング２０２が形成される。それぞれのＩＣダイ１０２が個片化される（例えば、ソー又はレーザによって）ときに生成されるクラックが能動領域２１２へ入り込むのを防止するべく、追加のクラック停止部４２５，４３７が形成されてもよい。
図５は、能動領域２１２においてめっきバス部分４１７のビア４１６の上方に導電性相互接続パッド５０２が形成される製造の別のフェーズ後の図４のウエハの部分側面図である。同じプロセス中、めっきバス接点５０４，５０８がそれぞれのシールリング２０２、ビア４２７，４３３の上方に形成され、またシールリング相互接続部５０６がビア４２８，４３２の上方に形成される。これによって、シールリング２０２、ヒューズ２０８，３２０、めっきバス部分４１７及び相互接続パッド５０２が導通するように相互接続される。
次いで、パッシベーション層５１０が、誘電体層４０８、相互接続パッド５０２、めっきバス接点５０４，５０８、及びシールリング相互接続部５０６の上方に形成される。パッシベーション層５１０は、相互接続パッド５０２の一部及びめっきバス接点５０４，５０８の上方から除去されるが、シールリング相互接続部５０６の上方には残される。
図６は、従来の電気めっき法を用いて相互接続パッド５０２及びめっきバス接点５０４，５０８上に導体層６０２，６０４，６０６が形成される（又は電気めっきされる）製造の別のフェーズ後の図５のウエハの部分側面図である。一部の実施形態では、導体層６０２，６０４，６０６は、相互接続パッド５０２、及びめっきバス接点５０４，５０８に電気めっきすることによって形成される。電気めっきプロセス用の必要な電流を提供するべく、電位がシールリング２０２に印加される（図１のトレース１０４も参照）。この電気めっきプロセスを用いて、様々な実施形態において、Ｎｉ、Ｎｉ−Ａｕ、Ｎｉ−Ｐｄ−Ａｕ、Ｃｕ、Ｃｕ−Ｐｄ又は他の金属など、金属をめっきすることが可能である。電気めっき工具と接触させるための金属リングは、当業者に知られ一般に実施されているウエハ縁加工方法を用いるウエハファブプロセスによって形成することが可能である。相互接続パッド５０２及びシールリング２０２は、電気的に接続される。電気めっきプロセス中に用いられる電流は、ヒューズ２０８，３２０を溶断するのに必要な電流未満である。例えば、９０ｎｍのＣＭＯＳ技術については、１つの接点パッドに電気めっきを行うとき２〜１０μＡの範囲の電流が用いられる一方、ヒューズ２０８，３２０のブローには４０〜１５０ｍＡの範囲の電流が必要である。
図７は、導体層６０２に接触する試験プローブ７０２を通じて相互接続パッド５０２に電流が供給される製造の別のフェーズ後の図６のウエハの部分側面図である。ヒューズ２０８を通じて電流を流すことを可能とするグランド接続は、シールリング２０２における導体層６０４との接触によって形成可能である。この電流はヒューズ２０８を溶断するのに必要な電流よりも大きいので、ヒューズ２０８を故障させ、能動領域２１２の回路とシールリング２０２との間に開回路７０４を形成する。例えば、４５ｎｍのＣＭＯＳ技術では、幅０．１５μｍ、長さ１．０μｍの本体寸法を有するヒューズは、１．５ボルト、５マイクロ秒のパルスによって印可される１００ミリアンペアの電流によって溶断可能である。
図８は、ヒューズ３２０に接続された相互接続パッド（図示せず）に溶断電流が印加されたときの製造の別のフェーズ後の図７のウエハの部分側面図である。ヒューズ３２０の故障によって、それぞれの能動領域２１２の回路とシールリング２０２との間に開回路８０２が形成される。
溶断電流は、それぞれの導体層６０２を介して各相互接続パッド５０２に順々に印加されることが可能である。ヒューズ２０８，３２０を溶断するのに必要な電流量は、ＩＣダイ１０２上の能動回路を損傷させるのに必要な電流未満である。
図９は、ＩＣダイ１０２が個片化されてパッケージ化の準備ができている製造の別のフェーズ後の図８のウエハの部分側面図である。パッケージ化には、例えば、ＩＣダイ１０２をリードフレーム又は他のパッケージ基板（図示せず）に取り付け、導体層６０２とリードフレーム又は他のパッケージ基板上の導電性リードとの間にワイヤボンドを追加し、ＩＣダイ１０２を保護コーティングによりカプセル化することが含まれる。
図１０は、能動領域２１２においてめっきバス部分４１７のビア４１６の上方に導電性相互接続パッド５０２が形成される製造の別のフェーズ後の図６の別の実施形態のウエハの部分断面図である。同じプロセス中、めっきバス接点５０４，５０８がそれぞれのシールリング２０２、ビア４２７，４３３の上方に形成され、またシールリング相互接続部５０６がビア４２８，４３２の上方に形成される。これによって、シールリング２０２、ヒューズ２０８，３２０、めっきバス部分４１７及び相互接続パッド５０２を導通するように相互接続する。
次いで、パッシベーション層１００４が、誘電体層４０８と、相互接続パッド５０２、めっきバス接点５０４，５０８、及びシールリング相互接続部５０６を含む金属相互接続層１００２との上方に形成される。パッシベーション層１００４は、相互接続パッド５０２の一部の上方から除去されるが、めっきバス接点５０４，５０８及びシールリング相互接続部５０６の上方には残される。したがって、シールリング相互接続部５０６の表面は、めっきプロセス中に露出されない。シールリング相互接続部５０６の表面上の金属をめっきしないことの利点は、スクライブストリートに追加の金属が形成されないことである。スクライブストリートの金属によって、ウエハソーイングプロセス中にダイに損傷が与えられることがある。
次いで、相互接続パッド５０２に電気めっきすることによって、導体層１００６が相互接続パッド５０２上に形成されることが可能である。電気めっきプロセス用の必要な電流を提供するべく、直流電位がシールリング２０２に印加される。相互接続パッド５０２は、シールリング２０２に電気的に結合される。電気めっきプロセス中に用いられる電流は、ヒューズ２０８，３２０を溶断するのに必要な電流未満である。
電気めっきプロセスが完了すると、導体層１００６その他の相互接続パッド（図示せず）に接触するプローブ７０２（図７）などのウエハ試験プローブを通じて、相互接続パッド５０２に電流が印加される。この電流は、ウエハに印加される最大瞬間電流が制御されるように、順々に相互接続パッドに印加される。ヒューズ２０８を故障させ、能動領域２１２の回路とシールリング２０２との間に開回路を形成するべく、ヒューズ２０８を溶断するのに必要な電流よりも大きな電流が印可される。ヒューズ２０８を通じて電流を流すことを可能とするグランド接続は、介在するヒューズ２０８を通じてシールリングに結合されていないシールリング２０２に電気的に結合された別の相互接続パッドの導体層１００６との接触によって形成可能である。この試験及び続く誘導ヒューズ故障プロセスは、各ダイ１０２の各相互接続パッド／ヒューズの組み合わせについて反復される。次いで、先述のようにＩＣダイ１０２は個片化され、パッケージされることが可能である。
図１１は、相互接続パッド５０２の上方に金属相互接続部６０２が形成され、めっきバス接点５０４，５０８の上方に金属相互接続部６０４，６０６が形成され、シールリング相互接続部５０６の上方にスクライブストリートめっきバス接点１２０２が形成される製造の電気めっきフェーズの後の図６のウエハの別の実施形態の部分断面図である。
図１２は、連続したシールリング２０２に沿って所定間隔だけ離間して配置されているスクライブストリートめっきバス接点１２０２を示す図１のウエハの部分平面図である。めっきバス接点１２０２は、電気めっきプロセス中にウエハを通じてめっき電流を一様に印可するために複数の接点を提供する。
電気めっきプロセスが完了すると、ウエハに印加される最大瞬間電流が制御されるように、ヒューズ２０８を溶断するのに必要な電流より大きな電流が、図７のプローブ７０２などのウエハ試験プローブや他の相互接続パッド（図示せず）を介して導体層６０２に順々に印加される。スクライブストリートめっきバス接点１２０２へのグランド接続によってヒューズ２０８を通じて電流を流すことが可能である。この試験及び続く誘導ヒューズ故障プロセスは、各ダイ１０２の各相互接続パッド／ヒューズの組み合わせについて反復される。次いで、示したようにＩＣダイ１０２は個片化され、パッケージされることが可能である。
図１３は、図２〜１２のウエハにおいて用いられることの可能なヒューズ２０８の一実施形態のトップダウンレイアウトの図である。ヒューズ２０８は、第１の端部の部分１３０２と、中央部分１３０４と、第２の端部の部分１３０６とを含む。中央部分１３０４の断面は、端部１３０２，１３０６より狭い。第１、第２の端部１３０２，１３０６は、それぞれの接点３０８，３１０を有し、相互接続パッドめっきバス部分４１７と縁シールめっきバス部分４２１（図４）との間に電気接続を提供する。なお、６つの接点３１０と３つ接点３０８とが各電気接続を形成するように示しているが、任意の数及び形状の接点が電気接続を提供するために用いられることが可能である。例えば、別の実施形態では、１つ以上の端部の部分に対する電気接続は、バー状の接点によって形成されてよい。ヒューズ２０８は、自身を通じて十分に大きな電流を流すことによってブローされ、非導通状態に変化させられ、これによって端部１３０２，１３０６の間の電気接続が除去される。
以上、シールリング２０２と半導体デバイス用の電気めっきバスとしての相互接続パッド５０２〜５０８とに結合されたポリシリコンヒューズ２０８，３２０の形成及び使用のための方法及び構造が提供されたことが認められる。ヒューズ２０８，３２０の１つの端部は、それぞれの縁シール４２１，４４２に結合され、ヒューズ２０８，３２０の別の端部は、それぞれの相互接続パッド５０２に結合される。一実施形態では、ヒューズ２０８，３２０の１つの端部は、それぞれの縁シール４２１，４４２の下に配置され、ヒューズ２０８，３２０の別の端部は、それぞれの相互接続パッド５０２の下に配置される。したがって、ヒューズ２０８，３２０の追加は、ＩＣダイ１０２の寸法に影響を与えない。別の実施形態では、ヒューズ２０８，３２０の１つの端部は、それぞれの縁シール４２１，４２２に結合されるが、シールリング２０２の下には配置されない。さらに別の実施形態では、ヒューズ２０８，３２０の別の端部は、それぞれの相互接続パッド５０２に結合されるが、相互接続パッド５０２の下には配置されない。さらにまた別の実施形態では、ヒューズ２０８，３２０は、複数の相互接続層４００の１つの層内に形成されてもよい。
現在知られている電気めっきプロセスでは、本明細書に開示の方法及び構造においては不要となる数々の工程が用いられている。例えば、現在知られている方法では、ウエハを製造する工程、電気めっきバスを付与する工程、フォトレジストを付与する工程、露出する工程、電気めっきが行われる要素を現像する工程、その要素に電気めっきする工程、フォトレジストを剥がす工程、めっきバスを除去する工程、ウエハの電気接続及び機能を試験する工程、及びＩＣダイを個片化する工程が含まれる。
対照的に、本開示の電気めっきプロセスの実施形態は、シールリング２０２に結合されたヒューズ２０８，３２０を有するウエハを製造する工程、露出した要素に電気めっきする工程、電気めっきした要素に結合されたヒューズ２０８，３２０をブローするために電流を流す工程、ウエハ上のＩＣダイの電気接続及び機能を試験する工程、及び、個々のＩＣダイへウエハを個片化する工程を含む。新規なヒューズ付き電気めっきバス構造の実施形態は、現在実施されている能動回路及びシールリング２０２を形成するために必要とされるのと同じプロセスを用いて製造可能であり、ＩＣダイ上に追加の領域を必要としない。相互接続パッド５０２に電気めっきされた後でヒューズをブローする新規なプロセスによって、能動回路及び相互接続パッド５０２はシールリング２０２から切断される。したがって、本明細書に開示の構造及び方法の実施形態によって、電気めっきに関連したプロセスの工程及びコストの大半を除去しつつ電気めっきを行うという利点が提供される。
したがって、図１〜１３に示し、本明細書に記載した一部の実施形態では、半導体構造を形成する方法は、半導体基板の上方に複数のヒューズ２０８を形成する工程と、半導体基板の上方の複数の相互接続層４００〜４０８と、該複数の相互接続層の上方の複数の相互接続パッド５０２とを形成する工程と、を含む。シールリング２０２が、半導体基板３０２と、相互接続パッド５０２と、ヒューズ２０８，３２０とに形成された能動回路の周囲に形成される。各ヒューズ２０８，３２０は、対応する相互接続パッド５０２及びシールリング２０２に電気的に接続される。各ヒューズ２０８が導通状態にあるとき、ヒューズ２０８は対応する相互接続パッド５０２をシールリング２０２に電気的に接続する。
別の態様では、各ヒューズ２０８が導通状態にあるときに、シールリング２０２を通じて、またヒューズ２０８の各々を通じて、相互接続パッド５０２の各々に電流が提供され、相互接続パッド５０２の各々の上に導体層６０２が電気めっきされる。
さらなる一態様では、電流が提供されて導体層６０２が電気めっきされる工程の後、複数の相互接続パッド５０２のうちの少なくとも一部（サブセット）を通じて電流が提供され、相互接続パッド５０２の該サブセットに電気的に接続されているヒューズ２０８の状態を非導通状態に変化させる。
さらなる一態様では、各ヒューズ２０８が非導通状態になるまで、相互接続パッド５０２の別のサブセットを通じて順々に電流が印可され、相互接続パッド５０２の該別のサブセットに電気的に接続されているヒューズ２０８の状態を非導通状態に変化させる。
さらなる一態様では、相互接続パッド５０２と、ヒューズ２０８と、シールリング２０２とは、半導体ウエハの第１のダイ１０２内に形成される。第２の複数のヒューズ３２０が形成される。相互接続層４００〜４０８の上面に第２の複数の相互接続パッド５０２が形成される。半導体基板３０２、第２の相互接続パッド５０２及び第２のヒューズ３２０に形成された第２の能動回路を包囲する、第２のシールリング２０２が形成される。各ヒューズ３２０は、対応する相互接続パッド５０２及び第２のシールリング２０２に電気的に接続される。第２のヒューズ３２０の各々は導通状態にある。ヒューズ３２０は、第２の相互接続パッド５０２のうちの対応する相互接続パッド５０２を第２のシールリング２０２に電気的に接続する。第２の相互接続パッド５０２と、第２のヒューズ３２０と、第２のシールリング２０２とは、第１のダイ１０２に隣接する半導体ウエハの第２のダイ１０２内に形成される。
さらなる一態様では、第１のシールリング２０２を第２のシールリング２０２に電気的に接続するシールリング相互接続部２１４が形成される。シールリング相互接続部２１４は、第１及び第２のダイ１０２の間のスクライブストリート２０６に形成される。
さらなる一態様では、各ヒューズ２０８及び第２のヒューズ３２０が導通状態にあるときに、シールリング２０２、第２のシールリング２０２、ヒューズ２０８の各々、第２のヒューズ３２０の各々を通じて、相互接続パッド５０２の各々と第２の相互接続パッド５０２の各々とに電流が提供され、相互接続パッド５０２及び第２の相互接続パッド５０２の各々の上に導体層６０２が電気めっきされる。
さらなる一態様では、相互接続パッド５０２の各々と第２の相互接続パッド５０２の各々との上に導体層６０２を形成した後、各ヒューズ２０８及び第２のヒューズ３２０の状態が非導通状態に変化させられる。
さらなる一態様では、各ヒューズ２０８及び第２のヒューズ３２０の状態を非導通状態に変化させる工程は、第１及び第２の相互接続パッド５０２の各々のサブセットに順々に電流を流す工程を含む。
さらなる一態様では、各ヒューズ２０８及び第２のヒューズ３２０の状態を非導通状態に変化させる工程の後に、第１及び第２のダイ１０２が試験され、個片化される。
別の実施形態では、図１〜１３に示し、本明細書に記載したように、半導体構造を形成する方法は、半導体基板３０２の上方にゲート電極３０４とヒューズ２０８とを形成する工程と、ゲート電極３０４とヒューズ２０８との上方に誘電体層３１４を形成する工程と、誘電体層３１４において、シールリング２０２の第１の部分と、ゲート電極３０４に対する接点３０６と、ヒューズ２０８の第１の端部又は端子に対する第１の接点３０８と、ヒューズ２０８の第２の端部又は端子に対する第２の接点３１０とを形成する工程と、誘電体層３１４の上方に相互接続層４００〜４０８を形成する工程であって、相互接続層４００〜４０８の形成は、相互接続層４００〜４０８を通じて連続して延びるとともにシールリング２０２の第１の部分に接続されるシールリング２０２の第２の部分を形成することを含み、シールリング２０２は、相互接続層４００〜４０８のうちの１つ以上の相互接続層を通じて第２の接点３１０に接続される、工程と、相互接続層４００〜４０８の上方に相互接続パッド５０２を形成する工程であって、相互接続パッド５０２は相互接続層４００〜４０８を通じて第１の接点３０８に接続される、工程と、を含む。
別の態様では、ヒューズ２０８が導通状態にあるときに、シールリング２０２を通じて、第２の接点３１０を通じて、ヒューズ２０８を通じて、第１の接点３０８、及び相互接続層４００〜４０８を通じて相互接続パッド５０２に電流が提供され、相互接続パッド５０２上に導体層６０２が電気めっきされる。
さらなる一態様では、電流が提供されて相互接続パッド５０２上に導体層６０２が電気めっきされる工程の後、ヒューズ２０８の状態は導通状態から非導通状態に変化させられる。
さらなる一態様では、ヒューズ２０８の状態を変化させる工程は、電気めっきした導体層６０２と相互接続パッド５０２とを通じてヒューズ２０８に電流を提供し、その状態を非導通状態に変化させる工程を含む。
さらなる一態様では、半導体基板３０２の上方にゲート電極３０４及びヒューズ２０８を形成する工程は、半導体基板３０２の上方に第２の導体層を形成する工程と、第２の導体層のパターニングを行い、第２の導体層からゲート電極３０４及びヒューズ２０８の両方を形成する工程とを含む。
さらなる一態様では、ヒューズ２０８は、ポリシリコンヒューズ２０８である。
さらなる一態様では、ゲート電極３０４と、ヒューズ２０８と、相互接続パッド５０２と、シールリング２０２とは、第１のダイ１０２内に存在し、ゲート電極３０４及びヒューズ２０８を形成する工程は、第１のダイ１０２に隣接する第２のダイ１０２において半導体基板の上方に第２のヒューズ３２０を形成する工程を含み、誘電体層３１４は第２のヒューズ３２０の上方に形成される。シールリング２０２の第１の部分と、ゲート電極３０４に対する接点３０６と、ヒューズ２０８の第１の端部又は端子に対する第１の接点３０８と、ヒューズ２０８の第２の端部又は端子に対する第２の接点３１０とを形成する工程は、誘電体層３１４において、第２のシールリング２０２の第１の部分と、第２のヒューズ３２０の第１の端部又は端子に対する第１の接点３０８と、第２のヒューズ３２０の第２の端部又は端子に対する第２の接点３１８とを形成する工程を含む。相互接続層４００〜４０８を形成する工程は、複数の相互接続層４００〜４０８を通じて連続して延びるとともに第２のシールリング２０２の第１の部分に接続される第２のシールリング２０２の第２の部分を形成する工程であって、第２のシールリング２０２は、相互接続層４００〜４０８のうちの１つ以上の相互接続層を通じて第２のヒューズ３２０の第２の端部又は端子に対する第２の接点３１８に接続される、工程を含む。相互接続パッド５０２を形成する工程は、相互接続層４００〜４０８の上方に第２の相互接続パッド５０２を形成する工程を含み、第２の相互接続パッド５０２は、相互接続層４００〜４０８を通じて第２のヒューズ３２０の第１の端部又は端子の第１の接点に接続され、第２のヒューズ３２０と、第２の相互接続パッド５０２と、第２のシールリング２０２とは、第２のダイ１０２内に存在する。
さらなる一態様では、相互接続層４００〜４０８を形成する工程は、シールリング２０２が第１、第２のダイ１０２の間のスクライブストリート２０６において相互接続層４００〜４０８のうちの１つ以上の相互接続層を通じて第２のシールリング２０２に接続されるように実行される。
さらなる一態様では、ヒューズ２０８と第２のヒューズ３２０とが導通状態にあるときに、シールリング２０２を通じて、ヒューズ２０８を通じて、及び相互接続層４００−４０８を通じて相互接続パッド５０２に、また第２のシールリング２０２を通じて、第２のヒューズ３２０を通じて、及び相互接続層４００〜４０８を通じて第２の相互接続パッド５０２に電流を提供し、相互接続パッド５０２及び第２の相互接続パッド５０２上に導体層６０２が電気めっきされる。相互接続パッド５０２及び第２の相互接続パッド５０２上に導体層６０２を電気めっきする工程の後、ヒューズ２０８及び第２のヒューズ３２０の各々の状態を導通状態から非導通状態へ変化させる。
さらに別の実施形態では、図１〜１３に示し、本明細書に記載したように半導体構造を形成する方法は、半導体基板３０２上に複数のヒューズ２０８を形成する工程と、半導体基板３０２とヒューズ２０８との上方に複数の相互接続層４００〜４０８を形成する工程と、相互接続層４００〜４０８の上面に複数の相互接続パッド５０２を形成する工程と、シールリング２０２を形成する工程であって、シールリング２０２は、半導体基板３０２と、相互接続パッド５０２と、ヒューズ２０８とに形成された能動回路を包囲しており、各ヒューズ２０８は、相互接続パッド５０２の対応する相互接続パッド５０２とシールリング２０２との間に結合されており、各ヒューズ２０８が導通状態にあるとき、ヒューズ２０８は対応する相互接続パッド５０２をシールリング２０２に電気的に接続する、工程とを含む。各ヒューズ２０８が導通状態にあるときに、シールリング２０２を通じて、またヒューズ２０８の各々を通じて、相互接続パッド５０２の各々に電流が提供され、相互接続パッド５０２の各々の上に導体層６０２が電気めっきされる。電流を提供して導体層６０２を電気めっきする工程の後、ヒューズ２０８の各々の状態を導通状態から非導通状態へ変化させる。
特定の実施形態を参照して明細書に本発明を記載したが、しかしながら、特許請求の範囲に述べる本発明の範囲から逸脱することなく、様々な修正及び変更が可能である。例えば、フリップチップ半導体デバイス用の電気めっきバスをとして機能するように、シールリングとバンプとの間にポリシリコンヒューズが結合されてもよい。したがって、明細書及び図面は限定的な意味ではなく例示として捉えられるものであり、そのような修正は全て、本発明の範囲の内に含まれることが意図される。特定の実施形態に関して本明細書に記載した、いかなる利益、利点、又は課題の解決手段も、請求項の一部又は全部に必須の、必要な、又は不可欠な事項又は要素であると解釈されることを意図したものではない。

Claims (4)

  1. 能動回路を包囲するシールリングを備えた複数のダイからなる半導体構造の製造方法において、
    半導体基板の上方にゲート電極とヒューズとを形成する工程と、
    前記ゲート電極と前記ヒューズとの上方に誘電体層を形成する工程と、
    前記誘電体層において、シールリングの第１の部分と、前記ゲート電極に対する接点と、前記ヒューズの第１の端子に対する第１の接点と、前記ヒューズの第２の端子に対する第２の接点とを形成する工程と、
    前記誘電体層の上方に複数の相互接続層を形成する工程であって、該工程は、前記複数の相互接続層を通じて連続して延びるとともに前記シールリングの前記第１の部分に接続される前記シールリングの第２の部分を形成する工程を含み、前記シールリングは、前記複数の相互接続層のうちの１つ以上の相互接続層を通じて前記ヒューズの第２の接点に接続される、前記誘電体層の上方に複数の相互接続層を形成する工程と、
    前記複数の相互接続層の上方に相互接続パッドを形成する工程であって、該相互接続パッドは前記複数の相互接続層を通じて前記第１の接点に接続される、前記複数の相互接続層の上方に相互接続パッドを形成する工程と、
    隣接するダイのそれぞれのシールリングの間に設けられたスクライブストリートで前記隣接するダイを互いから分離すべく、前記複数のダイを個片化する工程と
    を備え、個片化した前記ダイを前記シールリングによって汚染イオンから保護する、半導体構造の製造方法。
  2. 前記シールリングは前記シールリングの第１の部分を含んでなるクラック停止部を有し、前記クラック停止部は前記複数のダイを個片化する工程において生成されるクラックが前記能動回路に入り込むことを防止する、請求項１に記載の半導体構造の製造方法。
  3. 前記複数の相互接続層の上方に相互接続パッドを形成する工程よりも後に、前記シールリング及び前記複数のヒューズの各々を通じて前記複数の相互接続パッドの各々に電流を提供し、前記複数の相互接続パッドの各々の上に導体層を電気めっきする電気めっき工程をさらに備える、請求項１に記載の半導体構造の製造方法。
  4. 前記複数のダイを個片化する工程よりも前にそれぞれの前記相互接続パッドに電流を印加して前記半導体構造のウエハ試験を実施する工程をさらに備え、前記電流は前記ヒューズを故障させ、前記能動回路と前記シールリングの間に開回路を形成するために十分である、請求項１に記載の半導体構造の製造方法。
JP2012159145A 2011-07-22 2012-07-18 半導体ダイ上にフィーチャをめっきするためのヒューズバス Active JP6028298B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/189,054 US8349666B1 (en) 2011-07-22 2011-07-22 Fused buss for plating features on a semiconductor die
US13/189,054 2011-07-22

Publications (3)

Publication Number Publication Date
JP2013026624A JP2013026624A (ja) 2013-02-04
JP2013026624A5 JP2013026624A5 (ja) 2015-09-03
JP6028298B2 true JP6028298B2 (ja) 2016-11-16

Family

ID=46507887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012159145A Active JP6028298B2 (ja) 2011-07-22 2012-07-18 半導体ダイ上にフィーチャをめっきするためのヒューズバス

Country Status (4)

Country Link
US (1) US8349666B1 (ja)
EP (1) EP2549532B1 (ja)
JP (1) JP6028298B2 (ja)
TW (1) TWI538152B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7009836B2 (ja) 2017-08-24 2022-01-26 Tdk株式会社 部品吸着搬送機

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8519513B2 (en) * 2012-01-04 2013-08-27 Freescale Semiconductor, Inc. Semiconductor wafer plating bus
JP5968711B2 (ja) * 2012-07-25 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
ITMI20121599A1 (it) * 2012-09-25 2014-03-26 St Microelectronics Srl Dispositivo elettronico comprendente un transistore vtmos ed un diodo termico integrati
US8994148B2 (en) * 2013-02-19 2015-03-31 Infineon Technologies Ag Device bond pads over process control monitor structures in a semiconductor die
US10424521B2 (en) 2014-05-13 2019-09-24 Nxp Usa, Inc. Programmable stitch chaining of die-level interconnects for reliability testing
US20150371956A1 (en) * 2014-06-19 2015-12-24 Globalfoundries Inc. Crackstops for bulk semiconductor wafers
JP6435562B2 (ja) * 2014-12-02 2018-12-12 ローム株式会社 半導体装置および半導体装置の製造方法
US20180337228A1 (en) * 2017-05-18 2018-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Novel seal ring for iii-v compound semiconductor-based devices
FR3079342B1 (fr) 2018-03-21 2020-04-17 Stmicroelectronics (Rousset) Sas Dispositif fusible integre
CN109461717A (zh) * 2018-10-15 2019-03-12 上海华虹宏力半导体制造有限公司 一种晶圆及其形成方法、等离子体裂片方法
US10978404B2 (en) * 2019-08-22 2021-04-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for fabricating semiconductor structure
KR20220150158A (ko) * 2021-05-03 2022-11-10 에스케이하이닉스 주식회사 크랙 전파 가이드를 포함한 반도체 칩을 제조하는 방법
CN113410209B (zh) * 2021-06-09 2023-07-18 合肥中感微电子有限公司 一种修调电路
JP2023043036A (ja) * 2021-09-15 2023-03-28 キオクシア株式会社 半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62108543A (ja) * 1985-11-06 1987-05-19 Hitachi Ltd 半導体装置の電極形成法
US5384727A (en) * 1993-11-08 1995-01-24 Advanced Micro Devices, Inc. Fuse trimming in plastic package devices
US6222212B1 (en) 1994-01-27 2001-04-24 Integrated Device Technology, Inc. Semiconductor device having programmable interconnect layers
US5813881A (en) 1994-02-08 1998-09-29 Prolinx Labs Corporation Programmable cable and cable adapter using fuses and antifuses
JP3119352B2 (ja) * 1998-04-15 2000-12-18 日本電気株式会社 半導体装置のメッキ構造体形成方法
US6350633B1 (en) 2000-08-22 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
JP4502173B2 (ja) * 2003-02-03 2010-07-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US6911360B2 (en) 2003-04-29 2005-06-28 Freescale Semiconductor, Inc. Fuse and method for forming
JP2006013229A (ja) * 2004-06-28 2006-01-12 Toshiba Corp 半導体装置及びその製造方法
JP4779324B2 (ja) * 2004-09-01 2011-09-28 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法
US7777338B2 (en) * 2004-09-13 2010-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure for integrated circuit chips
US7232711B2 (en) * 2005-05-24 2007-06-19 International Business Machines Corporation Method and structure to prevent circuit network charging during fabrication of integrated circuits
US8242576B2 (en) * 2005-07-21 2012-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Protection layer for preventing laser damage on semiconductor devices
US7575958B2 (en) 2005-10-11 2009-08-18 Freescale Semiconductor, Inc. Programmable fuse with silicon germanium
US7413980B2 (en) * 2006-04-25 2008-08-19 Texas Instruments Incorporated Semiconductor device with improved contact fuse
JP2008016707A (ja) * 2006-07-07 2008-01-24 Matsushita Electric Ind Co Ltd 半導体装置及びその検査方法
US7586175B2 (en) * 2006-10-23 2009-09-08 Samsung Electronics Co., Ltd. Semiconductor wafer having embedded electroplating current paths to provide uniform plating over wafer surface
US7948060B2 (en) * 2008-07-01 2011-05-24 Xmos Limited Integrated circuit structure
US8373254B2 (en) * 2008-07-29 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for reducing integrated circuit corner peeling
JP2010153753A (ja) * 2008-12-26 2010-07-08 Renesas Electronics Corp 半導体装置
US8865592B2 (en) * 2009-02-03 2014-10-21 Infineon Technologies Ag Silicided semiconductor structure and method of forming the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7009836B2 (ja) 2017-08-24 2022-01-26 Tdk株式会社 部品吸着搬送機

Also Published As

Publication number Publication date
EP2549532A2 (en) 2013-01-23
TW201320290A (zh) 2013-05-16
TWI538152B (zh) 2016-06-11
US20130023091A1 (en) 2013-01-24
US8349666B1 (en) 2013-01-08
EP2549532A3 (en) 2016-12-28
EP2549532B1 (en) 2020-06-03
JP2013026624A (ja) 2013-02-04

Similar Documents

Publication Publication Date Title
JP6028298B2 (ja) 半導体ダイ上にフィーチャをめっきするためのヒューズバス
US8368172B1 (en) Fused buss for plating features on a semiconductor die
TWI606567B (zh) 呈奈米尺寸之靜電放電(esd)硬後端結構
US9048201B2 (en) Sacrificial wafer probe pads through seal ring for electrical connection to circuit inside an integrated circuit
US7105917B2 (en) Semiconductor device having a fuse connected to a pad and fabrication method thereof
JP2009246218A (ja) 半導体装置の製造方法および半導体装置
TWI654675B (zh) 半導體裝置結構的形成方法
CN105720027A (zh) 半导体器件以及其制造方法
US9768135B2 (en) Semiconductor device having conductive bump with improved reliability
US11075155B2 (en) Package structure and manufacturing method thereof
US11854969B2 (en) Semiconductor structure and method for forming thereof
US9899333B2 (en) Method for forming crack-stopping structures
JP2006173476A (ja) 半導体装置およびその製造方法
KR20080088653A (ko) 집적 회로 소자 및 그 제조 방법과, 집적 회로 및 그 제조 방법
US11495536B2 (en) Semiconductor structure and method for forming thereof
JP6012688B2 (ja) 半導体装置
JP5414219B2 (ja) ウエハレベルｃｓｐにおける絶縁性テスト方法及びこれに用いるｔｅｇパターン
TWI793082B (zh) 晶片封裝體
JP2012160739A (ja) 半導体装置
US9299624B2 (en) Stacked semiconductor structure and manufacturing method for the same
JP5430848B2 (ja) 半導体素子、半導体装置、及びそれらの製造方法
US9263354B2 (en) Pillar structure having cavities
KR20150033115A (ko) 반도체 패키지 및 그 제조방법
JP2010187036A (ja) 半導体装置およびその製造方法
JP2013219385A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150721

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160929

R150 Certificate of patent or registration of utility model

Ref document number: 6028298

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250