JP3119352B2 - 半導体装置のメッキ構造体形成方法 - Google Patents
半導体装置のメッキ構造体形成方法Info
- Publication number
- JP3119352B2 JP3119352B2 JP10122819A JP12281998A JP3119352B2 JP 3119352 B2 JP3119352 B2 JP 3119352B2 JP 10122819 A JP10122819 A JP 10122819A JP 12281998 A JP12281998 A JP 12281998A JP 3119352 B2 JP3119352 B2 JP 3119352B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- film
- forming
- plating
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electroplating Methods And Accessories (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板上にバ
ンプ電極などのメッキ構造体を形成する方法に関するも
のである。
ンプ電極などのメッキ構造体を形成する方法に関するも
のである。
【０００２】
【従来の技術】図４は従来の方法によりバンプ電極を形
成する半導体基板を示す断面側面図である。メッキ構造
体としてパッド上にバンプ電極を形成する場合、従来は
図４に示したように、半導体基板１０２上にまずパッド
１０４を配設し、パッド１０４の少なくとも上面の一部
を除いて半導体基板１０２を酸化シリコン膜１０６で覆
い、その上にバリアメタルを全体に付着させてバリアメ
タル膜１０７を形成する。その後、パッド１０４上部を
除いてフォトレジスト膜１０８を形成した上で、半導体
基板１０２を亜硫酸金などの電解液中に浸し、バリアメ
タル膜を陰極としてこの陰極と、電解液中に配置した陽
極との間に電圧を印加して電気メッキを行う。その結
果、パッド１０４上のバリアメタル膜１０７の露出部に
金イオン１１０が付着して金メッキされ、バンプ電極１
１２が形成される。メッキの後、フォトレジスト膜１０
８は剥離して除去し、さらに、バリアメタル膜１１２は
エッチングにより除去する。
成する半導体基板を示す断面側面図である。メッキ構造
体としてパッド上にバンプ電極を形成する場合、従来は
図４に示したように、半導体基板１０２上にまずパッド
１０４を配設し、パッド１０４の少なくとも上面の一部
を除いて半導体基板１０２を酸化シリコン膜１０６で覆
い、その上にバリアメタルを全体に付着させてバリアメ
タル膜１０７を形成する。その後、パッド１０４上部を
除いてフォトレジスト膜１０８を形成した上で、半導体
基板１０２を亜硫酸金などの電解液中に浸し、バリアメ
タル膜を陰極としてこの陰極と、電解液中に配置した陽
極との間に電圧を印加して電気メッキを行う。その結
果、パッド１０４上のバリアメタル膜１０７の露出部に
金イオン１１０が付着して金メッキされ、バンプ電極１
１２が形成される。メッキの後、フォトレジスト膜１０
８は剥離して除去し、さらに、バリアメタル膜１１２は
エッチングにより除去する。
【０００３】
【発明が解決しようとする課題】しかし、このような従
来のメッキ構造体の形成方法では、バンプ電極１１２の
形成箇所によっては電解液が的確に満たされない場合が
あり、また、場所によって電流密度にばらつきが発生
し、その結果、バンプ電極１１２の成長速度に差が生じ
て、形成されたバンプ電極１１２の高さがバンプ電極１
１２ごとに異なってしまうという欠点があった。
来のメッキ構造体の形成方法では、バンプ電極１１２の
形成箇所によっては電解液が的確に満たされない場合が
あり、また、場所によって電流密度にばらつきが発生
し、その結果、バンプ電極１１２の成長速度に差が生じ
て、形成されたバンプ電極１１２の高さがバンプ電極１
１２ごとに異なってしまうという欠点があった。
【０００４】半導体基板１０２上に形成されたバンプ電
極１１２に対しては、例えばＣＯＧ（Ｃｈｉｐ Ｏｎ
Ｇｌａｓｓ）の場合は異方性導電フィルム（ＡＣＦ）を
介在させて電極端子が接続されたり、あるいは通常形態
の半導体装置の場合はボンディングによりワイヤが接続
されることになるが、上述のようにバンプ電極１１２の
高さにばらつきがあると、異方性導電フィルは圧縮状態
が不均一となって接触不良が起こり易くなり、またボン
ディングしたワイヤも剥れにより接触不良が起こり易く
なる。
極１１２に対しては、例えばＣＯＧ（Ｃｈｉｐ Ｏｎ
Ｇｌａｓｓ）の場合は異方性導電フィルム（ＡＣＦ）を
介在させて電極端子が接続されたり、あるいは通常形態
の半導体装置の場合はボンディングによりワイヤが接続
されることになるが、上述のようにバンプ電極１１２の
高さにばらつきがあると、異方性導電フィルは圧縮状態
が不均一となって接触不良が起こり易くなり、またボン
ディングしたワイヤも剥れにより接触不良が起こり易く
なる。
【０００５】そこで本発明の目的は、半導体基板上に均
一な高さでメッキ構造体を形成できる半導体装置のメッ
キ構造体形成方法を提供することにある。
一な高さでメッキ構造体を形成できる半導体装置のメッ
キ構造体形成方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するため、半導体基板上にメッキ構造体を形成する方法
であって、構造体の形成箇所を除いて半導体基板の表面
を第１の絶縁膜で覆い、第１の絶縁膜の上全体に、構造
体形成箇所も含め第１の導電膜を配設し、前記構造体形
成箇所の周囲の前記第１の導電膜を除去して前記構造体
形成箇所のほぼ全体を取り囲む導電膜除去部を形成する
ことで、前記構造体形成箇所の前記第１の導電膜を前記
導電膜除去部の外側の前記第１の導電膜から分離し、か
つ前記構造体形成箇所の前記第１の導電膜と、前記導電
膜除去部の外側の前記第１の導電膜とを接続するヒュー
ズ部を形成し、構造体形成箇所の上部を除いて全体に第
２の絶縁膜を形成し、第２の絶縁膜の上に第２の導電膜
を形成し、導電膜除去部の外側の第１の導電膜と第２の
導電膜との間に電圧を印加しつつ、第１の導電膜を一方
のメッキ電極としてメッキにより構造体形成箇所上の第
１の導電膜の上にメッキ構造体を成長させ、成長した前
記メッキ構造体が前記第２の導電膜に接触し前記ヒュー
ズ部に電流が流れて前記ヒューズ部が接断された後、第
２の導電膜、第２の絶縁膜、ならびに構造体形成箇所以
外の第１の導電膜を除去することを特徴とする。
するため、半導体基板上にメッキ構造体を形成する方法
であって、構造体の形成箇所を除いて半導体基板の表面
を第１の絶縁膜で覆い、第１の絶縁膜の上全体に、構造
体形成箇所も含め第１の導電膜を配設し、前記構造体形
成箇所の周囲の前記第１の導電膜を除去して前記構造体
形成箇所のほぼ全体を取り囲む導電膜除去部を形成する
ことで、前記構造体形成箇所の前記第１の導電膜を前記
導電膜除去部の外側の前記第１の導電膜から分離し、か
つ前記構造体形成箇所の前記第１の導電膜と、前記導電
膜除去部の外側の前記第１の導電膜とを接続するヒュー
ズ部を形成し、構造体形成箇所の上部を除いて全体に第
２の絶縁膜を形成し、第２の絶縁膜の上に第２の導電膜
を形成し、導電膜除去部の外側の第１の導電膜と第２の
導電膜との間に電圧を印加しつつ、第１の導電膜を一方
のメッキ電極としてメッキにより構造体形成箇所上の第
１の導電膜の上にメッキ構造体を成長させ、成長した前
記メッキ構造体が前記第２の導電膜に接触し前記ヒュー
ズ部に電流が流れて前記ヒューズ部が接断された後、第
２の導電膜、第２の絶縁膜、ならびに構造体形成箇所以
外の第１の導電膜を除去することを特徴とする。
【０００７】したがって、本発明の半導体装置のメッキ
構造体形成方法では、メッキにより構造体形成箇所上の
第１の導電膜の上にメッキ構造体を形成する際、メッキ
構造体が第１の導電膜上でしだいに成長し、その先端部
が第２の導電膜の高さに達し第２の導電膜に接触する
と、第１の導電膜と第２の導電膜との間に印加された電
圧によりヒューズ部に電流が集中して流れ、ヒューズ部
が破壊される。その結果、構造体形成箇所上の第１の導
電膜は周辺の第１の導電膜から切り離され、メッキ電流
が流れなくなってメッキが停止する。すなわち、メッキ
構造体が第２の導電膜の高さにまで成長すると自動的に
メッキが停止する。
構造体形成方法では、メッキにより構造体形成箇所上の
第１の導電膜の上にメッキ構造体を形成する際、メッキ
構造体が第１の導電膜上でしだいに成長し、その先端部
が第２の導電膜の高さに達し第２の導電膜に接触する
と、第１の導電膜と第２の導電膜との間に印加された電
圧によりヒューズ部に電流が集中して流れ、ヒューズ部
が破壊される。その結果、構造体形成箇所上の第１の導
電膜は周辺の第１の導電膜から切り離され、メッキ電流
が流れなくなってメッキが停止する。すなわち、メッキ
構造体が第２の導電膜の高さにまで成長すると自動的に
メッキが停止する。
【０００８】
【発明の実施の形態】次に本発明の実施の形態例につい
て図面を参照して説明する。図１は本発明による半導体
装置のメッキ構造体形成方法の一例にしたがってメッキ
を行う直前の半導体基板を示す断面側面図、図２は図１
の半導体基板の作製工程を示す工程図、図３はメッキ工
程中の半導体基板を示す断面側面図である。ここでは、
これらの図面を参照して半導体基板上に配設されたパッ
ド上に、メッキ構造体として金から成るバンプ電極を形
成する場合を例に説明する。なお、パッドは本実施の形
態例では複数であり、それぞれアルミニウム、あるいは
アルミニウムと銅との合金から成り、平面視矩形に形成
されているものとする。まず、図２の（Ａ）の平面図に
示したように、平面視矩形のパッド２上面の少なくとも
一部を除いて半導体基板４をシリコン酸化膜６（本発明
に係わる第１の絶縁膜）で覆い、さらにシリコン酸化膜
６の上全体に、図２の（Ｂ）の断面側面図に示したよう
に、パッド２の上面も含めバリアメタル膜８（本発明に
係わる第１の導電膜）を配設する。このバリアメタル膜
８は例えばチタンや、チタンとタングステンとの合金を
用いてスパッタリングの技術により形成することができ
る。
て図面を参照して説明する。図１は本発明による半導体
装置のメッキ構造体形成方法の一例にしたがってメッキ
を行う直前の半導体基板を示す断面側面図、図２は図１
の半導体基板の作製工程を示す工程図、図３はメッキ工
程中の半導体基板を示す断面側面図である。ここでは、
これらの図面を参照して半導体基板上に配設されたパッ
ド上に、メッキ構造体として金から成るバンプ電極を形
成する場合を例に説明する。なお、パッドは本実施の形
態例では複数であり、それぞれアルミニウム、あるいは
アルミニウムと銅との合金から成り、平面視矩形に形成
されているものとする。まず、図２の（Ａ）の平面図に
示したように、平面視矩形のパッド２上面の少なくとも
一部を除いて半導体基板４をシリコン酸化膜６（本発明
に係わる第１の絶縁膜）で覆い、さらにシリコン酸化膜
６の上全体に、図２の（Ｂ）の断面側面図に示したよう
に、パッド２の上面も含めバリアメタル膜８（本発明に
係わる第１の導電膜）を配設する。このバリアメタル膜
８は例えばチタンや、チタンとタングステンとの合金を
用いてスパッタリングの技術により形成することができ
る。
【０００９】その後、図２の（Ｃ）に示したように、パ
ッド２周囲のバリアメタル膜８を除去してパッド２のほ
ぼ全体を取り囲む平面視矩形状の導電膜除去部１０を形
成することで、パッド２上のバリアメタル膜８を導電膜
除去部１０の外側のバリアメタル膜８から分離し、かつ
パッド２上のバリアメタル膜８と、導電膜除去部１０の
外側のバリアメタル膜８とを接続するヒューズ部１２を
形成する。具体的には、シリコン酸化膜６の上にバリア
メタル膜８を配設した後、図２の（Ｂ）に示したよう
に、バリアメタル膜８上にフォトレジスト膜１４を全体
に形成し、導電膜除去部１０を形成する箇所のフォトレ
ジスト膜１４を、マスキングによる露光およびその後の
現像によって除去する。その結果露出したバリアメタル
膜８をエッチングにより除去することで、図２の（Ｃ）
および図２の（Ｄ）に示したように上記導電膜除去部１
０およびヒューズ部１２を形成する。ここで、図２の
（Ｃ）に示したように、ヒューズ部１２は、パッド２上
のバリアメタル膜８と、導電膜除去部１０の外側のバリ
アメタル膜８とを連結するブリッジ状に形成され、パッ
ド２上のバリアメタル膜８はヒューズ部１２を通じて外
側のバリアメタル膜８に電気的に接続されている。な
お、図２の（Ｄ）は図２の（Ｃ）におけるＡＡ線に沿っ
た断面を表している。
ッド２周囲のバリアメタル膜８を除去してパッド２のほ
ぼ全体を取り囲む平面視矩形状の導電膜除去部１０を形
成することで、パッド２上のバリアメタル膜８を導電膜
除去部１０の外側のバリアメタル膜８から分離し、かつ
パッド２上のバリアメタル膜８と、導電膜除去部１０の
外側のバリアメタル膜８とを接続するヒューズ部１２を
形成する。具体的には、シリコン酸化膜６の上にバリア
メタル膜８を配設した後、図２の（Ｂ）に示したよう
に、バリアメタル膜８上にフォトレジスト膜１４を全体
に形成し、導電膜除去部１０を形成する箇所のフォトレ
ジスト膜１４を、マスキングによる露光およびその後の
現像によって除去する。その結果露出したバリアメタル
膜８をエッチングにより除去することで、図２の（Ｃ）
および図２の（Ｄ）に示したように上記導電膜除去部１
０およびヒューズ部１２を形成する。ここで、図２の
（Ｃ）に示したように、ヒューズ部１２は、パッド２上
のバリアメタル膜８と、導電膜除去部１０の外側のバリ
アメタル膜８とを連結するブリッジ状に形成され、パッ
ド２上のバリアメタル膜８はヒューズ部１２を通じて外
側のバリアメタル膜８に電気的に接続されている。な
お、図２の（Ｄ）は図２の（Ｃ）におけるＡＡ線に沿っ
た断面を表している。
【００１０】つづいて、図１に示したように、パッド２
の上部を除いて全体に第１のフォトレジスト膜１６（本
発明に係わる第２の絶縁膜）を形成し、第１のフォトレ
ジスト膜１６の上に、例えばチタン、あるいはチタンと
タングステンとの合金から成る第２の導電膜１８を形成
する。具体的には、上述のようにヒューズ部１２を形成
した後、第１のフォトレジスト膜１６を半導体基板４の
上全体に形成し、第１のフォトレジスト膜１６の上全体
に例えばスパッタリングにより第２の導電膜１８を形成
する。さらに第２の導電膜１８の上に第２のフォトレジ
スト膜２０を形成し、その後、パッド２上部の第２のフ
ォトレジスト膜２０を、マスキングによる露光およびそ
の後の現像によって除去し、露出した第２の導電膜１８
をエッチングにより除去して、さらに、除去した第２の
導電膜１８の下に露出した第１のフォトレジスト膜１６
を剥離して除去する。ここで、第１のフォトレジスト膜
１６は、その高さが、パッド２上に形成するバンプ電極
の高さにほぼ一致するように形成する。
の上部を除いて全体に第１のフォトレジスト膜１６（本
発明に係わる第２の絶縁膜）を形成し、第１のフォトレ
ジスト膜１６の上に、例えばチタン、あるいはチタンと
タングステンとの合金から成る第２の導電膜１８を形成
する。具体的には、上述のようにヒューズ部１２を形成
した後、第１のフォトレジスト膜１６を半導体基板４の
上全体に形成し、第１のフォトレジスト膜１６の上全体
に例えばスパッタリングにより第２の導電膜１８を形成
する。さらに第２の導電膜１８の上に第２のフォトレジ
スト膜２０を形成し、その後、パッド２上部の第２のフ
ォトレジスト膜２０を、マスキングによる露光およびそ
の後の現像によって除去し、露出した第２の導電膜１８
をエッチングにより除去して、さらに、除去した第２の
導電膜１８の下に露出した第１のフォトレジスト膜１６
を剥離して除去する。ここで、第１のフォトレジスト膜
１６は、その高さが、パッド２上に形成するバンプ電極
の高さにほぼ一致するように形成する。
【００１１】次に、図３に示したように、導電膜除去部
１０の外側のバリアメタル膜８と第２の導電膜１８との
間に電圧を印加しつつ、バリアメタル膜８を一方のメッ
キ電極（ここでは陰極）としてメッキによりパッド２上
のバリアメタル膜８の上にバンプ電極を形成する。詳し
く説明すると、図１の状態の半導体基板４を、亜硫酸金
または硫酸金の電解液中に浸し、バリアメタル膜８をメ
ッキの陰極として、この陰極と、電解液中に配置したメ
ッキの陽極９との間に電流調整装置２１を介して電圧を
印加することでメッキを行う。ただし、その際、第２の
導電膜１８も本実施の形態例では上記メッキの陽極に接
続する。したがって、上述のように、導電膜除去部１０
の外側のバリアメタル膜８と第２の導電膜１８との間に
電圧が印加された状態でメッキが行われることになる。
１０の外側のバリアメタル膜８と第２の導電膜１８との
間に電圧を印加しつつ、バリアメタル膜８を一方のメッ
キ電極（ここでは陰極）としてメッキによりパッド２上
のバリアメタル膜８の上にバンプ電極を形成する。詳し
く説明すると、図１の状態の半導体基板４を、亜硫酸金
または硫酸金の電解液中に浸し、バリアメタル膜８をメ
ッキの陰極として、この陰極と、電解液中に配置したメ
ッキの陽極９との間に電流調整装置２１を介して電圧を
印加することでメッキを行う。ただし、その際、第２の
導電膜１８も本実施の形態例では上記メッキの陽極に接
続する。したがって、上述のように、導電膜除去部１０
の外側のバリアメタル膜８と第２の導電膜１８との間に
電圧が印加された状態でメッキが行われることになる。
【００１２】そして、図３に示したように、バリアメタ
ル膜８上でバンプ電極２２がしだいに成長し、図３の左
側のパッド２の箇所に示したように、その先端部が第２
の導電膜１８の高さに達し第２の導電膜１８に接触する
と、バリアメタル膜８と第２の導電膜１８との間に印加
された電圧によりヒューズ部１２に電流Ｉが集中して流
れ、図３のＢ部に示したように、ヒューズ部１２が破壊
される。その結果、パッド２上のバリアメタル膜８は周
辺のバリアメタル膜８から切り離され、メッキ電極とし
ての作用を失い、このバリアメタル膜８（パッド２）へ
のメッキが停止する。すなわち、バンプ電極２２が第２
の導電膜１８の高さにまで成長すると自動的にメッキが
停止する。そしてメッキは、すべてのパッド２でこのよ
うにヒューズ部１２が破壊されるまで行う。その後、第
２のフォトレジスト膜２０を剥離して除去し、露出した
第２の導電膜１８をエッチングにより除去し、さらに第
１のフォトレジスト膜１６を剥離して除去することで、
バンプ電極２２の形成工程をすべて終了する。
ル膜８上でバンプ電極２２がしだいに成長し、図３の左
側のパッド２の箇所に示したように、その先端部が第２
の導電膜１８の高さに達し第２の導電膜１８に接触する
と、バリアメタル膜８と第２の導電膜１８との間に印加
された電圧によりヒューズ部１２に電流Ｉが集中して流
れ、図３のＢ部に示したように、ヒューズ部１２が破壊
される。その結果、パッド２上のバリアメタル膜８は周
辺のバリアメタル膜８から切り離され、メッキ電極とし
ての作用を失い、このバリアメタル膜８（パッド２）へ
のメッキが停止する。すなわち、バンプ電極２２が第２
の導電膜１８の高さにまで成長すると自動的にメッキが
停止する。そしてメッキは、すべてのパッド２でこのよ
うにヒューズ部１２が破壊されるまで行う。その後、第
２のフォトレジスト膜２０を剥離して除去し、露出した
第２の導電膜１８をエッチングにより除去し、さらに第
１のフォトレジスト膜１６を剥離して除去することで、
バンプ電極２２の形成工程をすべて終了する。
【００１３】以上説明したように、本実施の形態例の半
導体装置のメッキ構造体形成方法では、メッキによりバ
ンプ電極２２が成長しその高さが第２の導電膜１８に接
触する高さになるとヒューズが破壊されて自動的にメッ
キ電流が流れなくなり、メッキが停止する。したがっ
て、どのパッド２でもすべて同一の高さにバンプ電極２
２が形成される。そのため、異方性導電フィルム（ＡＣ
Ｆ）を介在させてバンプ電極２２に電極端子を接続した
り、あるいはボンディングによりワイヤを接続した場
合、従来のように異方性導電フィルの圧縮状態が不均一
になることによる接触不良や、ボンディングワイヤが剥
れ易くなることによる接触不良は解消する。
導体装置のメッキ構造体形成方法では、メッキによりバ
ンプ電極２２が成長しその高さが第２の導電膜１８に接
触する高さになるとヒューズが破壊されて自動的にメッ
キ電流が流れなくなり、メッキが停止する。したがっ
て、どのパッド２でもすべて同一の高さにバンプ電極２
２が形成される。そのため、異方性導電フィルム（ＡＣ
Ｆ）を介在させてバンプ電極２２に電極端子を接続した
り、あるいはボンディングによりワイヤを接続した場
合、従来のように異方性導電フィルの圧縮状態が不均一
になることによる接触不良や、ボンディングワイヤが剥
れ易くなることによる接触不良は解消する。
【００１４】以上、本発明について実施の形態例をもと
に説明したが、これはあくまでも一例であり、本発明は
この例に限定されることなく種々の形態で実施すること
ができる。例えば、上記実施の形態例では、パッド２上
にバンプ電極２２を形成するとしたが、バンプ電極２２
に限らず、例えば何らかの金属配線などを半導体基板４
上に形成する場合にも本発明は有効であり、本発明を適
用することで金属配線などを常に均一な高さで形成する
ことができる。
に説明したが、これはあくまでも一例であり、本発明は
この例に限定されることなく種々の形態で実施すること
ができる。例えば、上記実施の形態例では、パッド２上
にバンプ電極２２を形成するとしたが、バンプ電極２２
に限らず、例えば何らかの金属配線などを半導体基板４
上に形成する場合にも本発明は有効であり、本発明を適
用することで金属配線などを常に均一な高さで形成する
ことができる。
【００１５】
【発明の効果】以上説明したように本発明は、半導体基
板上にメッキ構造体を形成する方法であって、構造体の
形成箇所を除いて半導体基板の表面を第１の絶縁膜で覆
い、第１の絶縁膜の上全体に、構造体形成箇所も含め第
１の導電膜を配設し、前記構造体形成箇所の周囲の前記
第１の導電膜を除去して前記構造体形成箇所のほぼ全体
を取り囲む導電膜除去部を形成することで、前記構造体
形成箇所の前記第１の導電膜を前記導電膜除去部の外側
の前記第１の導電膜から分離し、かつ前記構造体形成箇
所の前記第１の導電膜と、前記導電膜除去部の外側の前
記第１の導電膜とを接続するヒューズ部を形成し、構造
体形成箇所の上部を除いて全体に第２の絶縁膜を形成
し、第２の絶縁膜の上に第２の導電膜を形成し、導電膜
除去部の外側の第１の導電膜と第２の導電膜との間に電
圧を印加しつつ、第１の導電膜を一方のメッキ電極とし
てメッキにより構造体形成箇所上の第１の導電膜の上に
メッキ構造体を成長させ、成長した前記メッキ構造体が
前記第２の導電膜に接触し前記ヒューズ部に電流が流れ
て前記ヒューズ部が接断された後、第２の導電膜、第２
の絶縁膜、ならびに構造体形成箇所以外の第１の導電膜
を除去することを特徴とする。
板上にメッキ構造体を形成する方法であって、構造体の
形成箇所を除いて半導体基板の表面を第１の絶縁膜で覆
い、第１の絶縁膜の上全体に、構造体形成箇所も含め第
１の導電膜を配設し、前記構造体形成箇所の周囲の前記
第１の導電膜を除去して前記構造体形成箇所のほぼ全体
を取り囲む導電膜除去部を形成することで、前記構造体
形成箇所の前記第１の導電膜を前記導電膜除去部の外側
の前記第１の導電膜から分離し、かつ前記構造体形成箇
所の前記第１の導電膜と、前記導電膜除去部の外側の前
記第１の導電膜とを接続するヒューズ部を形成し、構造
体形成箇所の上部を除いて全体に第２の絶縁膜を形成
し、第２の絶縁膜の上に第２の導電膜を形成し、導電膜
除去部の外側の第１の導電膜と第２の導電膜との間に電
圧を印加しつつ、第１の導電膜を一方のメッキ電極とし
てメッキにより構造体形成箇所上の第１の導電膜の上に
メッキ構造体を成長させ、成長した前記メッキ構造体が
前記第２の導電膜に接触し前記ヒューズ部に電流が流れ
て前記ヒューズ部が接断された後、第２の導電膜、第２
の絶縁膜、ならびに構造体形成箇所以外の第１の導電膜
を除去することを特徴とする。
【００１６】したがって、本発明の半導体装置のメッキ
構造体形成方法では、メッキにより構造体形成箇所上の
第１の導電膜の上にメッキ構造体を形成する際、メッキ
構造体が第１の導電膜上でしだいに成長し、その先端部
が第２の導電膜の高さに達し第２の導電膜に接触する
と、第１の導電膜と第２の導電膜との間に印加された電
圧によりヒューズ部に電流が集中して流れ、ヒューズ部
が破壊される。その結果、構造体形成箇所上の第１の導
電膜は周辺の第１の導電膜から切り離され、メッキ電極
としての作用を失い、この第１の導電膜へのメッキが停
止する。すなわち、メッキ構造体が第２の導電膜の高さ
にまで成長すると自動的にメッキが停止し、したがっ
て、どの構造体形成箇所においても同一の高さにメッキ
構造体が形成される。そのため、異方性導電フィルム
（ＡＣＦ）を介在させてバンプ電極などのメッキ構造体
に電極端子を接続したり、あるいはボンディングにより
ワイヤを接続した場合、従来のように異方性導電フィル
の圧縮状態が不均一になることによる接触不良や、ボン
ディングワイヤが剥れ易くなることによる接触不良は解
消する。
構造体形成方法では、メッキにより構造体形成箇所上の
第１の導電膜の上にメッキ構造体を形成する際、メッキ
構造体が第１の導電膜上でしだいに成長し、その先端部
が第２の導電膜の高さに達し第２の導電膜に接触する
と、第１の導電膜と第２の導電膜との間に印加された電
圧によりヒューズ部に電流が集中して流れ、ヒューズ部
が破壊される。その結果、構造体形成箇所上の第１の導
電膜は周辺の第１の導電膜から切り離され、メッキ電極
としての作用を失い、この第１の導電膜へのメッキが停
止する。すなわち、メッキ構造体が第２の導電膜の高さ
にまで成長すると自動的にメッキが停止し、したがっ
て、どの構造体形成箇所においても同一の高さにメッキ
構造体が形成される。そのため、異方性導電フィルム
（ＡＣＦ）を介在させてバンプ電極などのメッキ構造体
に電極端子を接続したり、あるいはボンディングにより
ワイヤを接続した場合、従来のように異方性導電フィル
の圧縮状態が不均一になることによる接触不良や、ボン
ディングワイヤが剥れ易くなることによる接触不良は解
消する。
【図面の簡単な説明】
【図１】本発明による半導体装置のメッキ構造体形成方
法の一例にしたがってメッキを行う直前の半導体基板を
示す断面側面図である。
法の一例にしたがってメッキを行う直前の半導体基板を
示す断面側面図である。
【図２】図１の半導体基板の作製工程を示す工程図であ
る。
る。
【図３】メッキ工程中の半導体基板を示す断面側面図で
ある。
ある。
【図４】従来の方法によりバンプ電極を形成する半導体
基板を示す断面側面図である。
基板を示す断面側面図である。
２……パッド、４……半導体基板、６……シリコン酸化
膜、８……バリアメタル膜、１０……導電膜除去部、１
２……ヒューズ部、１４……フォトレジスト膜、１６…
…第１のフォトレジスト膜、１８……第２の導電膜、２
０……第２のフォトレジスト膜、２２……バンプ電極、
１０２……半導体基板、１０４……パッド、１０６……
酸化シリコン膜、１０８……フォトレジスト膜、１１０
……金イオン、１１２……バンプ電極。
膜、８……バリアメタル膜、１０……導電膜除去部、１
２……ヒューズ部、１４……フォトレジスト膜、１６…
…第１のフォトレジスト膜、１８……第２の導電膜、２
０……第２のフォトレジスト膜、２２……バンプ電極、
１０２……半導体基板、１０４……パッド、１０６……
酸化シリコン膜、１０８……フォトレジスト膜、１１０
……金イオン、１１２……バンプ電極。
Claims (16)
- 【請求項１】 半導体基板上にメッキ構造体を形成する
方法であって、 構造体の形成箇所を除いて前記半導体基板の表面を第１
の絶縁膜で覆い、 前記第１の絶縁膜の上全体に、前記構造体形成箇所も含
め第１の導電膜を配設し、 前記構造体形成箇所の周囲の前記第１の導電膜を除去し
て前記構造体形成箇所のほぼ全体を取り囲む導電膜除去
部を形成することで、前記構造体形成箇所の前記第１の
導電膜を前記導電膜除去部の外側の前記第１の導電膜か
ら分離し、かつ前記構造体形成箇所の前記第１の導電膜
と、前記導電膜除去部の外側の前記第１の導電膜とを接
続するヒューズ部を形成し、 前記構造体形成箇所の上部を除いて全体に第２の絶縁膜
を形成し、 前記第２の絶縁膜の上に第２の導電膜を形成し、 前記導電膜除去部の外側の前記第１の導電膜と前記第２
の導電膜との間に電圧を印加しつつ、前記第１の導電膜
を一方のメッキ電極としてメッキにより前記構造体形成
箇所上の前記第１の導電膜の上にメッキ構造体を成長さ
せ、 成長した前記メッキ構造体が前記第２の導電膜に接触し
前記ヒューズ部に電流が流れて前記ヒューズ部が接断さ
れた 後、前記第２の導電膜、前記第２の絶縁膜、ならび
に前記構造体形成箇所以外の前記第１の導電膜を除去す
る、 ことを特徴とする半導体装置のメッキ構造体形成方法。 - 【請求項２】 前記構造体形成箇所は複数であることを
特徴とする請求項１記載の半導体装置のメッキ構造体形
成方法。 - 【請求項３】 前記メッキ構造体はバンプ電極であり、
前記構造体形成箇所は前記半導体基板上に配設されたパ
ッドの上面またはパッド上面の一部であることを特徴と
する請求項１記載の半導体装置のメッキ構造体形成方
法。 - 【請求項４】 前記第１の導電膜はバリアメタル膜であ
ることを特徴とする請求項３記載の半導体装置のメッキ
構造体形成方法。 - 【請求項５】 前記第１の導電膜はチタン、またはチタ
ンとタングステンとの合金から成ることを特徴とする請
求項３記載の半導体装置のメッキ構造体形成方法。 - 【請求項６】 前記第１の導電膜はスパッタリングによ
り形成することを特徴とする請求項３記載の半導体装置
のメッキ構造体形成方法。 - 【請求項７】 前記導電膜除去部の形成は、前記第１の
絶縁膜の上に前記第１の導電膜を配設した後、前記第１
の導電膜上にフォトレジスト膜を全体に形成し、前記導
電膜除去部を形成する箇所のフォトレジスト膜を、マス
キングによる露光およびその後の現像によって除去し、
露出した前記第１の導電膜をエッチングにより除去する
ことで行うことを特徴とする請求項３記載の半導体装置
のメッキ構造体形成方法。 - 【請求項８】 前記第２の絶縁膜の上面の高さは、前記
バンプ電極の高さとほぼ等しいことを特徴とする請求項
３記載の半導体装置のメッキ構造体形成方法。 - 【請求項９】 前記第２の導電膜はチタン、またはチタ
ンとタングステンとの合金から成ることを特徴とする請
求項３記載の半導体装置のメッキ構造体形成方法。 - 【請求項１０】 前記第２の絶縁膜および前記第２の導
電膜の形成は、 前記ヒューズ部を形成した後、前記第２の絶縁膜とする
第１のフォトレジスト膜を前記半導体基板の上全体に形
成し、 前記第１のフォトレジスト膜の上全体に前記第２の導電
膜を形成し、 さらに前記第２の導電膜の上に第２のフォトレジスト膜
を形成し、 前記パッド上部の前記第２のフォトレジスト膜を、マス
キングによる露光およびその後の現像によって除去し、 露出した前記第２の導電膜をエッチングにより除去し、 除去した前記第２の導電膜の下に露出した第１のフォト
レジストを剥離して除去する、 ことで行うことを特徴とする請求項３記載の半導体装置
のメッキ構造体形成方法。 - 【請求項１１】 前記第２の導電膜はスパッタリングに
より形成することを特徴とする請求項１０記載の半導体
装置のメッキ構造体形成方法。 - 【請求項１２】 バンプ電極は金により形成することを
特徴とする請求項３記載の半導体装置のメッキ構造体形
成方法。 - 【請求項１３】 亜硫酸金または硫酸金の電解液により
前記メッキを行うことを特徴とする請求項１２記載の半
導体装置のメッキ構造体形成方法。 - 【請求項１４】 前記パッドはアルミニウム、またはア
ルミニウムと銅との合金により形成することを特徴とす
る請求項３記載の半導体装置のメッキ構造体形成方法。 - 【請求項１５】 前記第１の絶縁膜は酸化シリコン膜で
あることを特徴とする請求項３記載の半導体装置のメッ
キ構造体形成方法。 - 【請求項１６】 前記メッキ構造体は金属配線であるこ
とを特徴とする請求項１記載の半導体装置のメッキ構造
体形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10122819A JP3119352B2 (ja) | 1998-04-15 | 1998-04-15 | 半導体装置のメッキ構造体形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10122819A JP3119352B2 (ja) | 1998-04-15 | 1998-04-15 | 半導体装置のメッキ構造体形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11297737A JPH11297737A (ja) | 1999-10-29 |
| JP3119352B2 true JP3119352B2 (ja) | 2000-12-18 |
Family
ID=14845429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10122819A Expired - Fee Related JP3119352B2 (ja) | 1998-04-15 | 1998-04-15 | 半導体装置のメッキ構造体形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3119352B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ITRM20010585A1 (it) * | 2001-09-27 | 2003-03-27 | Silena Internat S P A | Procedimento per la realizzazione di circuiti integrati in tecnologiaflip-chip. |
| US8349666B1 (en) * | 2011-07-22 | 2013-01-08 | Freescale Semiconductor, Inc. | Fused buss for plating features on a semiconductor die |
-
1998
- 1998-04-15 JP JP10122819A patent/JP3119352B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11297737A (ja) | 1999-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5226232A (en) | Method for forming a conductive pattern on an integrated circuit | |
| EP1020903B1 (en) | A semiconductor device using a lead frame and its manufacturing method | |
| US20030102551A1 (en) | Semiconductor device and method for manufacturing | |
| US20030186487A1 (en) | Method for producing a semiconductor wafer, semiconductor chip, and intermediate semiconductor product | |
| JP3119352B2 (ja) | 半導体装置のメッキ構造体形成方法 | |
| US6426176B1 (en) | Method of forming a protective conductive structure on an integrated circuit package interconnection | |
| EP1003209A1 (en) | Process for manufacturing semiconductor device | |
| US4011144A (en) | Methods of forming metallization patterns on beam lead semiconductor devices | |
| JP2000216185A (ja) | 柱状電極付き半導体ウエハ及びその製造方法並びに半導体装置及びその製造方法 | |
| JP2751242B2 (ja) | 半導体装置の製造方法 | |
| JP3573894B2 (ja) | 半導体装置及びその製造方法 | |
| US6589816B2 (en) | Method of forming metal connection elements in integrated circuits | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JPH0722425A (ja) | 半導体装置の製造方法 | |
| JP3199923B2 (ja) | 半導体装置およびその製造方法 | |
| JP2974840B2 (ja) | 半導体素子の実装方法 | |
| EP0396276A2 (en) | Method of manufacturing semiconductor device | |
| JP2001077142A (ja) | 半導体装置及びその製造方法 | |
| JP2000299338A (ja) | 突起電極を有するベアチップｉｃ及び突起電極の形成方法 | |
| JPH065609A (ja) | バンプ形成方法 | |
| JPH11176858A (ja) | 半導体チップの製造方法、および半導体チップの導通接続方法 | |
| JP2004228295A (ja) | 半導体装置およびその製造方法 | |
| JPS63114145A (ja) | 半導体装置の製造方法 | |
| JP2000216283A (ja) | 半導体装置用配線基板及びその製造方法 | |
| JPH10340923A (ja) | 半導体装置の接続方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |