JPS63114145A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63114145A JPS63114145A JP25986386A JP25986386A JPS63114145A JP S63114145 A JPS63114145 A JP S63114145A JP 25986386 A JP25986386 A JP 25986386A JP 25986386 A JP25986386 A JP 25986386A JP S63114145 A JPS63114145 A JP S63114145A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- metal layer
- barrier metal
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 68
- 239000002184 metal Substances 0.000 claims abstract description 68
- 230000004888 barrier function Effects 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000001259 photo etching Methods 0.000 claims abstract description 6
- 238000000605 extraction Methods 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 238000007747 plating Methods 0.000 claims description 15
- 230000001681 protective effect Effects 0.000 claims description 6
- 238000009713 electroplating Methods 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 8
- 238000007493 shaping process Methods 0.000 abstract 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 235000017166 Bambusa arundinacea Nutrition 0.000 description 1
- 235000017491 Bambusa tulda Nutrition 0.000 description 1
- 241001330002 Bambuseae Species 0.000 description 1
- 235000015334 Phyllostachys viridis Nutrition 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000011425 bamboo Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000000276 sedentary effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔座業上の利用分野〕
本発明ｔユ、支持基板に対して、半導体装置を電気的Ｖ
Ｃ接続するための方法に関し、特に、支持基板に対して
艮好なｋＭｋｌ性を有し、かつ高い信頼性を有する突起
状電極（以下、バンプ電極と称す）の形成に関する。
Ｃ接続するための方法に関し、特に、支持基板に対して
艮好なｋＭｋｌ性を有し、かつ高い信頼性を有する突起
状電極（以下、バンプ電極と称す）の形成に関する。
従来、バンプ電極の形成においては、金あるいは銅など
の金属をメツー？法に工９成長ぜせることが多かっ几。
の金属をメツー？法に工９成長ぜせることが多かっ几。
第２図（ａｌ〜（ｄ）は、従来の１支術にもとづくバン
プを極の形成の方法を主要工程について示した断面図で
ある。第２図（ａ）において、１は午導体基板、２は半
導体基板１′ｆ：おおう絶縁膜、１３は絶縁膜２上に形
成した半導体装置の引き出し電極、また、５は半導体装
置全体をおおって形成され九表面保ｆｉ模である。ただ
し表面保護膜５は、引き出し電極１３の一部は除去式ｎ
ていて、半導体装置が、引き出し電極を通じて外部と電
気的に接続可能な構造になっている。
プを極の形成の方法を主要工程について示した断面図で
ある。第２図（ａ）において、１は午導体基板、２は半
導体基板１′ｆ：おおう絶縁膜、１３は絶縁膜２上に形
成した半導体装置の引き出し電極、また、５は半導体装
置全体をおおって形成され九表面保ｆｉ模である。ただ
し表面保護膜５は、引き出し電極１３の一部は除去式ｎ
ていて、半導体装置が、引き出し電極を通じて外部と電
気的に接続可能な構造になっている。
バンプ［極は、上述の引き出し′ｄＬ極１極上３上面保
＠瞑５の開孔部に形成されるものであ）、第２図（ｂｌ
に示すように、半導体装置全体に、まずバリヤ金属１４
を被着する。バリヤ金属１４の第１の目的は、バンプ電
極と引き出し電極１３とが直接接触するのを避ける九め
である。例えば、引き出しｔ極１３は、従来アルミニウ
ムなどによシ形成さ詐ていたが、金や銅のバンプ電極を
形成する金属との間で化学反応が進行し易く、その結果
、半導体装置の不良に到る場合がしばしば生じていた。
＠瞑５の開孔部に形成されるものであ）、第２図（ｂｌ
に示すように、半導体装置全体に、まずバリヤ金属１４
を被着する。バリヤ金属１４の第１の目的は、バンプ電
極と引き出し電極１３とが直接接触するのを避ける九め
である。例えば、引き出しｔ極１３は、従来アルミニウ
ムなどによシ形成さ詐ていたが、金や銅のバンプ電極を
形成する金属との間で化学反応が進行し易く、その結果
、半導体装置の不良に到る場合がしばしば生じていた。
バリヤ金属を設けるのは、そのような現象を回避するた
めである。次に第２図（Ｃ）に示すように、フォトエツ
チング技術を用いて引き出し゛電極１３の一部の領域金
除いてフォトレジスト１５／を形成し、欠いで′１界メ
ッキ法を用いて１例えば金や銅の金属によるバンブｉｔ
極１６１に、前に形成した引き出しＩＩ！［１３上のフ
ォトレジスト１５の開孔部にのみ還択的に形成する。次
いで第２図（ｄ）に示すように、フォトレジスト１５を
除去し、続いて、バンプ電極１６をマスクにして、バリ
ヤ金属１４の不要部分を除去し、その結果バリヤ金属１
４は、バンプ電極１６におおわれた領域にのみ残てれる
。
めである。次に第２図（Ｃ）に示すように、フォトエツ
チング技術を用いて引き出し゛電極１３の一部の領域金
除いてフォトレジスト１５／を形成し、欠いで′１界メ
ッキ法を用いて１例えば金や銅の金属によるバンブｉｔ
極１６１に、前に形成した引き出しＩＩ！［１３上のフ
ォトレジスト１５の開孔部にのみ還択的に形成する。次
いで第２図（ｄ）に示すように、フォトレジスト１５を
除去し、続いて、バンプ電極１６をマスクにして、バリ
ヤ金属１４の不要部分を除去し、その結果バリヤ金属１
４は、バンプ電極１６におおわれた領域にのみ残てれる
。
上述し几ように従来のバンプ電極形成法では、バリヤ金
属層は引き出しＸ極形成後の、表面保護膜を形成した後
に形成してい九が、そのためつぎのような問題を生じて
いる。すなわち、バリヤ金属は、通常、タングステン、
白金、チタンなどが用いられることが多いが、それらの
金属は、比較的高価であシ、また、エツチングなどで特
殊な方法を必要とするため、膜厚は可能な限シ薄く形成
することが望ましい。ところが、従来の製造方法によ詐
ば、バリヤ金属は、表面保護膜上に形成していたため、
膜厚を必要以上に薄くすることは不可能であった。その
理由は、通常の表面保護膜として用いられるシリコン酸
化膜やシリコン窒化膜は、配線用に形成されている、ア
ルミニウムなどのヒロックのために表面が平滑ではなく
、さらに局所的には非常に凹凸が激しいので、バリヤ金
属が薄くなると膜厚の不均一が甚だしくなり、その結果
バンプ電極の厚さも不均一になる。何んとなれば、周知
のように、通常の電解メッキ法においては、メッキ金属
が成長する場所においてｔ流経路が形成されていなけれ
はならないが、第２図（Ｃ）においては、バリヤ金属１
４がそのｔ流経路を形成している。そのためには、バリ
ヤ金属１４は半導体装置の表面を均一な膜厚でおおって
いなけｎはならない。もしもバリヤ金属が局所的に不均
一であれば、その周辺はメッキ電流が不安定となシ、そ
の結果メッキ膜厚に不均一が生じるという訳である。し
たがって、従来は、例えば引出し電極が１．０μｍ程度
の膜厚のアルミニウムで形成されている場合、バリヤ金
属層は少くとも０．３μｍ程度は必要で、それ以下では
上述した膜厚の不均一が差だしくなる。ところが、他方
において、膜厚の不均一を避けるためにバリヤ金属層の
厚さを厚くすると、前記し几ようなエツチングが困難に
なるという問題が生じる。
属層は引き出しＸ極形成後の、表面保護膜を形成した後
に形成してい九が、そのためつぎのような問題を生じて
いる。すなわち、バリヤ金属は、通常、タングステン、
白金、チタンなどが用いられることが多いが、それらの
金属は、比較的高価であシ、また、エツチングなどで特
殊な方法を必要とするため、膜厚は可能な限シ薄く形成
することが望ましい。ところが、従来の製造方法によ詐
ば、バリヤ金属は、表面保護膜上に形成していたため、
膜厚を必要以上に薄くすることは不可能であった。その
理由は、通常の表面保護膜として用いられるシリコン酸
化膜やシリコン窒化膜は、配線用に形成されている、ア
ルミニウムなどのヒロックのために表面が平滑ではなく
、さらに局所的には非常に凹凸が激しいので、バリヤ金
属が薄くなると膜厚の不均一が甚だしくなり、その結果
バンプ電極の厚さも不均一になる。何んとなれば、周知
のように、通常の電解メッキ法においては、メッキ金属
が成長する場所においてｔ流経路が形成されていなけれ
はならないが、第２図（Ｃ）においては、バリヤ金属１
４がそのｔ流経路を形成している。そのためには、バリ
ヤ金属１４は半導体装置の表面を均一な膜厚でおおって
いなけｎはならない。もしもバリヤ金属が局所的に不均
一であれば、その周辺はメッキ電流が不安定となシ、そ
の結果メッキ膜厚に不均一が生じるという訳である。し
たがって、従来は、例えば引出し電極が１．０μｍ程度
の膜厚のアルミニウムで形成されている場合、バリヤ金
属層は少くとも０．３μｍ程度は必要で、それ以下では
上述した膜厚の不均一が差だしくなる。ところが、他方
において、膜厚の不均一を避けるためにバリヤ金属層の
厚さを厚くすると、前記し几ようなエツチングが困難に
なるという問題が生じる。
本発明は、上述の従来の膜厚に下限のあった、バリヤ金
属層をよシ薄い膜厚に形成することの可能な製造方法を
与えるもので、その几めに、引き出し電極を形成する際
、バリヤ金属を、引き出し電極用金属層被着後に引き吠
いて被層し、その後に、フォトエツチング法によシ、所
定の引き出し電極を形成するというもので、さらにメッ
キ電流用には、アルミニウム等の容易にエツチング可能
な金属を厚く形成するという製造方法よル成っている。
属層をよシ薄い膜厚に形成することの可能な製造方法を
与えるもので、その几めに、引き出し電極を形成する際
、バリヤ金属を、引き出し電極用金属層被着後に引き吠
いて被層し、その後に、フォトエツチング法によシ、所
定の引き出し電極を形成するというもので、さらにメッ
キ電流用には、アルミニウム等の容易にエツチング可能
な金属を厚く形成するという製造方法よル成っている。
〔実施例〕
つぎに本発明１に実施例によフ説明する。
第１図（ａｌ〜（ｇ）は、本発明の一実施例全主要な工
程順に示した断面図である。まず第１図（ａ）において
、半導体基板１上に絶ｔ３膜２を形成し、その後、絶縁
膜２上に、例えばアルミニウムよ９成る引き出し電極形
成用の金属層・３を被着する。次に、引き出し電極形成
用の金属層３上に、バリヤ金属４ｔ−被着する。このバ
リヤ金属４は、従来の製造方法によるバリヤ金属の膜厚
０．３μより薄く、例えば、０．１μｍ程度で艮い。′
ちらに、バリヤ金属４の上には、フォトレジスト層５を
引き出し電極領域に選択的に形成する。次にフォトレジ
スト層５をマスクにして、バリヤ金属４、引き引し電極
形成用の金属層３を順次エツチングし、その後フォトレ
ジスト５を除去し、第１図（ｂ）に示すように、バリヤ
金属４を上７１に設けらｎ几、引き出し電極４ａが形成
される。次に、装置全体に表面保護膜５を形成し、フォ
トエツチング技術を用いて引き出し１電極４ａ上の所定
の領域に第１の開孔部６を設け、第１図（Ｃ）の構造を
得る。次いで、第１図（ｄ）に示すように、引き出しＴ
ｆｌ、極４ａの表面保護膜の第１の開孔部６をおおって
、装置全体に、例えばアルミニツムのようなエツチング
の容易なメッキ電極用金属層７を被着する。メッキを極
用金属層７は、上述し几ように、例えばアルミニウムに
より形成されるが、これは従来例の第２図（ｂ） Ｋお
ける１４で示したバリヤ金属と異な９、十分厚く形成す
る事が可能で、例えば、ＬＯμｍ０ 程度で形成して
もよい。その結果１表面保護膜の凹凸による影響を受け
に＜＜、装置上のすべての領域で安定したメッキ電流を
得る事が出来る。次に、フォトエツチング技術を用いて
、引き出し電極４ａ上の第１の開孔部の一部の領域にお
けるメッキ電極用金属７を除去し、第２０開孔部９を形
成する。その状態を第１図（ｅｌに示す。第１図（ｅ）
において％８は選択的に設けらｎたフォトレジストで、
このフォトレジストに被われていない領域のメッキ電極
用金属７ｔ−除去しておる。次に、′ハ界メッキ法によ
り、第１図（ｅ）で示したメッキ′を極用金属７の第２
の開孔部９に、第１図（ｆ）に示すように、突起状電極
１０を形成する。この除、メツ中電流は、電極用金属１
０とバリヤ金属４との接触点を通じて流れる。最後に、
フォトレジスト８、メッキ電極用金属７を順次除去し、
第１図（ｇ）で示すような、引き出し′＃を極４ａ上の
バリヤ金Ｌ４上に、突起状電極１０１１：形成した構造
を得る。
程順に示した断面図である。まず第１図（ａ）において
、半導体基板１上に絶ｔ３膜２を形成し、その後、絶縁
膜２上に、例えばアルミニウムよ９成る引き出し電極形
成用の金属層・３を被着する。次に、引き出し電極形成
用の金属層３上に、バリヤ金属４ｔ−被着する。このバ
リヤ金属４は、従来の製造方法によるバリヤ金属の膜厚
０．３μより薄く、例えば、０．１μｍ程度で艮い。′
ちらに、バリヤ金属４の上には、フォトレジスト層５を
引き出し電極領域に選択的に形成する。次にフォトレジ
スト層５をマスクにして、バリヤ金属４、引き引し電極
形成用の金属層３を順次エツチングし、その後フォトレ
ジスト５を除去し、第１図（ｂ）に示すように、バリヤ
金属４を上７１に設けらｎ几、引き出し電極４ａが形成
される。次に、装置全体に表面保護膜５を形成し、フォ
トエツチング技術を用いて引き出し１電極４ａ上の所定
の領域に第１の開孔部６を設け、第１図（Ｃ）の構造を
得る。次いで、第１図（ｄ）に示すように、引き出しＴ
ｆｌ、極４ａの表面保護膜の第１の開孔部６をおおって
、装置全体に、例えばアルミニツムのようなエツチング
の容易なメッキ電極用金属層７を被着する。メッキを極
用金属層７は、上述し几ように、例えばアルミニウムに
より形成されるが、これは従来例の第２図（ｂ） Ｋお
ける１４で示したバリヤ金属と異な９、十分厚く形成す
る事が可能で、例えば、ＬＯμｍ０ 程度で形成して
もよい。その結果１表面保護膜の凹凸による影響を受け
に＜＜、装置上のすべての領域で安定したメッキ電流を
得る事が出来る。次に、フォトエツチング技術を用いて
、引き出し電極４ａ上の第１の開孔部の一部の領域にお
けるメッキ電極用金属７を除去し、第２０開孔部９を形
成する。その状態を第１図（ｅｌに示す。第１図（ｅ）
において％８は選択的に設けらｎたフォトレジストで、
このフォトレジストに被われていない領域のメッキ電極
用金属７ｔ−除去しておる。次に、′ハ界メッキ法によ
り、第１図（ｅ）で示したメッキ′を極用金属７の第２
の開孔部９に、第１図（ｆ）に示すように、突起状電極
１０を形成する。この除、メツ中電流は、電極用金属１
０とバリヤ金属４との接触点を通じて流れる。最後に、
フォトレジスト８、メッキ電極用金属７を順次除去し、
第１図（ｇ）で示すような、引き出し′＃を極４ａ上の
バリヤ金Ｌ４上に、突起状電極１０１１：形成した構造
を得る。
以上説明し几ように、本発明は従来表面保獲膜を形成し
友後に形成していたバリヤ金属層を１引き出し電極用の
金属を被着した直後に形成するため、従来よりも膜厚を
薄くすることが出来るようＫなった。その几め、バリヤ
金属除去に際して、残膜が生じることもなく、また、長
期の使用において装置の信頼性を低下させることもなく
、さらに装置？製造する際の製造コストを低下させる効
果がある。
友後に形成していたバリヤ金属層を１引き出し電極用の
金属を被着した直後に形成するため、従来よりも膜厚を
薄くすることが出来るようＫなった。その几め、バリヤ
金属除去に際して、残膜が生じることもなく、また、長
期の使用において装置の信頼性を低下させることもなく
、さらに装置？製造する際の製造コストを低下させる効
果がある。
第１図（ａ）〜（ｇ）は、本発明の製造方法を主要な工
程について工程順に示した断面図、第２図（ａ）〜（ｄ
）は、従来の製造方法について示した断面図である。 ｌ・・・・・・半導体基板、２・・・・・・絶縁膜、３
．１３・・・・・・引出し電極用金属層、４．１４・・
・・・・バリヤ金属層、５，８．１５・・・・・・フォ
トレジスト層、６・・・・・・第１開孔部、７・・・・
・・メッキ電極用金属層、９・・・・・・第２開孔部、
１０．１６・・・・・・バンプ電極。
程について工程順に示した断面図、第２図（ａ）〜（ｄ
）は、従来の製造方法について示した断面図である。 ｌ・・・・・・半導体基板、２・・・・・・絶縁膜、３
．１３・・・・・・引出し電極用金属層、４．１４・・
・・・・バリヤ金属層、５，８．１５・・・・・・フォ
トレジスト層、６・・・・・・第１開孔部、７・・・・
・・メッキ電極用金属層、９・・・・・・第２開孔部、
１０．１６・・・・・・バンプ電極。
Claims (1)
- 半導体基板上に絶縁膜を介して引出し電極用金属層を形
成する工程と、前記引出し電極用金属層の上にバリヤ金
属層を形成する工程と、前記バリヤ金属層上の所定領域
にフォトレジスト層を形成し、このフォトレジスト層を
マスクとして前記バリヤ金属層および引出し電極用金属
層の不要部分を除去することにより、バリヤ金属層で表
面が被われた金属電極を形成する工程と、前記金属電極
を含む基板表面を表面保護膜で被った後、前記金属電極
上の一部の表面保護膜を除去して第１の開孔部を設ける
工程と、前記第１の開孔部を含む基板表面にメッキ電極
用の金属層を形成する工程と、つぎにフォトエッチング
法により、前記第１の開孔部を埋めるメッキ電極用金属
層の中央部に第２の開孔部を設ける工程と、前記第２の
開孔部に前記メッキ電極用金属層を導電経路とする電気
メッキにより突起状電極を形成する工程と、前記メッキ
電極用金属層およびその表面のフォトレジスト層を除去
する工程とを含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25986386A JPS63114145A (ja) | 1986-10-30 | 1986-10-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25986386A JPS63114145A (ja) | 1986-10-30 | 1986-10-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63114145A true JPS63114145A (ja) | 1988-05-19 |
Family
ID=17340008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25986386A Pending JPS63114145A (ja) | 1986-10-30 | 1986-10-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63114145A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01276749A (ja) * | 1988-04-28 | 1989-11-07 | Fuji Electric Co Ltd | 半導体素子の突起電極 |
| WO1996021944A1 (en) * | 1995-01-13 | 1996-07-18 | National Semiconductor Corporation | Method and apparatus for capping metallization layer |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6131138A (ja) * | 1984-07-25 | 1986-02-13 | 株式会社東芝 | 超音波診断装置 |
-
1986
- 1986-10-30 JP JP25986386A patent/JPS63114145A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6131138A (ja) * | 1984-07-25 | 1986-02-13 | 株式会社東芝 | 超音波診断装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01276749A (ja) * | 1988-04-28 | 1989-11-07 | Fuji Electric Co Ltd | 半導体素子の突起電極 |
| WO1996021944A1 (en) * | 1995-01-13 | 1996-07-18 | National Semiconductor Corporation | Method and apparatus for capping metallization layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5226232A (en) | Method for forming a conductive pattern on an integrated circuit | |
| US4098637A (en) | Process for the production of a planar conductor path system for integrated semiconductor circuits | |
| JPS63114145A (ja) | 半導体装置の製造方法 | |
| JP3561582B2 (ja) | 半導体装置の製造方法 | |
| US6589816B2 (en) | Method of forming metal connection elements in integrated circuits | |
| JP2751242B2 (ja) | 半導体装置の製造方法 | |
| JPS62160744A (ja) | 半導体素子の製造方法 | |
| JPH02277242A (ja) | 半導体装置の製造方法 | |
| JP3119352B2 (ja) | 半導体装置のメッキ構造体形成方法 | |
| JPH065609A (ja) | バンプ形成方法 | |
| JPH05218047A (ja) | 半導体装置の製造方法 | |
| JPH04217323A (ja) | 半導体装置用バンプ電極の製造方法 | |
| JPH0684832A (ja) | 半導体チップ間の電気的接続方法 | |
| JPH04278542A (ja) | 半導体装置及びその製造方法 | |
| JPS61141157A (ja) | 半導体素子の製造方法 | |
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| JPS58179922A (ja) | 薄膜磁気ヘツドの電極製造方法 | |
| JPS6297353A (ja) | Ｖｌｓｉデバイス用の平面状金属相互接続 | |
| JPH0682669B2 (ja) | 半導体装置の製造方法 | |
| JPS6164140A (ja) | 半導体装置の製造方法 | |
| JPH06112209A (ja) | 半導体装置の製造方法 | |
| JPS59121954A (ja) | 半導体装置の製造方法 | |
| JPH02119142A (ja) | 半導体装置の製造方法 | |
| JPH03160724A (ja) | 半導体装置の製造方法 | |
| JPS628030B2 (ja) |