JPS59121954A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59121954A JPS59121954A JP57227633A JP22763382A JPS59121954A JP S59121954 A JPS59121954 A JP S59121954A JP 57227633 A JP57227633 A JP 57227633A JP 22763382 A JP22763382 A JP 22763382A JP S59121954 A JPS59121954 A JP S59121954A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mask
- resist
- bump
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は、半導体装置の製造方法に関し、さらに詳しく
述べると、チップ電極部とノくツケージ導体部とのワイ
ヤレスボンディングに有用なノくング（突起部）を半導
体装置のパッド電極部上に形成する方法に関する。
述べると、チップ電極部とノくツケージ導体部とのワイ
ヤレスボンディングに有用なノくング（突起部）を半導
体装置のパッド電極部上に形成する方法に関する。
（２）従来技術と問題点
従来、半導体装置のチップ電極部とパッケージ導体部と
を接続するために細線（ワイヤ）を用いたワイヤボンデ
ィング法が多用されている。たソ、この方法は、Ａｕ、
Ａλ等の細線を１本ずつ接続する方式を採るので、ボン
ディング工程は労働集約的で１作業者の技能に左右され
る面が多・く、信頼性の面でも′屡々問題となっている
。
を接続するために細線（ワイヤ）を用いたワイヤボンデ
ィング法が多用されている。たソ、この方法は、Ａｕ、
Ａλ等の細線を１本ずつ接続する方式を採るので、ボン
ディング工程は労働集約的で１作業者の技能に左右され
る面が多・く、信頼性の面でも′屡々問題となっている
。
最近、上記したワイヤボンディング法に代るものとして
、７リツプチツプ方式に代戎されるところのワイヤレス
ボンディング法が着目されている。
、７リツプチツプ方式に代戎されるところのワイヤレス
ボンディング法が着目されている。
この方法は、細線を用いずに、主としてフェイスダウン
（下向き）方式で導体パターン面に直接的にチップ電極
部を接続させる方法である。この方法は、チップの電極
数に関係なく１回のボンディング操作でよいので、自動
化、省力化に好適である。常用されている７リツプチツ
プ方式の１つにバンプ方式、すなわち、半導体チップ上
にバンプを形成する方式がある。
（下向き）方式で導体パターン面に直接的にチップ電極
部を接続させる方法である。この方法は、チップの電極
数に関係なく１回のボンディング操作でよいので、自動
化、省力化に好適である。常用されている７リツプチツ
プ方式の１つにバンプ方式、すなわち、半導体チップ上
にバンプを形成する方式がある。
バンプ方式は１通常、所定の電極配線を有するウェハチ
ップ上にＴｊ及びＰｄを順次連続的にスパツタ又は蒸着
してＴｉ −Ｐｄ系の複合バリヤメタル層を形成し、レ
ジストをマスクとしてバンプ形成部、すなわち、パッド
電極部上以外のＰｄ層をエツチングにより除去し、前記
レジストの除去の後にそのレジストとは逆のパターンで
別のレジストマスクを形成し、電解メッキ法によりＡｕ
バンプを形成し、そして先のレジストマスク及びパッド
電極部上以下のＴｉ層を順次除去することがらなってい
る。ところが、このようにした場合、エツチングのため
に用いられる処理液に原因して先ずレジスト材料の使用
が制限される。実際、前記したような逆パターンのレジ
ストマスクを形成する場合、ごく限られた特定のレジス
ト材料しか使用し得ないということが見い出されている
。さらに加えて、このような逆パターンのレジストマス
クを形成することは、工程そのものを複雑化することの
ほか、精度の低下を惹起する。また、このような従来の
バンプ方式では、Ｐｄ層のエツチングが不可欠であるた
め、マスキング工程、すなわち。
ップ上にＴｊ及びＰｄを順次連続的にスパツタ又は蒸着
してＴｉ −Ｐｄ系の複合バリヤメタル層を形成し、レ
ジストをマスクとしてバンプ形成部、すなわち、パッド
電極部上以外のＰｄ層をエツチングにより除去し、前記
レジストの除去の後にそのレジストとは逆のパターンで
別のレジストマスクを形成し、電解メッキ法によりＡｕ
バンプを形成し、そして先のレジストマスク及びパッド
電極部上以下のＴｉ層を順次除去することがらなってい
る。ところが、このようにした場合、エツチングのため
に用いられる処理液に原因して先ずレジスト材料の使用
が制限される。実際、前記したような逆パターンのレジ
ストマスクを形成する場合、ごく限られた特定のレジス
ト材料しか使用し得ないということが見い出されている
。さらに加えて、このような逆パターンのレジストマス
クを形成することは、工程そのものを複雑化することの
ほか、精度の低下を惹起する。また、このような従来の
バンプ方式では、Ｐｄ層のエツチングが不可欠であるた
め、マスキング工程、すなわち。
付加的なフォトリングラフイ一工程がいま１つ必（３）
発明の目的 本発明の目的は、半導体装置においてパッド電極上にバ
ンプを形成するための方法であって、従来のそれのよう
に逆パターンのレジストマスクを形成することを必須と
しないような簡単かつ精度にすぐれた方法を提供するこ
とにある。
発明の目的 本発明の目的は、半導体装置においてパッド電極上にバ
ンプを形成するための方法であって、従来のそれのよう
に逆パターンのレジストマスクを形成することを必須と
しないような簡単かつ精度にすぐれた方法を提供するこ
とにある。
（４）発明の構成
本発明者は、このたび、従来のバンプ形成方法の一部を
変更することによって、すなわち、パッド電極上以外の
露出せるＴｉ層を陽極酸化してＴ ｉ ０２となし、こ
れをマスクとしてハング形成を行なうことによって上記
した目的を達成し得るということを見い出した。本発明
は、所定の電極配線を有するウェハチップ上にＴｉ （
ＴｊＮ） −Ｐｄ（Ｐｔ ）系の複合バリアメタル層を
全面的に付着させ、パッド電極部上以外のＰｄ（Ｐｔ）
層を除去し。
変更することによって、すなわち、パッド電極上以外の
露出せるＴｉ層を陽極酸化してＴ ｉ ０２となし、こ
れをマスクとしてハング形成を行なうことによって上記
した目的を達成し得るということを見い出した。本発明
は、所定の電極配線を有するウェハチップ上にＴｉ （
ＴｊＮ） −Ｐｄ（Ｐｔ ）系の複合バリアメタル層を
全面的に付着させ、パッド電極部上以外のＰｄ（Ｐｔ）
層を除去し。
蕗出せるＴｉ（ＴｉＮ）層を陽極酸化法にょシ酸化（７
てＴｉＯ□となし、該Ｔ ＋ ０２ 層をマスクとして
金メッキを行なってパッド電極部上に金バンプを形成す
る工程を含むことを特徴とする半導体装置の製造方法に
ある。
てＴｉＯ□となし、該Ｔ ＋ ０２ 層をマスクとして
金メッキを行なってパッド電極部上に金バンプを形成す
る工程を含むことを特徴とする半導体装置の製造方法に
ある。
（５）発明の実施例
次に、添付の図面を参照しながら従来方法。
そして本発明方法を説明する。
第１図には１通常の工程を終了したウェハ、すなわち、
所定の電極配線を有するウニ／・チップが示されている
。図中の１はシリコン基板であシ、これ上に５ｉ０２絶
縁膜２が形成されている。電極配線（ここではアルミニ
ウムからなる）は３で示されており、ＰＳＧ（燐珪酸ガ
ラス）からなるカバー絶縁膜４で覆われている。図示の
配線パターンは、常法に従って１例えばエツチング法や
リフトオフ法によって形成することができる。なお。
所定の電極配線を有するウニ／・チップが示されている
。図中の１はシリコン基板であシ、これ上に５ｉ０２絶
縁膜２が形成されている。電極配線（ここではアルミニ
ウムからなる）は３で示されており、ＰＳＧ（燐珪酸ガ
ラス）からなるカバー絶縁膜４で覆われている。図示の
配線パターンは、常法に従って１例えばエツチング法や
リフトオフ法によって形成することができる。なお。
第１図を含めて、第３図までの工程はすべて従来方法及
び本発明方法に共通である。
び本発明方法に共通である。
第２図に示されるように、ウェハチップ上にチタン及び
パラジウムを順次それぞれ約３ｏｏＯＸの膜厚で全面的
にスパッタ又は蒸着して複合バリアメタル層を形成する
。図中の５がＴｉ層、そして６がＰｄ層である。ここで
＋Ｔ＋に代えてＴｉＮを。
パラジウムを順次それぞれ約３ｏｏＯＸの膜厚で全面的
にスパッタ又は蒸着して複合バリアメタル層を形成する
。図中の５がＴｉ層、そして６がＰｄ層である。ここで
＋Ｔ＋に代えてＴｉＮを。
Ｐｄに代えてＰｔをそれぞれ使用してもよく、最終的に
Ｔｉ （ＴｉＮ） −Ｐｄ （Ｐｔ）系の複合バリアメ
タル層をウェハチップ上に全面的に付着させることがで
きる。かかる複合バリアメタル層は、ウェハのＡλ配線
がそれ上に形成されるべき金（ＡＬＬ）と反応するのを
防止することができ、また、電気を流す（Ａｕメッキの
ため）ための金属の働きとメッキを形成する部分だけを
露出させるための金属、すなわち、接合用金属の働きを
同時に奏することができる。
Ｔｉ （ＴｉＮ） −Ｐｄ （Ｐｔ）系の複合バリアメ
タル層をウェハチップ上に全面的に付着させることがで
きる。かかる複合バリアメタル層は、ウェハのＡλ配線
がそれ上に形成されるべき金（ＡＬＬ）と反応するのを
防止することができ、また、電気を流す（Ａｕメッキの
ため）ための金属の働きとメッキを形成する部分だけを
露出させるための金属、すなわち、接合用金属の働きを
同時に奏することができる。
１１層５及びＰｄ層６の形成後、 Ａｕバンプを形成す
る部分にのみＰｄ層６を残す。これは、第３図に示され
るように、レジスト塗布、パｐ−＝ｙグ、そしてＰｄの
選択的エツチングにより行なうことができる。先ず、ネ
ガ形もしくはポジ形のいずれであってもよいレジス）ｋ
常法に従い全面的に塗布し、パターニングしてＡλ電極
上、すなわち。
る部分にのみＰｄ層６を残す。これは、第３図に示され
るように、レジスト塗布、パｐ−＝ｙグ、そしてＰｄの
選択的エツチングにより行なうことができる。先ず、ネ
ガ形もしくはポジ形のいずれであってもよいレジス）ｋ
常法に従い全面的に塗布し、パターニングしてＡλ電極
上、すなわち。
パッド電極部上のみを残しく図中の７）、そしてこの残
留せるレジスト７をマスクとして先に形成せるＰｄ層６
をエツチングする。ここで、例えば硝酸と塩酸の１００
： ｌ混合液をエツチング液として使用することがで
きる。
留せるレジスト７をマスクとして先に形成せるＰｄ層６
をエツチングする。ここで、例えば硝酸と塩酸の１００
： ｌ混合液をエツチング液として使用することがで
きる。
従来方法に従うと、引き続いて第４図に示されるように
してレジストマスク８を形成する。これば５レジスト膜
７の除去に続いて行なうもので。
してレジストマスク８を形成する。これば５レジスト膜
７の除去に続いて行なうもので。
レジスト膜７とは全く逆のパターンで、すなわち、パッ
ド電極部上以外の部分についてのみレジストマスク８を
形成する。ここで使用するレジスト材料はポジ形でなけ
ればならず、また、種類が制限されている。レジストマ
スク８は引き続（Ａｕ）くンプ形成工程におけるマスク
として働くばかりでなく、その場合の通電時にＴｉ層５
の露出部にも電気が流れるのを防止することができる。
ド電極部上以外の部分についてのみレジストマスク８を
形成する。ここで使用するレジスト材料はポジ形でなけ
ればならず、また、種類が制限されている。レジストマ
スク８は引き続（Ａｕ）くンプ形成工程におけるマスク
として働くばかりでなく、その場合の通電時にＴｉ層５
の露出部にも電気が流れるのを防止することができる。
引き続いて、第５図に示されるようにしてＡｕバンプ９
を形成する。このＡｕメッキは、電解メッキ法によジ１
例えば田中貴金属工業株式会社から市販されているシア
ン化金バリウムを主成分とするメッキ液を用いて、形成
されるＡｕバンプ９の高さが約１５〜３０μｍとなるま
で継続する。
を形成する。このＡｕメッキは、電解メッキ法によジ１
例えば田中貴金属工業株式会社から市販されているシア
ン化金バリウムを主成分とするメッキ液を用いて、形成
されるＡｕバンプ９の高さが約１５〜３０μｍとなるま
で継続する。
メッキのだめの電流は１１層５を通して流す。
Ａｕバンプ９の形成後、先の工程においてマスクとして
使用したレジスト膜８を剥離し、さらにＡｕバンプ９を
マスクとしてパッド電極部上以外のＴｉ層５をエツチン
グ除去する（第６図参照）Ｔｉ層５の除去には、例えば
シ＝つ酸と過酸化水素水の混合液をエツチング液として
使用することができる。以上をもってＡｕバンプの形成
が完了する。
使用したレジスト膜８を剥離し、さらにＡｕバンプ９を
マスクとしてパッド電極部上以外のＴｉ層５をエツチン
グ除去する（第６図参照）Ｔｉ層５の除去には、例えば
シ＝つ酸と過酸化水素水の混合液をエツチング液として
使用することができる。以上をもってＡｕバンプの形成
が完了する。
本発明の方法は第７図及び第８図に示されている。これ
らに先がける工程は前記第１図〜第３図に同じである。
らに先がける工程は前記第１図〜第３図に同じである。
Ｐｄ層６の選択的エツチングの後、残留せるレジスト７
をマスクとして露出せるＴｉ層５を酸化する（第７図）
。この酸化は陽極酸化法により。
をマスクとして露出せるＴｉ層５を酸化する（第７図）
。この酸化は陽極酸化法により。
パッド電極部上以外の露出せるＴｉ層５について実施す
る。得られるＴｉ０ｚ膜１０の膜厚は大略１０００〜２
０００Ｘである。この陽極酸化を実施するに当り、１０
チシユウ酸溶液を使用して１５〜４０Ｖの直流電圧を適
用する。陽極としてＴｉ層５を、陰極としてＰｔ電極を
使用する。
る。得られるＴｉ０ｚ膜１０の膜厚は大略１０００〜２
０００Ｘである。この陽極酸化を実施するに当り、１０
チシユウ酸溶液を使用して１５〜４０Ｖの直流電圧を適
用する。陽極としてＴｉ層５を、陰極としてＰｔ電極を
使用する。
引き続いて、レジスト膜７を除去し、そして先に形成し
た一Ｔｉ０２膜１０をマスクとして前記第５図と同様に
してＡｕバンプ９１を形成する（第８図）。
た一Ｔｉ０２膜１０をマスクとして前記第５図と同様に
してＡｕバンプ９１を形成する（第８図）。
次いで１図示していないけれども、Ｔｉ０ｚ膜１０會弗
酸（ＨＦ）でエツチング除去し、そしてＴｉ層５をシュ
ウ酸と過酸化水素水の混合液から々るエツチング液で除
去する。
酸（ＨＦ）でエツチング除去し、そしてＴｉ層５をシュ
ウ酸と過酸化水素水の混合液から々るエツチング液で除
去する。
（６）発明の効果
本発明に従うと、バンプ形成時のマスクとして特定の限
られたレジストを使用することが不必要であるので、こ
れに原因するところの多くの欠点を排除することができ
る。例えば、フォトリング之フィ一工程を一工程省略す
ることができ、また１位置合わせ精度を高めることがで
きる。
られたレジストを使用することが不必要であるので、こ
れに原因するところの多くの欠点を排除することができ
る。例えば、フォトリング之フィ一工程を一工程省略す
ることができ、また１位置合わせ精度を高めることがで
きる。
第１図〜第３図は、それぞれ１本発明方法及び従来方法
に共通な工程をｊ−を追って示しンそ略示断面図。 第４図〜第６図は、それぞれ、従来方法の引き続く工程
を順を追って示した略示断面図、そして第７図及び第８
図は、それぞれ本発明方法の途中工程を順を追って示し
た略示断面図である。 図中、１は８１基板、２は絶縁膜、３は４℃配線、４は
カバー絶縁膜、５はＴｉ層、６はＰｄ層、７はレジスト
膜、９１はＡｕバンプ、そして１ｏはＴｉＯ２膜である
。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士 西 舘 和 之 弁理士 内 １）幸 男 弁理士 山 口 昭 之
に共通な工程をｊ−を追って示しンそ略示断面図。 第４図〜第６図は、それぞれ、従来方法の引き続く工程
を順を追って示した略示断面図、そして第７図及び第８
図は、それぞれ本発明方法の途中工程を順を追って示し
た略示断面図である。 図中、１は８１基板、２は絶縁膜、３は４℃配線、４は
カバー絶縁膜、５はＴｉ層、６はＰｄ層、７はレジスト
膜、９１はＡｕバンプ、そして１ｏはＴｉＯ２膜である
。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士 西 舘 和 之 弁理士 内 １）幸 男 弁理士 山 口 昭 之
Claims (1)
- １、所定の電極配線を有するウエノ・チップ上にＴｉ
（ＴｉＮ） −Ｐｄ （Ｐｉ）系の複合バリアメタル層
を全面的に付着させ、パッド電極部上以外のＰｄ（Ｐｔ
）層を除去し、露出せるＴｉ （ＴｉＮ）層を陽極酸化
法により酸化してＴｉＯ２となし、該ＴｉＯ２層をマス
クとしてＡｕメッキを行なってパッド電極部上にＡｕバ
ンプを形成する工程を含むことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57227633A JPS59121954A (ja) | 1982-12-28 | 1982-12-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57227633A JPS59121954A (ja) | 1982-12-28 | 1982-12-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59121954A true JPS59121954A (ja) | 1984-07-14 |
Family
ID=16863955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57227633A Pending JPS59121954A (ja) | 1982-12-28 | 1982-12-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59121954A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5800726A (en) * | 1995-07-26 | 1998-09-01 | International Business Machines Corporation | Selective chemical etching in microelectronics fabrication |
| KR101184714B1 (ko) | 2005-12-19 | 2012-09-20 | 매그나칩 반도체 유한회사 | 반도체 소자의 패드 형성방법 |
-
1982
- 1982-12-28 JP JP57227633A patent/JPS59121954A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5800726A (en) * | 1995-07-26 | 1998-09-01 | International Business Machines Corporation | Selective chemical etching in microelectronics fabrication |
| KR101184714B1 (ko) | 2005-12-19 | 2012-09-20 | 매그나칩 반도체 유한회사 | 반도체 소자의 패드 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5298459A (en) | Method of manufacturing semiconductor device terminal having a gold bump electrode | |
| JPH1032208A (ja) | 半導体装置の製造方法 | |
| JPS59121954A (ja) | 半導体装置の製造方法 | |
| JPH02253628A (ja) | 半導体装置の製造方法 | |
| JPS6329940A (ja) | 半導体装置の製造方法 | |
| JPH02224336A (ja) | 半導体装置の製造方法 | |
| JPS63122248A (ja) | 半導体装置の製造方法 | |
| JP2748530B2 (ja) | 半導体装置の製造方法 | |
| JP4045007B2 (ja) | 半導体装置の製造方法 | |
| JPH07211571A (ja) | 薄膜コイルの製造方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPH02277242A (ja) | 半導体装置の製造方法 | |
| JPH04278542A (ja) | 半導体装置及びその製造方法 | |
| JPS5950095B2 (ja) | 半導体装置の製造方法 | |
| JPS62210649A (ja) | 半導体装置 | |
| JPH03190240A (ja) | 半導体装置の製造方法 | |
| JPH0713213Y2 (ja) | 化成装置 | |
| JP2000049181A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH02304929A (ja) | 半導体装置の製造方法 | |
| JP2002289634A (ja) | 半導体装置およびその製造方法 | |
| JPH03160724A (ja) | 半導体装置の製造方法 | |
| JPH0494544A (ja) | 集積回路の製造方法 | |
| JPS6164140A (ja) | 半導体装置の製造方法 | |
| JPS61144034A (ja) | 転写バンプ基板の製造方法 | |
| JPS63114145A (ja) | 半導体装置の製造方法 |