JPS5950095B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5950095B2 JPS5950095B2 JP51072366A JP7236676A JPS5950095B2 JP S5950095 B2 JPS5950095 B2 JP S5950095B2 JP 51072366 A JP51072366 A JP 51072366A JP 7236676 A JP7236676 A JP 7236676A JP S5950095 B2 JPS5950095 B2 JP S5950095B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- photosensitive resin
- electrode
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は金属バンプを有する半導体装置のより有効的製
造方法に関するものであつて、その目的とするところは
酸、アルカリを用いない製造方法を提供せんとするもの
である。
造方法に関するものであつて、その目的とするところは
酸、アルカリを用いない製造方法を提供せんとするもの
である。
従来、回路素子が形成された半導体基板上に金′属バン
プを形成するための方法として第１図に示すような製造
方法が提案されている。
プを形成するための方法として第１図に示すような製造
方法が提案されている。
すなわち、シリコン等、の半導体基板１上に形成された
ＳｉＯ。等の第１の絶縁層２に電極形成用のアルミニウ
ム膜を電子ビーム、抵抗加熱等の手段で５０００〜１０
０００入被着せしめ、電極部分３を残し他を除去せしめ
、しかる後ＣＶＤ法で形成されたＳｉＯ。（以下ＣＶＤ
Ｓｉ０２と略記する）膜４を５０００〜１００００Λ被
着し、前記電極部分３の一部を残し他を除去する。これ
を第１図ａに示す。次いで複数層からなる金属膜５を蒸
着法により全面に形成するが、前記金属膜５はＣｒ−Ｃ
ｕ、Ｎｉ−Ｃｕ、Ｃｒ−Ｎｉ−ＣｕもしくはＣｒ−Ｃｕ
−Ａｕ、Ｎｉ一Ｃｕ−Ａｕ、Ｃｒ−Ｎｉ−Ｃｕ等の複数
層であつて同一の蒸着時に真空を止める事なく順次に蒸
着するものである。
ＳｉＯ。等の第１の絶縁層２に電極形成用のアルミニウ
ム膜を電子ビーム、抵抗加熱等の手段で５０００〜１０
０００入被着せしめ、電極部分３を残し他を除去せしめ
、しかる後ＣＶＤ法で形成されたＳｉＯ。（以下ＣＶＤ
Ｓｉ０２と略記する）膜４を５０００〜１００００Λ被
着し、前記電極部分３の一部を残し他を除去する。これ
を第１図ａに示す。次いで複数層からなる金属膜５を蒸
着法により全面に形成するが、前記金属膜５はＣｒ−Ｃ
ｕ、Ｎｉ−Ｃｕ、Ｃｒ−Ｎｉ−ＣｕもしくはＣｒ−Ｃｕ
−Ａｕ、Ｎｉ一Ｃｕ−Ａｕ、Ｃｒ−Ｎｉ−Ｃｕ等の複数
層であつて同一の蒸着時に真空を止める事なく順次に蒸
着するものである。
Ｃｖ又はＮｉはアルミニウムの電極部分３もしくはＣＶ
ＤＳｉＯ、膜４との密着力を高めるための膜であり、Ｃ
ｕ又はＣｕ−Ａｕはメッキ処理によるバンプの形成を容
易ならしめるための膜であつて、Ｃｒ、Ｎｉのそれぞれ
の厚さは約１０００入、Ｃｕは１０００〜５０００人の
膜厚を有する。又、Ｃｒ、ＮｉのかわりにＴｉ膜を用い
る事もある。（第１図ｂ）。更に前記金属膜５上にメッ
キマスク用の感光性樹脂６を前記電極部近傍に設け開孔
部７を形成する（第１図ｃ）。しかるのち、前記金属膜
５を一方の共通電極として、Ａｕ又はＣｕ、半田等を電
着せしめ、金属バンプ８を形成する（第１図ｄ）。
ＤＳｉＯ、膜４との密着力を高めるための膜であり、Ｃ
ｕ又はＣｕ−Ａｕはメッキ処理によるバンプの形成を容
易ならしめるための膜であつて、Ｃｒ、Ｎｉのそれぞれ
の厚さは約１０００入、Ｃｕは１０００〜５０００人の
膜厚を有する。又、Ｃｒ、ＮｉのかわりにＴｉ膜を用い
る事もある。（第１図ｂ）。更に前記金属膜５上にメッ
キマスク用の感光性樹脂６を前記電極部近傍に設け開孔
部７を形成する（第１図ｃ）。しかるのち、前記金属膜
５を一方の共通電極として、Ａｕ又はＣｕ、半田等を電
着せしめ、金属バンプ８を形成する（第１図ｄ）。
前記金属バンプを通常５ 〜２０１ｔｍの高さに形成し
、終れば、感光樹脂６および金属膜５の不要部分をエツ
チングし除去し、第１図ｅの構造を得るものであつた。
この様な従朱の製造方法においては、金属バンプ８の形
成後に複数層の金属膜５を除去するために、金属膜の除
去液（エツチング液）、例えばＣｒであればフエリシア
ン化カリウムとカセイソーダの混合液、Ｃｕであれば強
酸を用いねばならない。このために金属バンプ８もエツ
チングされ所望の形状を消失してしまつたり、あるいは
、長時間のエツチングにより第１図ｅ（７）Ａ部にエツ
チング液が浸透してしまい、金属バンプ８の接触面積を
減少せしめ、付着強度を低下し、更にはＣＶＤＳｉＯ，
膜４にピンホールが存在する場合には前記エツチング液
により、電極配線もしくは回路素子を損傷、汚染してし
まい、信頼性を著しく低下させるものであつた。
、終れば、感光樹脂６および金属膜５の不要部分をエツ
チングし除去し、第１図ｅの構造を得るものであつた。
この様な従朱の製造方法においては、金属バンプ８の形
成後に複数層の金属膜５を除去するために、金属膜の除
去液（エツチング液）、例えばＣｒであればフエリシア
ン化カリウムとカセイソーダの混合液、Ｃｕであれば強
酸を用いねばならない。このために金属バンプ８もエツ
チングされ所望の形状を消失してしまつたり、あるいは
、長時間のエツチングにより第１図ｅ（７）Ａ部にエツ
チング液が浸透してしまい、金属バンプ８の接触面積を
減少せしめ、付着強度を低下し、更にはＣＶＤＳｉＯ，
膜４にピンホールが存在する場合には前記エツチング液
により、電極配線もしくは回路素子を損傷、汚染してし
まい、信頼性を著しく低下させるものであつた。
本発明は上述め従米技術の欠点に鑑みてなされたもので
、以下本発明の構成例を第２図で詳述する。
、以下本発明の構成例を第２図で詳述する。
熱酸化法等により形成されたＳｉＯ。
ｌ２を有する半導体基板１１上に、形成された回路素子
間を接続するためのアルミニウム配線があり、前記アル
ミニウム配線は外部電極と接続するためのパツド電極−
１３に接続される。更に前記アルミニウム配線を含めた
半導体基板１１上にＣＶＤＳｉＯ。ｌ４が保護膜として
全面に被着される。次いで前記ＣＶＤＳｉＯ。ｌ４上に
スピンナー法により第１の感光性樹脂膜が塗布され、前
記パツド電極１３近傍のみを除去した感光性樹脂パター
ンを形成しＨＦ系の腐蝕液に浸せば、前記ＣＶＤＳｉＯ
，膜はパツド電極上のみ除去され第２図ａの構造を得る
。次いで抵抗加熱法、スパツター法等の真空蒸着法によ
り第１の金属膜１５を全面に被着せしめる。第１の金属
膜１５はアルミニウム膜であつて３０００λ〜１０００
０入の膜厚を有する。しかる後、第２の感性樹脂膜１６
をスピンナー法で塗布し、パツド電極近傍のみに開孔を
設けたパターンを形成する。（第２図ｂ）。第２の金属
膜としてＣｒ−Ｃｕの２層構造からなる金属膜を前記工
程の終了した半導体基板１１に抵抗加熱法、スパツター
法、電子ビーム法でＣｒ膜厚〜 １０００λ、Ｃｕ膜厚
１０００〜５０００Λの厚さに被着せしめる。本発明の
構成例においては、第２の金属膜としてＣｒ−Ｃｕの２
層構造について説明したが、Ｃｒ，Ｔｉ，Ｎｉ，Ｃｕ，
Ａｕの組合せによる複数層であつても良い。
間を接続するためのアルミニウム配線があり、前記アル
ミニウム配線は外部電極と接続するためのパツド電極−
１３に接続される。更に前記アルミニウム配線を含めた
半導体基板１１上にＣＶＤＳｉＯ。ｌ４が保護膜として
全面に被着される。次いで前記ＣＶＤＳｉＯ。ｌ４上に
スピンナー法により第１の感光性樹脂膜が塗布され、前
記パツド電極１３近傍のみを除去した感光性樹脂パター
ンを形成しＨＦ系の腐蝕液に浸せば、前記ＣＶＤＳｉＯ
，膜はパツド電極上のみ除去され第２図ａの構造を得る
。次いで抵抗加熱法、スパツター法等の真空蒸着法によ
り第１の金属膜１５を全面に被着せしめる。第１の金属
膜１５はアルミニウム膜であつて３０００λ〜１０００
０入の膜厚を有する。しかる後、第２の感性樹脂膜１６
をスピンナー法で塗布し、パツド電極近傍のみに開孔を
設けたパターンを形成する。（第２図ｂ）。第２の金属
膜としてＣｒ−Ｃｕの２層構造からなる金属膜を前記工
程の終了した半導体基板１１に抵抗加熱法、スパツター
法、電子ビーム法でＣｒ膜厚〜 １０００λ、Ｃｕ膜厚
１０００〜５０００Λの厚さに被着せしめる。本発明の
構成例においては、第２の金属膜としてＣｒ−Ｃｕの２
層構造について説明したが、Ｃｒ，Ｔｉ，Ｎｉ，Ｃｕ，
Ａｕの組合せによる複数層であつても良い。
すなわち、Ｎｉ−Ｃｕ，Ｔｉ−Ｃｕ，Ｃｒ−Ｎｉ−Ｃｕ
，Ｃｒ−Ｔｉ−Ｃｕ，Ｎｉ−Ｃｕ−Ａｕ，Ｎｉ−Ｃｕ一
Ａｕ，Ｔｉ−Ｃｕ−Ａｕ，Ｃｒ−Ｎｉ−Ｃｕ−Ａｕ，Ｃ
ｒ−Ｔｉ−Ｃｕ−Ａｕの構成を用いる事が出来る。又、
Ｃｒ−Ｃｕの蒸着においては同一真空容器内で真空を止
める事なく、Ｃｒ，Ｃｕと順次に蒸着を実施するもので
ある。
，Ｃｒ−Ｔｉ−Ｃｕ，Ｎｉ−Ｃｕ−Ａｕ，Ｎｉ−Ｃｕ一
Ａｕ，Ｔｉ−Ｃｕ−Ａｕ，Ｃｒ−Ｎｉ−Ｃｕ−Ａｕ，Ｃ
ｒ−Ｔｉ−Ｃｕ−Ａｕの構成を用いる事が出来る。又、
Ｃｒ−Ｃｕの蒸着においては同一真空容器内で真空を止
める事なく、Ｃｒ，Ｃｕと順次に蒸着を実施するもので
ある。
この様な操作により基板への密着力を高め、電気特性を
良好にするものである。前記した如く、第２の金属膜１
７の被着の終了した状態を第２図ｃに示した。
良好にするものである。前記した如く、第２の金属膜１
７の被着の終了した状態を第２図ｃに示した。
第２図ｃに示す如く、第２の金属膜１７はパツド電極近
傍において、第２の感光性樹脂膜１６による段差Ａを形
成しているために、アルミニウム膜１５上と前記第２の
感光性樹脂膜１６上の２つに分割される。
傍において、第２の感光性樹脂膜１６による段差Ａを形
成しているために、アルミニウム膜１５上と前記第２の
感光性樹脂膜１６上の２つに分割される。
すなわち、前記段差Ａにおいて、第２の金属膜１７は著
しく膜厚が減少するか、もｌしくは切断される状態にな
り、アルミニウム膜１５上の金属膜１７′と第２の感光
性樹脂膜１６上の金属膜１７が存在する事になる。次い
で前記第２の感光性樹脂膜１６を溶解する液に浸せば、
第２の感光性樹脂膜１６上の第２の金属膜１７は除去さ
れる結果になる。
しく膜厚が減少するか、もｌしくは切断される状態にな
り、アルミニウム膜１５上の金属膜１７′と第２の感光
性樹脂膜１６上の金属膜１７が存在する事になる。次い
で前記第２の感光性樹脂膜１６を溶解する液に浸せば、
第２の感光性樹脂膜１６上の第２の金属膜１７は除去さ
れる結果になる。
前記第２の感光性樹脂膜１６がポジ型感光性樹脂膜、例
えばＡＺ−１３５０Ｊ（シツプレイ社製品）の如きもの
であれば、Ｊ −１００（商品名）、あるいはアセトン
溶剤に浸せば、前記ＡＺ−１３５０Ｊは容易にＩ除去さ
れ、同時に第２の金属膜１７も除去される。
えばＡＺ−１３５０Ｊ（シツプレイ社製品）の如きもの
であれば、Ｊ −１００（商品名）、あるいはアセトン
溶剤に浸せば、前記ＡＺ−１３５０Ｊは容易にＩ除去さ
れ、同時に第２の金属膜１７も除去される。
更に第３の感光性樹脂膜１８をスピンナー法で塗布し、
前記第２の金属膜１７′のパターンよりも小さ目に開孔
したパターンを形成する。
前記第２の金属膜１７′のパターンよりも小さ目に開孔
したパターンを形成する。
， これを第２図ｄに示す。
次に金属バンプを形成する工程を実施するわけであるが
、前記第２の金属膜１７′の表面は、第２および第３の
感光性樹脂の形成あるいは除去の工程において、汚染、
酸化物の発生があり、これらは著しくメツキ処理をフ妨
げるものである。したがつて、アセトン、トリクレン溶
液で前記半導体基板を洗浄後、ｌ〜１０％程度のＨＣＩ
溶液に浸せば、例えばＣｕ表面に形成された酸化物は除
去される。
、前記第２の金属膜１７′の表面は、第２および第３の
感光性樹脂の形成あるいは除去の工程において、汚染、
酸化物の発生があり、これらは著しくメツキ処理をフ妨
げるものである。したがつて、アセトン、トリクレン溶
液で前記半導体基板を洗浄後、ｌ〜１０％程度のＨＣＩ
溶液に浸せば、例えばＣｕ表面に形成された酸化物は除
去される。
５％ＨＣＩ溶液において５秒間でＣｕ表面は１００〜２
００人除去され清浄なＣｕ面を得る事が出来る。
００人除去され清浄なＣｕ面を得る事が出来る。
又、メツキ浴としては金属バンプがＡｕで形成される場
合には、青化物浴、中性りん酸塩浴、酸性クエン酸浴が
あるが、本構成においてはピンホールが少なく、適度の
硬度を有する酸性クエン酸浴が望ましい。半導体基板１
１の端部において第１の金属膜１５であるアルミニウム
膜を一部露出させ、これをメツキ用の共通電極とし、マ
イナスの電界を加え、一方Ｐｔ板等にプラスの電界を加
えれば、電流密度０．４ｍＡ／Ｍｉｔで４０〜６０分間
において１０〜１５μｍの高さのＡｕバンプ１９を前記
第２の金属膜１７″上に形成できる（第２図ｅ）。
合には、青化物浴、中性りん酸塩浴、酸性クエン酸浴が
あるが、本構成においてはピンホールが少なく、適度の
硬度を有する酸性クエン酸浴が望ましい。半導体基板１
１の端部において第１の金属膜１５であるアルミニウム
膜を一部露出させ、これをメツキ用の共通電極とし、マ
イナスの電界を加え、一方Ｐｔ板等にプラスの電界を加
えれば、電流密度０．４ｍＡ／Ｍｉｔで４０〜６０分間
において１０〜１５μｍの高さのＡｕバンプ１９を前記
第２の金属膜１７″上に形成できる（第２図ｅ）。
第２図ｅの工程において、第３の感光性樹脂膜１８はメ
ツキ用のマスクであり、第１の金属膜１５はメツキ用の
共通電極として利用されるものである。
ツキ用のマスクであり、第１の金属膜１５はメツキ用の
共通電極として利用されるものである。
しかる後第３の感光性樹脂膜１８を除去し、次いで第２
の金属膜１７″をマスクとして第１の金属膜］５をＨ３
ＰＯ４系の溶液によつて除去すれば第２図ｆの構造を得
る。
の金属膜１７″をマスクとして第１の金属膜］５をＨ３
ＰＯ４系の溶液によつて除去すれば第２図ｆの構造を得
る。
本発明の溝成例においては、Ａｕバンプを形成する場合
について述べたが、Ｃｕバンプあるいは半田バンプを形
成する事も出来る。
について述べたが、Ｃｕバンプあるいは半田バンプを形
成する事も出来る。
更に電気的接触を高めるために第１の金属膜１５を蒸着
する前に、パツド電極１３上に形成されたＡｌ２Ｏ３膜
あるいは、第２の金属膜を蒸着する前に第１の金属膜１
５上に形成されたＡｌ２Ｏ３膜を除去するためにＨ２Ｏ
：Ｈ３ＰＯ４：ＣｒＯ３＝１００ｃｃ：３．５，ｃｃ：
２ｇの溶液を８０℃に加熱すれば、前記Ａｌ２Ｏ３膜は
１６０人／６０秒除去され、良好な金属膜間の接触を得
る事が出来る。
する前に、パツド電極１３上に形成されたＡｌ２Ｏ３膜
あるいは、第２の金属膜を蒸着する前に第１の金属膜１
５上に形成されたＡｌ２Ｏ３膜を除去するためにＨ２Ｏ
：Ｈ３ＰＯ４：ＣｒＯ３＝１００ｃｃ：３．５，ｃｃ：
２ｇの溶液を８０℃に加熱すれば、前記Ａｌ２Ｏ３膜は
１６０人／６０秒除去され、良好な金属膜間の接触を得
る事が出来る。
又、３００〜５５０℃で２０〜６０分間の熱処理を加え
れば、前記金属膜は更に緻密になる一方、合金属を形成
し、良好な電気的接触と付着力を有する事ができるもの
である。
れば、前記金属膜は更に緻密になる一方、合金属を形成
し、良好な電気的接触と付着力を有する事ができるもの
である。
本発明の製造方法においては、第２の金属膜のパターン
形成において、従来の如く強酸、強アルカリ液を用いず
、有機溶剤による、リフトオフ法を用いるので、半導体
基板上に形成された回路素子や配線パターンを汚染した
り、あるいは損傷させる事がない。
形成において、従来の如く強酸、強アルカリ液を用いず
、有機溶剤による、リフトオフ法を用いるので、半導体
基板上に形成された回路素子や配線パターンを汚染した
り、あるいは損傷させる事がない。
又、第２の金属膜１７″が比較的密着力の弱いＣＶＤＳ
ｉＯ２膜１４と直接接触せず、前記第２の金属膜１７″
はアルミニウム膜１５と接し、更にＣＶＤＳｉＯ２膜１
４は比較的密着力の高いアルミニウム膜１５と接するた
め、金属バンプ１９の付着強度を高めると同時に、従来
発生した腐蝕液のしみこみによるパツド電極１３の損傷
がない。
ｉＯ２膜１４と直接接触せず、前記第２の金属膜１７″
はアルミニウム膜１５と接し、更にＣＶＤＳｉＯ２膜１
４は比較的密着力の高いアルミニウム膜１５と接するた
め、金属バンプ１９の付着強度を高めると同時に、従来
発生した腐蝕液のしみこみによるパツド電極１３の損傷
がない。
更に全面に蒸着されたアルミニウム膜１５によリメツキ
用の共通電極を確実に取れるため、メツキ不良の発生が
皆無になる等の効果を有する。
用の共通電極を確実に取れるため、メツキ不良の発生が
皆無になる等の効果を有する。
第１図ａ−ｅは従来の金属バンプの形成方法を説明する
ための半導体装置の構造断面図、第２図ａ−ｆは本発明
の一実施例における金属バンプの形成方法を説明するた
めの半導体装置の構造断面図である。 １１・・・半導体基板、１３・・・パツド電極、１４・
・・ＣＶＤＳｉＯ２膜、１５・・・アルミニウム膜、１
Ｔ第２の金属膜、１９・・・金属バンプ。
ための半導体装置の構造断面図、第２図ａ−ｆは本発明
の一実施例における金属バンプの形成方法を説明するた
めの半導体装置の構造断面図である。 １１・・・半導体基板、１３・・・パツド電極、１４・
・・ＣＶＤＳｉＯ２膜、１５・・・アルミニウム膜、１
Ｔ第２の金属膜、１９・・・金属バンプ。
Claims (1)
- １ 半導体基板上に配線された電極を含む領域上に第１
の絶縁層を形成し、前記電極上の所望の位置に第１の感
光性樹脂膜を用いて電極取出し用の窓開けを行なう工程
と、前記窓開けを行なつた半導体基板上にＡｌ膜を被着
する工程と、前記Ａｌ膜上に第２の感光性樹脂膜を塗布
し、前記電極上のみを開孔した第１の開口を形成し、前
記電極上のＡｌ膜を露出する工程と、第２の金属膜を被
着する工程と、前記第２の感光性樹脂膜を溶解、除去す
る事によつて、前記第２の感光性樹脂膜上の前記第２の
金属膜を除去する工程と、第３の感光性樹脂膜を塗布し
、前記第１の開口より小さい第２の開口を前記第２の金
属膜上に形成する工程と、前記Ａｌ膜をメッキ用電極と
し、前記第３の感光性樹脂膜をメッキ用マスクとして、
前記第２の金属膜上に金属バンプを形成する工程と、前
記第２の金属膜をマスクとして前記Ａｌを除去する工程
とからなる事を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51072366A JPS5950095B2 (ja) | 1976-06-18 | 1976-06-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51072366A JPS5950095B2 (ja) | 1976-06-18 | 1976-06-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52155051A JPS52155051A (en) | 1977-12-23 |
| JPS5950095B2 true JPS5950095B2 (ja) | 1984-12-06 |
Family
ID=13487229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51072366A Expired JPS5950095B2 (ja) | 1976-06-18 | 1976-06-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5950095B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58102542A (ja) * | 1981-12-15 | 1983-06-18 | Seiko Instr & Electronics Ltd | バンプ電極の製造方法 |
| JPH0828365B2 (ja) * | 1987-11-18 | 1996-03-21 | カシオ計算機株式会社 | 半導体装置のバンプ電極の形成方法 |
| JP2535977B2 (ja) * | 1987-11-20 | 1996-09-18 | カシオ計算機株式会社 | 電子部品における外部電極の形成方法 |
| JPH0793308B2 (ja) * | 1987-11-20 | 1995-10-09 | カシオ計算機株式会社 | 電子部品における外部電極の形成方法 |
-
1976
- 1976-06-18 JP JP51072366A patent/JPS5950095B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52155051A (en) | 1977-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2017041485A1 (zh) | 薄膜晶体管及其制作方法、显示面板 | |
| JP2785338B2 (ja) | 半導体装置の製造方法 | |
| JPS5950095B2 (ja) | 半導体装置の製造方法 | |
| JPS59144162A (ja) | 薄膜回路の製造方法 | |
| JPH02253628A (ja) | 半導体装置の製造方法 | |
| JPS63122248A (ja) | 半導体装置の製造方法 | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JPS6336548A (ja) | 半導体装置及びその製造方法 | |
| JPS5915179B2 (ja) | 半導体装置の製造方法 | |
| JPS628943B2 (ja) | ||
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPS5915180B2 (ja) | 半導体装置の製造方法 | |
| JP2756749B2 (ja) | 感湿素子の製造方法 | |
| JPS5915181B2 (ja) | 半導体装置の製造方法 | |
| JPS5910227A (ja) | 半導体装置の製造方法 | |
| JP2000035678A (ja) | パターン形成方法 | |
| JPS6054782B2 (ja) | 半導体装置の製造方法 | |
| JPS6132421A (ja) | 半導体装置の製造方法 | |
| JPS59121954A (ja) | 半導体装置の製造方法 | |
| JPS6083350A (ja) | 集積回路の製造方法 | |
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| JPS6349378B2 (ja) | ||
| JPH01298740A (ja) | 半導体装置 | |
| JPH02304929A (ja) | 半導体装置の製造方法 | |
| JPH04264733A (ja) | 集積回路装置のバンプ電極用下地膜の形成方法 |