JP2535977B2 - 電子部品における外部電極の形成方法 - Google Patents
電子部品における外部電極の形成方法Info
- Publication number
- JP2535977B2 JP2535977B2 JP62292149A JP29214987A JP2535977B2 JP 2535977 B2 JP2535977 B2 JP 2535977B2 JP 62292149 A JP62292149 A JP 62292149A JP 29214987 A JP29214987 A JP 29214987A JP 2535977 B2 JP2535977 B2 JP 2535977B2
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- electronic component
- film
- photoresist film
- external electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Electroplating Methods And Accessories (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は電子部品における外部電極の形成方法に関
する。
する。
［従来の技術］ 従来、電子部品相互を接続する場合、一方の電子部品
の電極を突出させて形成し、この突出した電極により電
子部品を相互にボンディングしている。例えば、テープ
キャリアのフィンガリードとICペレットとをボンディン
グする所謂TAB（Tape Automated Bonding）方式がその
一例である。このTAB方式では通常ICペレットにバンプ
電極と言われる突出した外部電極を形成する。この外部
電極はフィンガリード等の接続リードを周辺部から離間
させて短絡を防止するために、20〜30μｍ程度の高さに
する必要があり、しかもICペレットに設けた通常パッド
と言われる接続用電極メッキにより付着される。このメ
ッキに際しては、ICペレットの一面にフォトレジスト膜
を配し、このフォトレジスト膜を露光、現像し、フォト
レジスト膜の所定箇所に開口を形成し、この開口を通し
てメッキを行なう。
の電極を突出させて形成し、この突出した電極により電
子部品を相互にボンディングしている。例えば、テープ
キャリアのフィンガリードとICペレットとをボンディン
グする所謂TAB（Tape Automated Bonding）方式がその
一例である。このTAB方式では通常ICペレットにバンプ
電極と言われる突出した外部電極を形成する。この外部
電極はフィンガリード等の接続リードを周辺部から離間
させて短絡を防止するために、20〜30μｍ程度の高さに
する必要があり、しかもICペレットに設けた通常パッド
と言われる接続用電極メッキにより付着される。このメ
ッキに際しては、ICペレットの一面にフォトレジスト膜
を配し、このフォトレジスト膜を露光、現像し、フォト
レジスト膜の所定箇所に開口を形成し、この開口を通し
てメッキを行なう。
［発明が解決しようとする問題点］ 上記のような外部電極の形成方法では、フォトレジス
ト膜に湿式と乾式のいずれを用いても、膜厚が厚くなる
ため、上層部と下層部の露光量に差が生じ、下層部側の
現像が困難となる。そのため、従来は数μｍの厚さとさ
れていた。したがって、外部電極はフォトレジスト膜よ
り厚いため、フォトレジスト膜の上方へ突出して付着さ
れることになるが、このような箇所ではメッキ速度が等
方向性を有するため、フォトレジスト膜の上面から突出
した部分は幅広となる。この幅広の量は当然外部電極が
フォトレジストから突出する量に比例し、幅広になる程
ファインピッチ化が困難となるという問題がある。
ト膜に湿式と乾式のいずれを用いても、膜厚が厚くなる
ため、上層部と下層部の露光量に差が生じ、下層部側の
現像が困難となる。そのため、従来は数μｍの厚さとさ
れていた。したがって、外部電極はフォトレジスト膜よ
り厚いため、フォトレジスト膜の上方へ突出して付着さ
れることになるが、このような箇所ではメッキ速度が等
方向性を有するため、フォトレジスト膜の上面から突出
した部分は幅広となる。この幅広の量は当然外部電極が
フォトレジストから突出する量に比例し、幅広になる程
ファインピッチ化が困難となるという問題がある。
この発明は上述した事情に鑑みてなされたもので、そ
の目的とするところは、厚膜化が可能なフォトレジスト
を用いることにより、外部電極の幅広量を少なくして、
ファインピッチ化を図ることができるとともに、外部電
極を高精度に形成することができる電子部品における外
部電極の形成方法を提供することにある。
の目的とするところは、厚膜化が可能なフォトレジスト
を用いることにより、外部電極の幅広量を少なくして、
ファインピッチ化を図ることができるとともに、外部電
極を高精度に形成することができる電子部品における外
部電極の形成方法を提供することにある。
［問題点を解決するための手段］ この発明は上述した目的を達成するために、電子部品
の接続用電極形成面に比較的粘度の高いフォトレジスト
液を滴下したうえ、前記電子部品をスピニングしてフォ
トレジスト液を一様な所定の厚さに拡布して厚さが形成
すべき外部電極の高さ（20μｍ程度以上）よりも厚いフ
ォトレジスト膜を形成し、前記電子部品の周縁部分に滞
留する前記フォトレジスト液の盛り上がり部を前記所定
の厚さ以下に洗い落とし、しかる後、前記フォトレジス
ト膜上にフォトマスクを載置して露光し、現像すること
により、前記フォトレジスト膜にメッキ用の開口を形成
し、この開口を介して電子部品の接続用電極にメッキに
より高さ20μｍ程度以上の柱状の外部電極を形成するこ
とにある。
の接続用電極形成面に比較的粘度の高いフォトレジスト
液を滴下したうえ、前記電子部品をスピニングしてフォ
トレジスト液を一様な所定の厚さに拡布して厚さが形成
すべき外部電極の高さ（20μｍ程度以上）よりも厚いフ
ォトレジスト膜を形成し、前記電子部品の周縁部分に滞
留する前記フォトレジスト液の盛り上がり部を前記所定
の厚さ以下に洗い落とし、しかる後、前記フォトレジス
ト膜上にフォトマスクを載置して露光し、現像すること
により、前記フォトレジスト膜にメッキ用の開口を形成
し、この開口を介して電子部品の接続用電極にメッキに
より高さ20μｍ程度以上の柱状の外部電極を形成するこ
とにある。
［作 用］ この発明によれば、電子部品の接続用電極形成面に比
較的粘度の高いフォトレジスト液を滴下したうえ、前記
電子部品をスピニングしてフォトレジスト液を一様な所
定の厚さに拡布することにより、フォトレジスト膜の厚
さを外部電極の高さよりも厚くすることができ、しかも
前記電子部品の周縁部分に滞留する前記フォトレジスト
液の盛り上がり部を前記所定の厚さ以下に洗い落すこと
により、前記フォトレジスト膜上にフォトマスクを密着
させて載置することができ、この状態で露光し、現像す
ることにより、前記フォトレジスト膜にメッキ用の開口
を精度良く形成することができ、この開口を介して電子
部品の接続用電極にメッキにより柱状の外部電極を形成
するようにしたので、外部電極を高精度で形成すること
ができるとともに、外部電極がフォトレジスト膜の上方
へ突出することがなく、外部電極の幅広量を最小限に抑
え、ファインピッチ化を図ることができる。
較的粘度の高いフォトレジスト液を滴下したうえ、前記
電子部品をスピニングしてフォトレジスト液を一様な所
定の厚さに拡布することにより、フォトレジスト膜の厚
さを外部電極の高さよりも厚くすることができ、しかも
前記電子部品の周縁部分に滞留する前記フォトレジスト
液の盛り上がり部を前記所定の厚さ以下に洗い落すこと
により、前記フォトレジスト膜上にフォトマスクを密着
させて載置することができ、この状態で露光し、現像す
ることにより、前記フォトレジスト膜にメッキ用の開口
を精度良く形成することができ、この開口を介して電子
部品の接続用電極にメッキにより柱状の外部電極を形成
するようにしたので、外部電極を高精度で形成すること
ができるとともに、外部電極がフォトレジスト膜の上方
へ突出することがなく、外部電極の幅広量を最小限に抑
え、ファインピッチ化を図ることができる。
［実施例］ 以下、第１図から第４図を参照して、この発明を半導
体装置に適用した場合の一実施例につき説明する。
体装置に適用した場合の一実施例につき説明する。
第１図および第２図は半導体装置の外部電極を形成す
る工程を示す。この図を参照して、外部電極の形成方法
について説明する。まず、第１図（Ａ）に示すように、
シリコンウエハ１上にフォトレジスト液9aを滴下する。
この場合、シリコンウエハ１は第２図（Ａ）に示すよう
に、予め、その上面にゲート等の内部電極２および酸化
シリコンよりなる絶縁膜３を形成し、この絶縁膜３上に
内部電極２と接続されるアルミニウムまたはアルミニウ
ム合金よりなる接続用電極４を形成するとともに、この
接続用電極４および絶縁膜３上に亘って窒化シリコンよ
りなる絶縁膜５を形成し、この絶縁膜５に接続用電極４
と対応しその周縁部を除いて開口5aをエッチングにより
形成し、この開口5aから露出した接続用電極４上にチタ
ンータングステン合金および金を順次蒸着またはスパッ
タリングすることにより、チタンータングステン合金よ
りなる中間接続膜６および金よりなる金薄膜７をそれぞ
れ数千Å程度の厚さで、接続用電極４および絶縁膜５の
全体に亘って積層形成した構成になっている。そして、
この状態で、第１図（Ａ）に示すように、最上部に位置
する金薄膜７上にディスペンサ８によりフォトレジスト
液9aを滴下する。このフォトレジスト液9aは粘度が数百
〜千数百cps（センチポイズ）で、通常のフォトレジス
トよりも数倍〜数十倍高いもの（例えば、東京応化工業
（株）製のBMR−1000）を使用する。
る工程を示す。この図を参照して、外部電極の形成方法
について説明する。まず、第１図（Ａ）に示すように、
シリコンウエハ１上にフォトレジスト液9aを滴下する。
この場合、シリコンウエハ１は第２図（Ａ）に示すよう
に、予め、その上面にゲート等の内部電極２および酸化
シリコンよりなる絶縁膜３を形成し、この絶縁膜３上に
内部電極２と接続されるアルミニウムまたはアルミニウ
ム合金よりなる接続用電極４を形成するとともに、この
接続用電極４および絶縁膜３上に亘って窒化シリコンよ
りなる絶縁膜５を形成し、この絶縁膜５に接続用電極４
と対応しその周縁部を除いて開口5aをエッチングにより
形成し、この開口5aから露出した接続用電極４上にチタ
ンータングステン合金および金を順次蒸着またはスパッ
タリングすることにより、チタンータングステン合金よ
りなる中間接続膜６および金よりなる金薄膜７をそれぞ
れ数千Å程度の厚さで、接続用電極４および絶縁膜５の
全体に亘って積層形成した構成になっている。そして、
この状態で、第１図（Ａ）に示すように、最上部に位置
する金薄膜７上にディスペンサ８によりフォトレジスト
液9aを滴下する。このフォトレジスト液9aは粘度が数百
〜千数百cps（センチポイズ）で、通常のフォトレジス
トよりも数倍〜数十倍高いもの（例えば、東京応化工業
（株）製のBMR−1000）を使用する。
この後、シリコンウエハ１を回転させて、滴下された
フォトレジスト液9aをスピンコーティングし、第１図
（Ｂ）および第２図（Ｂ）に示すように、シリコンウエ
ハ１上の金薄膜７の表面にフォトレジスト膜9bを形成す
る。この場合の回転速度は、最初が数百rpmで、途中が
千数百rpmで、最後が最初とほぼ同じ数百rpmの３段階に
制御される。この実施例ではフォトレジスト膜9bの厚さ
が後述する金バンプ10の高さよりも厚くなるように回転
速度が３段階に選択される。すなわち、後述する金バン
プ10の高さが20〜30μｍ程度であるので、フォトレジス
ト膜9bの厚さが20〜30μｍ程度となるようにする。この
ようにフォトレジスト膜9bがスピンコーティングされる
際には、フォトレジスト液9aの粘性が高いため、シリコ
ンウエハ１の周縁部分に滞留による盛り上がり部11がで
きる。そのため、シリコンウエハ１を回転させながら、
盛り上がり部11にリンス液を数秒間づつ回転数の変化に
応じて複数回滴下し、フォトレジスト膜9bの周縁部から
盛り上がり部11のみを洗い落とすとともに、最後にシリ
コンウエハ１の下方より同じリンス液を吹き付けて、シ
リコンウエハ１の下面側に回り込んだフォトレジスト液
9aをも洗い落とす。この場合のリンス液はキシレンを主
成分とする有機溶剤（例えば東京応化工業（株）製のＦ
−５）である。
フォトレジスト液9aをスピンコーティングし、第１図
（Ｂ）および第２図（Ｂ）に示すように、シリコンウエ
ハ１上の金薄膜７の表面にフォトレジスト膜9bを形成す
る。この場合の回転速度は、最初が数百rpmで、途中が
千数百rpmで、最後が最初とほぼ同じ数百rpmの３段階に
制御される。この実施例ではフォトレジスト膜9bの厚さ
が後述する金バンプ10の高さよりも厚くなるように回転
速度が３段階に選択される。すなわち、後述する金バン
プ10の高さが20〜30μｍ程度であるので、フォトレジス
ト膜9bの厚さが20〜30μｍ程度となるようにする。この
ようにフォトレジスト膜9bがスピンコーティングされる
際には、フォトレジスト液9aの粘性が高いため、シリコ
ンウエハ１の周縁部分に滞留による盛り上がり部11がで
きる。そのため、シリコンウエハ１を回転させながら、
盛り上がり部11にリンス液を数秒間づつ回転数の変化に
応じて複数回滴下し、フォトレジスト膜9bの周縁部から
盛り上がり部11のみを洗い落とすとともに、最後にシリ
コンウエハ１の下方より同じリンス液を吹き付けて、シ
リコンウエハ１の下面側に回り込んだフォトレジスト液
9aをも洗い落とす。この場合のリンス液はキシレンを主
成分とする有機溶剤（例えば東京応化工業（株）製のＦ
−５）である。
このようにして、フォトレジスト膜9bを所定の厚さ
（例えば30μｍ程度）に形成して乾燥処理した後は、第
１図（Ｃ）および第２図（Ｃ）に示すように、フォトレ
ジスト膜9b上にフォトマスク12を載置して露光する。こ
の場合、フォトマスク12はフォトレジスト膜9bの周縁部
に盛り上がり部11がないため、フォトレジスト膜9bに対
して密着するので、露光が正確に行なえる。このように
露光した後はフォトレジスト膜9bを現像し、フォトマス
ク12の透光部を通して露光された部分、つまり第２図
（Ｃ）に点線で示す部分のフォトレジスト膜9bを除去し
てメッキ用の開口を形成する。そして、この開口を通し
て金薄膜７上に金（Au）をメッキし、第３図に示すよう
な金バンプ10を形成した後、金薄膜７および中間接続膜
６をエッチングして、不要な部分、つまり金バンプ10と
対応しない部分の金薄膜７および中間接続膜６を除去す
る。これにより、シリコンウエハ１の接続用電極４上に
中間接続膜６を介して金薄膜７および金バンプ10よりな
る高さ20〜30μｍ程度の柱状の外部電極13が形成され
る。
（例えば30μｍ程度）に形成して乾燥処理した後は、第
１図（Ｃ）および第２図（Ｃ）に示すように、フォトレ
ジスト膜9b上にフォトマスク12を載置して露光する。こ
の場合、フォトマスク12はフォトレジスト膜9bの周縁部
に盛り上がり部11がないため、フォトレジスト膜9bに対
して密着するので、露光が正確に行なえる。このように
露光した後はフォトレジスト膜9bを現像し、フォトマス
ク12の透光部を通して露光された部分、つまり第２図
（Ｃ）に点線で示す部分のフォトレジスト膜9bを除去し
てメッキ用の開口を形成する。そして、この開口を通し
て金薄膜７上に金（Au）をメッキし、第３図に示すよう
な金バンプ10を形成した後、金薄膜７および中間接続膜
６をエッチングして、不要な部分、つまり金バンプ10と
対応しない部分の金薄膜７および中間接続膜６を除去す
る。これにより、シリコンウエハ１の接続用電極４上に
中間接続膜６を介して金薄膜７および金バンプ10よりな
る高さ20〜30μｍ程度の柱状の外部電極13が形成され
る。
したがって、上記のような外部電極13の形成方法によ
れば、シリコンウエハ１上に接続用電極４および絶縁膜
５を形成し、この絶縁膜５の開口5aを通して接続用電極
４を露出させ、その上面に中間接続膜６および金薄膜７
を形成し、この金薄膜７の上面に粘度の高いフォトレジ
スト液9aを滴下したうえ、シリコンウエハ１をスピニン
グしてフォトレジスト液9aを一様な所定の厚さに拡布す
るようにしたので、フォトレジスト膜9bの厚さを金バン
プ10の高さよりも厚くすることができる。そして、シリ
コンウエハ１の周縁部に滞留するフォトレジスト液9aの
盛り上がり部11をリンス液の滴下により上述した所定の
厚さ以下に洗い落とすようにしたので、フォトレジスト
膜9bの上面が平坦面となり、その上にフォトマスク12を
密着させて載置することができる。しかも、この状態で
接続用電極４との対向部分を露光するので、正確に露光
を行なうことができ、この露光部分を現像することによ
り、メッキ用の開口を精度良く形成することができる。
その結果、メッキ用の開口を介して接続用電極４上にメ
ッキにより柱状の金バンプ10を精度良く形成することが
できる。この場合、金バンプ10がフォトレジスト膜9bの
上方へ突出することがないので、金バンプ10の幅広量を
最小限に抑えることができ、ファインピッチ化を図るこ
とができる。
れば、シリコンウエハ１上に接続用電極４および絶縁膜
５を形成し、この絶縁膜５の開口5aを通して接続用電極
４を露出させ、その上面に中間接続膜６および金薄膜７
を形成し、この金薄膜７の上面に粘度の高いフォトレジ
スト液9aを滴下したうえ、シリコンウエハ１をスピニン
グしてフォトレジスト液9aを一様な所定の厚さに拡布す
るようにしたので、フォトレジスト膜9bの厚さを金バン
プ10の高さよりも厚くすることができる。そして、シリ
コンウエハ１の周縁部に滞留するフォトレジスト液9aの
盛り上がり部11をリンス液の滴下により上述した所定の
厚さ以下に洗い落とすようにしたので、フォトレジスト
膜9bの上面が平坦面となり、その上にフォトマスク12を
密着させて載置することができる。しかも、この状態で
接続用電極４との対向部分を露光するので、正確に露光
を行なうことができ、この露光部分を現像することによ
り、メッキ用の開口を精度良く形成することができる。
その結果、メッキ用の開口を介して接続用電極４上にメ
ッキにより柱状の金バンプ10を精度良く形成することが
できる。この場合、金バンプ10がフォトレジスト膜9bの
上方へ突出することがないので、金バンプ10の幅広量を
最小限に抑えることができ、ファインピッチ化を図るこ
とができる。
次に、第４図および第５図を参照して、上記のように
構成された半導体装置の外部電極にフィンガリードを接
続する場合について説明する。この場合には、まず、シ
リコンウエハ１をダイシングにより切断して、複数の半
導体ペレット20…に分離する。この分離された半導体ペ
レット20には上述した外部電極13…が多数配列されてい
る。また、フィンガリード21…は表面に半田21aがメッ
キされた銅箔21bがテープキャリア22上にラミネートさ
れ、エッチングにより所定の形状にパターン形成されて
おり、その中心側の各端部がテープキャリア22の中央に
形成された四角い孔22a内に突出し、この突出した各端
部が半導体ペレット20の各外部電極13…と対応して配列
されている。そして、半導体ペレット20の各外部電極13
…にフィンガリード21…を接続する場合には、各外部電
極13…にそれぞれフィンガリード21…を対応させて熱圧
着する。これにより、外部電極13の金バンプ10とフィン
ガリード21の表面の半田21aとの間に金すず共晶がで
き、良好に接続される。この後、半導体ペレット20上に
保護用レジン（図示せず）をポッティングして半導体ペ
レット20を覆って保護し、第５図に鎖線で示す部分で切
断する。これにより、外部電極13にフィンガリード21が
接続された半導体ペレット20が得られる。
構成された半導体装置の外部電極にフィンガリードを接
続する場合について説明する。この場合には、まず、シ
リコンウエハ１をダイシングにより切断して、複数の半
導体ペレット20…に分離する。この分離された半導体ペ
レット20には上述した外部電極13…が多数配列されてい
る。また、フィンガリード21…は表面に半田21aがメッ
キされた銅箔21bがテープキャリア22上にラミネートさ
れ、エッチングにより所定の形状にパターン形成されて
おり、その中心側の各端部がテープキャリア22の中央に
形成された四角い孔22a内に突出し、この突出した各端
部が半導体ペレット20の各外部電極13…と対応して配列
されている。そして、半導体ペレット20の各外部電極13
…にフィンガリード21…を接続する場合には、各外部電
極13…にそれぞれフィンガリード21…を対応させて熱圧
着する。これにより、外部電極13の金バンプ10とフィン
ガリード21の表面の半田21aとの間に金すず共晶がで
き、良好に接続される。この後、半導体ペレット20上に
保護用レジン（図示せず）をポッティングして半導体ペ
レット20を覆って保護し、第５図に鎖線で示す部分で切
断する。これにより、外部電極13にフィンガリード21が
接続された半導体ペレット20が得られる。
なお、上述した実施例では接続用電極４と外部電極13
との間に形成される中間接続膜６をチタンータングステ
ン合金を用いたが、この発明はこれに限らず、銅（Cu）
−クロム（Cr）合金、タングステン（Ｗ）−チタン（T
i）合金、白金（Pt）−チタン（Ti）合金、パラジウム
（Pd）−チタン（Ti）合金等を用いても良い。
との間に形成される中間接続膜６をチタンータングステ
ン合金を用いたが、この発明はこれに限らず、銅（Cu）
−クロム（Cr）合金、タングステン（Ｗ）−チタン（T
i）合金、白金（Pt）−チタン（Ti）合金、パラジウム
（Pd）−チタン（Ti）合金等を用いても良い。
［発明の効果］ 以上詳細に説明したように、この発明によれば、電子
部品の接続用電極形成面に比較的粘度の高いフォトレジ
スト液を滴下したうえ、前記電子部品をスピニングして
フォトレジスト液を一様な所定の厚さに拡布して厚さが
形成すべき外部電極の高さ（20μｍ程度以上）よりも厚
いフォトレジスト膜を形成し、前記電子部品の周縁部分
に滞留する前記フォトレジスト液の盛り上がり部を前記
所定の厚さ以下に洗い落とし、しかる後、前記フォトレ
ジスト膜上にフォトマスクを載置して露光し、現像する
ことにより、前記フォトレジスト膜にメッキ用の開口を
構成し、この開口を介して電子部品の接続用電極にメッ
キにより高さ20μｍ程度以上の柱状の外部電極を形成す
るようにしたので、厚膜化が可能なフォトレジストを用
いることにより、外部電極の幅広量を少なくして、ファ
インピッチ化を図ることができるとともに、外部電極を
高精度に形成することができる。
部品の接続用電極形成面に比較的粘度の高いフォトレジ
スト液を滴下したうえ、前記電子部品をスピニングして
フォトレジスト液を一様な所定の厚さに拡布して厚さが
形成すべき外部電極の高さ（20μｍ程度以上）よりも厚
いフォトレジスト膜を形成し、前記電子部品の周縁部分
に滞留する前記フォトレジスト液の盛り上がり部を前記
所定の厚さ以下に洗い落とし、しかる後、前記フォトレ
ジスト膜上にフォトマスクを載置して露光し、現像する
ことにより、前記フォトレジスト膜にメッキ用の開口を
構成し、この開口を介して電子部品の接続用電極にメッ
キにより高さ20μｍ程度以上の柱状の外部電極を形成す
るようにしたので、厚膜化が可能なフォトレジストを用
いることにより、外部電極の幅広量を少なくして、ファ
インピッチ化を図ることができるとともに、外部電極を
高精度に形成することができる。
第１図から第５図はこの発明の一実施例を示し、第１図
（Ａ）〜（Ｃ）は外部電極の製造工程を示す各側面図、
第２図（Ａ）〜（Ｃ）はその要部を示す各拡大断面図、
第３図はその完成状態を示す拡大断面図、第４図は外部
電極にフィンガリードを接続した状態の拡大断面図、第
５図はテープキャリアに半導体ペレットを搭載した状態
の平面図である。 １……シリコンウエハ、４……接続用電極、9a……フォ
トレジスト液、、9b……フォトレジスト膜、10……金バ
ンプ、11……盛り上がり部、12……フォトマスク。
（Ａ）〜（Ｃ）は外部電極の製造工程を示す各側面図、
第２図（Ａ）〜（Ｃ）はその要部を示す各拡大断面図、
第３図はその完成状態を示す拡大断面図、第４図は外部
電極にフィンガリードを接続した状態の拡大断面図、第
５図はテープキャリアに半導体ペレットを搭載した状態
の平面図である。 １……シリコンウエハ、４……接続用電極、9a……フォ
トレジスト液、、9b……フォトレジスト膜、10……金バ
ンプ、11……盛り上がり部、12……フォトマスク。
Claims (1)
- 【請求項１】フォトレジスト膜に形成された開口を介し
て電子部品の接続用電極にメッキにより高さ20μｍ程度
以上の柱状の外部電極を形成する電子部品における外部
電極の形成方法において、 前記電子部品の接続用電極形成面に比較的粘度の高いフ
ォトレジスト液を滴下したうえ、前記電子部品をスピニ
ングして前記フォトレジスト液を一様な所定の厚さに拡
布して厚さが形成すべき前記外部電極の高さよりも厚い
フォトレジスト膜を形成し、前記電子部品の周縁部分に
滞留する前記フォトレジスト液の盛り上がり部を前記所
定の厚さ以下に洗い落とし、しかる後、前記フォトレジ
スト膜上にフォトマスクを載置して露光し、現像するこ
とにより、前記フォトレジスト膜にメッキ用の開口を形
成することを特徴とする電子部品における外部電極の形
成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62292149A JP2535977B2 (ja) | 1987-11-20 | 1987-11-20 | 電子部品における外部電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62292149A JP2535977B2 (ja) | 1987-11-20 | 1987-11-20 | 電子部品における外部電極の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01135045A JPH01135045A (ja) | 1989-05-26 |
| JP2535977B2 true JP2535977B2 (ja) | 1996-09-18 |
Family
ID=17778176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62292149A Expired - Fee Related JP2535977B2 (ja) | 1987-11-20 | 1987-11-20 | 電子部品における外部電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2535977B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3654485B2 (ja) | 1997-12-26 | 2005-06-02 | 富士通株式会社 | 半導体装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5950095B2 (ja) * | 1976-06-18 | 1984-12-06 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JPS6254920U (ja) * | 1985-09-25 | 1987-04-06 |
-
1987
- 1987-11-20 JP JP62292149A patent/JP2535977B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01135045A (ja) | 1989-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6077765A (en) | Structure of bump electrode and method of forming the same | |
| US7265440B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| US6153448A (en) | Semiconductor device manufacturing method | |
| US6051489A (en) | Electronic component package with posts on the active side of the substrate | |
| US6258705B1 (en) | Method of forming circuit probing contact points on fine pitch peripheral bond pads on flip chip | |
| JP3664432B2 (ja) | 半導体装置およびその製造方法 | |
| US20010028105A1 (en) | Semiconductor device and method of manufacturing the same, circuit board and electronic instrument | |
| JP2002190550A (ja) | 半導体装置の製造方法 | |
| KR101803746B1 (ko) | 반도체 칩, 적층형 반도체 패키지 및 그 제조방법 | |
| JP2698827B2 (ja) | バンプ電極を備えた半導体装置の製造方法 | |
| JP3538029B2 (ja) | 半導体装置の製造方法 | |
| JP2009231681A (ja) | 半導体装置およびその製造方法 | |
| JP3481899B2 (ja) | 半導体装置の製造方法 | |
| US6468892B1 (en) | Front side coating for bump devices | |
| JP2535977B2 (ja) | 電子部品における外部電極の形成方法 | |
| JP3446021B2 (ja) | 半導体装置のバンプ電極構造およびその形成方法 | |
| CN116453962A (zh) | 半导体结构及其形成方法 | |
| JP2001007135A (ja) | 半導体装置の製造方法 | |
| JP3664707B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0793308B2 (ja) | 電子部品における外部電極の形成方法 | |
| JP3877691B2 (ja) | 半導体装置 | |
| JP2004072043A (ja) | 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法 | |
| JP3722784B2 (ja) | 半導体装置 | |
| JPH0828365B2 (ja) | 半導体装置のバンプ電極の形成方法 | |
| JP3526529B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |