JPH01135045A - 電子部品における外部電極の形成方法 - Google Patents

電子部品における外部電極の形成方法

Info

Publication number
JPH01135045A
JPH01135045A JP62292149A JP29214987A JPH01135045A JP H01135045 A JPH01135045 A JP H01135045A JP 62292149 A JP62292149 A JP 62292149A JP 29214987 A JP29214987 A JP 29214987A JP H01135045 A JPH01135045 A JP H01135045A
Authority
JP
Japan
Prior art keywords
photoresist
electrode
film
silicon wafer
connecting electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62292149A
Other languages
English (en)
Other versions
JP2535977B2 (ja
Inventor
Koji Inoue
光司 井上
Takeshi Wakabayashi
猛 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP62292149A priority Critical patent/JP2535977B2/ja
Publication of JPH01135045A publication Critical patent/JPH01135045A/ja
Application granted granted Critical
Publication of JP2535977B2 publication Critical patent/JP2535977B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Electroplating Methods And Accessories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野1 この発明は電子部品における外部電極の形成方法に関す
る。
[従来の技術] 従来、電f一部品相互を接続する場合、一方の電r・部
品の電極を突出させて形成し、この突出した電極により
′電子部品を相1fにポンディングしている。例えば、
テープキャリアのフィンガリードとICペレットとをポ
ンディングする所、謂TAB(Tape Auto層a
ted Bonding)方式がその一例である。この
TAB方式では通常ICペレットにバンプ電極と汀われ
る突出した外部電極を形成する。
この外部電極はフィンガリードTの接続リードを周辺部
から離間させて短絡を防I卜するために、20〜30μ
m程度の高さにする必要があり、しかもICペレットに
設けた通常パッドと1二Fわれる1i続用電極にメッキ
により付着される。このメッキに際しては、ICペレッ
トの一面にフォトレジスト膜を配し、このフォトレジス
ト膜を露光、現像し、フォトレジスト膜の所定箇所に開
口を形成し、この開口を通してメッキを行なう。
[発明が解決しようとする問題点] I−記のような外部電極の形成方法では、フォトレジス
ト1模に湿式と乾式のいずれを用いても、膜厚が厚くな
るため、に音部と下層部の露光量に差が生じ、下層部側
の現像が困難となる。そのため、従来はapmの厚さと
されていた。したがって、外部′−[極はフォトレジス
ト膜より厚いため、フォトレジスト膜のL方へ突出して
付着されることになるが、このような箇所ではメッキ速
度が等方向性を有するため、フォトレジスト膜の上面か
ら突出した部分は幅広となる。この幅広の量は当然外部
電極がフォトレジストから突出する量に比例し、幅広に
なる程ファインピッチ化が困難となるという問題がある
この発IJJは1.述した11情に鑑みてなされたもの
で、その目的とするところは、厚膜化がn(能なフォト
レジストを用いることにより、外部電極の幅広r1:を
少なくして、ファインピッチ化を図ることができるとと
もに、外部電極を高精度に形成することができる電子部
品における外部電極の形成力法を提供することにある。
[問題点を解決するためのf段] この発11は上述した目的を達成するために、電子部品
の接続用電極形成面に比較的粘度の高いフォトレジスト
液を滴下したうえ、前記電子部品をスピニングしてフォ
トレジスト液を一様な所定の厚さに拡布し、前記電子部
品の周縁部分に滞留するIii記フォトレジスト液の盛
リドがり部を前記所定の厚さ以下に洗い落とし、しかる
後、前記フォトレジスト膜」二にフォトマスクを載置し
て前記接続用電極との対向部分を露光し、現像すること
により、前記フォトレジスト1模にメッキ用の開11を
形成し、この開[1を介して電子部品の接続用電極にメ
ッキにより突出状の外部電極を形成することにある。
[作 用] この発明によれば、電子部品の接続用電極形成面に比較
的粘度の高いフォトレジスト液を滴下したうえ、前記電
子部品をスピニングしてフォトレジスト液を一抹な所定
の厚さに拡布することにより、フォトレジスト膜の厚さ
を外部電極より厚くすることができ、しかも前記’If
f子部品の周縁部分に滞留する前記フォトレジスト液の
盛り上がり部を前記所定の厚さ以下に洗い落すことによ
り、前記フォトレジスト膜トにフォトマスクを密着させ
て載置することができ、この状態で、前記接続用電極と
の対向部分を露光し、現像することにより、前記フォト
レジスト膜にメッキ用の開口を精度良く形成することが
でき、この開口を介して電子部品の接続用電極にメッキ
により突出状の外部電極を形成するようにしたので、外
部電極を高精度で形成することができるとともに、外部
電極がフォトレジスト1模のL方へ突出することがなく
、外部′1に極の幅広品を最小限に抑え、ファインピッ
チ化を図ることができる。
[実施例] 以ド、第1図から第4図を参照して、この発明を゛i導
体装置に適用した場合の一実施例につき説11する。
第1図および第2図は半導体装置の外部電極を形成する
工程を示す。この図を参照して、外部電極の形成方法に
ついて説IJJする。まず、第1図(A)に示すように
、シリコンウェハ11 ニアオドレジスト液9aを滴下
する。この場合、シリコンウェハlは第2図(A)に示
すように、予め、そのト面にゲート等の内部電極2およ
び酸化シリコンよりなる絶縁膜3を形成し、この絶縁膜
31゜に内部電極2と接続されるアルミニウムまたはア
ルミニウム合金よりなる接続用電極4を形成するととも
に9、この接続用電極4および絶縁膜3」−に1−fっ
て窒化シリコンよりなる絶縁膜5を形成し、この絶縁膜
5に接続用電極4と対応しその周縁部を除いて開口5a
をエツチングにより形成し、この開口5aから露出した
接続用電極4上にチタン−タングステン合金および金を
順次蒸着またはスパッタリングすることにより、チタン
−タングステン合金よりなる中間接続1126および金
よりなる金薄膜7をそれぞれ数千λ程度の厚さで、接続
用電極4および絶縁膜5の全体に亘って積層形成した構
成になっている。そして、この状態で、第1図(A)に
示すように、最上部に位lする金薄膜7上にデイスペン
サ8によりフォトレジスト液9aを滴下する。このフォ
トレジスト液9aは粘度が数百〜千数百cps (セン
チポイズ)で1通常のフォトレジストよりも数倍〜数十
倍高いもの(例えば、東京応化工業(株)製のBMR−
tooo)を使用する。
この後、シリコンウェハlを回転させて、滴下されたフ
ォトレジスト液9aをスピンコーティングし、第1図(
B)および第2図(B)に示すように、シリコンウェハ
l上の金薄膜7の表面にフォトレジストIl!29bを
形成する。この場合の回転速度は、最初が数百rpmで
、途中が千数百rpmで、最後が最初とほぼ同じ数百r
pmの3段階に制御される。この実施例ではフォトレジ
スト膜9bの厚さが後述する金バンプlOの高さよりも
厚い30μm程度となるように回転速度が3段階に選択
される。このようにフォトレジスト膜9bがスピンコー
ティングされる際には、フォトレジスト液9aの粘性が
高いため、シリコンウェハlの周縁部分に滞留による盛
り1;がり部itができる。そのため、シリコンウェハ
lを回転させながら、盛り]二がり部11にリンス液を
数秒間づつ回転数の変化に応じて複数回滴−ドし、フォ
トレジスト膜9bの周縁部から盛り]−がり部llのみ
を洗い落とすとともに、最後にシリコンウニ/\lのF
方より同じリンス液を吹き付けて、シリコンウェハlの
下面側に回り込んだフォトレジスト液9aをも洗い落と
す。この場合のリンス液はキシレンを主成分とする有機
゛溶剤(例えば東京応化工業(株)製のF−5)である
このようにして、フォトレジスト1199bを所定の厚
さ(約30ルm程度)に形成して乾燥処理した後は、第
1図(C)および第2図(C)に示すように、フォトレ
ジストv9b上にフォトマスク12を載置して露光する
。この場合、フォトマスク12はフォトレジスト膜9b
の周縁部に盛り上がり部11がないため、フォトレジス
ト膜9bに対して密着するので、露光が正確に行なえる
。このように露光した後はフォトレジスト膜9bを現像
し、フォトマスク12の透光部を通して露光された部分
、つまり第2図(C)に点線で示す部分のフォトレジス
ト膜9 bを除去してメッキ用の開口を形成する。そし
て、この開口を通して金薄膜7Fに金(Au)をメッキ
し、第3図に示すような金バンプlOを形成した後、金
薄膜7および中間接続膜6をエツチングして、不要な部
分、つまり金バンプlOと対応しない部分の金−5膜7
および中間接続膜6を除去する。これにより、シリコン
ウェハlの接続用′市極°4上に中間接続膜6を介して
金薄膜7および金バンプ10よりなり外部電極13が形
成される。
したが−)て、ト謁のような外部電極13の形成力V、
によれば、シリコンウェハ11−に接続用電極4および
絶縁v5を形成し、この絶縁膜5の開[!5aを通して
接続用電極4を露出させ、そのL面に中間接続膜6およ
び金薄v7を形成し、この金薄膜7のL面に粘度の高い
フォトレジスト液9aを滴下したうえ、シリコンウェハ
lをスピニングしてフォトレジスト液9aを一様な所定
の厚さに拡布するようにしたので、フォトレジスMl!
29bの厚さを金バンプ10より厚くすることができる
。そして、シリコンウェハ1の周縁部に滞留するフォト
レジスト液9aの盛り上がり部11をリンス液の滴下に
よりL述した所定の厚さ以下に洗い落とすようにしたの
で、フォトレジスt[l bのに面がモ坦面となり、そ
の]−にフォトマスク12を密着させて載置することが
できる。しかも、この状態で接続用電極4との対向部分
を露光するので、1「確に露光を行なうことができ、こ
の露光部分を現像することにより、メッキ用の開口を精
度良く形成することができる。その結果、メッキ用の開
1■を介して接続用電極4上にメッキにより突出状の金
バンプlOを精度良く形成することができる。この場合
、金バンプlOがフォトレジストW29bの−L方へ突
出することがないので、金バンプlOの幅広量を最小限
に抑えることができ、ファインピッチ化を図ることがで
きる。
次に、第4図および第5図を参照して、上記のように構
成された半導体装置の外部電極にフィンガリードを接続
する場合について説明する。この場合には、まず、シリ
コンウェハlをダイシングによりりJ断して、複数の半
導体ペレット20・・・に分離する。この分離された半
導体ペレット20にはL述した外部電極13・・・が多
数配列されている。また、フィンガリード21・・・は
表面に半田21aがメッキされた銅箔21bがテープキ
ャリア22ににラミネートされ、エツチングにより所定
の形状にパターン形成されており、その中心側の各端部
がテープキャリア22の中央に形成された四角い孔22
a内に突出し、この突出した各端部が゛h導導体ペッツ
20の各外部電極13・・・と対応して配列されている
。そして、゛Y−導体ペレット20の各外部電極13・
・・にフィンガリード21・・・を接続する場合には、
各外部型8i13・・・にそれぞれフィンガリード21
・・・を対応させて熱圧着する。これにより、外部電極
13の金バンプ10とフィンガリード21の表面の半m
 21 aとの間に金すず共晶ができ、良好に接続され
る。この後、゛r゛導体ペレット20J−に保護用レジ
ン23をボッティングして半導体ペレット20を覆って
保護し、第5図に鎖線で示す部分で切断する。これによ
り、外部電極13にフイガリード21が接続された゛ト
導体ペレッ)20が得られる。
なお、−L述した実施例では接続用電極4と外部電極1
3との間に形成される中間接続膜6をチタン−タングス
テン合金を用いたが、この発明はこれに限らず、銅(C
u)−クロム(Cr)合金、タングステン(W)−チタ
ン(Ti)合金、白金(pt)−チタン(Ti)合金、
パラジウム(Pd)−チタン(Ti)合金等を用いても
良い。
[発IJIの効果] 以]−詳細に説1g1シたように、この発明によれば、
電子部品の接続用電極形成面に比較的粘度の高いフォト
レジスト液を滴下したうえ、前記電子部品をスピニング
してフォトレジスト液を一様な所定の厚さに拡布し、前
記電子部品の周縁部分に滞留する前記フォトレジスト液
の盛り上がり部を前記所定の厚さ以下に洗い落とし、し
かる後、前記フォトレジスト股上にフォトマスクを載置
して前記接続用電極との対向部分を露光し、現像するこ
とにより、前記フォトレジスト10にメッキ用の開口を
形成し、この開口を介して電子部品の接続用電極にメッ
キにより突出状の外部電極を形成するようにしたので、
厚膜化が可能なフォトレジストを用いることにより、外
部電極の幅広量を少なくして、ファインピッチ化を図る
ことができるとともに、外部電極を高精度に形成するこ
とができる。
【図面の簡単な説明】
第1図から第5図はこの発IJJの一実施例を示し、第
1図(A)〜(C2)は外部電極の製造丁程を示す各側
面図、第2図(A)〜(C)はその要部を示す各拡大断
面図、第3図はその完成状態を示す拡大断面図、第4図
は外部電極にフィンガリードを接続した状態の拡大断面
図、第5図はテープキャリアに半導体ペレットを搭載し
た状態の上面図である。 1・・・・・・シリコンウェハ、4・・・・・・接続用
電極、9a・・・・・・フォトレジスト液、9 b ・
−・−・−フォトレジスト膜、lO・・・・・・金バン
プ、it・・・・・・盛り一ヒがり部、12・・・・・
・フォトマスク。 特許出願人  カシオ計算機株式会社 (−一 1゛、′ 代理人 弁理士  町 【ロ 俊 勇1.〜::第1図 第2図 第3図 第4図 第5図

Claims (1)

  1. 【特許請求の範囲】  フォトレジスト膜に形成された開口を介して電子部品
    の接続用電極にメッキにより突出状の外部電極を形成す
    る電子部品における外部電極の形成方法において、 前記電子部品の接続用電極形成面に比較的粘度の高いフ
    ォトレジスト液を滴下したうえ、前記電子部品をスピニ
    ングして前記フォトレジスト液を一様な所定の厚さに拡
    布し、前記電子部品の周縁部分に滞留する前記フォトレ
    ジスト液の盛り上がり部を前記所定の厚さ以下に洗い落
    とし、しかる後、前記フォトレジスト膜上にフォトマス
    クを載置して前記接続用電極との対向部分を露光し、現
    像することにより、前記フォトレジスト膜にメッキ用の
    開口を形成することを特徴とする電子部品における外部
    電極の形成方法。
JP62292149A 1987-11-20 1987-11-20 電子部品における外部電極の形成方法 Expired - Fee Related JP2535977B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62292149A JP2535977B2 (ja) 1987-11-20 1987-11-20 電子部品における外部電極の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62292149A JP2535977B2 (ja) 1987-11-20 1987-11-20 電子部品における外部電極の形成方法

Publications (2)

Publication Number Publication Date
JPH01135045A true JPH01135045A (ja) 1989-05-26
JP2535977B2 JP2535977B2 (ja) 1996-09-18

Family

ID=17778176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62292149A Expired - Fee Related JP2535977B2 (ja) 1987-11-20 1987-11-20 電子部品における外部電極の形成方法

Country Status (1)

Country Link
JP (1) JP2535977B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218281B1 (en) 1997-12-26 2001-04-17 Fujitsu Limited Semiconductor device with flip chip bonding pads and manufacture thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52155051A (en) * 1976-06-18 1977-12-23 Matsushita Electric Ind Co Ltd Production of semiconductor device
JPS6254920U (ja) * 1985-09-25 1987-04-06

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52155051A (en) * 1976-06-18 1977-12-23 Matsushita Electric Ind Co Ltd Production of semiconductor device
JPS6254920U (ja) * 1985-09-25 1987-04-06

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218281B1 (en) 1997-12-26 2001-04-17 Fujitsu Limited Semiconductor device with flip chip bonding pads and manufacture thereof

Also Published As

Publication number Publication date
JP2535977B2 (ja) 1996-09-18

Similar Documents

Publication Publication Date Title
US5226232A (en) Method for forming a conductive pattern on an integrated circuit
KR100298827B1 (ko) 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
KR20010012499A (ko) 능동 표면상에 포스트를 구비한 전자적 구성요소 패키지
KR0142136B1 (ko) 반도체장치의 제조방법
JPH06252151A (ja) 半導体チップバンプの製造方法
JP3538029B2 (ja) 半導体装置の製造方法
JP3481899B2 (ja) 半導体装置の製造方法
US6734554B2 (en) Semiconductor wafer with bumps of uniform height
JP2000150518A (ja) 半導体装置の製造方法
JPH01135045A (ja) 電子部品における外部電極の形成方法
JPH11145173A (ja) 半導体装置の製造方法
JPH0922912A (ja) 半導体装置及びその製造方法
JP3664707B2 (ja) 半導体装置及びその製造方法
JP3638085B2 (ja) 半導体装置
JPH0677232A (ja) 半導体装置のバンプ電極構造およびその形成方法
JP3877691B2 (ja) 半導体装置
JP3573894B2 (ja) 半導体装置及びその製造方法
JP3526529B2 (ja) 半導体装置の製造方法
JP3722784B2 (ja) 半導体装置
JPH01135046A (ja) 電子部品における外部電極の形成方法
KR100278990B1 (ko) 반도체장치의제조방법
JPH01238044A (ja) 半導体装置
JPH11204677A (ja) 半導体装置およびその製造方法
JPH10209164A (ja) 半導体装置の製造方法
JPH07201865A (ja) バンプを備えた半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees