JPS59144162A - 薄膜回路の製造方法 - Google Patents

薄膜回路の製造方法

Info

Publication number
JPS59144162A
JPS59144162A JP58019217A JP1921783A JPS59144162A JP S59144162 A JPS59144162 A JP S59144162A JP 58019217 A JP58019217 A JP 58019217A JP 1921783 A JP1921783 A JP 1921783A JP S59144162 A JPS59144162 A JP S59144162A
Authority
JP
Japan
Prior art keywords
film
thin film
titanium
tantalum
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58019217A
Other languages
English (en)
Other versions
JPH0531304B2 (ja
Inventor
Keiji Harada
啓二 原田
Akio Sato
佐藤　晃郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58019217A priority Critical patent/JPS59144162A/ja
Priority to US06/577,821 priority patent/US4496435A/en
Publication of JPS59144162A publication Critical patent/JPS59144162A/ja
Publication of JPH0531304B2 publication Critical patent/JPH0531304B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/707—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は薄膜回路の製造方法に関するものである。
近年、多様な回路機能の請求から、同一基板上にコンデ
ンサ素子と抵抗素子を形成した薄膜回路が広くオＵ用さ
れておシ、その一般的製造方法を第１図（ａ）〜（ｋ）
に順次示す。
まずガラス、セラミック等の清浄な絶縁性基板１の上に
スパッタリング法により厚さ約５０００Ａのタンタル薄
膜２を成膜しく第１図（ａ））、コンデンサパターン全
形成後（第１図（ｂｌ）、そのパターンの一部を陽極酸
化して銹電体３に変換する（第１図（Ｃ））。
続いて基板全面上に厚さ約５ｏｏＸの窒化タンタル膜４
を付着しく第１図（ｄ）　）　＊さらにその上に膜厚が
それぞれ約２００人、２０００人、５ｏｏｏＸのチタン
。
パラジウム、金の３層からなる金属薄膜５を蒸着後（第
１図（ｅ））、金属薄膜５をエツチングして第１の金属
配線？形成しく第１図げ））９次いで窒化タンタル膜４
全パターン化して抵抗体を形成する（第１図（ｇ））。
この抵抗体の一部を陽極酸化によ、Ｑ　？　’Ｊ　ミン
ク後、抵抗の安全化熱処理を施しく第１図（ｈ））、そ
の上に膜厚それぞれ５００＾、　３０００Ａのニクロム
、金の２層からなる薄膜金属６を蒸着しく第１図（ｊｌ
）、これをエツチングによシバターン化して第２の金楓
配線を形成することによシコンデンサ累子と抵抗素子を
同一基板上に形成している（第１図（ｊ）および（ｋ）
）。
この製造方法の特徴の一つは第１の金縞配線を形成後、
抵抗の安定化熱処理を施し、タンクルコンデンサを再化
成してからさらに第２の金属配線を形成するところにあ
る。このように抵抗の安定化のために熱処理前に所定領
域を第１の金属配線で被覆しておく理由は、被覆してお
かないと熱処理によシタンタル表面に熱酸化膜が形成さ
れ、その上に金属配線を重ねてもタンタルと金属配線間
でオーミックな電気的接続が得られなくなり、薄膜回路
としての機能を失うからである。
この抵抗の安定化熱処理がすむとコンデンサとしての誘
電体３を再化成し、コンデンサの対向電極の形成と内部
配線の接続を得るために第２の金属配線を形成するか、
内部配線接続では第１の金属配線の一部に第２の金属配
線の一部を重ね合わせておυステップカバーレッジの問
題が生じる。
これは第１の金属配線の段差部を覆う第２の金属配線の
膜厚が蒸着時のクヤドク効果のため著しく薄くなってし
まうためであ多、初期または回路の動作中に断線するこ
とがあるので、薄膜回路の歩留りや信頼性を向上させる
上で困難な問題点となっている。
この断線防止のためには第２の金属配線の膜厚を厚くシ
テステップカバーレッジを改善させる方法があるが、金
属膜厚を厚くすると蒸着によるコンデンサの対向電極上
の金属粒子が多く発生し、コンデンサの歩留シが低下す
ると共に、小型化が困難で経済的にも好ましくないもの
であった。
本発明の目的はかかる欠点を本質的に除去した信頼性お
よび経済性に優れた薄膜回路の製造方法を提供すること
にある。
本発明による薄膜回路の製造方法は基板上に形成された
タンタル薄膜の所定領域をチタン膜で被覆して熱処理し
た後、該チタン膜を除去する工程を含むことを特徴とす
る。
本発明の一態様によれはチタン膜でタンタル薄膜の所定
領域？チタン膜で被覆しておき、チタン膜から紐出され
た抵抗の熱処理を施した後、チタン膜を除去し、コンデ
ンサ形成部の誘電体（酸化タンタル）を再化成してから
全ての金属配線を一回で同時に形成すれは、配線相互の
接続部がなくなシ、また所定領域のタンタル薄膜と金属
配線間でオーミンクな電気的接続も得られるようになる
。
ここで本発明において用いる熱処理保護の金員膜として
はチタン以外にニクロム、クロム、アルミニュームなど
のタンタル薄膜と密着性の良好な金属材料でもよいよう
に考えられるが、ニクロム。
クロム金属を利用した場合には安定化熱処理後の除去の
際、エツチング液でタンタル表面が酸化される場合があ
シ、再現性良く、オーミックな電気的接続が得られず実
際的でない。・またアルミニニームを使用した場合には
、アルミニニームのエツチング液でアルミナ基板表面が
犯され、タンタル膜と基板表面間の密着性が損なわれる
ため外部配線に支障が生じ好ましくない。
しかしながらチタン金属を使用した場合には上述の欠陥
は皆無であシ、熱酸化防止膜として最適であることがわ
かった。
以下に本発明の一実施例を第２図（ａｌ〜（力を参照し
て具体的に説明する。
まずガラス、セラミック等の清浄な絶縁性基板１の上に
スパッターによシ厚さ約５００　ＯＡのタンタル薄膜２
を成膜しく第２図（ａ））、エツチングにヨシタンタル
薄膜２を所望の回路パターンに形成する（第２図（ｂ）
）。
次にコンデンサとすべきタンタル薄膜２の一部を陽極酸
化して酸化タンタルの誘電体３に変換する（第２図（Ｃ
））。
続いて基板全面上に厚さ約５ｏｏＸの窒化タンタル膜４
をスパッタリング法によシ成膜する（第２図（ｄ））。
次に窒化タンタル膜４上に厚さ約７０ＯＡのチタン膜７
を付着させ（第２図（ｅ）　）　、このチタン膜７を配
線接続部や外部リード端子接続部？除いて他の部分を除
去するようにパターン化する（第２図（ｆ））。
さらに窒化タンタル膜４をパターン化して抵抗体を形成
すると共に導電体３上の部分を除去する（第２図（ｇ）
）。抵抗体の部分の窒化タンタル膜を陽極酸化等によシ
酸化物３′に変えてトリミング後、抵抗の安定化の目的
で空気中２５０℃、５時間の熱処理？施す（第２図（ｈ
））。
次に熱処理後にチタン７を硫酸エツチング液によシ除去
しく第２図（ｉ））、誘電体３１再化成後膜厚パラジウ
ム、金の３層からなる金属薄膜８を蒸着法によシ成膜す
る（第２図（ｊ））。
次にこの金属薄膜８を抵抗、コンデンサ素子の端子ある
いは配線とする如くパターン化して薄膜回路が形成され
る（第２図（ｋｌおよび（６）。
このように本発明によれば従来２度にわたって行なって
いた金属配線、端子の形成を一度で形成できるようにな
シ、シだがってステップカバーレッジによる内部配線上
の問題を皆無にすることができる。さらに本発明は安定
化熱処理が必要な薄膜回路の製造に広く適用が可能であ
シ、また電気的にも安定なことによシ充分実用に供せら
れるものである。
【図面の簡単な説明】
第１図（ａｔ〜（ｋｌは従来の薄膜回路の製造方法をプ
ロセス順に従って順次説明する断面図（第１図（ａ）〜
（ｊ））および平面図（第１図（ｋ））、第２図（ａ）
〜（力は本発明の笑施例による薄膜回路の製造方法を１
１１次示す工程毎における断面図（第２図（ａ）〜（ｋ
））および平面図第２図（力である。 図中の符号 １・・・・・・絶縁性基板、２・・・・・・タンタル薄
膜、３・・・・・・誘電体（酸化タンタル）、３′・・
・・・・酸化タンタル、４・・・・・・窒化タンタル膜
、５・・・・・・第１の金属配線、６・・・・・・第２
の金属配線、７・・・・・・チタン膜、８・・・・・・
配線金属。

Claims (1)

    【特許請求の範囲】
  1. 基板上に形成されたタンタル薄膜の所定領域をチタン膜
    で被覆して熱処理した後、該チタン膜を除去する工程を
    含むことを特徴とする薄膜回路の製造方法。
JP58019217A 1983-02-08 1983-02-08 薄膜回路の製造方法 Granted JPS59144162A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP58019217A JPS59144162A (ja) 1983-02-08 1983-02-08 薄膜回路の製造方法
US06/577,821 US4496435A (en) 1983-02-08 1984-02-07 Method of manufacturing thin film circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58019217A JPS59144162A (ja) 1983-02-08 1983-02-08 薄膜回路の製造方法

Publications (2)

Publication Number Publication Date
JPS59144162A true JPS59144162A (ja) 1984-08-18
JPH0531304B2 JPH0531304B2 (ja) 1993-05-12

Family

ID=11993199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58019217A Granted JPS59144162A (ja) 1983-02-08 1983-02-08 薄膜回路の製造方法

Country Status (2)

Country Link
US (1) US4496435A (ja)
JP (1) JPS59144162A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4724040A (en) * 1986-01-14 1988-02-09 Asahi Chemical Research Laboratory Co., Ltd. Method for producing electric circuits on a base boad
US5059166A (en) * 1989-12-11 1991-10-22 Medical Innovative Technologies R & D Limited Partnership Intra-arterial stent with the capability to inhibit intimal hyperplasia
EP0453785A1 (de) * 1990-04-24 1991-10-30 Oerlikon Contraves AG Verfahren zur Herstellung von mehrlagigen Dünnschichtschaltungen mit integrierten Dünnschichtwiderständen
US5370766A (en) * 1993-08-16 1994-12-06 California Micro Devices Methods for fabrication of thin film inductors, inductor networks and integration with other passive and active devices
US6075691A (en) * 1997-03-06 2000-06-13 Lucent Technologies Inc. Thin film capacitors and process for making them
US5872696A (en) * 1997-04-09 1999-02-16 Fujitsu Limited Sputtered and anodized capacitors capable of withstanding exposure to high temperatures
US7430128B2 (en) 2004-10-18 2008-09-30 E.I. Du Pont De Nemours And Company Capacitive/resistive devices, organic dielectric laminates and printed wiring boards incorporating such devices, and methods of making thereof
US7436678B2 (en) * 2004-10-18 2008-10-14 E.I. Du Pont De Nemours And Company Capacitive/resistive devices and printed wiring boards incorporating such devices and methods of making thereof
JP6904094B2 (ja) * 2016-06-23 2021-07-14 三菱マテリアル株式会社 絶縁回路基板の製造方法
CN113860271A (zh) * 2021-09-06 2021-12-31 温州大学 一种氧掺杂的TaN纳米片及其应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52131155A (en) * 1976-04-27 1977-11-02 Oki Electric Ind Co Ltd Thin film circuit and method of producing same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3607679A (en) * 1969-05-05 1971-09-21 Bell Telephone Labor Inc Method for the fabrication of discrete rc structure
US4251326A (en) * 1978-12-28 1981-02-17 Western Electric Company, Inc. Fabricating an RC network utilizing alpha tantalum

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52131155A (en) * 1976-04-27 1977-11-02 Oki Electric Ind Co Ltd Thin film circuit and method of producing same

Also Published As

Publication number Publication date
JPH0531304B2 (ja) 1993-05-12
US4496435A (en) 1985-01-29

Similar Documents

Publication Publication Date Title
US4410867A (en) Alpha tantalum thin film circuit device
US3988824A (en) Method for manufacturing thin film circuits
US4433319A (en) Moisture sensor and method of manufacturing the same
WO2011010638A1 (ja) 誘電体薄膜素子及びその製造方法
JPS58200566A (ja) 半導体装置の製造方法
JPS5828736B2 (ja) 平坦な薄膜の形成方法
US4251326A (en) Fabricating an RC network utilizing alpha tantalum
US4344223A (en) Monolithic hybrid integrated circuits
JPS59144162A (ja) 薄膜回路の製造方法
IL45045A (en) Thin-film electrical circuit
US3616282A (en) Method of producing thin-film circuit elements
US3544287A (en) Heat treatment of multilayered thin film structures employing oxide parting layers
JP3284694B2 (ja) 多層抵抗モジュール
US4539434A (en) Film-type electrical substrate circuit device and method of forming the device
JPS5950095B2 (ja) 半導体装置の製造方法
JPS5950097B2 (ja) 薄膜回路の製造方法
JPS6037150A (ja) 半導体装置の製造方法
JPS62243301A (ja) タンタル薄膜抵抗の製造方法
JP3996765B2 (ja) 薄膜コンデンサの製造方法
JPS6313329B2 (ja)
JPS61222235A (ja) 半導体装置の製造方法
JPH0666313B2 (ja) 半導体装置の製造法
JPS6125219B2 (ja)
JPS60193367A (ja) 混成集積回路の製造方法
JPS5841775B2 (ja) ハンドウタイソウチノセイゾウホウホウ