JPS61222235A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61222235A
JPS61222235A JP6186485A JP6186485A JPS61222235A JP S61222235 A JPS61222235 A JP S61222235A JP 6186485 A JP6186485 A JP 6186485A JP 6186485 A JP6186485 A JP 6186485A JP S61222235 A JPS61222235 A JP S61222235A
Authority
JP
Japan
Prior art keywords
layer
photoresist
wiring
film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6186485A
Other languages
English (en)
Inventor
Yasuo Kuroe
黒江 泰夫
Hiroshi Ishitani
浩 石谷
Toshihiro Abe
安部 敏弘
Masayuki Kitano
雅之 北野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6186485A priority Critical patent/JPS61222235A/ja
Publication of JPS61222235A publication Critical patent/JPS61222235A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 □本発明は半導体装置の製造方法、特にその多層配線の
層間絶縁膜に対するコンタクトホールの形成方法に関す
るものである。
〔発明の技術的背景とその問題点〕
半導体装置の多層配線の配線層間膜として有機系樹脂を
用いているものについて説明する。
従来この配線層間膜としてはCVD (気相成長)絶縁
膜、例えばシリコン窒化膜を用いている。
しかしこのCVD絶縁膜を用いる場合第5図に示すよう
に、半導体基板lに絶縁膜2を介して形成された下段の
第1配線3の上面に形成される絶縁4膜4がJこの配線
3の側面と同じ急激な段形状となるためここを横切って
形成される上段の第2配線6がここで断切れを起しやす
い。
この配線の段切れを防止するため有機系樹脂を用いる場
合がある。例えば上記絶縁膜上にポリイミド樹脂をスピ
ンプート法により塗布すると、前述した急激な段形状が
なだらかな斜面形状となる。
このため配線の段切れが少なくなる。
この樹脂を層間絶縁膜として用いて多層配線を形成する
従来のプロセスの一例を第4図を用いて説明する。
第1工程 第4図伸)に示すように、半導体素子l上に
S t O,絶縁膜2を介して形成された第1のアルミ
配線層3を覆うように層間絶縁膜、例えばポリイミド樹
脂膜4を塗布形成する。
第2工程 第4図Φ)に示すように、ポリイミド樹脂膜
4上にフォトレジスト層5を塗布形成する。
°第3工程 第4図0に示すように、眉間絶縁膜4を介
して第1配線層3に対向するフォトレジスト層5の1部
5aを写真蝕刻法により除去する。
第4工程 第4図(d)に示すようにフォトレジスト層
5をエツチングマスクとし、層間絶縁膜4をエツチング
しコンタクトホールXを形成する。
第5工程 第4図(e)に示すようにフォトレジスト層
5を剥離除去する。
第6エ程 第4図(f)に示すように層間絶縁膜4上に
コンタクトホーAIXで第1配線と接続する第2配線6
を形成する〇 以上のような工程により多層配線を形成する場合以下に
述べφような問題点がある。
■ 一般にポリイミド樹脂にかぎらず有機系の樹脂は吸
湿性に富み、加熱により水分等のガスを発する。そして
、この樹脂を多層配線の層間絶縁膜4として用いる場合
、その膜厚が厚いと半導体装置製造工程における加熱時
にこの樹脂より多量のガスが発生し、このガス圧により
第2配線6がこの樹脂より浮き上がってしまう。
そのため第1配線3による段差形状を完全に平担化する
だけ厚く樹脂膜を形成することはできない。つまり樹脂
のみでは完全な平担化をすることはできず斜面形状とな
る。
そして十分な平担化が成されなかった場合、第1配線3
上の樹脂膜(絶縁膜)4は段差部を持った突出形状を成
し、ここを横切って形成される第2配線6がこの段差部
で段切れを起こすことがあるO ■ コンタクトホールX形成後)フォトレジスト層5の
剥離工程があり製造工程数が多い。
〔発明の目的〕
本発明は上記従来の問題点を解決し、少ない工程でコン
タクトホールを形成でき、かつ層間絶縁膜を十分に平担
化することができる半導体装置の製造方法を提供するこ
とを目的とする。
〔発明の概要〕
本発明は上記目的を達成するための、半導体基板の表面
に第1絶縁層を介して第1配線層を形成する工程と、こ
の第1絶縁層及び第1配線層上に第2絶縁層を前記第1
配線層より厚く形成する工程と、この第2絶縁層上に平
坦化材料として7オトレジスb層を形成する工程と、こ
のフォトレジスト層の前記第1配線層に対向する一部に
開口を形成する工程と、この開口より露出した前記第2
絶縁層及び前記フォトレジスト層全面に、これら両層に
対し等しいかまたは近似するようなエツチングレートを
与える異方性ドライエツチングを施し、このフォトレジ
スト層を除去すると同時に前記開口より露出した第2絶
縁層を除去しこの第2絶縁層に前記第1配線の1部が露
出する開口を形成する工程と、この開口により第1配線
層と接続する第2配線層−を前記第2絶縁層上に形成す
る工程とを有することを特徴とする半導体装置の製造方
法。
〔発明の実施例〕
本発明の方法を用いて半導体素子上にアル(ニウムの2
層配線を形成する場合の一実施例を図を用いて説明する
第1工程 第1図(a)に示すように、半導体基板1の
1主面上に絶縁層、例えばSin、膜2を介して厚さ1
.0μmの第1の配線層3を形成する。
そして、この第1配線層3を覆うように樹脂、例えばポ
リイミド樹脂をこの配線より厚く、例えば2.0μmの
厚さに塗布し、熱硬化させることにより眉間絶縁膜(第
2絶縁層)4を形成する。
第2工程 第1図の)に示すように、この層間絶縁膜4
上にこの膜厚より薄く例えば1.0μmの厚さに平坦化
材料を兼ねるフォトレジスト層5を塗布形成する。
第3工程 第1図(C)に示すように、層間絶縁膜4を
介して第1配線層3の一部に対向する、フォトレジスト
5aを写真蝕刻工程によりエツチング除去しフォトレジ
ストのコシタクトホールパターンを形成する。
第4工程 第1図(d)に示すように、矢印Yで示した
O!ガスを用いた反応性イオンエツチング(異方性ドラ
イエツチング)で、エッチバックすることによりフォト
レジスト層5の除去および層間絶縁膜4のコンタクトホ
ールXの形成を同時に行なう。
なお、このエツチングの際フォトレジスト層5および層
間絶縁膜4がスパッタによりダメージを受けることのな
いようDCバイアス(反応性イオンエツチング装置のカ
ソードと、接地しているアノードとの直流成分電圧差)
は250v以下の低い電圧とする。
本実施例においてはO,ガス流量は90SCCMRF1
1力350W、真空度60mTo r r、 DCバイ
アス約−230vの条件により行なう。このとき7オト
レジスト膜5とポリイミド樹脂絶縁膜4とのエツチング
レートは等しいか近似しており共に約600A/min
とナル。
この反応性イオンエツギングによるエッチバックにより
フォトレジスト面からのエツチング深さはどこも一定と
なり、平坦なフォトレジスト面がそのままこの層間絶縁
膜4に反映され、この絶縁膜4は平坦化される。そして
同時にコンタクトホールXが形成される。
第4工程 第1図(e)に示すようにアルi +ラムの
第2配線層6を、このコンタクトホールXを通し第1配
線層3に接続すると共に層間絶縁膜4上に形成する。
本実施例により多層配線を形成する場合以下に述べるよ
うな効果がある。
(1)フォトレジスト層5と層間絶縁膜4とのエツチン
グレートが等しいかまたは近似するよりな0゜ガスを用
いる反応性イオンエツチングでエッチバックすることに
よりフォトレジスト膜除去とコンタクトホールXの形成
を同時に行うため、従来のように格別にフォトレジスト
剥離工程を必要とせずその分工程が簡略化される。
(2)絶縁膜4を樹脂を用いることにより第1配線の凸
形状はある程度平坦化し、その上にフォトレジスト層5
を形成することによりフォトレジスト層5はさらに平坦
化する。そしてこのフォトレジスト層と絶縁膜4のエツ
チングレート等が等しいか近似する反応性イオンエツチ
ングによりエッチバックするため絶縁膜4はフォトレジ
スト面と同じ平坦面となる。よって従来に比べ第2配線
層6が段切れすることなくよ、り安全に安定して形成で
きる。
(3)  反応性イオンエツチングに用いるガスにO2
を使用し、さらにDCバイアスを低めの250v以下と
すれば、このエツチングによりフォトレジスト膜5及び
層間絶縁膜4の表面が変質し配線間の電流漏れ等が発生
することは無くなる。
続いて本発明方法による二層配線の形成の他の実施例を
第2図に示す。
これは、層間絶縁膜4を8tsN、膜7と梅脂膜9との
二層構造とするものである。以下簡単にτの工程を説明
する。
第1工程 第2図(a)に示すように、半導体素子l上
に絶縁膜2衛介して形成された第1配線3を覆うように
8i3N、膜7を1.0μmの膜厚に形成する〇続いて
この上にフォトレジスト層8を形成し、写真蝕刻工程に
よりコンタクトホール形成用のマスクパターンを形成す
る。
第2工程 第2図中)に示すように、フォトレジスト層
8をマスクに81.N4膜7にコンタクトホールX1を
形成する。
第3工程 第2図(C)に示すように、フォトレジスト
層8を除去し、観こに樹脂膜例えばポリイミド膜9を2
.0μmの膜厚に塗布形成する。
第4工程 第2図(d)に示すように、このポリイミド
1g!9上にフォトレジスト層5を1.5μmの膜厚に
塗布形成する。
第5工程 第2図(2)に示すようにフォトレジスト層
5を写真蝕刻することにより、ポリイミド膜9のコンタ
クトホール形成用の7オトレジスト層5のコンタクトホ
ールパターンを形成する。
第6エ程 第2図(f)に示すように0.ガスを用いる
反応性イオンエツチングによりフォトレジスト層5を除
去すると同時にメリイミド膜9にコンタクトホールXを
形成する。
第7エ程 第2図(2)に示すように1この開口が形成
された平坦なポリイミド膜9上に第2配線層6を形成す
る。
この実施例によると居間絶縁#4を8i8N、膜7とポ
リイミド膜9により形成するため、製造工程は増すもの
の膜4の電気的な安定性は向上する。
そして樹脂が少なくてすむための樹脂からのガス発生が
少なくなり配線の浮き上がり不良はほとんど無くなる。
またこの実施例の他、第3図(a)乃至(C)に示すよ
うに酸化膜10とポリイミドWkgとを層間絶縁M4と
し、前述した2つの実施例と同様に7オトレジ1.スト
によるコンタクトホールパターンを形成する〇そして反
応性イオンエツチング法でエッチバックすることにより
フォトレジスト膜5の除去と酸化膜10およびポリイミ
ド膜9のコンタクトホールXを一度に形成してもよい。
この場合前述した8i@N4膜7とポリイミド膜9を絶
縁膜4とした方法より工程が簡略化される。
〔発明の効果〕
本発明の方法によると7オトレジスト除去とフンタクト
ホールの形成を一度に行なうため製造工程が簡略化でき
、かつ、層間絶縁膜が凹凸形状であってもその上に塗布
されるフォトレジストの上面は平坦となり、このフォト
レジストと層間絶縁膜とのエツチングレートの比が1で
あるエツチングによりエッチバックするため箋エツチン
グ深さは、平坦なフォトレジスト面から一定となり、層
−絶縁膜はフォトレジストの上面と同じ平坦な面となる
。そのため、この絶縁膜上に確実に安定して第2配線が
形成されるという効果がある0
【図面の簡単な説明】
第1図(a)乃至(e)は本発明方法の一実施例を示す
工程断面図、第2図(a)乃至億)は本発明方法の″第
2の実施例を示す工程断面図、第3図(11)乃至(C
)は本発明方法の第3の実施例を示す工程断面図、第4
図(jl)乃至(f)は従来の多層配線形成方法を示す
工程断面図、第5図は従来の第2配線の段切れを示す断
面図である。 1・・・半導体基板 3・・・第1配線層 4・・・層間絶縁膜 5・・・フォトレジスト層 6・・・第2配線層 X・・・フンタクトホール Y・・・異方性ドライエツチング(反応性イオンエツチ
ング) 代理人 弁理士 則 近 憲 佑 第1図 (b) (C) 第1図 (e) 第 2−図 (a) 第2図 (土) 第3!Il (C) 1g4図 (d) 114 図 第5図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板の表面に第1絶縁層を介して第1配線層を形
    成する工程と、この第1絶縁層及び第1配線層上に第2
    絶縁層を前記第1配線層より厚く形成する工程と、この
    第2絶縁層上に平担化材料としてフォトレジスト層を形
    成する工程と、このフォトレジスト層の前記第1配線層
    に対向する一部に開口を形成する工程と、この開口より
    露出した前記第2絶縁層及び前記フォトレジスト層全面
    に、これら両層に対し等しいかまたは近似するようなエ
    ッチングレートを与える異方性ドライエッチングを施し
    、このフォトレジスト層を除去すると同時に前記開口よ
    り露出した第2絶縁層を除去し、この第2絶縁層に前記
    第1配線の1部が露出する開口を形成成する工程と、こ
    の開口により第1配線層と接続する第2配線層を前記第
    2絶縁層上に形成する工程とを有することを特徴とする
    半導体装置の製造方法。
JP6186485A 1985-03-28 1985-03-28 半導体装置の製造方法 Pending JPS61222235A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6186485A JPS61222235A (ja) 1985-03-28 1985-03-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6186485A JPS61222235A (ja) 1985-03-28 1985-03-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61222235A true JPS61222235A (ja) 1986-10-02

Family

ID=13183408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6186485A Pending JPS61222235A (ja) 1985-03-28 1985-03-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61222235A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02235359A (ja) * 1989-03-09 1990-09-18 Oki Electric Ind Co Ltd 多層配線形成方法
US6001720A (en) * 1994-06-27 1999-12-14 Ricoh Company, Ltd. Method for forming ohmic contact
US8420458B2 (en) 2009-04-03 2013-04-16 Sharp Kabushiki Kaisha Semiconductor device and method of producing same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02235359A (ja) * 1989-03-09 1990-09-18 Oki Electric Ind Co Ltd 多層配線形成方法
US6001720A (en) * 1994-06-27 1999-12-14 Ricoh Company, Ltd. Method for forming ohmic contact
US8420458B2 (en) 2009-04-03 2013-04-16 Sharp Kabushiki Kaisha Semiconductor device and method of producing same

Similar Documents

Publication Publication Date Title
US4894351A (en) Method for making a silicon IC with planar double layer metal conductors system
JPS5828736B2 (ja) 平坦な薄膜の形成方法
JPS61222235A (ja) 半導体装置の製造方法
JPH0669351A (ja) 多層金属配線構造のコンタクトの製造方法
EP0296707A1 (en) Incorporation of dielectric layers in a semiconductor
JPH02142162A (ja) 半導体装置およびその製造方法
JPH04139828A (ja) 半導体装置の製造方法
JPH05267290A (ja) 半導体集積回路およびその製造方法
JPH0330992B2 (ja)
JPH0587973B2 (ja)
JPS62155537A (ja) 半導体装置の製造方法
JPS62118539A (ja) 多層配線の形成方法
JPH0265256A (ja) 半導体装置の製造方法
JPH02156538A (ja) 半導体装置の製造方法
JP2991388B2 (ja) 半導体装置の製造方法
JPS63226041A (ja) 半導体集積回路装置の製造方法
JPH07211714A (ja) 半導体装置の製造方法
JPS6315457A (ja) 半導体装置の製造方法
JPS6334928A (ja) スル−ホ−ルの形成方法
JPH0246747A (ja) 多層配線の形成方法
JPH01192136A (ja) 半導体装置の製造方法
JPS6184033A (ja) 半導体装置及びその製造方法
JPH01145835A (ja) 半導体装置の製造方法
JPS6281732A (ja) 絶縁膜の平坦化方法
JPH04326553A (ja) 半導体装置の製造方法