JPS6281732A - 絶縁膜の平坦化方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は絶縁膜の平坦化方法に関し、特に半導体装置の
多層配線化のだめの層間絶縁膜の平坦化に好適な絶縁膜
の平坦化方法に関するものである。

〔背景技術〕

従来の半導体装置において、Ａｔ多層配線の層間絶縁膜
の平坦化方法としては次のような方法が知られている。

即ち、たとえば２層Ａｔ配線を例にとると、第１７ｉＡ
ｔ配線上に先ずプラズマＣＶＤ　（Ｃｈｅｍｉｃａｌ　
Ｖａｐｏｕｒ　Ｄｅｐｏｓｉｔｉｏｎ）法による酸化け
い素（ＳｉＯｘ）膜（あるいはりんクリケートガラスＣ
Ｐ’ＳＧ）膜）、次にスピンオングラス膜、次にプラズ
マＣＶＤ法による酸化けい素膜を形成することＫより、
これら３ｒｆ１の絶縁膜からなる層間絶縁膜が平坦化さ
れる。この場合、前記スピンオングラス膜の形成に当っ
て、スピンオングラスの２度塗り（スピンオングラス塗
布し、この後ベークし、更にスピンオングラス塗布して
ベークを行なうこと）以上の塗布を行なうことにより表
面を平坦化してその上で前記プラズマＣＶＤ法による酸
化けい素膜を形成して〜・る。従って第２層Ａｔ配線の
短絡が防止される。

しかしながら、層間絶縁膜の平坦化を行なうため、スピ
ンオングラス膜による平坦化を行なう程、高低部での第
１層Ａ４配線（たとえばゲート部上の第１層Ａｔ配線（
高い位置の第１層Ａｔ配線）上の層間絶縁膜とゲート部
以外の第１層Ａｔ配線（低い位置の第１層Ａｔ配線））
上の層間絶縁膜の各厚さが異なり、このためこれらの高
低部の各第１層Ａｔ配線上の層間絶縁膜に対してスルー
ホールを形成すべくホトエツチングを行なうことにより
、第１層Ａｔ配線と第２）ｆｊｋｔ配線とを接続するた
めの所定のスルーホールを形成することが難しい。即ち
、高い位ｔ（たとえばゲート部上）にある第１層Ａｔ配
線上の層間絶縁膜は薄く、低い位置にある第１層Ａｔ配
線上の眉間絶縁膜は厚く形成されるため、スルーホール
形成のためのホトエツチングを行なうと、眉間絶縁膜の
薄い箇所のスルーホール径が、層間絶縁膜の厚い箇所の
スルーホール径よりも犬となってしまう。このため第２
層人を配線を形成すべく　Ａｔ膜をパターニングする際
、ホトマスクの位置ずれがあった場合、スルーホールコ
ンタクト部の傾斜面からの反射光によりハレーションを
起こしスルーホールコンタクト部上のレジストが解像し
てしまうようなことが起る。そしてスルーホールコンタ
クト部のＡｔ膜が全くなくなって第１層Ａｔ配線と第２
層Ａｔ配線とが接続できなくなったり、またはスルーホ
ールコンタクト部のＡｔ膜が一部残っても断線の原因と
なるなど多層配線化を困難にして℃・る。

〔発明の目的〕

本発明の目的は、配線上に平坦化した絶縁膜を形成する
ようにすると共に、配線上の絶縁膜の膜厚を一定とする
ようにした絶縁膜の平坦化方法を提供することにある。

また本発明の他の目的は、半導体装置の多層配線の層間
絶縁膜の平坦化に適用した場合に、所定のスルーホール
を形成することが容易となり、多層配線化を容易にする
絶縁膜の平坦化方法を提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、配線上に第１の絶縁膜を形成し、次に第１の
フロー性膜を形成して表面を平坦化し、この後異方性ド
ライエツチング法により前記配線表面が露出するまでエ
ッチバックし、次に第２のフロー性膜を形成した後又は
この第２のフロー性膜を形成せずに、第２の絶縁膜を形
成することにより、前記配線上に平坦化した絶縁膜を形
成すると共に前記配線上の絶縁膜の膜厚を一定とするも
のである。従って、半導体装置の多層配線の層間絶縁膜
の平坦化に適用した場合に、所定のスルーホールを形成
することが容易となり、多層配線化を容易にするもので
ある。

〔実施例１〕 第１図（ａ）〜（ｃ）は本発明による絶縁膜の平坦化方
法の第１実施例を示し、特に半導体装置の多層配線化に
適用した場合である。

先ず同図（ａ）に示すように、半導体基板１表面の絶縁
膜２上に第１層Ａｔ配線３を形成し、この上に第１の絶
縁膜としてのＣＶＤ法による酸化けい素（Ｓ　ｉｏｘ　
）膜４を形成し、更にその上にフロー性膜としてのスピ
ンオングラス膜５を形成する。

この場合、スピンオングラスを１度塗りしてスピンオン
グラス膜５を形成して表面を平坦化する。

次に同図（ｂ）に示すように、反応性イオンエツチング
法（以下、ＲＩＥと略称する）により各Ａｔ配線３の表
面が露出するまで、スピンオングラス膜５と酸化けい素
膜４のエツチング選択比を略１の条件でエッチバックし
、スペーサ６を形成する。

この場合、Ａｔ配線３がエツチングストッパーとして機
能する。そして表面はこのエッチバックにより平坦化さ
れる。

この後同図（Ｃ）に示すように第２の絶縁膜としてのプ
ラズマＣＶＤ法による酸化けい素（Ｓ　Ｌ　Ｏｘ　）膜
７を形成する。これによりＡｔ配線３上の層間絶縁膜で
ある酸化けい素膜７０表面は平坦化される。またＡｔ配
線３上の酸化けい素膜７の膜厚は一定で、前記エッチバ
ック後の酸化げい素膜７自体の膜厚できまる。そして酸
化けい素膜７上に第２層Ａｔ配線が行なわれるが、酸化
けい素膜７の表面は平坦であるため、第２層Ａｔ配線の
断線や短絡を防止できる。

なお、各Ａ４配線３上の酸化けい素膜７の膜厚は同じで
あるため、第２ｒ￥４Ａｔ配線用Ａｔ膜の形成する前に
、酸化けい素膜６に対してスルーホールを形成すべくホ
トエツチングを行なった場合、同図（Ｃ）に点線で示す
ように所定のスルーホール８を形成できる。

ここで、第１）藝Ａｔ配線３の配置位置に高低があり、
たとえば第３図に示すようにゲート電鷺９上に第１Ｊｍ
Ａｔ配線３ａ、ゲート電極９上以外の低い位置に第１層
Ａｔ配線３ｂがある場合でも、第１図（ａ）〜（Ｃ）の
プロセスと同様にしてＡｔ配線３（３ａ、３ｂ）上に酸
化けい素膜７が形成されるが、Ａ／、配線３ａ　、３ｂ
上の膜厚ａ、ｂは同じである。従ってスルーホールを形
成すべく酸化けい素膜７に対してホトエツチングを行な
うと図示の如く所定のスルーホール１０．１１が形成さ
れる。

なお第３図において、１２はＭＯ８素子のソース・ドレ
イン領域、１３は絶縁膜である。

以上のように、Ａｔ配線３が配置される位置の高低差に
拘らず、各Ａｔ配線３表面上の層間絶縁膜である酸化け
い素膜７の膜厚が同じとなるため、酸化けい素膜７に対
し所定のスルーホールを容易に形成でき、従来のような
問題はなくなり、多層配線を容易に実現できる。

なお、第１図（ａ）でスピンオングラス膜５はスピンオ
ングラスの１度塗りで形成しているので、従来に比ベプ
ロセスが簡単となる。しかし、スピンオングラス膜５は
平坦化のため必要に応じスピンオングラスの２度塗り以
上で形成してもよい。

また配線３上に形成した酸化けい素膜４の膜厚が薄かっ
たりして、このため第１図（ｂ）でエッチバックした際
、スピンオングラス膜５の除去が不完全で、スピンオン
グラス膜５が万一スペーサ６０表面に残ったとしてもス
ピンオングラモ層間絶縁膜として使えるから問題がなく
、このままその上に酸化けい素膜７を形成すればよい。

従って平坦化プロセスの処理がそれだけ容易になる。

〔実施例２〕 第２図（ａ）〜（ｄ）は本発明の第２実施例を示し、特
に半導体装置の多層配線化に適用した場合である。

同図（ａ）　、　（ｂ）は夫々第１図（ａ）、Φ）と同
様である。

ここでは、第２図（ａ）のスピンオングラス膜５を便宜
上第１のフロー性膜としてのスピンオングラス膜５と称
するものとする。

同図（ｂ）のプロセスの後、同図（Ｃ）のように第２図
のフロー性膜としてのスピンオングラス膜１４を形成す
る。これにより同図（ｂ）の状態よりも一層表面が平坦
化される。

次に同図（ｄ）のように第２の絶縁膜としてのプラズマ
ＣＶＤ法による酸化けい素（ＳｉＯｘ）膜７を形成する
。従って第１図との相異点はエッチバック後、酸化けい
素膜７を形成する前にスピンオングラス膜１４を形成し
たことにある。

このようにしてＡｔ配線３上にスピンオングラス膜１４
と酸化けい素膜７かもなる層間絶縁膜の表面、即ち酸化
けい素膜７の表面を平坦化できる。

また各Ａｔ配線３上の層間絶縁膜の膜厚を、Ａｔ配線３
の配置位置の高低に拘らず同じにできるため、第１実施
例で説明したと同様に所定のスルーホールを容易に形成
でき、従来のような問題はなくなり多層配線を容易に実
現できる。

また同図（ｂ）のエッチバックの際、スピンオングラス
膜５がスペーサ６上に少し残るようなことがあっても第
１実施例で説明したと同様に何ら問題はなく、従って層
間絶縁膜の平坦化プロセス処理が容易となる。

〔効果〕 （１１配線上に平坦化した絶縁膜を形成することができ
る。

（２）配線上の絶縁膜の膜厚を一定にする（同じにする
）ことができる。

（３）半導体装置の多層配線の層間絶縁膜の平坦化に適
用した場合に、所定のスルーホールを形成することが容
易となり多層配線化を容易に実現できる。

以上本発明者によりてなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、第１図実施
例のフロー性膜、第２図実施例の第１の７０−性膜、第
２のフロー性膜として、夫々スピンオングラス膜５、ス
ピンオングラス膜５、スピンオングラス膜１４を用いて
いるが、ポリイミド系樹脂膜などを用いてもよい。

また第１図、第２図実施例の第１の絶縁膜として、プラ
ズマＣＶＤ法による酸化げ〜・素（ＳｉＯｘ）膜を用い
ているが、ＰＳＧ膜やスパッタ５ｉＯｚ膜などの絶縁膜
を用いてもよい。

〔利用分野〕

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置の多層配
線の層間絶縁膜の平坦化技術に適用した場合について説
明したが、それに限定されるものではなく、たとえば一
般に配線上の絶縁膜の平坦化技術、更には配線以外の段
差部の平坦化技術などに適用できろ。

【図面の簡単な説明】

第１図（ａ）〜（Ｃ）は夫々本発明による絶縁膜の平坦
化方法の第１実施例を示す工程断面図、第２図（ａ）〜
（ｄ）は夫々本発明の第２実施例を示す工程断面図、 第３図は本発明の適用例を示す要部断面図である。 ３・・・第１層Ａｔ配線、４，７・・・酸化けい素膜、
５．１４・・・スピンオングラス膜、６・・・スヘーサ
。 第　　１　　図 （ｂ） （Ｃ＞

Claims (1)

1. 【特許請求の範囲】 １、配線上に第１の絶縁膜を形成する工程と、次にフロ
   ー性膜を形成して表面を平坦化する工程と、この後異方
   性ドライエッチング法により前記配線表面が露出するま
   でエッチバックする工程と、次に第２の絶縁膜を形成す
   る工程とを備え、前記配線上に形成される前記第２の絶
   縁膜を平坦化するようにしたことを特徴とする絶縁膜の
   平坦化方法。 ２、前記第１の絶縁膜として、プラズマＣＶＤ法による
   酸化けい素膜やスパッタＳｉＯ＿２膜やりんシリケート
   ガラス膜などを用いてなる特許請求の範囲第１項記載の
   絶縁膜の平坦化方法。 ３、前記フロー性膜として、スピンオングラス膜やポリ
   イミド系樹脂膜などを用いてなる特許請求の範囲第１項
   記載の絶縁膜の平坦化方法。 ４、前記第２の絶縁膜として、プラズマＣＶＤ法による
   酸化けい素膜を用いてなる特許請求の範囲第１項記載の
   絶縁膜の平坦化方法。 ５、配線上に第１の絶縁膜を形成する工程と、次に第１
   のフロー性膜を形成して表面を平坦化する工程と、この
   後異方性ドライエッチング法により前記配線表面が露出
   するまでエッチングバックする工程と、次に第２のフロ
   ー性膜を形成して表面を平坦化する工程と、第２の絶縁
   膜を形成する工程とを備え、前記第２の絶縁膜を平坦化
   するようにしたことを特徴とする絶縁膜の平坦化方法。 ６、前記第１の絶縁膜として、プラズマＣＶＤ法による
   酸化けい素膜やスパッタＳｉＯ＿２膜やりんシリケート
   ガラス膜などを用いてなる特許請求の範囲第５項記載の
   絶縁膜の平坦化方法。 ７、前記第１のフロー性膜および前記第２のフロー性膜
   として、スピンオングラス膜やポリイミド系樹脂膜など
   を用いてなる特許請求の範囲第５項記載の絶縁膜の平坦
   化方法。 ８、前記第２の絶縁膜として、プラズマＣＶＤ法による
   酸化けい素膜を用いてなる特許請求の範囲第５項記載の
   絶縁膜の平坦化方法。