JPH0620066B2 - 多層配線の形成方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の多層配線の形成方法に関し、特
に、金属配線間に絶縁膜を設けて形成される多層配線の
形成方法に関する。

〔従来の技術〕

従来、この種の半導体装置の多層配線の形成方法とし
て、例えば第３図に示すように下層配線を被覆する層間
絶縁膜の表面を平坦化し、その上に上層配線を形成する
方法が知られている。

以下、第３図を参照して説明する。まず、半導体基板３
１上に絶縁膜３２を形成し、この上に第１層Ａｌ配線３
３を形成する。次いで第１層Ａｌ配線表面上に層間絶縁
膜となるＣＶＤ酸化膜３４を成長する。層間絶縁膜に
は、ＣＶＤ法，プラズマＣＶＤ法，スパッタ法等で形成
した二酸化シリコンＳｉＯ_２，窒化シリコンＳｉＮ等が
用いられている。また、下地の段差により上層配線が断
線するのを防ぐために、上述した層間絶縁膜は予め厚く
成長しておく（第３図(a)）。次に、ＣＶＤ酸化膜３４
を覆って全面にフォトレジスト３５を塗布して基板表面
を平坦化する（第３図(b)）。その後、フォトレジスト
３５とＣＶＤ酸化膜３４のエッチング速度が等しい条件
で基板全面をエッチング除去（エッチバック）すること
によりほぼ平坦な表面をもったＣＶＤ酸化膜３４が得ら
れる（第３図(c)）。次に、ＣＶＤ酸化膜３４上に改め
てフォトレジスト３６を塗布し、通常のフォトリソグラ
フィ法により、上層配線と下層配線との接続をとるため
の開孔（スルーホール）パターンを形成する（第３図
(d)）。次いで、フォトレジスト３６をマスクに、スル
ーホールの上端部で上層配線が断線しないように、はじ
めに等方性エッチング法によりフォトレジスト３６の開
孔パターンよりも大きくエッチングしてスルーホール上
部にテーパーをつけ（第３図(e)）、次に、異方性エッ
チング法を用いてＣＶＤ酸化膜３４にフォトレジストの
開孔パターンと同程度の大きさをもったスルーホールを
形成する（第３図(f)）。その後、フォトレジスト３６
を除去し、ＣＶＤ酸化膜３４上にスルーホールを通って
第１層Ａｌ配線３３に接続する第２層Ａｌ配線を形成す
ることにより二層Ａｌ配線を構成する。

〔発明が解決しようとする問題点〕

しかるに、上述した従来のエッチバック法を用いた多層
配線の形成方法は、スルーホール形成のためのフォトレ
ジスト工程に加えて層間絶縁膜の表面平坦化のためのフ
ォトレジスト工程が余分に必要である。さらに、層間絶
縁膜に設けるスルーホールは、異方性エッチング法のみ
でなく等方性エッチング法を使用することによってスル
ーホール上部に上層配線の断切れ防止のためのテーパー
を形成しているので工程が複雑になるという欠点を有し
ている。また、層間絶縁膜上に基板表面を平坦化するた
めに塗布するフォトレジストの膜厚は、スピンオンによ
る塗布膜では下地段差パターンとして、段差上部が広い
所あるいは密集している部分ではフォトレジストの膜厚
は厚く、逆に孤立した微細なパターン上ではフォトレジ
ストの膜厚は薄くなる。すなわち、エッチバックの際、
下地段差のパターンによりその段差上のフォトレジスト
の膜厚が異なるため、エッチバック後の層間絶縁膜の膜
厚も下層配線パターンに依存する。そのため、層間絶縁
膜に膜厚の厚い部分と薄い部分が存在するので、層間絶
縁膜に開孔を形成する際エッチングの制御が難しいとい
う欠点がある。

〔問題点を解決するための手段〕

本発明の多層配線の形成方法は、半導体基板上に形成さ
れた金属配線を絶縁膜で被覆する工程と、前記絶縁膜表
面をふくむ前記基板全面にフォトレジスト膜を形成し基
板上の前記フォトレジスト膜表面を平坦にする工程と、
前記フォトレジスト膜の所定領域に開孔を形成する工程
と、前記フォトレジスト膜をマスクとして前記絶縁膜を
所定の深さまでエッチング除去する工程と、前記フォト
レジスト膜と前記絶縁膜とがほぼ等しいエッチング速度
を有する条件で前記フォトレジスト膜全面をエッチング
除去する工程を含むことを特徴とする多層配線の形成方
法である。

〔実施例〕

次に、本発明について図面を参照して説明する。第１図
(a)〜(c)は本発明の一実施例の工程順縦断面である。

まず、半導体基板１１上に絶縁膜１２が形成され、絶縁
膜１２上に厚さ１．０μｍの第１層Ａｌ配線１３を形成
する。次いで、第１層Ａｌ配線１３の表面上にＣＶＤ法
による酸化膜（ＣＶＤ酸化膜）１４を約１．５μｍ成長
する（第１図(a)）。次に、ＣＶＤ酸化膜１４の表面を
含む半導体基板１１全面に回転塗布（スピンオン）法に
よりフォトレジスト１５を塗布し、フォトレジスト１５
で覆われた基板表面を平坦にする。次に、フォトレジス
ト１５の所定領域に通常のフォトリソグラフィ法によ
り、第１層Ａｌ配線と第２層Ａｌ配線との接続をとるた
めの開孔（スルーホール）パターンを形成する。次に、
フォトレジスト１５をマスクとして、リアクティブエッ
チング法によりＣＶＤ酸化膜１４にスルーホールを形成
する。このＣＶＤ酸化膜１４をエッチングするエッチン
グガスは例えばＣＦ_４，ＣＨＦ_３等のフロン系ガスを主
体としたものを使用することができる（第１図(b)）。

次に、ＣＶＤ酸化膜１４とフォトレジスト１５のエッチ
ング速度がほぼ等しくなる条件で、基板全面をドライエ
ッチング法によりエッチバックする。このエッチングガ
スとして上述したＣＦ_４，ＣＨＦ_３等のフロン系ガスに
酸素Ｏ_２を混入したものを用いることができる。第１層
Ａｌ配線１３はこのエッチングガスによりエッチングさ
れないので、フォトレジスト１５及びＣＶＤ酸化膜１４
のみをエッチングすることができる。

ところで、全面エッチバックは異方性エッチング法によ
って行なうわけであるが、等方性エッチングの成分もわ
ずかに含まれている。このため、スルーホール部では、
ＣＶＤ酸化膜１４の上面を覆っているフォトレジスト１
５がエッチング除去されたのちは、この等方性エッチン
グの成分により開孔の上端部がエッチング除去されて丸
くなる。従って、こうして得られたＣＶＤ酸化膜１４の
形状は、第１層Ａｌ配線の段差の影響の少ない平坦な表
面形状で、かつ、スルーホールの上端部が丸みを帯びた
ものとなる（第１図(c)）。このスルーホールを含むよ
うにして第２層Ａｌ配線（図示せず）を形成することに
より二層Ａｌ配線が構成される。

第２図(a)〜(c)は本発明の他の実施例の工程順縦断面図
である。

まず、前述した一実施例と同様に、半導体基板２１上に
絶縁膜２２が形成され、絶縁膜２２上に厚さ１．０μｍ
の第１層Ａｌ配線２３を形成する。次いで、第１層Ａｌ
配線２３の表面上にＣＶＤ酸化膜２４を約１．５μｍ成
長する（第２図(a)）。次に、ＣＶＤ酸化膜２４の表面
に回転塗布法によりその表面が平坦になるようにフォト
レジスト２５を塗布する。次に、フォトレジスト２５の
所定領域に通常のフォトリソグラフィの方法により開孔
パターンを形成する。次に、フロン系のガスを用いたリ
アクティブエッチング法によりＣＶＤ酸化膜２４にスル
ーホール形成のためのエッチングを行なう。この時、前
述した一実施例とは異なり第１層Ａｌ配線２３が露出す
る前にエッチングを停止する。そして、このエッチング
工程でスルーホール部でエッチングされずに残っている
ＣＶＤ酸化膜２４の厚みを、後述するエッチバック工程
でスルーホール部以外のＣＶＤ酸化膜２４の表面がエッ
チング除去される厚みと同程度にしておく（第２図
(b)）。次に、ＣＶＤ酸化膜２４とフォトレジスト２５
のエッチング速度がほぼ等しくなる条件で全面をドライ
エッチング法によりエッチバックしてＣＶＤ酸化膜２４
の表面をほぼ平坦にする。この時スルーホール部は第１
層Ａｌ配線２３の表面まで達して開孔される。この全面
エッチング時のガスは、フロン系ガスに酸素Ｏ_２を混入
したものを用いる。フロン系ガスとＯ_２の流量比は、例
えばＣＦ_４／Ｏ_２＝６０／２０sccmの流量で0.2Torr、
２００Ｗの条件でエッチング速度が等しくなる。上述し
たスルーホールエッチング工程でＣＶＤ酸化膜２４のエ
ッチングを途中で止めたのは、エッチバックの際のエッ
チングガスに酸素（Ｏ_２）が含まれる場合Ａｌ表面が長
時間露出していると表面が酸化され、スルーホール部の
電気抵抗が増大する恐れがあるからである。なお、エッ
チバックの時間は、前述した一実施例と同じに出来るか
ら、スルーホールの上端部の丸みは同程度である（第２
図(c)）。次に、第２層Ａｌ配線を形成し二層Al配線が
構成される。

〔発明の効果〕

以上説明したように本発明は、エッチバック法を用いて
配線層間絶縁膜を平坦化した多層配線の形成方法におい
て、まず層間絶縁膜にスルーホールを形成し、しかる後
にスルーホール形成に用いたフォトレジストを除去せ
ず、そのまま使って全面エッチバックを行って層間絶縁
膜表面を平坦化する。これにより、フォトレジスト工程
を減らすことができ製造工程を短縮することができる。
また、エッチバック前にスルーホールを形成するので、
第１層配線パターン等によるスルーホール部上を覆って
いる層間絶縁膜の膜厚にばらつきがなく、制御性よくス
ルーホールを形成することができる。さらに、スルーホ
ール形成後にエッチバックを行なうので、スルーホール
の上端部の層間絶縁膜の端部に丸みがつき、複雑なエッ
チング手順をとらなくても第２層配線の断切れを防止す
ることができる。

【図面の簡単な説明】

第１図(a)〜(c)は本発明の一実施例を示すための工程順
縦断面図、第２図(a)〜(c)は本発明の他の実施例を示す
ための工程順縦断面図、第３図(a)〜(f)は従来例を示す
ための工程順縦断面図である。 １１，２１，３１……半導体基板、１２，２２，３２…
…絶縁膜、１３，２３，３３……第１層Al配線、１４，
２４，３４……ＣＶＤ酸化膜、１５，２５，３５，３６
……フォトレジスト。

Claims (1)

【特許請求の範囲】
1. 【請求項１】半導体基板上に形成された金属配線を絶縁
   膜で被覆する工程と、前記絶縁膜表面をふくむ前記基板
   全面にフォトレジスト膜を形成し基板上の前記フォトレ
   ジスト膜表面を平坦にする工程と、前記フォトレジスト
   膜の所定領域に開孔を形成する工程と、前記フォトレジ
   スト膜をマスクとして前記絶縁膜を所定の深さまでエッ
   チング除去する工程と、前記フォトレジスト膜と前記絶
   縁膜とがほぼ等しいエッチング速度を有する条件で前記
   フォトレジスト膜全面をエッチング除去する工程を含む
   ことを特徴とする多層配線の形成方法。