JPS6313347B2 - - Google Patents
Info
- Publication number
- JPS6313347B2 JPS6313347B2 JP13193581A JP13193581A JPS6313347B2 JP S6313347 B2 JPS6313347 B2 JP S6313347B2 JP 13193581 A JP13193581 A JP 13193581A JP 13193581 A JP13193581 A JP 13193581A JP S6313347 B2 JPS6313347 B2 JP S6313347B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- forming
- convex portion
- wiring body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000010410 layer Substances 0.000 claims description 76
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 238000000059 patterning Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 125000005375 organosiloxane group Chemical group 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係り、特に平
坦性のすぐれた多層配線構造の形成方法に関す
る。
坦性のすぐれた多層配線構造の形成方法に関す
る。
半導体素子表面に多層配線を形成するに際し、
表面の凹凸に起因する配線体の断線や絶縁層の膜
切れの発生を防止するため、各層を極力平坦化す
ることが重要である。そのためかねてより平坦性
のすぐれた多層配線構造及びその製造方法が種々
提唱されている。
表面の凹凸に起因する配線体の断線や絶縁層の膜
切れの発生を防止するため、各層を極力平坦化す
ることが重要である。そのためかねてより平坦性
のすぐれた多層配線構造及びその製造方法が種々
提唱されている。
しかしそのいずれも実施するに際して、下層及
び上層配線体の接続構造を形成するためのパター
ニング工程において、位置ずれを生じる恐れがあ
る。そのため素子の設計に際しては当該工程にお
いて位置合せ余裕を設けねばならなかつた。
び上層配線体の接続構造を形成するためのパター
ニング工程において、位置ずれを生じる恐れがあ
る。そのため素子の設計に際しては当該工程にお
いて位置合せ余裕を設けねばならなかつた。
本発明の目的は平坦性の良好な多層配線構造の
上層及び下層配線体の接続構造を自己整合法によ
り形成し得る半導体装置の製造方法を提供するこ
とにある。
上層及び下層配線体の接続構造を自己整合法によ
り形成し得る半導体装置の製造方法を提供するこ
とにある。
本発明の特徴は、半導体基板上に断面形状が台
形を有する第１の絶縁層を台地状に形成する工程
と、該第１の絶縁層上を含む前記半導体基板上に
導電体層を形成し、該導電体層を所定のパターン
に従つて選択的に除去すると共に、該残留せる導
電体層の直下部を除く残りの第１の絶縁層を除去
して凸部を有する下層配線体を形成する工程と、
半導体基板上に前記凸部上面を露出し該凸部上面
と略同一高さを有する層間絶縁層を形成する工程
と、該層間絶縁層上に前記凸部上面と接続する上
層配線体を形成する工程とを含むことにある。
形を有する第１の絶縁層を台地状に形成する工程
と、該第１の絶縁層上を含む前記半導体基板上に
導電体層を形成し、該導電体層を所定のパターン
に従つて選択的に除去すると共に、該残留せる導
電体層の直下部を除く残りの第１の絶縁層を除去
して凸部を有する下層配線体を形成する工程と、
半導体基板上に前記凸部上面を露出し該凸部上面
と略同一高さを有する層間絶縁層を形成する工程
と、該層間絶縁層上に前記凸部上面と接続する上
層配線体を形成する工程とを含むことにある。
以下本発明の一実施例を図面を用いて説明す
る。
る。
第１図において、１は素子形成を終了したシリ
コン（Si）基板、２は二酸化シリコン（SiO2）
膜のような絶縁膜である。この絶縁膜２上に所定
の絶縁層、例えば燐シリケートガラス（PSG）
層３のような第１の絶縁層を形成し、その上に所
定のパターンに従つてホトレジスト膜４を形成す
る。上記PSG層３の厚さは例えば5000〔Å〕程度
とする。
コン（Si）基板、２は二酸化シリコン（SiO2）
膜のような絶縁膜である。この絶縁膜２上に所定
の絶縁層、例えば燐シリケートガラス（PSG）
層３のような第１の絶縁層を形成し、その上に所
定のパターンに従つてホトレジスト膜４を形成す
る。上記PSG層３の厚さは例えば5000〔Å〕程度
とする。
このホトレジスト膜４をマスクとしてPSG層
３の露出部分を選択的に除去し、次いでホトレジ
スト膜４を除去し、更に加熱処理を施こして
PSG層３の残留せる部分を一旦溶融せしめるこ
とにより、第２図に見られる如く、側壁面が下方
に行くにつれて外側に広がる傾斜面とされた台形
状のPSG層３′が得られる。なおこのような傾斜
せる側壁面は、等方性エツチングを施こすことに
よつても得られる。なおこの台地状PSG層３′の
寸法は後述する下層及び上層配線体間を接続する
下層配線体の凸部より大きくしておく。
３の露出部分を選択的に除去し、次いでホトレジ
スト膜４を除去し、更に加熱処理を施こして
PSG層３の残留せる部分を一旦溶融せしめるこ
とにより、第２図に見られる如く、側壁面が下方
に行くにつれて外側に広がる傾斜面とされた台形
状のPSG層３′が得られる。なおこのような傾斜
せる側壁面は、等方性エツチングを施こすことに
よつても得られる。なおこの台地状PSG層３′の
寸法は後述する下層及び上層配線体間を接続する
下層配線体の凸部より大きくしておく。
次いで第３図に示すように、PSG層３′上を含
むSi基板１上に所望の導電材料例えばAlを被着
せしめてAl層５を形成し、その上に所望のパタ
ーンのホトレジスト膜６を形成する。ここで留意
すべき点はホトレジスト膜６の一部が前記PSG
層３′上を通ることである。ここでAl層５の厚さ
は例えば8000〔Å〕程度とする。
むSi基板１上に所望の導電材料例えばAlを被着
せしめてAl層５を形成し、その上に所望のパタ
ーンのホトレジスト膜６を形成する。ここで留意
すべき点はホトレジスト膜６の一部が前記PSG
層３′上を通ることである。ここでAl層５の厚さ
は例えば8000〔Å〕程度とする。
このように形成したホトレジスト膜６をマスク
として、例えば四弗化炭素（CF4）と酸素（O2）
の混合ガスを反応ガスに用いたプラズマエツチン
グ法等により、前記のAl層５の露出せる部分を
選択的に除去すると共に、その下層のPSG層
３′の不要部を除去し、次いでマスクとして用い
たホトレジスト膜６を除去して、第４図に示す如
く下層配線体７を形成する。
として、例えば四弗化炭素（CF4）と酸素（O2）
の混合ガスを反応ガスに用いたプラズマエツチン
グ法等により、前記のAl層５の露出せる部分を
選択的に除去すると共に、その下層のPSG層
３′の不要部を除去し、次いでマスクとして用い
たホトレジスト膜６を除去して、第４図に示す如
く下層配線体７を形成する。
このようにして得られた下層配線体７は、所定
のパターンに形成されたAl層５′とその下に部分
的に残留するPSG層３″とからなり、このPSG層
３″が残留した部分は凸部８が形成される。
のパターンに形成されたAl層５′とその下に部分
的に残留するPSG層３″とからなり、このPSG層
３″が残留した部分は凸部８が形成される。
この凸部８は前述した如くホトレジスト膜６を
マスクとして、PSG層３′及びAl層５を同時にパ
ターニングして形成されるので、第５図に見られ
る如く、下層配線体７のパターンと凸部８の位置
関係は完全に合致している。即ち凸部８は下層配
線体に自己整合して形成される。従つて本実施例
においては、上記凸部８を形成するパターニング
のための位置合せ余裕を必要としない。
マスクとして、PSG層３′及びAl層５を同時にパ
ターニングして形成されるので、第５図に見られ
る如く、下層配線体７のパターンと凸部８の位置
関係は完全に合致している。即ち凸部８は下層配
線体に自己整合して形成される。従つて本実施例
においては、上記凸部８を形成するパターニング
のための位置合せ余裕を必要としない。
なお第５図の破線の斜線を引いて示した部分
は、凸部８を形成するためのパターニング工程を
施こす前のPSG層３′を示す。このようにPSG層
３′は予め凸部８を形成すべき位置に、凸部８の
寸法より大きく形成しておく。このようにすれば
PSG層３′に対してホトレジスト膜６が位置ずれ
を起こす心配もない。
は、凸部８を形成するためのパターニング工程を
施こす前のPSG層３′を示す。このようにPSG層
３′は予め凸部８を形成すべき位置に、凸部８の
寸法より大きく形成しておく。このようにすれば
PSG層３′に対してホトレジスト膜６が位置ずれ
を起こす心配もない。
以上により凸部８を有する下層配線体７が形成
されたので、このあとの工程は通常の製造方法に
従つて進めることにより、平坦性のすぐれた多層
配線を形成し得る。
されたので、このあとの工程は通常の製造方法に
従つて進めることにより、平坦性のすぐれた多層
配線を形成し得る。
例えば特願昭55−033644号に提唱された製造方
法等を用いることができる。
法等を用いることができる。
即ち、第６図に示すように回転塗布法によりSi
基板１全面にポリラダ・オルガノシロキサン樹脂
或いはポリイミド樹脂等を塗布し、これに加熱処
理を施こして絶縁層９を形成する。これらの樹脂
膜はすぐれた平坦性を有するので、下地層に凹凸
が存在しても上述のように形成した絶縁層９表面
はほぼ平坦な面に形成される。下地の凹凸が激し
すぎる等の理由により、絶縁層９表面の平坦さが
なお不十分の場合には、第７図に示すようにその
上に更にホトレジスト膜１０を形成する。このよ
うにすればホトレジスト膜１０の表面はほぼ平坦
な面となる。
基板１全面にポリラダ・オルガノシロキサン樹脂
或いはポリイミド樹脂等を塗布し、これに加熱処
理を施こして絶縁層９を形成する。これらの樹脂
膜はすぐれた平坦性を有するので、下地層に凹凸
が存在しても上述のように形成した絶縁層９表面
はほぼ平坦な面に形成される。下地の凹凸が激し
すぎる等の理由により、絶縁層９表面の平坦さが
なお不十分の場合には、第７図に示すようにその
上に更にホトレジスト膜１０を形成する。このよ
うにすればホトレジスト膜１０の表面はほぼ平坦
な面となる。
なお本工程において絶縁層９の表面は凸部８の
表面より高くしておくことが望ましい。
表面より高くしておくことが望ましい。
次いで上記絶縁層９の表層部、もしくはホトレ
ジスト膜１０と絶縁層９の表層部を、例えばアル
ゴン（Ar）を用いたイオンミリング法により除
去して、第８図に示すように凸部８表面を露出さ
せる。イオンミリング法は材質によりエツチング
レートが殆んど変らない非選択性エツチング法で
あるので、凸部８及び絶縁層９′の表面はほぼ同
一高さに形成されると共に、凸部８表面が清浄化
されるという効果がある。なおここに得られた絶
縁層９′は層間絶縁層として用いられる。
ジスト膜１０と絶縁層９の表層部を、例えばアル
ゴン（Ar）を用いたイオンミリング法により除
去して、第８図に示すように凸部８表面を露出さ
せる。イオンミリング法は材質によりエツチング
レートが殆んど変らない非選択性エツチング法で
あるので、凸部８及び絶縁層９′の表面はほぼ同
一高さに形成されると共に、凸部８表面が清浄化
されるという効果がある。なおここに得られた絶
縁層９′は層間絶縁層として用いられる。
次いで第９図に示すように、凸部８表面に接続
するAl等よりなり、例えば厚さ約１〔μm〕の上
層配線体１１を層間絶縁層９′上に形成する。
するAl等よりなり、例えば厚さ約１〔μm〕の上
層配線体１１を層間絶縁層９′上に形成する。
以上で本実施例による多層配線を具備した半導
体装置が完成する。このようにして得られた多層
配配線はきわめて平坦性にすぐれているのみなら
ず、上層及び下層を接続する凸部８を下層配線体
７と自己整合して形成するので位置合わせ余裕を
設ける必要がなく、従つてパターンを微細化し得
る。
体装置が完成する。このようにして得られた多層
配配線はきわめて平坦性にすぐれているのみなら
ず、上層及び下層を接続する凸部８を下層配線体
７と自己整合して形成するので位置合わせ余裕を
設ける必要がなく、従つてパターンを微細化し得
る。
なお前記一実施例は二層配線を形成する例を掲
げて説明したが、本発明を用いて三層以上の多層
配線を形成し得ることは容易に理解されよう。
げて説明したが、本発明を用いて三層以上の多層
配線を形成し得ることは容易に理解されよう。
また前記一実施例では下層配線体のパターン
が、第１の絶縁層上より一方向にのみ配設された
例を示したが、これは２以上の方向に配設しても
よいことは勿論である。
が、第１の絶縁層上より一方向にのみ配設された
例を示したが、これは２以上の方向に配設しても
よいことは勿論である。
以上説明した如く、本発明により平坦性のすぐ
れた多層配線構造を形成するに際し、上層及び下
層配線体間の接続体を下層配線体と自己整合して
形成し得るので、素子を微細化、高密度化し得
る。
れた多層配線構造を形成するに際し、上層及び下
層配線体間の接続体を下層配線体と自己整合して
形成し得るので、素子を微細化、高密度化し得
る。
第１図〜第９図は本発明の一実施例を示す図
で、第５図は要部上面図、他は要部断面図であ
る。 図において、１はシリコン基板、３，３′，
３″は第１の絶縁層、５，５′は導電体層、６はホ
トレジスト膜、７は下層配線体、８は凸部、９，
９′は層間絶縁層、１１は上層配線体を示す。
で、第５図は要部上面図、他は要部断面図であ
る。 図において、１はシリコン基板、３，３′，
３″は第１の絶縁層、５，５′は導電体層、６はホ
トレジスト膜、７は下層配線体、８は凸部、９，
９′は層間絶縁層、１１は上層配線体を示す。
Claims (1)
- １ 半導体基板上に、断面形状が台形を有する第
１の絶縁層を形成する工程と、該第１の絶縁層上
を含む前記半導体基板上に導電体層を形成し、該
導電体層上に所定のパターンを有するレジスト膜
を形成し、該レジスト膜をマスクとして前記導電
体層及び前記第１の絶縁層を選択的に除去して、
凸部を有する下層配線体を形成する工程と、前記
半導体基板上に前記下層配線体の凸部上面を露出
し且つ該凸部の上面と略同一高さを有する層間絶
縁層を形成する工程と、該層間絶縁層上に前記露
出せる下層配線体の凸部表面と接続する上層配線
体を形成する工程とを含むことを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13193581A JPS5833854A (ja) | 1981-08-21 | 1981-08-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13193581A JPS5833854A (ja) | 1981-08-21 | 1981-08-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5833854A JPS5833854A (ja) | 1983-02-28 |
| JPS6313347B2 true JPS6313347B2 (ja) | 1988-03-25 |
Family
ID=15069646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13193581A Granted JPS5833854A (ja) | 1981-08-21 | 1981-08-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5833854A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59195845A (ja) * | 1983-04-21 | 1984-11-07 | Toshiba Corp | 多層配線の製造方法 |
| JPS6045057A (ja) * | 1983-08-23 | 1985-03-11 | Toshiba Corp | 固体撮像装置の製造方法 |
| JPH0779135B2 (ja) * | 1986-02-18 | 1995-08-23 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP2678662B2 (ja) * | 1989-06-08 | 1997-11-17 | 日本電信電話株式会社 | 集積回路とその製造方法 |
-
1981
- 1981-08-21 JP JP13193581A patent/JPS5833854A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5833854A (ja) | 1983-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6313347B2 (ja) | ||
| JPS62295437A (ja) | 多層配線形成法 | |
| JPS6313346B2 (ja) | ||
| JP4068190B2 (ja) | 半導体装置の多層配線形成方法 | |
| JPH09199587A (ja) | 半導体装置 | |
| JPS61107746A (ja) | 半導体装置の製造方法 | |
| JPS63161645A (ja) | 半導体装置の製造方法 | |
| JPH05347360A (ja) | 多層配線構造およびその製造方法 | |
| JPH04142065A (ja) | 半導体装置の製造方法 | |
| JPH0661354A (ja) | 半導体装置の製造方法 | |
| JPS6355784B2 (ja) | ||
| JPH0587973B2 (ja) | ||
| JPH05175342A (ja) | 半導体装置の製造方法 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPS6322067B2 (ja) | ||
| JPH0425157A (ja) | 半導体装置の製造方法 | |
| JPS62273756A (ja) | 多層配線の形成方法 | |
| JPS62293644A (ja) | 半導体装置の製造方法 | |
| JPS6255701B2 (ja) | ||
| JPS6095938A (ja) | 半導体装置の製造方法 | |
| JPS592351A (ja) | 半導体装置の製造方法 | |
| JPH0330295B2 (ja) | ||
| JPH079933B2 (ja) | 半導体装置の製造方法 | |
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| JPH0478141A (ja) | 半導体装置の製造方法 |