JPH079933B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH079933B2 JPH079933B2 JP60013704A JP1370485A JPH079933B2 JP H079933 B2 JPH079933 B2 JP H079933B2 JP 60013704 A JP60013704 A JP 60013704A JP 1370485 A JP1370485 A JP 1370485A JP H079933 B2 JPH079933 B2 JP H079933B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- insulating film
- interlayer insulating
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 title description 4
- 239000010410 layer Substances 0.000 claims description 57
- 239000011229 interlayer Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 19
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置およびその製造方法に関し、上層配
線と下層配線及び基板との接続が容易な多層配線構造の
半導体装置およびその製造方法を提供するものである。
線と下層配線及び基板との接続が容易な多層配線構造の
半導体装置およびその製造方法を提供するものである。
従来の技術 従来の多層配線構造の半導体装置は、たとえば３層の多
層配線の場合、第５図に示すように、半導体基板31上に
形成した各配線層32,33,34間の層間絶縁膜35,36を基板
全面に形成するような構造になっていた。
層配線の場合、第５図に示すように、半導体基板31上に
形成した各配線層32,33,34間の層間絶縁膜35,36を基板
全面に形成するような構造になっていた。
発明が解決しようとする問題点 しかし、このような構造では、第３の配線層34と半導体
基板31や第１の配線層32とのコンタクト部37での段差が
大きいものであった。そのため、第３の配線層34が段差
部で段切れを生じ、半導体基板31や第１の配線層32との
接続が難しいという問題点があった。
基板31や第１の配線層32とのコンタクト部37での段差が
大きいものであった。そのため、第３の配線層34が段差
部で段切れを生じ、半導体基板31や第１の配線層32との
接続が難しいという問題点があった。
本発明はこのような問題点に鑑み、半導体装置において
基板との接続が容易な多層配線を形成するものである。
基板との接続が容易な多層配線を形成するものである。
問題点を解決するための手段 上記問題点を解決するために、本発明の半導体装置の製
造方法は、半導体基板上に第１の配線層を形成する第１
配線層形成工程と、前記第１の配線層上に層間絶縁膜を
形成する層間絶縁膜形成工程と、前記層間絶縁膜上に第
２の配線層を形成する第２配線形成工程と、前記第２配
線層形成工程の後に前記層間絶縁膜のうちの前記第２の
配線層下に位置する部分以外の部分のみを除去する層間
絶縁膜除去工程とを備えた構成となっている。
造方法は、半導体基板上に第１の配線層を形成する第１
配線層形成工程と、前記第１の配線層上に層間絶縁膜を
形成する層間絶縁膜形成工程と、前記層間絶縁膜上に第
２の配線層を形成する第２配線形成工程と、前記第２配
線層形成工程の後に前記層間絶縁膜のうちの前記第２の
配線層下に位置する部分以外の部分のみを除去する層間
絶縁膜除去工程とを備えた構成となっている。
作用 この技術的手段によると、第1,第２の配線層の層間絶縁
膜を、第２の配線層下以外の領域のみ除去した構造、減
少させた構造の少なくとも一方の構造にすることにより
第３の配線層と半導体基板及び第１の配線層とのコンタ
クト部の段差が軽減できる。この結果、第３の配線層と
半導体基板や第１の配線層を接続する場合、コンタクト
部での配線層の断切れが無くなり、基板や第１の配線層
との接続が容易に行なえるようになる。
膜を、第２の配線層下以外の領域のみ除去した構造、減
少させた構造の少なくとも一方の構造にすることにより
第３の配線層と半導体基板及び第１の配線層とのコンタ
クト部の段差が軽減できる。この結果、第３の配線層と
半導体基板や第１の配線層を接続する場合、コンタクト
部での配線層の断切れが無くなり、基板や第１の配線層
との接続が容易に行なえるようになる。
実施例 以下、本発明の一実施例を第１図〜第４図にもとづいて
説明する。本実施例装置の構造を第１図に示し、その製
造工程を第２図〜第４図に示す。第１図において、11は
半導体基板、12は第１の配線層、13は第２の配線層、14
は第３の配線層、15,16は層間絶縁膜、17,18はコンタク
ト部である。
説明する。本実施例装置の構造を第１図に示し、その製
造工程を第２図〜第４図に示す。第１図において、11は
半導体基板、12は第１の配線層、13は第２の配線層、14
は第３の配線層、15,16は層間絶縁膜、17,18はコンタク
ト部である。
この装置の製造工程を説明すると、まず第２図に示すよ
うに半導体基板11上に所定の第１の配線層12を形成し、
その後、たとえばCVDSiO2膜やPSG膜,BPSG膜，Si3N4膜の
ような絶縁膜により層間絶縁膜15を形成する。その後所
定のコンタクト部18を形成し、さらに、写真食刻法によ
り、第２の配線層13を形成する。続いて上記配線層13の
パターンをエッチングマスクとして上記層間絶縁膜15の
全部、または一部をエッチングする。層間絶縁膜15を全
部エッチングした場合の断面図が第３図に示してある。
第３図で19はレジストである。この時上記層間絶縁膜15
は１種類である必要はない。たとえば下層に400Å程度
の薄いSi3N4膜を形成後CVDSiO2膜やPSG膜,BPSG膜のよう
な膜を形成すると、基板の耐酸化性が向上するととも
に、上記層間絶縁膜15のエッチング時のエッチングスト
ッパーとして役立つ。
うに半導体基板11上に所定の第１の配線層12を形成し、
その後、たとえばCVDSiO2膜やPSG膜,BPSG膜，Si3N4膜の
ような絶縁膜により層間絶縁膜15を形成する。その後所
定のコンタクト部18を形成し、さらに、写真食刻法によ
り、第２の配線層13を形成する。続いて上記配線層13の
パターンをエッチングマスクとして上記層間絶縁膜15の
全部、または一部をエッチングする。層間絶縁膜15を全
部エッチングした場合の断面図が第３図に示してある。
第３図で19はレジストである。この時上記層間絶縁膜15
は１種類である必要はない。たとえば下層に400Å程度
の薄いSi3N4膜を形成後CVDSiO2膜やPSG膜,BPSG膜のよう
な膜を形成すると、基板の耐酸化性が向上するととも
に、上記層間絶縁膜15のエッチング時のエッチングスト
ッパーとして役立つ。
次に第４図に示すようにCVDSiO2膜や、PSG膜,BPSG膜，S
i3N4膜のような絶縁膜を用いて層間絶縁膜16を形成す
る。その後、所定のコンタクト部17を介して、第1,第２
の配線層および半導体基板に第３の配線層14を接続す
る。なお上記実施例では、層間絶縁膜15の第２の配線層
13下に位置する部分以外の部分のみ除去した構造とした
が、これは第２の配線層13下に位置する部分以外の部分
の厚みを第２の配線層下の層間絶縁膜の部分の厚みより
も薄く形成した構造、又これら２つの構造を併存させた
構造としてもよい。
i3N4膜のような絶縁膜を用いて層間絶縁膜16を形成す
る。その後、所定のコンタクト部17を介して、第1,第２
の配線層および半導体基板に第３の配線層14を接続す
る。なお上記実施例では、層間絶縁膜15の第２の配線層
13下に位置する部分以外の部分のみ除去した構造とした
が、これは第２の配線層13下に位置する部分以外の部分
の厚みを第２の配線層下の層間絶縁膜の部分の厚みより
も薄く形成した構造、又これら２つの構造を併存させた
構造としてもよい。
以上のように本実施例装置の構造によれば、従来と異な
りコンタクト部の段差が軽減でき、多層配線の上層部の
配線を下層部の配線や基板に容易に接続することが可能
となる。
りコンタクト部の段差が軽減でき、多層配線の上層部の
配線を下層部の配線や基板に容易に接続することが可能
となる。
また本実施例では三層構造の多層配線について示した
が、三層以上の構造の多層配線についても本発明の方法
を繰り返すことによって同様の効果を得ることができ
る。
が、三層以上の構造の多層配線についても本発明の方法
を繰り返すことによって同様の効果を得ることができ
る。
発明の効果 本発明によれば、多層配線構造における上層配線と下層
配線および半導体基板との接続が容易となり、多層配線
の半導体装置への応用範囲を広げるのに大きく寄与する
ものである。
配線および半導体基板との接続が容易となり、多層配線
の半導体装置への応用範囲を広げるのに大きく寄与する
ものである。
第１図は本発明の一実施例における半導体装置の断面
図、第２図〜第４図は上記半導体装置の製造工程を示す
断面図、第５図は従来の半導体装置の断面図である。 11……半導体基板、12……第１の配線層、13……第２の
配線層、14……第３の配線層、15,16……層間絶縁膜、1
7,18……コンタクト部。
図、第２図〜第４図は上記半導体装置の製造工程を示す
断面図、第５図は従来の半導体装置の断面図である。 11……半導体基板、12……第１の配線層、13……第２の
配線層、14……第３の配線層、15,16……層間絶縁膜、1
7,18……コンタクト部。
Claims (3)
- 【請求項１】半導体基板上に第１の配線層を形成する第
１配線層形成工程と、前記第１の配線層上に層間絶縁膜
を形成する層間絶縁膜形成工程と、前記層間絶縁膜上に
第２の配線層を形成する第２配線層形成工程と、前記第
２配線層形成工程の後に前記層間絶縁膜のうちの前記第
２の配線層下に位置する部分以外の部分のみを除去する
層間絶縁膜除去工程とを備えた半導体装置の製造方法。 - 【請求項２】半導体基板上に第１の配線層を形成する第
１配線層形成工程と、前記第１の配線層上に層間絶縁膜
を形成する層間絶縁膜形成工程と、前記層間絶縁膜上に
第２の配線層を形成する第２配線層形成工程と、前記第
２配線層形成工程の後に前記層間絶縁膜のうちの前記第
２の配線層下に位置する部分以外の部分のみの膜厚を薄
くする層間絶縁膜薄型化工程とを備えた半導体装置の製
造方法。 - 【請求項３】層間絶縁膜が１種類以上の絶縁膜よりなる
ことを特徴とする特許請求の範囲第１項または第２項に
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60013704A JPH079933B2 (ja) | 1985-01-28 | 1985-01-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60013704A JPH079933B2 (ja) | 1985-01-28 | 1985-01-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61172350A JPS61172350A (ja) | 1986-08-04 |
| JPH079933B2 true JPH079933B2 (ja) | 1995-02-01 |
Family
ID=11840594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60013704A Expired - Lifetime JPH079933B2 (ja) | 1985-01-28 | 1985-01-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH079933B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61263318A (ja) * | 1985-05-17 | 1986-11-21 | Hitachi Ltd | 半導体集積回路装置 |
| US4832789A (en) * | 1988-04-08 | 1989-05-23 | American Telephone And Telegrph Company, At&T Bell Laboratories | Semiconductor devices having multi-level metal interconnects |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5398788A (en) * | 1977-02-09 | 1978-08-29 | Oki Electric Ind Co Ltd | Manufacture for semiconductor integrated circuit |
-
1985
- 1985-01-28 JP JP60013704A patent/JPH079933B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61172350A (ja) | 1986-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH079933B2 (ja) | 半導体装置の製造方法 | |
| JP3040500B2 (ja) | 半導体装置の製造方法 | |
| JPS5833854A (ja) | 半導体装置の製造方法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPH02105554A (ja) | 半導体装置の製造方法 | |
| JPH0927491A (ja) | 半導体装置 | |
| JP2538245Y2 (ja) | 半導体装置 | |
| KR920007824B1 (ko) | 반도체 소자의 접속장치 | |
| JP2536473B2 (ja) | 半導体装置の製造方法 | |
| JPH0661354A (ja) | 半導体装置の製造方法 | |
| JP3256977B2 (ja) | 半導体装置 | |
| JPH0595048A (ja) | 半導体集積回路装置の製造方法 | |
| JPS62290148A (ja) | 半導体装置の製造方法 | |
| JPH0415925A (ja) | 半導体装置の製造方法 | |
| JPS6239027A (ja) | 半導体装置の製造方法 | |
| JPH0541454A (ja) | 半導体装置 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPS62200746A (ja) | 半導体装置 | |
| JPH0645332A (ja) | 半導体装置の製造方法 | |
| JPS63312657A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0326539B2 (ja) | ||
| JPS5921043A (ja) | 半導体装置の製造方法 | |
| JPS6065548A (ja) | 多層配線形成法 |