JPS5833854A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に係シ、特に平坦性のす
ぐれた多層配線構造の形成方法に関する。

半導体素子表面に多層配線を形成するに際し、表面の凹
凸に起因する配線体の断線や絶縁層の膜切れの発生を防
止するため、各層を極力平坦化することが重要である。

そのためかねてよシ平坦性のすぐれた多層配線構造及び
その製造方法が種々提唱されている。

しかしそのいずれも実施するに際して、下層及び上層配
線体の接続構造を形成するためのパターニング工程にお
いて、位置ずれを生じる恐れがある。そのため素子の設
計に際しては当該工程において位置合せ余裕を設けねば
ならなかった。

本発明の目的は平坦性の良好な多層配線構造の上層及び
下層配線体の接続構造を自己整合法により形成し得る半
導体装置の製造方法を提供することにある。

本発明の特徴は、半導体基板上に新面形状が台形を有す
る第１の絶縁層を台地状に形成する工程と、該第１の絶
縁層上を含む前記半導体基板上に導電体層を形成し、該
導電体層を所定のパターンに従って選択的に除去すると
共に、該残留せる導電体層の直下部を除く残シの第１の
絶縁層を除去して凸部を有する下層配線体を形成する工
！と、半導体基板上に前記凸部上面を露出し該凸部上面
と略同−高さを有する眉間絶縁層を形成する工程と、該
層間縁層上に前記凸部上面と接続する上層配線体を形成
する工程とを含むことＫある。

以下本発明の一実施例を図面を用いて説明する。

第１図において、１は素子形成を終了したシリコン（Ｓ
ｌ）基板、２は二酸化シリコン（Ｓｉ、Ｏｓ）膜のよう
な絶縁膜である。この゛ｌｌ膜上上所定の絶縁層、例え
ば憐Ｓ／）ケートガラス（ＰＳＧ）層８のような第１の
絶縁層を形成し、その上に所定のパターンに従ってホト
レジスト膜４を形成する。

上記ＰＳＧ層３の厚さは例えば５０００（Ａ）程度とす
ゐ。

とのホＦレジス）１１４をマスクとしてＰＳＧ層８の露
出部分を選択的に除去し、次いでホトレＶヌ）ＩＩＩ４
を除去し、更に加熱処理を施こしてＰＳＧ層８の残留せ
る部分を一旦溶融せしめることＫより、第２図に見られ
る如く、側、壁面が下方に行くＫつれて外側に広がる傾
斜面とされた台形状のＰＳＧ層３′が得られる。５なお
このような傾斜せる側壁面は、等方性エツチングを施こ
すととＫよっても得られる。なおこの台地状ＰＳＧ層８
′の寸法は後述する下層及び上層配線体間を接続する下
層配線体の凸部よυ大きくしておく。

次いで第８図に示すように、ＰＳＧ層８′りを含む８１
基板１上に所望の導電材料例えばＡｌを被着せしめて１
１層５を形成し、その上に所望のパターンのホトＶジス
を膜６を形成す石。ここで留意すべき点はホトレジスト
膜６の一部が前記ＰＳＧ層８′りを通ることである。こ
こで１１層６の厚さは例えば８０００（Ａ）程度とする
。

このよう罠形成したホトレジスト膜６をマスクとして、
例えば四弗化炭素（ＣＦ４）と酸素（０１）の混合ガス
を反応ガス圧用いたデフダマエツチング法等によシ、前
記のＡ１層５の露出せる部分を選択的に除去すると共に
、その下層のＰＳＧ層８′の不要部を除去し、次いでマ
スクとして用い九ホトレジスト膜６を除去して、第４図
に示す如く下層配線体７を形成する。、 このようにして得られた下層配線体７は、所定のパター
ンに形成されたＡＪ層５′とその下に部分的に残留する
ＰＳＧ層８＃とからなり、このＰＳＧ層８′が残留した
部分は凸部８が形成される。

この凸部８は前述した如くホトレジスト膜６をマスクと
して、ＰＳＧ層８′及びＡＪ層５を同時にバタ一二ソグ
して形成されるので、第５図に見られる如く、下層配線
体７のパターンと凸部８の位置関係は完全く合致してい
る。即ち凸部８は下層配線体に自己整合して形成される
。従って本実施例においては、上記凸部８を形成するバ
ターニングのための位置合せ余裕を必要としない。

なお第５図の破線の斜線を引いて示した部分は、凸部８
を形成するためのバターニング工程を施こす前のＰＳＧ
層８′を示す。このようにＰＳＧ層８′は予め凸部８を
形成すべき位置に、凸部８の寸法よ〕大きく形成してお
く。εのようにすればＰＳＧ層８′に対してホトレνス
を膜６が位置ずれを起こす心配もない。

以上により凸部８を有する下層配線体７が形成されたの
で、このあとの工程は通常の製造方法に従って進めるこ
とによシ、平坦性のすぐれた多層配線を形成し得る。

例えば特願昭５５−０８８６４４号に提唱された製造方
法等を用いることができる。

即ち、第６図に示すように回転塗布法によＪＳｉ基板１
全面にポリラダ・オ〃ガノＶロキサン樹脂或いはポリイ
ミド樹脂等を塗布し、これに加熱処理を施こして絶縁層
９を形成する。これらの樹脂膜はすぐれた平坦性を有す
るので、下地層に凹凸が存在しても上述のように形成し
た絶縁層９表面はほぼ平坦な面に形成される。下地の凹
凸が激しすぎる等の理由によシ、絶縁層９表面の平坦さ
がなお不十分の場合には、第７図に示すようにその上に
更にホトレジスト膜１０を形成する。このようにすれば
ホトレジスト膜１０の表面はほぼ平坦な面となる。

凸 なお本工程において絶縁層９の表面は凹部８の表面よ）
高くしておくことが望ましい。

次いで上記絶縁層９の表層部、もしくはホＦしシス）Ｉ
ｌｌｏと絶縁層９の表層部を、例えばアμプン（Ａｒ）
を用いたイオンミリング法によシ除去して、第８図に示
すように凸部８表面を露出させる。イオンミリング法は
材質によりエツチングレートが殆んど変らない非選択性
エツチング法であるので、凸部８及び絶縁層９′の表面
はほぼ同一高さく形成されると共に、凸部８表面が清浄
化されるという効果がある。なおここに得られた絶縁層
９′は層間絶縁層として用いられる。

次いで第９図に示すように、凸部８表面に接続するＡＩ
等よりなシ、例えば厚さ約１〔μ肩〕の上層配線体ｌｌ
を眉間絶縁層９′上に形成する。

以上で本実施例による多層配線を具備した半導体装置が
完成する。このようにして得られた多層配配線はきわめ
て平坦性にすぐれているのみならず、上層及び下層を接
続する凸部８を下層配線体Ｔと自己整合して形成するの
で位置合わせ余裕を設ける必要がなく、従ってパターン
を微細化し得る。

なお前記一実施例は二層配線を形成する例を掲げて説明
したが、本発明を用いて五層以上の多層配線を形成し得
ることは容易に理解されよう。

また前記一実施例では下層配線体のパターンが、第１の
絶縁層上よシ一方向にのみ配設された例を示したが、こ
れは２以上の方向に配設してもよいことは勿論である。

以上説明した如く、本発明によシ平坦性のすぐれた多層
配線構造を形成するに際し、上層及び下層配線体間の接
続体を下層配線体と自己整合して形成し得るので、素子
を微細化、高密度化し得る。

【図面の簡単な説明】

第１図〜第９図は本発明の一実施例を示す図で、第５図
は要部上面図、他は要部断面図である。 図において、１はシリコン基板、８．８’、８’は第１
の絶縁層、５．５′は導電体層、６はホトＶｖスト膜、
７は下層配線体、８は凸部、９．９′は層間絶縁層、１
１は上層配線体を示す。

Claims (1)

【特許請求の範囲】
1. 半導体基板上Ｋ、断面形状が台形を有する第１の絶縁層
   を形成する工程と、該第１の絶縁層上を含む前記半導体
   基板上に導電体層を形成し、該導電体層上に所定のパタ
   ーンを有するＶシスト膜を形成し、該レジスト膜をＶス
   フとして前記導電体層及び前記第１の絶縁層を選択的に
   除去して、凸部を有する下層配線体を形成する工程と、
   前記半導体基板上に前記下層配線体の凸部上面を露出し
   且つ該凸部の上面と略同−高さを有する層間絶縁層を形
   成する工程と、該層間絶縁層上に前記露出せる下層配線
   体の凸部表面と接続する上層配線体を形成する工程とを
   含むことを特徴とする半導体装置の製造方法。