JPH06252141A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06252141A JPH06252141A JP5634093A JP5634093A JPH06252141A JP H06252141 A JPH06252141 A JP H06252141A JP 5634093 A JP5634093 A JP 5634093A JP 5634093 A JP5634093 A JP 5634093A JP H06252141 A JPH06252141 A JP H06252141A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- etching
- conductor wiring
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の製造において、配線層などの段
差を吸収し、完全にレベリングされた平坦な状態を実現
することを目的とする。 【構成】 第１の導体配線層３上に形成された第２の絶
縁層４の凹部を埋めるように感光性有機層５を形成し、
この上に有機膜６を形成する。有機膜６，感光性有機膜
５を順次同一の速度でエッチングし、第２の導体配線層
４の凸部が露出するようにする。ここで、エッチングに
より残っている残留感光性有機膜層５１と残留有機膜層
６１とをマスクとして、第２の絶縁層４を異方性エッチ
ングする。
差を吸収し、完全にレベリングされた平坦な状態を実現
することを目的とする。 【構成】 第１の導体配線層３上に形成された第２の絶
縁層４の凹部を埋めるように感光性有機層５を形成し、
この上に有機膜６を形成する。有機膜６，感光性有機膜
５を順次同一の速度でエッチングし、第２の導体配線層
４の凸部が露出するようにする。ここで、エッチングに
より残っている残留感光性有機膜層５１と残留有機膜層
６１とをマスクとして、第２の絶縁層４を異方性エッチ
ングする。
Description
【０００１】
【産業上の利用分野】この発明は、半導体集積回路をは
じめとする各種固体ディバイスにおいて、配線などによ
る段差をなくし、完全な平坦型多層配線層の形成する半
導体装置の製造方法に関する。
じめとする各種固体ディバイスにおいて、配線などによ
る段差をなくし、完全な平坦型多層配線層の形成する半
導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置の集積化の進展は著し
く、これを実現するために配線ピッチの縮小化と多層化
が重要となっている。そして、この配線を多層化する場
合、配線段差を緩和するための平坦化プロセスが重要と
なる。これまでに開発されてきた段差緩和法の中で代表
的な手法は、塗布により形成する塗布型絶縁層（ＳＯ
Ｇ）と堆積により形成するＣＶＤ絶縁層との積層構成プ
ロセスである。図３は、そのプロセスにより形成された
半導体装置の構成を示す断面図であり、１１は基板、１
２は基板１１上に形成された第１の絶縁層、１３は第１
の絶縁層１２上に選択的に形成された第１の配線層であ
る。ここで、第１の配線層１３を形成した上に、ＣＶＤ
法により第２の絶縁層１４を堆積形成し、ＳＯＧの塗布
により第３の絶縁層１５を形成し、そしてＣＶＤ法によ
り第４の絶縁層１６を順次形成する。
く、これを実現するために配線ピッチの縮小化と多層化
が重要となっている。そして、この配線を多層化する場
合、配線段差を緩和するための平坦化プロセスが重要と
なる。これまでに開発されてきた段差緩和法の中で代表
的な手法は、塗布により形成する塗布型絶縁層（ＳＯ
Ｇ）と堆積により形成するＣＶＤ絶縁層との積層構成プ
ロセスである。図３は、そのプロセスにより形成された
半導体装置の構成を示す断面図であり、１１は基板、１
２は基板１１上に形成された第１の絶縁層、１３は第１
の絶縁層１２上に選択的に形成された第１の配線層であ
る。ここで、第１の配線層１３を形成した上に、ＣＶＤ
法により第２の絶縁層１４を堆積形成し、ＳＯＧの塗布
により第３の絶縁層１５を形成し、そしてＣＶＤ法によ
り第４の絶縁層１６を順次形成する。
【０００３】ここで、ＣＶＤなどによる堆積物は、下層
の形状に沿うように形成され段差被覆性がよい。一方、
スピンコートなどの塗布などによる塗布膜は、下層にあ
る段差を吸収し、その表面はなだらかな形状となり易
い。これにより、第１の配線層１３による段差が絶縁層
１５の形成により低減し、第４の絶縁層１６上は穏やか
な傾斜の状態となる。そして、第１の配線層１３上の領
域に選択的にヴィアホール１７形成し、この上にこのヴ
ィアホール１７を埋めるように第２の導体配線層１８を
形成する。第４の絶縁層１６上は穏やかな傾斜なので、
この上に形成された第２の導体配線層１８は、極めて良
好な被覆性が維持されており、この結果、信頼性の高い
多層配線が実現できる。
の形状に沿うように形成され段差被覆性がよい。一方、
スピンコートなどの塗布などによる塗布膜は、下層にあ
る段差を吸収し、その表面はなだらかな形状となり易
い。これにより、第１の配線層１３による段差が絶縁層
１５の形成により低減し、第４の絶縁層１６上は穏やか
な傾斜の状態となる。そして、第１の配線層１３上の領
域に選択的にヴィアホール１７形成し、この上にこのヴ
ィアホール１７を埋めるように第２の導体配線層１８を
形成する。第４の絶縁層１６上は穏やかな傾斜なので、
この上に形成された第２の導体配線層１８は、極めて良
好な被覆性が維持されており、この結果、信頼性の高い
多層配線が実現できる。
【０００４】
【発明が解決しようとする課題】従来は、以上のように
なされていたので、以下に示すような問題があった。ま
ず第１として、下地に形成されている配線の間隔が１μ
ｍ以下に微細化してくると、ＳＯＧの塗布性が悪化する
問題である。図４はこの状態を示す断面図であり、同図
において１３ａは、間隔が１μｍ以下の第１の配線層で
あり、他は図３と同様である。図４から明らかなよう
に、第３の絶縁層１５では下地段差を充分に緩和するこ
とが困難なため、上層の第２の配線層１８の被覆性が著
しく劣化している。これは、信頼性を低下させる原因と
なる。
なされていたので、以下に示すような問題があった。ま
ず第１として、下地に形成されている配線の間隔が１μ
ｍ以下に微細化してくると、ＳＯＧの塗布性が悪化する
問題である。図４はこの状態を示す断面図であり、同図
において１３ａは、間隔が１μｍ以下の第１の配線層で
あり、他は図３と同様である。図４から明らかなよう
に、第３の絶縁層１５では下地段差を充分に緩和するこ
とが困難なため、上層の第２の配線層１８の被覆性が著
しく劣化している。これは、信頼性を低下させる原因と
なる。
【０００５】第２として、上記に示した従来の方法は、
基本的に段差を緩和する手法であるので、多層化を進め
てこれが３〜４層以上になると、配線が積層化された領
域と積層化されない領域とには、結局大きな段差が存在
していることになる。このように段差がある状態では、
その上に新たに配線を形成する場合、配線形成のための
パターニングの際に、レジストパターン寸法が形成され
る場所により異なったり、形成するレジストパターンの
解像性に劣化を生じたりする問題がある。
基本的に段差を緩和する手法であるので、多層化を進め
てこれが３〜４層以上になると、配線が積層化された領
域と積層化されない領域とには、結局大きな段差が存在
していることになる。このように段差がある状態では、
その上に新たに配線を形成する場合、配線形成のための
パターニングの際に、レジストパターン寸法が形成され
る場所により異なったり、形成するレジストパターンの
解像性に劣化を生じたりする問題がある。
【０００６】この発明は、以上のような問題点を解消す
るために成されたものであり、半導体装置の製造におい
て、配線層などの段差を吸収し、完全にレベリングされ
た平坦な状態を実現することを目的とする。
るために成されたものであり、半導体装置の製造におい
て、配線層などの段差を吸収し、完全にレベリングされ
た平坦な状態を実現することを目的とする。
【０００７】
【課題を解決するための手段】この発明の半導体装置の
製造方法は、第１の工程として半導体基板上に形成され
た平坦な第１の絶縁層上に導体配線層を選択的に形成
し、第２の工程としてその導体配線層上に導体配線層の
厚さ以上の膜厚の第２の絶縁層を堆積形成し、第３の工
程として、フォトリソグラフィにより第２の絶縁層の凹
部に位置し、かつ第２の絶縁層の凸部と同じ、もしくは
より高くなるようにパターンを形成する。ついで、第４
の工程として、形成したパターンによる凹凸を吸収する
ように、パターンの高さ以上の膜厚の平坦化膜層を形成
し、第５の工程として平坦化膜層とパターンとを同一の
速度で順次エッチングし、第２の絶縁層の凸部を露出さ
せる。次に、第６の工程として、第５の工程で残留した
部分をマスクとして、第２の絶縁層を第１の配線層の厚
さ分だけ異方性エッチングしてエッチング絶縁層とし、
第７の工程として、マスクに用いたパターンと平坦化膜
層との残留した部分を除去する。そして、第８の工程と
して、エッチング絶縁層に形成された突起部の高さ以上
の膜厚となるように、エッチング絶縁層上に塗布により
形成する塗布型絶縁層を形成することを特徴とする。ま
た、第８の工程の後、第９の工程として、塗布型絶縁層
と埋め込み絶縁層とが同一速度となる条件下でエッチン
グすることを特徴とする
製造方法は、第１の工程として半導体基板上に形成され
た平坦な第１の絶縁層上に導体配線層を選択的に形成
し、第２の工程としてその導体配線層上に導体配線層の
厚さ以上の膜厚の第２の絶縁層を堆積形成し、第３の工
程として、フォトリソグラフィにより第２の絶縁層の凹
部に位置し、かつ第２の絶縁層の凸部と同じ、もしくは
より高くなるようにパターンを形成する。ついで、第４
の工程として、形成したパターンによる凹凸を吸収する
ように、パターンの高さ以上の膜厚の平坦化膜層を形成
し、第５の工程として平坦化膜層とパターンとを同一の
速度で順次エッチングし、第２の絶縁層の凸部を露出さ
せる。次に、第６の工程として、第５の工程で残留した
部分をマスクとして、第２の絶縁層を第１の配線層の厚
さ分だけ異方性エッチングしてエッチング絶縁層とし、
第７の工程として、マスクに用いたパターンと平坦化膜
層との残留した部分を除去する。そして、第８の工程と
して、エッチング絶縁層に形成された突起部の高さ以上
の膜厚となるように、エッチング絶縁層上に塗布により
形成する塗布型絶縁層を形成することを特徴とする。ま
た、第８の工程の後、第９の工程として、塗布型絶縁層
と埋め込み絶縁層とが同一速度となる条件下でエッチン
グすることを特徴とする
【０００８】一方、他の発明の半導体装置の製造方法
は、上記第６の工程の後、機械的あるいは化学処理の補
佐を用いた機械的な研磨によりエッチング絶縁層を研磨
し、エッチング絶縁層に形成された突起部分を削って平
坦にすることを特徴とする。
は、上記第６の工程の後、機械的あるいは化学処理の補
佐を用いた機械的な研磨によりエッチング絶縁層を研磨
し、エッチング絶縁層に形成された突起部分を削って平
坦にすることを特徴とする。
【０００９】
【作用】基板上の第１の絶縁層が有する導体配線層によ
る凹凸は、第３の工程によるその凹部を埋めるように形
成するパターンと、第４の工程で形成される平坦化膜層
とにより完全に吸収され、基板上は完全に平坦な状態と
なる。この状態で、平坦化膜層とパターンとを同一の速
度で順次エッチングして、第２の絶縁層の凸部を露出さ
せると、基板上は凸部どうし凹部どうしそれぞれが同一
の高さとなっている。この状態で第２の絶縁層のみを異
方性エッチングにより、配線層の厚さ分だけエッチング
すると、このエッチングにより残留した第２の絶縁層表
面は、突起状の凸部が残り、他の領域は全て同一の高さ
となる。
る凹凸は、第３の工程によるその凹部を埋めるように形
成するパターンと、第４の工程で形成される平坦化膜層
とにより完全に吸収され、基板上は完全に平坦な状態と
なる。この状態で、平坦化膜層とパターンとを同一の速
度で順次エッチングして、第２の絶縁層の凸部を露出さ
せると、基板上は凸部どうし凹部どうしそれぞれが同一
の高さとなっている。この状態で第２の絶縁層のみを異
方性エッチングにより、配線層の厚さ分だけエッチング
すると、このエッチングにより残留した第２の絶縁層表
面は、突起状の凸部が残り、他の領域は全て同一の高さ
となる。
【００１０】
【実施例】実施例１．以下、この発明の１実施例を図を
参照して説明する。図１，２は、この発明の１実施例で
ある平坦型配線層の形成方法を示す断面図である。図１
において、１はシリコンからなる基板、２は基板１上に
熱酸化などにより形成された第１の絶縁層、３は第１の
絶縁層２上に選択的に形成された第１の導体配線層、４
は第１の導体配線層３上にＣＶＤ法により堆積形成され
た第２の絶縁層である。
参照して説明する。図１，２は、この発明の１実施例で
ある平坦型配線層の形成方法を示す断面図である。図１
において、１はシリコンからなる基板、２は基板１上に
熱酸化などにより形成された第１の絶縁層、３は第１の
絶縁層２上に選択的に形成された第１の導体配線層、４
は第１の導体配線層３上にＣＶＤ法により堆積形成され
た第２の絶縁層である。
【００１１】以下に、この実施例１の半導体装置の製造
方法を説明する。まず、図１（ａ）に示すように、基板
１上に第１の絶縁層２を形成した後、導体膜を堆積形成
し、これを公知の手法でパタニング・加工を行い、第１
の導体配線層３を選択的に形成する。第１の導体配線層
３には、Ａｌ系合金を用いるのが一般的であるが、高融
点金属、例えばＴｉやＴｉ化合物とＡｌ系合金との積層
導体層、あるいはＣｕ系の積層導体層を用いることも可
能である。
方法を説明する。まず、図１（ａ）に示すように、基板
１上に第１の絶縁層２を形成した後、導体膜を堆積形成
し、これを公知の手法でパタニング・加工を行い、第１
の導体配線層３を選択的に形成する。第１の導体配線層
３には、Ａｌ系合金を用いるのが一般的であるが、高融
点金属、例えばＴｉやＴｉ化合物とＡｌ系合金との積層
導体層、あるいはＣｕ系の積層導体層を用いることも可
能である。
【００１２】さらにその上部に、第２の絶縁層４を形成
する。このとき、第２の絶縁膜４の膜厚は、凹部など低
い領域が第１の導体配線層３より厚くなるようにし、第
１の導体配線層３上は、その第１の導体配線層３より厚
くなるようにする。第２の絶縁層４は、ＳｉＯ2 系の絶
縁膜をＣＶＤ法で堆積することで形成されるのが一般的
であるが、段差被覆性の良い堆積法であれば手法は問わ
ない。また、この材料についても、絶縁特性が良く第１
の導体配線層３との接着性がよいものであれば組成は問
わない。
する。このとき、第２の絶縁膜４の膜厚は、凹部など低
い領域が第１の導体配線層３より厚くなるようにし、第
１の導体配線層３上は、その第１の導体配線層３より厚
くなるようにする。第２の絶縁層４は、ＳｉＯ2 系の絶
縁膜をＣＶＤ法で堆積することで形成されるのが一般的
であるが、段差被覆性の良い堆積法であれば手法は問わ
ない。また、この材料についても、絶縁特性が良く第１
の導体配線層３との接着性がよいものであれば組成は問
わない。
【００１３】次に、図１（ｂ）に示すように、第１の導
体配線層３上以外の領域である第２の絶縁層４の凹部に
感光性有機膜層５を形成する。感光性有機膜５の形成の
フォトリソグラフィで用いるフォトマスクは、第１の導
体配線層３の形成時のフォトリソグラフィで使用したも
のとは白黒反転したフォトマスクを用いる。このフォト
リソグラフィでは、充分に大きな露光を与えることによ
り、下層の第２の絶縁層４の段差エッジ，および第１の
導体配線層３からの光反射によって、自己整合的に第１
の導体配線層３上以外の領域に、感光性有機層５を形成
することができる。ついで、図１（ｂ）に示すように、
全面に有機膜６を形成する。以上のことにより、基板１
全体のレベリングが図れ、その上に有機膜６を形成した
場合に、下地の状況によらず一定な膜厚が得られる。
体配線層３上以外の領域である第２の絶縁層４の凹部に
感光性有機膜層５を形成する。感光性有機膜５の形成の
フォトリソグラフィで用いるフォトマスクは、第１の導
体配線層３の形成時のフォトリソグラフィで使用したも
のとは白黒反転したフォトマスクを用いる。このフォト
リソグラフィでは、充分に大きな露光を与えることによ
り、下層の第２の絶縁層４の段差エッジ，および第１の
導体配線層３からの光反射によって、自己整合的に第１
の導体配線層３上以外の領域に、感光性有機層５を形成
することができる。ついで、図１（ｂ）に示すように、
全面に有機膜６を形成する。以上のことにより、基板１
全体のレベリングが図れ、その上に有機膜６を形成した
場合に、下地の状況によらず一定な膜厚が得られる。
【００１４】次に、図１（ｃ）に示すように、有機膜層
６と感光性有機膜層５とを酸素ガスを用いた反応性イオ
ンエッチング法によりエッチングし、第１の導体配線能
３上の領域である第２の絶縁層４の凸部を露出させる。
ついで、残留している残留有機膜層６１と残留感光性有
機膜層５１をマスクとし、フレオン系のガスで反応性イ
オンエッチング法により第２の絶縁層４を異方性エッチ
ングし、第２の絶縁層４１とする。このときの第２の絶
縁膜層４のエッチング量は、第１の導体配線層３の高さ
分とする。これによって、下に第１の導体配線層３が有
る領域と無い領域とが、同一の高さとなる。その後、図
１（ｄ）に示すように、不要となった残留有機膜層６１
と残留感光性有機膜層５１を除去すると、エッチングさ
れて突起部７１を有する第２の絶縁層４１が形成され
る。
６と感光性有機膜層５とを酸素ガスを用いた反応性イオ
ンエッチング法によりエッチングし、第１の導体配線能
３上の領域である第２の絶縁層４の凸部を露出させる。
ついで、残留している残留有機膜層６１と残留感光性有
機膜層５１をマスクとし、フレオン系のガスで反応性イ
オンエッチング法により第２の絶縁層４を異方性エッチ
ングし、第２の絶縁層４１とする。このときの第２の絶
縁膜層４のエッチング量は、第１の導体配線層３の高さ
分とする。これによって、下に第１の導体配線層３が有
る領域と無い領域とが、同一の高さとなる。その後、図
１（ｄ）に示すように、不要となった残留有機膜層６１
と残留感光性有機膜層５１を除去すると、エッチングさ
れて突起部７１を有する第２の絶縁層４１が形成され
る。
【００１５】次に、図２（ａ）に示すように、第２の絶
縁層４１上に塗布型絶縁層７を塗布することにより形成
する。塗布型絶縁層７は、図１（ｄ）に示す、第２の絶
縁層４１の突起部７１の高さより厚く形成する。これに
より、この突起部７１の段差は吸収され、下に第１の導
体配線部３のある領域と無い領域とを含め、基板１全面
がほぼ完全に平坦となる。なお、塗布型絶縁層７には、
スピンオンガラス（ＳＯＧ）の他、ポリイミドなどの有
機絶縁膜を用いても良い。
縁層４１上に塗布型絶縁層７を塗布することにより形成
する。塗布型絶縁層７は、図１（ｄ）に示す、第２の絶
縁層４１の突起部７１の高さより厚く形成する。これに
より、この突起部７１の段差は吸収され、下に第１の導
体配線部３のある領域と無い領域とを含め、基板１全面
がほぼ完全に平坦となる。なお、塗布型絶縁層７には、
スピンオンガラス（ＳＯＧ）の他、ポリイミドなどの有
機絶縁膜を用いても良い。
【００１６】次に、塗布型絶縁層７と第２の絶縁層４１
とが同一のエッチング速度となる条件で、これらをエッ
チング（エッチバック）する。このエッチングは、図２
（ｂ）に示すように、第１の導体配線層３上部が露出し
たところで停止する。また、このエッチングでは、例え
ばＣＨＦ3 とＯ2 の混合ガスによる反応性イオンエッチ
ング法を用い、異方性エッチングにより行う。ここで、
このエッチングでは図２（ｂ）に示すように、微小なＶ
字溝７２が残留するが、このように小さな溝は問題とな
らない。また、第１の絶縁層４（図１（ａ））をより厚
く形成すれば、この微小なＶ字溝７２は解消できる。
とが同一のエッチング速度となる条件で、これらをエッ
チング（エッチバック）する。このエッチングは、図２
（ｂ）に示すように、第１の導体配線層３上部が露出し
たところで停止する。また、このエッチングでは、例え
ばＣＨＦ3 とＯ2 の混合ガスによる反応性イオンエッチ
ング法を用い、異方性エッチングにより行う。ここで、
このエッチングでは図２（ｂ）に示すように、微小なＶ
字溝７２が残留するが、このように小さな溝は問題とな
らない。また、第１の絶縁層４（図１（ａ））をより厚
く形成すれば、この微小なＶ字溝７２は解消できる。
【００１７】次に、図２（ｃ）に示すように、ＣＶＤ法
により層間絶縁層８を形成し、第１の導体配線層３上の
領域に選択的にヴィアホールを形成し、このヴィアホー
ルを選択ＣＶＤ法により層間接続導体層９で埋める。そ
して、完全に平坦になった状態の上に、スパッタ法で導
体膜を形成し、これを公知の手法でパタニング・加工
し、第２の導体配線層１０を形成する。以上のことによ
り、第２の導体配線層１０形成時には、その下層がほぼ
完全に平坦な状態となっている。
により層間絶縁層８を形成し、第１の導体配線層３上の
領域に選択的にヴィアホールを形成し、このヴィアホー
ルを選択ＣＶＤ法により層間接続導体層９で埋める。そ
して、完全に平坦になった状態の上に、スパッタ法で導
体膜を形成し、これを公知の手法でパタニング・加工
し、第２の導体配線層１０を形成する。以上のことによ
り、第２の導体配線層１０形成時には、その下層がほぼ
完全に平坦な状態となっている。
【００１８】実施例２．ところで、上記実施例１では第
２の絶縁層４１（図１（ｄ））の突起部７１を含む段差
を、エッチバックにより平坦にしていたが（図２
（ａ），（ｂ））、これに限るものではない。図１
（ｃ），（ｄ）で示した工程の異方性エッチングにより
生じた第２の絶縁層４１の突起部７１を、機械的、ある
いは機械・化学的手法により、導体配線層３の上部が露
出するまで研磨し、図２（ｂ）に示すように、基板１上
を完全に平坦にしても良い。この後、実施例１と同様に
すれば、この後に形成される第２の導体配線層は、完全
に平坦となった状態の上に形成されることになる。
２の絶縁層４１（図１（ｄ））の突起部７１を含む段差
を、エッチバックにより平坦にしていたが（図２
（ａ），（ｂ））、これに限るものではない。図１
（ｃ），（ｄ）で示した工程の異方性エッチングにより
生じた第２の絶縁層４１の突起部７１を、機械的、ある
いは機械・化学的手法により、導体配線層３の上部が露
出するまで研磨し、図２（ｂ）に示すように、基板１上
を完全に平坦にしても良い。この後、実施例１と同様に
すれば、この後に形成される第２の導体配線層は、完全
に平坦となった状態の上に形成されることになる。
【００１９】以上のように、実施例１，２のプロセスを
繰り返すことにより、３層以上の配線層を形成していっ
ても、どの配線層においても完全な平坦化が実現でき
る。なお、上記実施例では、導体配線層、各種絶縁層に
ついて、本発明の趣旨を満たすもので有れば、材料の種
類を問わないことはいうまでもない。
繰り返すことにより、３層以上の配線層を形成していっ
ても、どの配線層においても完全な平坦化が実現でき
る。なお、上記実施例では、導体配線層、各種絶縁層に
ついて、本発明の趣旨を満たすもので有れば、材料の種
類を問わないことはいうまでもない。
【００２０】
【発明の効果】以上説明したように、この発明によれ
ば、間隔が１μｍ以下に微細化された配線が下層に形成
されていても、この配線による段差をなくしてほぼ完全
な平坦化が実現できるという効果がある。加えて、基板
上に線幅や間隔の異なる配線層が存在しても、配線領域
以外の領域を含めほぼ完全な平坦化が実現できるという
効果もある。そして、平坦化された表面に次の配線層を
順次形成して行けるので、ボイドやクレパスの無い完全
平坦化された多層配線層を容易に得ることができる。従
って、ＬＳＩの高密度化と、高集積化を著しく向上でき
るとともに、高信頼度のディバイスを得ることができ
る。
ば、間隔が１μｍ以下に微細化された配線が下層に形成
されていても、この配線による段差をなくしてほぼ完全
な平坦化が実現できるという効果がある。加えて、基板
上に線幅や間隔の異なる配線層が存在しても、配線領域
以外の領域を含めほぼ完全な平坦化が実現できるという
効果もある。そして、平坦化された表面に次の配線層を
順次形成して行けるので、ボイドやクレパスの無い完全
平坦化された多層配線層を容易に得ることができる。従
って、ＬＳＩの高密度化と、高集積化を著しく向上でき
るとともに、高信頼度のディバイスを得ることができ
る。
【図１】この発明の１実施例である半導体装置の製造方
法を説明するための断面図である。
法を説明するための断面図である。
【図２】この発明の１実施例である半導体装置の製造方
法を説明するための断面図である。
法を説明するための断面図である。
【図３】従来の製造方法における半導体装置の断面図で
ある。
ある。
【図４】従来の製造方法における半導体装置の断面図で
ある。
ある。
１ 基板 ２ 第１の絶縁層 ３ 第１の導体配線層 ４ 第２の絶縁層 ５ 感光性有機膜層 ６ 有機膜層 ７ 塗布型絶縁層 ８ 層間絶縁層 ９ 層間接続導体層 １０ 第２の導体配線層 ４１ 残留絶縁層 ５１ 残留感光性有機膜層 ６１ 残留有機膜層 ７１ 突起部 ７２ 微小なＶ字溝
Claims (3)
- 【請求項１】 半導体基板上に形成された平坦な第１の
絶縁層上に、導体配線層を選択的に形成する第１の工程
と、 前記導体配線層上に前記導体配線層の厚さ以上の膜厚の
第２の絶縁層を堆積形成する第２の工程と、 フォトリソグラフィにより、前記第２の絶縁層の前記導
体配線層がない領域に形成された凹部に位置し、かつ前
記第２の絶縁層の前記導体配線層がある領域に形成され
た凸部と同じ、もしくはより高くなるようにパターンを
形成する第３の工程と、 前記パターンによる凹凸を吸収するように、前記パター
ンの高さ以上の膜厚の平坦化膜層を形成する第４の工程
と、 前記平坦化膜層とパターンとを同一の速度で順次エッチ
ングし、前記第２の絶縁層の凸部を露出させる第５の工
程と、 前記パターンと平坦化膜層との前記第５の工程のエッチ
ングで残留した部分をマスクとして、前記第２の絶縁層
を前記第１の配線層の厚さ分だけ異方性エッチングして
エッチング絶縁層とする第６の工程と、 マスクに用いた前記パターンと平坦化膜層との残留した
部分を除去する第７の工程と、 前記エッチング絶縁層に形成された突起部の高さ以上の
膜厚となるように、前記エッチング絶縁層上に塗布によ
り塗布型絶縁層を形成する第８の工程とを有することを
特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 前記第８の工程の後、前記塗布型絶縁層と埋め込み絶縁
層とが同一速度となる条件下でエッチングする第９の工
程とを有することを特徴とする半導体装置の製造方法。 - 【請求項３】 半導体基板上に形成された平坦な第１の
絶縁層の上に導体配線層を選択的に形成する第１の工程
と、 前記導体配線層上に前記導体配線層の厚さ以上の膜厚の
第２の絶縁層を堆積形成する第２の工程と、 フォトリソグラフィにより、前記第２の絶縁層の前記導
体配線層がない領域に形成された凹部に位置し、かつ前
記第２の絶縁層の前記導体配線層がある領域に形成され
た凸部と同じ、もしくはより高くなるようにパターンを
形成する第３の工程と、 前記パターンによる凹凸を吸収するように、前記パター
ンの高さ以上の膜厚の平坦化膜層を形成する第４の工程
と、 前記平坦化膜層とパターンとを同一の速度で順次エッチ
ングし、前記第２の絶縁層の凸部を露出させる第５の工
程と、 前記パターンと平坦化膜層との前記第５の工程のエッチ
ングで残留した部分をマスクとして前記第２の絶縁層
を、前記第１の配線層の厚さ分だけ異方性エッチングし
エッチング絶縁層とする第６の工程と、 機械的あるいは化学処理の補佐を用いた機械的な研磨に
より前記エッチング絶縁層を研磨し、前記エッチング絶
縁層に形成された突起部分を削って平坦にする第７の工
程とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5634093A JPH06252141A (ja) | 1993-02-23 | 1993-02-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5634093A JPH06252141A (ja) | 1993-02-23 | 1993-02-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06252141A true JPH06252141A (ja) | 1994-09-09 |
Family
ID=13024500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5634093A Pending JPH06252141A (ja) | 1993-02-23 | 1993-02-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06252141A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110444469A (zh) * | 2019-08-27 | 2019-11-12 | 北京智芯微电子科技有限公司 | 缓解芯片顶层刻蚀时造成下层部位损伤的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59136934A (ja) * | 1983-01-27 | 1984-08-06 | Nec Corp | 半導体装置の製造方法 |
| JPH04142065A (ja) * | 1990-10-02 | 1992-05-15 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH04359544A (ja) * | 1991-06-06 | 1992-12-11 | Nippon Telegr & Teleph Corp <Ntt> | 平坦型配線層の形成法 |
-
1993
- 1993-02-23 JP JP5634093A patent/JPH06252141A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59136934A (ja) * | 1983-01-27 | 1984-08-06 | Nec Corp | 半導体装置の製造方法 |
| JPH04142065A (ja) * | 1990-10-02 | 1992-05-15 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH04359544A (ja) * | 1991-06-06 | 1992-12-11 | Nippon Telegr & Teleph Corp <Ntt> | 平坦型配線層の形成法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110444469A (zh) * | 2019-08-27 | 2019-11-12 | 北京智芯微电子科技有限公司 | 缓解芯片顶层刻蚀时造成下层部位损伤的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0360055A (ja) | 集積回路の製造方法 | |
| JP2838992B2 (ja) | 半導体装置の製造方法 | |
| US5437763A (en) | Method for formation of contact vias in integrated circuits | |
| JP2002026016A (ja) | 半導体装置及びその製造方法 | |
| JP4810074B2 (ja) | 超電導デバイス用多層配線の製造方法 | |
| KR20010003671A (ko) | 반도체장치의 다층배선 형성방법 | |
| JPH11162982A (ja) | 半導体装置の製造方法 | |
| JP2003124309A (ja) | 銅デュアルダマシンプロセスにおけるビア及びトレンチの製造方法 | |
| JPH06252141A (ja) | 半導体装置の製造方法 | |
| JP2000012538A (ja) | 半導体装置の製造方法 | |
| US5854130A (en) | Method of forming multilevel interconnects in semiconductor devices | |
| JPH0758104A (ja) | 半導体装置の製造方法 | |
| JP2535908B2 (ja) | 半導体装置の製造方法 | |
| JP2590711B2 (ja) | 半導体装置の製造方法 | |
| JPH0565049B2 (ja) | ||
| JPH08264535A (ja) | 半導体装置の製造方法 | |
| JP3575126B2 (ja) | 多層配線形成法 | |
| KR100511091B1 (ko) | 반도체장치의 평탄화 방법 | |
| JPH04359544A (ja) | 平坦型配線層の形成法 | |
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| JPH04142065A (ja) | 半導体装置の製造方法 | |
| KR100244713B1 (ko) | 반도체 소자의 제조방법 | |
| JPH08264644A (ja) | 接続孔を形成する工程を有する半導体装置の製造方法 | |
| JPH05175342A (ja) | 半導体装置の製造方法 | |
| JPH05304219A (ja) | 半導体装置における絶縁層の形成方法 |