JPH11162982A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11162982A JPH11162982A JP32667897A JP32667897A JPH11162982A JP H11162982 A JPH11162982 A JP H11162982A JP 32667897 A JP32667897 A JP 32667897A JP 32667897 A JP32667897 A JP 32667897A JP H11162982 A JPH11162982 A JP H11162982A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- insulating film
- via hole
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】隣接配線間寄生容量の小さい微細な溝配線の形
成方法を提供する。 【解決手段】層間絶縁膜（酸化シリコン膜３１Ａ、プラ
ズマ窒化膜３２Ａ、酸化シリコン膜３３Ａ）に配線溝８
Ａを形成し、有機塗布膜１２で埋め、配線層２ｊに達す
るビアホール９Ａを形成し、金属膜１０Ａを形成し、エ
ッチバックして溝配線を形成する。配線溝８Ａ形成時に
エッチングの選択比を大きくでき、ビアホール８Ａ形成
時に配線溝８Ａに好ましくない形状変化を与えない。溝
配線側面に誘電率の大きいプラズマ窒化膜が接触しない
構造を実現できる。
成方法を提供する。 【解決手段】層間絶縁膜（酸化シリコン膜３１Ａ、プラ
ズマ窒化膜３２Ａ、酸化シリコン膜３３Ａ）に配線溝８
Ａを形成し、有機塗布膜１２で埋め、配線層２ｊに達す
るビアホール９Ａを形成し、金属膜１０Ａを形成し、エ
ッチバックして溝配線を形成する。配線溝８Ａ形成時に
エッチングの選択比を大きくでき、ビアホール８Ａ形成
時に配線溝８Ａに好ましくない形状変化を与えない。溝
配線側面に誘電率の大きいプラズマ窒化膜が接触しない
構造を実現できる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に、多層配線構造の半導体装置の製造方法
に関する。
法に関し、特に、多層配線構造の半導体装置の製造方法
に関する。
【０００２】
【従来の技術】ＬＳＩデバイスでは、Ａｌ合金膜のドラ
イエッチングによる配線層加工が主流である。しかしな
がら配線ピッチの微細化に伴い、Ａｌ合金膜のドライエ
ッチングによる微細加工が非常に難しくなって来てい
る。またＡｌ合金に替わる低抵抗配線材料として有望な
Ｃｕ膜等のドライエッチングが困難な材料を配線層とし
て用いるため、ドライエッチングに代わる技術として溝
配線（ダマシンプロセス）が検討されている。
イエッチングによる配線層加工が主流である。しかしな
がら配線ピッチの微細化に伴い、Ａｌ合金膜のドライエ
ッチングによる微細加工が非常に難しくなって来てい
る。またＡｌ合金に替わる低抵抗配線材料として有望な
Ｃｕ膜等のドライエッチングが困難な材料を配線層とし
て用いるため、ドライエッチングに代わる技術として溝
配線（ダマシンプロセス）が検討されている。
【０００３】例えば図１３（ａ）に示すように、まず、
シリコンなどの半導体基板上のフィールド酸化膜などの
絶縁膜１を選択的に被覆して複数の配線層，．．．，２
ｉ，２ｊ，２ｋ，．．．を形成する。次に、酸化シリコ
ン膜３１を例えば厚さ１０００ｎｍ、プラズマＣＶＤ法
で形成した窒化シリコン膜（以下ブラズマ窒化膜と記
す）３２を例えば厚さ２００ｎｍ形成し、続いて、図１
３（ｂ）に示すように、ＫｒＦエキシマリソグラフィー
を用いて所定の配線層２ｊに目合わせされた開口径０．
２μｍ程度の開口４を有するフォトレジスト膜５を形成
し、次に、このフオトレジスト膜５をマスクとしてドラ
イエッチングによりプラズマ窒化膜を異方性エッチング
して開口４ａを形成する。次に、フォトレジスト膜５を
剥離後、図１３（ｃ）に示すように、酸化シリコン膜３
３を例えば厚さ５００ｎｍ形成する。引き続きプラズマ
窒化膜３２の開口４ａに目合わせされた開口幅０．３μ
ｍ程度の開口６を有するフオトレジスト膜７を形成す
る。次に、図１４（ａ）に示すように、フォトレジスト
膜７をマスクとしてドライエッチングにより酸化シリコ
ン膜３３に溝８を形成し、連続してプラズマ窒化膜３２
をマスクとして酸化シリコン膜３１を異方性エッチング
して配線層２ｊに緊がるビアホール９を形成する。次
に、図１４（ｂ）に示すように、フォトレジスト膜の剥
離後、溝８及びビアホール９を埋めて金属膜１０を形成
し、酸化シリコン膜３３上の金属膜３３をＣＭＰ又はエ
ッチバックにより除去し、溝８及びビアホール９に残し
て、図１４（ｃ）に示すように、上層の配線層である埋
め込み金属１１を形成する。
シリコンなどの半導体基板上のフィールド酸化膜などの
絶縁膜１を選択的に被覆して複数の配線層，．．．，２
ｉ，２ｊ，２ｋ，．．．を形成する。次に、酸化シリコ
ン膜３１を例えば厚さ１０００ｎｍ、プラズマＣＶＤ法
で形成した窒化シリコン膜（以下ブラズマ窒化膜と記
す）３２を例えば厚さ２００ｎｍ形成し、続いて、図１
３（ｂ）に示すように、ＫｒＦエキシマリソグラフィー
を用いて所定の配線層２ｊに目合わせされた開口径０．
２μｍ程度の開口４を有するフォトレジスト膜５を形成
し、次に、このフオトレジスト膜５をマスクとしてドラ
イエッチングによりプラズマ窒化膜を異方性エッチング
して開口４ａを形成する。次に、フォトレジスト膜５を
剥離後、図１３（ｃ）に示すように、酸化シリコン膜３
３を例えば厚さ５００ｎｍ形成する。引き続きプラズマ
窒化膜３２の開口４ａに目合わせされた開口幅０．３μ
ｍ程度の開口６を有するフオトレジスト膜７を形成す
る。次に、図１４（ａ）に示すように、フォトレジスト
膜７をマスクとしてドライエッチングにより酸化シリコ
ン膜３３に溝８を形成し、連続してプラズマ窒化膜３２
をマスクとして酸化シリコン膜３１を異方性エッチング
して配線層２ｊに緊がるビアホール９を形成する。次
に、図１４（ｂ）に示すように、フォトレジスト膜の剥
離後、溝８及びビアホール９を埋めて金属膜１０を形成
し、酸化シリコン膜３３上の金属膜３３をＣＭＰ又はエ
ッチバックにより除去し、溝８及びビアホール９に残し
て、図１４（ｃ）に示すように、上層の配線層である埋
め込み金属１１を形成する。
【０００４】このような手法を繰り返すことにより多層
配線構造の形成が可能である。
配線構造の形成が可能である。
【０００５】
【発明が解決しようとする課題】上述した従来の半導体
装置の製造方法では、中間層としてプラズマ窒化膜を用
い、このプラズマ窒化膜層を配線溝形成時のエッチング
阻止膜及びビアホール形成時のエッチングマスクとして
用いている。プラズマ窒化膜をマスクとしてその下層の
酸化シリコン膜にアスペクト比の大きなビアホールを形
成する場合、酸化シリコン膜／プラズマ窒化膜のエッチ
レート比（選択比）を高くとると途中でエッチングされ
なくなる”エッチストップ“が発生する。ビアホール９
を形成するため酸化シリコン膜３１をエッチングする際
に発生する酸素原子はプラズマ窒化膜３２上に形成され
るデポジション膜を除去する作用を有しており、それに
も拘わらずプラズマ窒化膜上に十分デポジション膜を形
成しようとすると形成途中のビアホール側面にデポジシ
ョン膜が必要以上にできてしまうからである。酸化シリ
コン膜／プラズマ窒化膜の選択比とビアホールのエッチ
ング深さはトレードオフの関係になっており、微細なビ
アホールを形成するためにはビアホールのアスベクト比
が大きくなるほど酸化シリコン膜／プラズマ窒化膜の選
択比を下げなければならない。この時、配線溝底面のプ
ラズマ窒化膜が削れることにより配線溝内の埋め込み金
属、すなわち、上層の配線層の側面に誘電率の大きなプ
ラズマ窒化膜が存在するようになる。従って、隣接する
同一層次の配線層間の寄生容量が大きくなるという間題
点がある。
装置の製造方法では、中間層としてプラズマ窒化膜を用
い、このプラズマ窒化膜層を配線溝形成時のエッチング
阻止膜及びビアホール形成時のエッチングマスクとして
用いている。プラズマ窒化膜をマスクとしてその下層の
酸化シリコン膜にアスペクト比の大きなビアホールを形
成する場合、酸化シリコン膜／プラズマ窒化膜のエッチ
レート比（選択比）を高くとると途中でエッチングされ
なくなる”エッチストップ“が発生する。ビアホール９
を形成するため酸化シリコン膜３１をエッチングする際
に発生する酸素原子はプラズマ窒化膜３２上に形成され
るデポジション膜を除去する作用を有しており、それに
も拘わらずプラズマ窒化膜上に十分デポジション膜を形
成しようとすると形成途中のビアホール側面にデポジシ
ョン膜が必要以上にできてしまうからである。酸化シリ
コン膜／プラズマ窒化膜の選択比とビアホールのエッチ
ング深さはトレードオフの関係になっており、微細なビ
アホールを形成するためにはビアホールのアスベクト比
が大きくなるほど酸化シリコン膜／プラズマ窒化膜の選
択比を下げなければならない。この時、配線溝底面のプ
ラズマ窒化膜が削れることにより配線溝内の埋め込み金
属、すなわち、上層の配線層の側面に誘電率の大きなプ
ラズマ窒化膜が存在するようになる。従って、隣接する
同一層次の配線層間の寄生容量が大きくなるという間題
点がある。
【０００６】本発明の目的は、上記間題に鑑み隣接配線
層間の寄生容量を一層小さく出来かつ制御性の良い配線
層の形成方法を提供することである。
層間の寄生容量を一層小さく出来かつ制御性の良い配線
層の形成方法を提供することである。
【０００７】
【課題を解決するための手段】本発明によると、半導体
基板上の第１の絶縁膜を選択的に被覆して複数の第１の
配線層を形成した後、層間絶縁膜を形成する工程と、前
記層間絶縁膜を被覆し所定の前記第１の配線層に目合わ
せされた第１の開口を有する第１のレジスト膜を形成
し、前記第１のレジスト膜をマスクとして前記層間絶縁
膜を厚さ方向に途中まで異方性エッチングして第１の配
線溝を形成する工程と、前記第１のレジスト膜を剥離
後、塗布法により第１の有機膜を形成して前記第１の配
線溝を埋める工程と、前記第１の有機膜を被覆し前記第
１の配線層に目合わせされた第２の開口を有する第２の
レジスト膜を形成し、前記第２のレジスト膜をマスクと
して前記第１の有機膜及び層間絶縁膜を順次に異方性エ
ッチングして前記所定の第１の配線層に繋がる第１のビ
アホールを形成する工程と、前記第２のレジスト膜及び
第１の有機膜を除去し、第１の金属膜を堆積して前記第
１の配線溝及び第１のビアホールを埋める工程と、前記
第１の金属膜を第１の配線溝及び第１のビアホール内に
残して前記層間絶縁膜上から除去することにより前記第
１のビアホールを介して前記所定の配線層に繋がる上層
の配線層として埋め込み金属を形成する工程とを有する
ことを特徴とする半導体装置の製造方法がえられる。こ
の場合、第２の絶縁膜、エッチング阻止膜及び第３の絶
縁膜を順次に堆積して層間絶縁膜を形成し、第１のレジ
スト膜をマスクにして前記第３の絶縁膜をエッチングし
て第１の溝を形成することができる。更に、第２の絶縁
膜、エッチング阻止膜及び第３の絶縁膜としてそれぞれ
第１の酸化シリコン膜、プラズマ窒化膜及び第２の酸化
シリコン膜をけいせいすることができる。
基板上の第１の絶縁膜を選択的に被覆して複数の第１の
配線層を形成した後、層間絶縁膜を形成する工程と、前
記層間絶縁膜を被覆し所定の前記第１の配線層に目合わ
せされた第１の開口を有する第１のレジスト膜を形成
し、前記第１のレジスト膜をマスクとして前記層間絶縁
膜を厚さ方向に途中まで異方性エッチングして第１の配
線溝を形成する工程と、前記第１のレジスト膜を剥離
後、塗布法により第１の有機膜を形成して前記第１の配
線溝を埋める工程と、前記第１の有機膜を被覆し前記第
１の配線層に目合わせされた第２の開口を有する第２の
レジスト膜を形成し、前記第２のレジスト膜をマスクと
して前記第１の有機膜及び層間絶縁膜を順次に異方性エ
ッチングして前記所定の第１の配線層に繋がる第１のビ
アホールを形成する工程と、前記第２のレジスト膜及び
第１の有機膜を除去し、第１の金属膜を堆積して前記第
１の配線溝及び第１のビアホールを埋める工程と、前記
第１の金属膜を第１の配線溝及び第１のビアホール内に
残して前記層間絶縁膜上から除去することにより前記第
１のビアホールを介して前記所定の配線層に繋がる上層
の配線層として埋め込み金属を形成する工程とを有する
ことを特徴とする半導体装置の製造方法がえられる。こ
の場合、第２の絶縁膜、エッチング阻止膜及び第３の絶
縁膜を順次に堆積して層間絶縁膜を形成し、第１のレジ
スト膜をマスクにして前記第３の絶縁膜をエッチングし
て第１の溝を形成することができる。更に、第２の絶縁
膜、エッチング阻止膜及び第３の絶縁膜としてそれぞれ
第１の酸化シリコン膜、プラズマ窒化膜及び第２の酸化
シリコン膜をけいせいすることができる。
【０００８】又、本発明によると、半導体基板上の第１
の絶縁膜を選択的に被覆して複数の第１の配線層を形成
した後、層間絶縁膜を形成する工程と、前記層間絶縁膜
を被覆し所定の前記第１の配線層に目合わせされた第３
の開口を有する第３のレジスト膜を形成し、前記第３の
レジスト膜をマスクとして層間絶縁膜を異方性エッチン
グして前記所定の第１の配線層に繋がる第２のビアホー
ルを形成する工程と、前記第３のレジスト膜剥離後、塗
布法により第２の有機膜を形成して前記第２のビアホー
ルを埋める工程と、前記第２の有機膜を被覆し前記第２
のビアホールに目合わせされた第４の開口を有する第４
のレジスト膜を形成し、前記第４のレジスト膜をマスク
として前記第２の有機膜をエッチングし、引き続き前記
層間絶縁膜を厚さ方向に途中まで異方性エッチングして
第２の配線溝を形成し、前記所定の第１の配線層の表面
を露出させる工程と、前記第４のレジスト膜及び第２の
有機膜を除去し、第２の金属膜を堆積して前記第２の配
線溝及び第２のビアホールを埋める工程と、前記第２の
金属膜を第２の配線溝及び第２のビアホール内に残して
前記層間絶縁膜上から除去することにより前記第２のビ
アホールを介して前記所定の配線層に繋がる上層の配線
層として埋め込み金属を形成する工程とを有することを
特徴とする半導体装置の製造方法が得られる。この場
合、第２の絶縁膜、エッチング阻止膜及び第３の絶縁膜
を順次に堆積して層間絶縁膜を形成し、第３のレジスト
膜をマスクにして前記第３の絶縁膜をエッチングして第
２の溝を形成することができる。更に、第２の絶縁膜、
エッチング阻止膜及び第３の絶縁膜としてそれぞれ第１
の酸化シリコン膜、プラズマ窒化膜及び第２の酸化シリ
コン膜を形成することができる。
の絶縁膜を選択的に被覆して複数の第１の配線層を形成
した後、層間絶縁膜を形成する工程と、前記層間絶縁膜
を被覆し所定の前記第１の配線層に目合わせされた第３
の開口を有する第３のレジスト膜を形成し、前記第３の
レジスト膜をマスクとして層間絶縁膜を異方性エッチン
グして前記所定の第１の配線層に繋がる第２のビアホー
ルを形成する工程と、前記第３のレジスト膜剥離後、塗
布法により第２の有機膜を形成して前記第２のビアホー
ルを埋める工程と、前記第２の有機膜を被覆し前記第２
のビアホールに目合わせされた第４の開口を有する第４
のレジスト膜を形成し、前記第４のレジスト膜をマスク
として前記第２の有機膜をエッチングし、引き続き前記
層間絶縁膜を厚さ方向に途中まで異方性エッチングして
第２の配線溝を形成し、前記所定の第１の配線層の表面
を露出させる工程と、前記第４のレジスト膜及び第２の
有機膜を除去し、第２の金属膜を堆積して前記第２の配
線溝及び第２のビアホールを埋める工程と、前記第２の
金属膜を第２の配線溝及び第２のビアホール内に残して
前記層間絶縁膜上から除去することにより前記第２のビ
アホールを介して前記所定の配線層に繋がる上層の配線
層として埋め込み金属を形成する工程とを有することを
特徴とする半導体装置の製造方法が得られる。この場
合、第２の絶縁膜、エッチング阻止膜及び第３の絶縁膜
を順次に堆積して層間絶縁膜を形成し、第３のレジスト
膜をマスクにして前記第３の絶縁膜をエッチングして第
２の溝を形成することができる。更に、第２の絶縁膜、
エッチング阻止膜及び第３の絶縁膜としてそれぞれ第１
の酸化シリコン膜、プラズマ窒化膜及び第２の酸化シリ
コン膜を形成することができる。
【０００９】層間絶縁膜をエッチングして第１の配線溝
を形成し、第１の有機膜で埋めてから第１のビアホール
を形成するので、第１のビアホール形成時に第１の配線
溝の形状に好ましくない影響を与えないようにすること
ができる。
を形成し、第１の有機膜で埋めてから第１のビアホール
を形成するので、第１のビアホール形成時に第１の配線
溝の形状に好ましくない影響を与えないようにすること
ができる。
【００１０】或いは、層間絶縁膜をエッチングして第２
のビアホールを形成し、第２の有機膜で埋めてから第２
の配線溝を形成するので、第２の配線溝形成時に第２の
ビアホールの形状に好ましくない影響を与えないように
することができる。
のビアホールを形成し、第２の有機膜で埋めてから第２
の配線溝を形成するので、第２の配線溝形成時に第２の
ビアホールの形状に好ましくない影響を与えないように
することができる。
【００１１】
【発明の実施の形態】次に、本発明の第１の実施の形態
について説明すると、まず、図１（ａ）に示すように、
シリコンなどの半導体基板上のフィールド絶縁膜などの
絶縁膜１を選択的に被覆して、複数の配線層，・・・，
２ｉ，２ｊ，２ｋ，・・・を形成し、酸化シリコン膜３
１Ａを例えば厚さ１０００ｎｍ、プラズマ窒化膜３２Ａ
（エッチング阻止膜）を例えば厚さ５０ｎｍ、酸化シリ
コン膜３３Ａを例えば厚さ５００ｎｍ順次に堆積して層
間絶縁膜を形成する。
について説明すると、まず、図１（ａ）に示すように、
シリコンなどの半導体基板上のフィールド絶縁膜などの
絶縁膜１を選択的に被覆して、複数の配線層，・・・，
２ｉ，２ｊ，２ｋ，・・・を形成し、酸化シリコン膜３
１Ａを例えば厚さ１０００ｎｍ、プラズマ窒化膜３２Ａ
（エッチング阻止膜）を例えば厚さ５０ｎｍ、酸化シリ
コン膜３３Ａを例えば厚さ５００ｎｍ順次に堆積して層
間絶縁膜を形成する。
【００１２】続いて、ＫｒＦエキシマリソグラフィーを
用いて、図１（ｂ）に示すように、配線層２ｊの上方に
幅０．３μｍ程度の開口６Ａを有するフォトレジスト膜
７Ａを形成する。次に、このフォトレジスト膜７Ａをマ
スクとしてドライエッチングにより酸化シリコン膜３３
Ａをプラズマ窒化膜３２Ａに対し選択的にエッチングす
ることによって配線溝８Ａを形成する。この時のエッチ
ング装置としては平行平板型ナローギャップＲＩＥ装置
を用い、エッテングガスとしてＣ4 Ｆ8 、ＣＯ、Ａｒ及
びＯ2 を所定の比率で混合した第１の混合ガスを用い
た。従来例では、配線溝８の形成が一応終了した後にも
ビアホール９を形成するためエッチングを続行しなけれ
ばならず、そのためにプラズマ窒化膜３２がエッチング
されてしまうという問題がある。このビアホールを形成
するための酸化シリコン膜３１のエッチング時に発生す
る酸素の作用によりプラズマ窒化膜３２上にデポジショ
ン膜ができても除去されてしまうからである。本実施の
形態では、配線溝８Ａの形成が終われば直ちにエッチン
グを停止できるので、このような不具合はない。
用いて、図１（ｂ）に示すように、配線層２ｊの上方に
幅０．３μｍ程度の開口６Ａを有するフォトレジスト膜
７Ａを形成する。次に、このフォトレジスト膜７Ａをマ
スクとしてドライエッチングにより酸化シリコン膜３３
Ａをプラズマ窒化膜３２Ａに対し選択的にエッチングす
ることによって配線溝８Ａを形成する。この時のエッチ
ング装置としては平行平板型ナローギャップＲＩＥ装置
を用い、エッテングガスとしてＣ4 Ｆ8 、ＣＯ、Ａｒ及
びＯ2 を所定の比率で混合した第１の混合ガスを用い
た。従来例では、配線溝８の形成が一応終了した後にも
ビアホール９を形成するためエッチングを続行しなけれ
ばならず、そのためにプラズマ窒化膜３２がエッチング
されてしまうという問題がある。このビアホールを形成
するための酸化シリコン膜３１のエッチング時に発生す
る酸素の作用によりプラズマ窒化膜３２上にデポジショ
ン膜ができても除去されてしまうからである。本実施の
形態では、配線溝８Ａの形成が終われば直ちにエッチン
グを停止できるので、このような不具合はない。
【００１３】フオトレジスト膜７Ａ除去後、半導体基板
表面全面に有機材料を塗布して約１８０℃のホットプレ
ート上でベークすることにより、図１（ｃ）に示すよう
に、有機塗布膜１２を形成する。この有機塗布膜として
は、感光剤を含有しない点を除きフォトレジスト膜と同
じものでよい。
表面全面に有機材料を塗布して約１８０℃のホットプレ
ート上でベークすることにより、図１（ｃ）に示すよう
に、有機塗布膜１２を形成する。この有機塗布膜として
は、感光剤を含有しない点を除きフォトレジスト膜と同
じものでよい。
【００１４】引き続き、図２（ａ）に示すように、所定
の配線層２ｊに目合わせされた開口径０．２μｍ程度の
開口１３を有するフォトレジスト膜１４を形成し、この
フォトレジスト膜１４をマスクとしてドライエッチング
により有機塗布膜１２、その下層のプラズマ窒化膜３２
Ａ及び酸化シリコン膜３１Ａを連続的に異方性エッチン
グして配線層２ｊに緊がるビアホール９Ａを形成する。
ただし、有機塗布膜１２のエッチングにはＣｌ2 とＯ2
の混合ガスを用い（フォトレジスト膜１４もエッチング
されるので、その厚さは予め十分に厚くしておく）、プ
ラズマ窒化膜３２Ａのエッチングには前述の第１の混合
ガスにおいて、Ｏ2 の混合比を大きくした第２の混合ガ
スを用い、酸化シリコン膜３１Ａのエッチングには、第
１の混合ガスを用いた。このビアホール形成時に配線溝
８Ａは有機塗布膜で埋められているので底面に穴があく
だけでそのほかの形状変化は起きない。
の配線層２ｊに目合わせされた開口径０．２μｍ程度の
開口１３を有するフォトレジスト膜１４を形成し、この
フォトレジスト膜１４をマスクとしてドライエッチング
により有機塗布膜１２、その下層のプラズマ窒化膜３２
Ａ及び酸化シリコン膜３１Ａを連続的に異方性エッチン
グして配線層２ｊに緊がるビアホール９Ａを形成する。
ただし、有機塗布膜１２のエッチングにはＣｌ2 とＯ2
の混合ガスを用い（フォトレジスト膜１４もエッチング
されるので、その厚さは予め十分に厚くしておく）、プ
ラズマ窒化膜３２Ａのエッチングには前述の第１の混合
ガスにおいて、Ｏ2 の混合比を大きくした第２の混合ガ
スを用い、酸化シリコン膜３１Ａのエッチングには、第
１の混合ガスを用いた。このビアホール形成時に配線溝
８Ａは有機塗布膜で埋められているので底面に穴があく
だけでそのほかの形状変化は起きない。
【００１５】フォトレジスト膜１４及び有機塗布膜１２
をプラズマアッシング法等によって剥離することによっ
て、図２（ｂ）に示すように、配線溝８Ａ、ビアホール
９Ａａの形成を終わる。
をプラズマアッシング法等によって剥離することによっ
て、図２（ｂ）に示すように、配線溝８Ａ、ビアホール
９Ａａの形成を終わる。
【００１６】次に、図２（ｃ）に示すように、配線溝８
Ａの幅０．３μｍの２分に１以上、例えば０．２μｍの
厚さのアルミニウム膜（金属膜１０Ａ）を堆積して配線
溝８Ａ及びビアホール９Ａａを埋める。
Ａの幅０．３μｍの２分に１以上、例えば０．２μｍの
厚さのアルミニウム膜（金属膜１０Ａ）を堆積して配線
溝８Ａ及びビアホール９Ａａを埋める。
【００１７】次に、酸化シリコン膜３３Ａ上の金属膜１
０ＡをＣＭＰ法又はエッチバック法により除去し、図３
に示すように、配線溝８Ａ及びビアホール９Ａａ内にの
み埋め込み金属１１Ａとして残す。この埋め込み金属１
１Ａは、ビアホール９Ａａを介して配線層２ｊに繋がる
上層の配線層（溝配線）である。こうして、２層配線構
造を形成することが出来る。
０ＡをＣＭＰ法又はエッチバック法により除去し、図３
に示すように、配線溝８Ａ及びビアホール９Ａａ内にの
み埋め込み金属１１Ａとして残す。この埋め込み金属１
１Ａは、ビアホール９Ａａを介して配線層２ｊに繋がる
上層の配線層（溝配線）である。こうして、２層配線構
造を形成することが出来る。
【００１８】更に、酸化シリコン膜３３Ａ上に、図示し
ない配線層の形成以降の工程を繰り返すことにより、３
層以上の多層配線構造の形成が可能である。
ない配線層の形成以降の工程を繰り返すことにより、３
層以上の多層配線構造の形成が可能である。
【００１９】配線溝８Ａを形成するための酸化シリコン
膜３３Ａのエッチング条件をプラズマ窒化膜３２Ａに対
して選択性を持たせることにより、配線溝８Ａの深さを
酸化シリコン膜３３Ａの厚さと同じ程度に制御できる。
更に、配線溝８Ａを有機塗布膜１２で埋めてからビアホ
ール９Ａを形成するので、配線溝８Ａはその底面を貫通
してビアホールが形成される以外の好ましくない形状変
化は生じない。
膜３３Ａのエッチング条件をプラズマ窒化膜３２Ａに対
して選択性を持たせることにより、配線溝８Ａの深さを
酸化シリコン膜３３Ａの厚さと同じ程度に制御できる。
更に、配線溝８Ａを有機塗布膜１２で埋めてからビアホ
ール９Ａを形成するので、配線溝８Ａはその底面を貫通
してビアホールが形成される以外の好ましくない形状変
化は生じない。
【００２０】本実施の形態で用いた酸化シリコン膜３１
Ａ，３３Ａの替わりに、更に誘電率の低いフッ素添加の
酸化シリコン膜（通常ＳｉＯＦと略記される）やその他
の無機系絶縁膜を使えることは言うに及ばない。ＳｉＯ
Ｆ膜は、テトラエチルオルソシリケイト（ＴＥＯＳ）と
酸素との混合ガスにＮＦ3 等のフッ素系ガスを添加して
プラズマＣＶＤ法により形成できる。また、エッチング
阻止膜としては、プラズマ窒化膜の替わりにプラズマＣ
ＶＤ法で形成した酸窒化シリコン膜（以下プラズマＳｉ
ＯＮ膜と記す）を使うことも可能である。
Ａ，３３Ａの替わりに、更に誘電率の低いフッ素添加の
酸化シリコン膜（通常ＳｉＯＦと略記される）やその他
の無機系絶縁膜を使えることは言うに及ばない。ＳｉＯ
Ｆ膜は、テトラエチルオルソシリケイト（ＴＥＯＳ）と
酸素との混合ガスにＮＦ3 等のフッ素系ガスを添加して
プラズマＣＶＤ法により形成できる。また、エッチング
阻止膜としては、プラズマ窒化膜の替わりにプラズマＣ
ＶＤ法で形成した酸窒化シリコン膜（以下プラズマＳｉ
ＯＮ膜と記す）を使うことも可能である。
【００２１】次に、本発明の第２の実施の形態について
説明すると、まず、図４（ａ）に示すように、シリコン
などの半導体基板上のフィールド絶縁膜などの絶縁膜１
を選択的に被覆して、複数の配線層，・・・，２ｉ，２
ｊ，２ｋ，・・・を形成し、酸化シリコン膜３１Ａを例
えば厚さ１０００ｎｍ、プラズマ窒化膜３２Ａ（エッチ
ング阻止膜）を例えば厚さ５０ｎｍ、酸化シリコン膜３
３Ａを例えば厚さ５００ｎｍ順次に堆積して層間絶縁膜
を形成する。
説明すると、まず、図４（ａ）に示すように、シリコン
などの半導体基板上のフィールド絶縁膜などの絶縁膜１
を選択的に被覆して、複数の配線層，・・・，２ｉ，２
ｊ，２ｋ，・・・を形成し、酸化シリコン膜３１Ａを例
えば厚さ１０００ｎｍ、プラズマ窒化膜３２Ａ（エッチ
ング阻止膜）を例えば厚さ５０ｎｍ、酸化シリコン膜３
３Ａを例えば厚さ５００ｎｍ順次に堆積して層間絶縁膜
を形成する。
【００２２】続いて、ＫｒＦエキシマリソグラフィーを
用いて、図４（ｂ）に示すように、配線層２ｊに目合わ
せされた開口径０．２μｍ程度の開口１３Ａを有するフ
ォトレジスト膜１４Ａを形成し、次にこのフオトレジス
ト膜１４Ａをマスクとしてドライエッチングにより酸化
シリコン膜３３Ａ、プラズマ窒化膜３２Ａ、酸化シリコ
ン膜３１Ａを連続して異方性エッチングして配線層２ｊ
に繋がるビアホール９Ｂを形成する。この時のエッチン
グ装置としては平行平板型ナローギャップＲＩＥ装置を
用い、エッチングガスとしてＣ4 Ｆ8 、ＣＯ、Ａｒ及び
Ｏ2 の混合ガスを用いた。即ち、第１の実施の形態と同
様に、酸化シリコン膜３３Ａ，３１Ａのエッチングに
は、第１の混合ガスを、プラズマ窒化膜のエッチングに
は、第２の混合ガスをそれぞれ用いた。
用いて、図４（ｂ）に示すように、配線層２ｊに目合わ
せされた開口径０．２μｍ程度の開口１３Ａを有するフ
ォトレジスト膜１４Ａを形成し、次にこのフオトレジス
ト膜１４Ａをマスクとしてドライエッチングにより酸化
シリコン膜３３Ａ、プラズマ窒化膜３２Ａ、酸化シリコ
ン膜３１Ａを連続して異方性エッチングして配線層２ｊ
に繋がるビアホール９Ｂを形成する。この時のエッチン
グ装置としては平行平板型ナローギャップＲＩＥ装置を
用い、エッチングガスとしてＣ4 Ｆ8 、ＣＯ、Ａｒ及び
Ｏ2 の混合ガスを用いた。即ち、第１の実施の形態と同
様に、酸化シリコン膜３３Ａ，３１Ａのエッチングに
は、第１の混合ガスを、プラズマ窒化膜のエッチングに
は、第２の混合ガスをそれぞれ用いた。
【００２３】フォトレジスト膜１４Ａを除去した後、第
１の実施の形態と同様にして、有機材料を半導体基板表
面全面に塗布して約１８０℃のホットプレート上でベー
クすることにより、図５（ａ）に示すように、有機塗布
膜１２Ａを形成する。この有機塗布膜としては、感光剤
を含有しない点を除きフォトレジスト膜と同じものでよ
い。
１の実施の形態と同様にして、有機材料を半導体基板表
面全面に塗布して約１８０℃のホットプレート上でベー
クすることにより、図５（ａ）に示すように、有機塗布
膜１２Ａを形成する。この有機塗布膜としては、感光剤
を含有しない点を除きフォトレジスト膜と同じものでよ
い。
【００２４】引き続き、図５（ｂ）に示すように、ビア
ホール９Ｂに目合わせされた幅０．３μｍ程度の開口６
Ｂを有するフォトレジスト膜７Ｂを形成する。次にこの
フォトレジスト膜７Ｂをマスクとしてドライエッチング
により有機塗布膜１２Ａを異方性エッチングする。この
時のエッチング装置としてはＩＣＰプラズマエッチング
装置を用い、エッチングガスとしてＣｌ2 とＯ2 の混合
ガスを用いた。
ホール９Ｂに目合わせされた幅０．３μｍ程度の開口６
Ｂを有するフォトレジスト膜７Ｂを形成する。次にこの
フォトレジスト膜７Ｂをマスクとしてドライエッチング
により有機塗布膜１２Ａを異方性エッチングする。この
時のエッチング装置としてはＩＣＰプラズマエッチング
装置を用い、エッチングガスとしてＣｌ2 とＯ2 の混合
ガスを用いた。
【００２５】次に、このフォトレジスト膜７Ｂと有機塗
布膜１２Ａをマスクとしてドライエッチングにより酸化
シリコン膜３３Ａをプラズマ窒化膜３２Ａに対し選択的
にエッチングし、図５（ｃ）に示すように、配線溝８Ｂ
を形成する。この時もビアホールエッチング時と同様に
エッチング装置とし平行平板型ナローギャップＲＩＥ装
置を用い、エッチングガスとして第１の混合ガスを用い
た。
布膜１２Ａをマスクとしてドライエッチングにより酸化
シリコン膜３３Ａをプラズマ窒化膜３２Ａに対し選択的
にエッチングし、図５（ｃ）に示すように、配線溝８Ｂ
を形成する。この時もビアホールエッチング時と同様に
エッチング装置とし平行平板型ナローギャップＲＩＥ装
置を用い、エッチングガスとして第１の混合ガスを用い
た。
【００２６】次に、フォトレジスト７Ｂ及び有機塗布膜
１２Ａを剥離した後、図６（ａ）に示すように、配線溝
８Ｂの幅０．３μｍの２分に１以上、例えば０．２μｍ
の厚さのアルミニウム膜（金属膜１０Ｂ）を堆積して配
線溝８Ｂ及びビアホール９Ｂを埋める。
１２Ａを剥離した後、図６（ａ）に示すように、配線溝
８Ｂの幅０．３μｍの２分に１以上、例えば０．２μｍ
の厚さのアルミニウム膜（金属膜１０Ｂ）を堆積して配
線溝８Ｂ及びビアホール９Ｂを埋める。
【００２７】次に、酸化シリコン膜３３Ａ上の金属膜１
０ＢをＣＭＰ法又はエッチバック法により除去し、図６
（ｂ）に示すように、配線溝８Ｂ及びビアホール９Ｂ内
にのみ埋め込み金属１１Ｂとして残す。この埋め込み金
属１１Ｂは、ビアホール９Ｂを介して配線層２ｊに繋が
る上層の配線層（溝配線）である。こうして、２層配線
構造を形成することが出来る。
０ＢをＣＭＰ法又はエッチバック法により除去し、図６
（ｂ）に示すように、配線溝８Ｂ及びビアホール９Ｂ内
にのみ埋め込み金属１１Ｂとして残す。この埋め込み金
属１１Ｂは、ビアホール９Ｂを介して配線層２ｊに繋が
る上層の配線層（溝配線）である。こうして、２層配線
構造を形成することが出来る。
【００２８】更に、酸化シリコン膜３３Ａ上に、図示し
ない配線層の形成以降の工程を繰り返すことにより、３
層以上の多層配線構造の形成が可能である。
ない配線層の形成以降の工程を繰り返すことにより、３
層以上の多層配線構造の形成が可能である。
【００２９】ビアホール９Ｂを形成し、有機塗布膜１２
Ａで埋めてから配線溝８Ｂを形成するので、配線溝８Ｂ
を形成するための酸化シリコン膜３３Ａのエッチング条
件をプラズマ窒化膜３２Ａに対して選択性を持たせるこ
とにより、ビアホール９Ｂの上部が除去される以外の好
ましくない形状変化は生じないし、配線溝８Ｂの深さを
酸化シリコン膜３３Ａの厚さと同じ程度に制御できる。
Ａで埋めてから配線溝８Ｂを形成するので、配線溝８Ｂ
を形成するための酸化シリコン膜３３Ａのエッチング条
件をプラズマ窒化膜３２Ａに対して選択性を持たせるこ
とにより、ビアホール９Ｂの上部が除去される以外の好
ましくない形状変化は生じないし、配線溝８Ｂの深さを
酸化シリコン膜３３Ａの厚さと同じ程度に制御できる。
【００３０】本実施の形態で用いた酸化シリコン膜３１
Ａ，３３Ａの替わりに、更に誘電率の低いフッ素添加の
酸化シリコン膜（通常ＳｉＯＦと略記される）やその他
の無機系絶縁膜を使えることは言うに及ばない。また、
エッチング阻止膜としては、プラズマ窒化膜の替わりに
プラズマＳｉＯＮ膜を使うことも可能である。
Ａ，３３Ａの替わりに、更に誘電率の低いフッ素添加の
酸化シリコン膜（通常ＳｉＯＦと略記される）やその他
の無機系絶縁膜を使えることは言うに及ばない。また、
エッチング阻止膜としては、プラズマ窒化膜の替わりに
プラズマＳｉＯＮ膜を使うことも可能である。
【００３１】次に、本発明の第３の実施の形態について
説明すると、図７（ａ）に示すように、まずシリコンな
どの半導体基板上のフィールド絶縁膜などの絶縁膜１を
選択的に被覆して、複数の配線層，・・・，２ｉ，２
ｊ，２ｋ，・・・を形成し、酸化シリコン膜を例えば厚
さ１５００ｎｍ堆積して層間絶縁膜３を形成する。
説明すると、図７（ａ）に示すように、まずシリコンな
どの半導体基板上のフィールド絶縁膜などの絶縁膜１を
選択的に被覆して、複数の配線層，・・・，２ｉ，２
ｊ，２ｋ，・・・を形成し、酸化シリコン膜を例えば厚
さ１５００ｎｍ堆積して層間絶縁膜３を形成する。
【００３２】続いて、ＫｒＦエキシマリソグラフィーを
用いて、図７（ｂ）に示すように、配線層２ｊの上方に
幅０．３μｍ程度の開口６Ｃを有するフォトレジスト膜
７Ｃを形成する。次にこのフオトレジスト膜７Ｃをマス
クとしてドライエッチングにより酸化シリコン膜（３）
をエッチング深さ５００ｎｍ程度エッチングして、配線
溝８Ｃを形成する。この時のエッテング装置としては平
行平板型ナローギャップＲＩＥ装置を用い、エッチング
ガスとしてＣ4 Ｆ8 ，ＣＯ、Ａｒ及びＯ2 を混合した第
１の混合ガスを用いた。
用いて、図７（ｂ）に示すように、配線層２ｊの上方に
幅０．３μｍ程度の開口６Ｃを有するフォトレジスト膜
７Ｃを形成する。次にこのフオトレジスト膜７Ｃをマス
クとしてドライエッチングにより酸化シリコン膜（３）
をエッチング深さ５００ｎｍ程度エッチングして、配線
溝８Ｃを形成する。この時のエッテング装置としては平
行平板型ナローギャップＲＩＥ装置を用い、エッチング
ガスとしてＣ4 Ｆ8 ，ＣＯ、Ａｒ及びＯ2 を混合した第
１の混合ガスを用いた。
【００３３】フォトレジスト膜７Ｃの除去後、第１の実
施の形態と同様にして、半導体基板表面全面に有機材料
を塗布して約１８０℃のホットプレート上でベークする
ことにより、図７（ｃ）に示すように、有機塗布膜１２
Ｂを形成する。この有機塗布膜としては、感光剤を含有
しない点を除きフォトレジスト膜と同じものでよい。
施の形態と同様にして、半導体基板表面全面に有機材料
を塗布して約１８０℃のホットプレート上でベークする
ことにより、図７（ｃ）に示すように、有機塗布膜１２
Ｂを形成する。この有機塗布膜としては、感光剤を含有
しない点を除きフォトレジスト膜と同じものでよい。
【００３４】引き続き、図８（ａ）に示すように、所定
の配線層２ｊに目合わせされた開口径０．２μｍ程度の
開口１３Ｂを有するフォトレジスト膜１４Ｂを形成し、
このフォトレジスト膜１４Ｂをマスクとして有機塗布膜
１２Ｂ及びその下層の酸化シリコン膜（３）をそれぞれ
Ｃｌ2 とＯ2 の混合ガス及び第１の混合ガスを用いて異
方性ドライエッチングして配線層２ｊに繁がるビアホー
ル９Ｃを形成する。
の配線層２ｊに目合わせされた開口径０．２μｍ程度の
開口１３Ｂを有するフォトレジスト膜１４Ｂを形成し、
このフォトレジスト膜１４Ｂをマスクとして有機塗布膜
１２Ｂ及びその下層の酸化シリコン膜（３）をそれぞれ
Ｃｌ2 とＯ2 の混合ガス及び第１の混合ガスを用いて異
方性ドライエッチングして配線層２ｊに繁がるビアホー
ル９Ｃを形成する。
【００３５】フォトレジスト膜１４Ｂ及び有機塗布膜１
２Ｂをプラズマアッシング法等によって剥離することに
よって、図８（ｂ）に示すように、配線溝８Ｃ、及びビ
アホール９Ｃの形成を終わる。
２Ｂをプラズマアッシング法等によって剥離することに
よって、図８（ｂ）に示すように、配線溝８Ｃ、及びビ
アホール９Ｃの形成を終わる。
【００３６】次に、図８（ｃ）に示すように、配線溝８
Ｃの幅０．３μｍの２分の１以上、例えば０．２μｍの
厚さのアルミニウム膜（金属膜１０Ｃ）を堆積して配線
溝８Ｃ及びビアホール９Ｃを埋める。
Ｃの幅０．３μｍの２分の１以上、例えば０．２μｍの
厚さのアルミニウム膜（金属膜１０Ｃ）を堆積して配線
溝８Ｃ及びビアホール９Ｃを埋める。
【００３７】次に、酸化シリコン膜（３）上の金属膜１
０ＣをＣＭＰ法又はエッチバック法により除去し、図９
に示すように、配線溝８Ｃ及びビアホール９Ｃ内にのみ
埋め込み金属１１Ｃとして残す。この埋め込み金属１１
Ｃは、ビアホール９Ｃを介して配線層２ｊに繋がる上層
の配線層（溝配線）である。こうして、２層配線構造を
形成することが出来る。
０ＣをＣＭＰ法又はエッチバック法により除去し、図９
に示すように、配線溝８Ｃ及びビアホール９Ｃ内にのみ
埋め込み金属１１Ｃとして残す。この埋め込み金属１１
Ｃは、ビアホール９Ｃを介して配線層２ｊに繋がる上層
の配線層（溝配線）である。こうして、２層配線構造を
形成することが出来る。
【００３８】更に、酸化シリコン膜（３）上に、図示し
ない配線層の形成以降の工程を繰り返すことにより、３
層以上の多層配線構造の形成が可能である。
ない配線層の形成以降の工程を繰り返すことにより、３
層以上の多層配線構造の形成が可能である。
【００３９】本実施の形態は、第１の実施の形態でプラ
ズマ窒化膜３２Ａを形成しない場合に当たり、配線溝８
Ｃの深さの制御性の点で劣っているがそのほかの効果は
同じであり、誘電率の大きなプラズマ窒化膜などのエッ
チング阻止膜を用いないので上層の配線層（１１Ｃ）と
下層の配線層２ｊの間の寄生容量が小さくできる利点が
ある。
ズマ窒化膜３２Ａを形成しない場合に当たり、配線溝８
Ｃの深さの制御性の点で劣っているがそのほかの効果は
同じであり、誘電率の大きなプラズマ窒化膜などのエッ
チング阻止膜を用いないので上層の配線層（１１Ｃ）と
下層の配線層２ｊの間の寄生容量が小さくできる利点が
ある。
【００４０】本実施の形態で用いた酸化シリコン膜
（３）の替わりに、更に誘電率の低いフッ素添加の酸化
シリコン膜ＳｉＯＦやその他の無機系絶縁膜を使えるこ
とは言うに及ばない。ＳｉＯＦ膜は、テトラエチルオル
ソシリケイト（ＴＥＯＳ）と酸素との混合ガスにＮＦ3
等のフッ素系ガスを添加してプラズマＣＶＤ法により形
成できる。
（３）の替わりに、更に誘電率の低いフッ素添加の酸化
シリコン膜ＳｉＯＦやその他の無機系絶縁膜を使えるこ
とは言うに及ばない。ＳｉＯＦ膜は、テトラエチルオル
ソシリケイト（ＴＥＯＳ）と酸素との混合ガスにＮＦ3
等のフッ素系ガスを添加してプラズマＣＶＤ法により形
成できる。
【００４１】次に本発明の第４の実施の形態について説
明すると、図１０（ａ）に示すように、まずシリコンな
どの半導体基板上のフィールド絶縁膜などの絶縁膜１を
選択的に被覆して、複数の配線層，・・・，２ｉ，２
ｊ，２ｋ，・・・を形成し、酸化シリコン膜を例えば厚
さ１５００ｎｍ堆積して層間絶縁膜３を形成する。
明すると、図１０（ａ）に示すように、まずシリコンな
どの半導体基板上のフィールド絶縁膜などの絶縁膜１を
選択的に被覆して、複数の配線層，・・・，２ｉ，２
ｊ，２ｋ，・・・を形成し、酸化シリコン膜を例えば厚
さ１５００ｎｍ堆積して層間絶縁膜３を形成する。
【００４２】続いて、ＫｒＦエキシマリソグラフィーを
用いて、図１０（ｂ）に示すように、配線層２ｊに目合
わせされた開口径０・２μｍ程度の開口１３Ｃを有する
フォトレジスト膜１４Ｃを形成し、次にこのフォトレジ
スト膜１４Ｃをマスクとしてドライエッチングにより酸
化シリコン膜（３）を異方性エッチングして配線層２ｊ
に繋がるビアホール９Ｄを形成する。この時のエッテン
グ装置としては平行平板型ナローギャップＲＩＥ装置を
用い、エッチングガスとしてＣ4 Ｆ8 ，ＣＯ、Ａｒ及び
Ｏ2 を混合した第１の混合ガスを用いた。フォトレジス
ト膜１４Ｃの除去後、第１の実施の形態と同様にして、
半導体基板表面全面に有機材料を塗布して約１８０℃の
ホットプレート上でベークすることにより、図１１
（ａ）に示すように、有機塗布膜１２Ｃを形成する。こ
の有機塗布膜としては、感光剤を含有しない点を除きフ
ォトレジスト膜と同じものでよい。
用いて、図１０（ｂ）に示すように、配線層２ｊに目合
わせされた開口径０・２μｍ程度の開口１３Ｃを有する
フォトレジスト膜１４Ｃを形成し、次にこのフォトレジ
スト膜１４Ｃをマスクとしてドライエッチングにより酸
化シリコン膜（３）を異方性エッチングして配線層２ｊ
に繋がるビアホール９Ｄを形成する。この時のエッテン
グ装置としては平行平板型ナローギャップＲＩＥ装置を
用い、エッチングガスとしてＣ4 Ｆ8 ，ＣＯ、Ａｒ及び
Ｏ2 を混合した第１の混合ガスを用いた。フォトレジス
ト膜１４Ｃの除去後、第１の実施の形態と同様にして、
半導体基板表面全面に有機材料を塗布して約１８０℃の
ホットプレート上でベークすることにより、図１１
（ａ）に示すように、有機塗布膜１２Ｃを形成する。こ
の有機塗布膜としては、感光剤を含有しない点を除きフ
ォトレジスト膜と同じものでよい。
【００４３】引き続き図１１（ｂ）に示すように、ビア
ホール９Ｄに目合わせされた幅０．３μｍ程度の開口６
Ｄを有するフォトレジスト膜７Ｄを形成する。次にこの
フォトレジスト膜７Ｄをマスクとしてドライエッチング
により有機塗布膜１２Ｃを異方性エッチングする。この
時のエッチング装置としてはＩＣＰプラズマエッチング
装置を用い、エッチングガスとしてＣｌ2 とＯ2 混合ガ
スを用いた。
ホール９Ｄに目合わせされた幅０．３μｍ程度の開口６
Ｄを有するフォトレジスト膜７Ｄを形成する。次にこの
フォトレジスト膜７Ｄをマスクとしてドライエッチング
により有機塗布膜１２Ｃを異方性エッチングする。この
時のエッチング装置としてはＩＣＰプラズマエッチング
装置を用い、エッチングガスとしてＣｌ2 とＯ2 混合ガ
スを用いた。
【００４４】次にこのフォトレジスト膜７Ｄと有機塗布
膜１２Ｃをマスクとしてドライエッチングにより酸化シ
リコン膜（３）をエッチング深さ５００ｎｍ程度エッチ
ングして、図１１（ｃ）に示すような配線溝８Ｄを形成
する。この時もビアホールエッチング時と同様にエッチ
ング装置とし平行平板型ナローギャップＲＩＥ装置を用
い、エッチングガスとしてＣ4 Ｆ8 ，ＣＯ、Ａｒ及びＯ
2 を混合した第１の混合ガスを用いた。
膜１２Ｃをマスクとしてドライエッチングにより酸化シ
リコン膜（３）をエッチング深さ５００ｎｍ程度エッチ
ングして、図１１（ｃ）に示すような配線溝８Ｄを形成
する。この時もビアホールエッチング時と同様にエッチ
ング装置とし平行平板型ナローギャップＲＩＥ装置を用
い、エッチングガスとしてＣ4 Ｆ8 ，ＣＯ、Ａｒ及びＯ
2 を混合した第１の混合ガスを用いた。
【００４５】フォトレジスト膜１４Ｃ及び有機塗布膜１
２Ｃをプラズマアッシング法等によって剥離した後、図
１２（ａ）に示すように、配線溝８Ｄの幅０．３μｍの
２分の１以上、例えば０．２μｍの厚さのアルミニウム
膜（金属膜１０Ｄ）を堆積して配線溝８Ｄ及びビアホー
ル９Ｄを埋める。
２Ｃをプラズマアッシング法等によって剥離した後、図
１２（ａ）に示すように、配線溝８Ｄの幅０．３μｍの
２分の１以上、例えば０．２μｍの厚さのアルミニウム
膜（金属膜１０Ｄ）を堆積して配線溝８Ｄ及びビアホー
ル９Ｄを埋める。
【００４６】次に、酸化シリコン膜（３）上の金属膜１
０ＤをＣＭＰ法又はエッチバック法により除去し、図１
２（ｂ）に示すように、配線溝８Ｄ及びビアホール９Ｄ
内にのみ埋め込み金属１１Ｄとして残す。この埋め込み
金属１１Ｄは、ビアホール９Ｄを介して配線層２ｊに繋
がる上層の配線層（溝配線）である。こうして、２層配
線構造を形成することが出来る。
０ＤをＣＭＰ法又はエッチバック法により除去し、図１
２（ｂ）に示すように、配線溝８Ｄ及びビアホール９Ｄ
内にのみ埋め込み金属１１Ｄとして残す。この埋め込み
金属１１Ｄは、ビアホール９Ｄを介して配線層２ｊに繋
がる上層の配線層（溝配線）である。こうして、２層配
線構造を形成することが出来る。
【００４７】更に、酸化シリコン膜（３）上に、図示し
ない配線層の形成以降の工程を繰り返すことにより、３
層以上の多層配線構造の形成が可能である。
ない配線層の形成以降の工程を繰り返すことにより、３
層以上の多層配線構造の形成が可能である。
【００４８】本実施の形態は、第２の実施の形態でプラ
ズマ窒化膜３２Ａを形成しない場合に当たり、配線溝８
Ｄの深さの制御性の点で劣っているがそのほかの効果は
同じであり、第３の実施の形態と同様に、誘電率の大き
なプラズマ窒化膜などのエッチング阻止膜を用いないの
で上層の配線層（１１Ｄ）と下層の配線層２ｊの間の寄
生容量が小さくできる利点がある。
ズマ窒化膜３２Ａを形成しない場合に当たり、配線溝８
Ｄの深さの制御性の点で劣っているがそのほかの効果は
同じであり、第３の実施の形態と同様に、誘電率の大き
なプラズマ窒化膜などのエッチング阻止膜を用いないの
で上層の配線層（１１Ｄ）と下層の配線層２ｊの間の寄
生容量が小さくできる利点がある。
【００４９】本実施の形態で用いた酸化シリコン膜
（３）の替わりに、更に誘電率の低いフッ素添加の酸化
シリコン膜ＳｉＯＦやその他の無機系絶縁膜を使えるこ
とは言うに及ばない。ＳｉＯＦ膜は、テトラエチルオル
ソシリケイト（ＴＥＯＳ）と酸素との混合ガスにＮＦ3
等のフッ素系ガスを添加してプラズマＣＶＤ法により形
成できる。
（３）の替わりに、更に誘電率の低いフッ素添加の酸化
シリコン膜ＳｉＯＦやその他の無機系絶縁膜を使えるこ
とは言うに及ばない。ＳｉＯＦ膜は、テトラエチルオル
ソシリケイト（ＴＥＯＳ）と酸素との混合ガスにＮＦ3
等のフッ素系ガスを添加してプラズマＣＶＤ法により形
成できる。
【００５０】
【発明の効果】以上説明したように本発明は、層間絶縁
膜に配線溝とその底部に連結するビアホールを形成する
場合に、まず配線溝（又は層間絶縁膜を貫通して下層の
配線層に繋がるビアホール）を形成した後有機塗布膜で
埋め、次いで有機塗布膜と配線溝が形成された層間絶縁
膜を貫通して下層の配線層に繋がるビアホール（又は有
機塗布膜で埋められたビアホールの上部に配線溝）を形
成することにより先に形成した配線溝（又はビアホー
ル）に好ましくない形状変化を与えずにビアホール（又
は配線溝）を形成できる。ブラズマ窒化膜などの誘電率
の大きなエッチング阻止膜を用いる必要はないが、それ
を用いても上層の配線層（溝配線）の側面にエッチング
阻止膜がこないようにできるので、同一層次の隣接配線
間の寄生容量を低減できる効果がある。
膜に配線溝とその底部に連結するビアホールを形成する
場合に、まず配線溝（又は層間絶縁膜を貫通して下層の
配線層に繋がるビアホール）を形成した後有機塗布膜で
埋め、次いで有機塗布膜と配線溝が形成された層間絶縁
膜を貫通して下層の配線層に繋がるビアホール（又は有
機塗布膜で埋められたビアホールの上部に配線溝）を形
成することにより先に形成した配線溝（又はビアホー
ル）に好ましくない形状変化を与えずにビアホール（又
は配線溝）を形成できる。ブラズマ窒化膜などの誘電率
の大きなエッチング阻止膜を用いる必要はないが、それ
を用いても上層の配線層（溝配線）の側面にエッチング
阻止膜がこないようにできるので、同一層次の隣接配線
間の寄生容量を低減できる効果がある。
【図１】本発明の第１の実施の形態について説明するた
めの（ａ）〜（ｃ）に分図して示す工程順断面図。
めの（ａ）〜（ｃ）に分図して示す工程順断面図。
【図２】図１に続いて（ａ）〜（ｃ）に分図して示す工
程順断面図。
程順断面図。
【図３】図２に続いて示す断面図。
【図４】本発明の第２の実施の形態について説明するた
めの（ａ）、（ｂ）に分図して示す工程順断面図。
めの（ａ）、（ｂ）に分図して示す工程順断面図。
【図５】図４に続いて（ａ）〜（ｃ）に分図して示す工
程順断面図。
程順断面図。
【図６】図５に続いて（ａ）、（ｂ）に分図して示す工
程順断面図。
程順断面図。
【図７】本発明の第３の実施の形態について説明するた
めの（ａ）〜（ｃ）に分図して示す工程順断面図。
めの（ａ）〜（ｃ）に分図して示す工程順断面図。
【図８】図７に続いて（ａ）〜（ｃ）に分図して示す工
程順断面図。
程順断面図。
【図９】図８に続いて示す断面図。
【図１０】本発明の第４の実施の形態について説明する
ための（ａ）、（ｂ）に分図して示す工程順断面図。
ための（ａ）、（ｂ）に分図して示す工程順断面図。
【図１１】図１０に続いて（ａ）〜（ｃ）に分図して示
す工程順断面図。
す工程順断面図。
【図１２】図１１に続いて（ａ）、（ｂ）に分図して示
す工程順断面図。
す工程順断面図。
【図１３】従来例について説明するための（ａ）〜
（ｃ）に分図して示す工程順断面図。
（ｃ）に分図して示す工程順断面図。
【図１４】図１３に続いて（ａ）〜（ｃ）に分図して示
す工程順断面図。
す工程順断面図。
１ 絶縁膜 ２ｉ，２ｊ，２ｋ 配線層 ３ 層間絶縁膜 ３１，３１Ａ 酸化シリコン膜 ３２，３２Ａ プラズマ窒化膜 ３３，３３Ａ 酸化シリコン膜 ４，４ａ 開口 ５ フォトレジスト膜 ６，６Ａ，６Ｂ，６Ｃ，６Ｄ 開口 ７，７Ａ，７Ｂ，７Ｃ，７Ｄ フォトレジスト膜 ８，８Ａ，８Ｂ，８Ｃ，８Ｄ 溝 ９，９Ａ，９Ｂ，９Ｃ，９Ｄ ビアホール １０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ 金属膜 １１，１１Ａ，１１Ｂ，１１Ｃ，１１Ｄ 埋め込み金
属 １２，１２Ａ，１２Ｂ，１２Ｃ 有機塗布膜 １３，１３Ａ，１３Ｂ，１３Ｃ 開口 １４，１４Ａ，１４Ｂ，１４Ｃ フォトレジスト膜
属 １２，１２Ａ，１２Ｂ，１２Ｃ 有機塗布膜 １３，１３Ａ，１３Ｂ，１３Ｃ 開口 １４，１４Ａ，１４Ｂ，１４Ｃ フォトレジスト膜
Claims (6)
- 【請求項１】 半導体基板上の第１の絶縁膜を選択的に
被覆して複数の第１の配線層を形成した後、層間絶縁膜
を形成する工程と、前記層間絶縁膜を被覆し所定の前記
第１の配線層に目合わせされた第１の開口を有する第１
のレジスト膜を形成し、前記第１のレジスト膜をマスク
として前記層間絶縁膜を厚さ方向に途中まで異方性エッ
チングして第１の配線溝を形成する工程と、前記第１の
レジスト膜を剥離後、塗布法により第１の有機膜を形成
して前記第１の配線溝を埋める工程と、前記第１の有機
膜を被覆し前記第１の配線層に目合わせされた第２の開
口を有する第２のレジスト膜を形成し、前記第２のレジ
スト膜をマスクとして前記第１の有機膜及び層間絶縁膜
を順次に異方性エッチングして前記所定の第１の配線層
に繋がる第１のビアホールを形成する工程と、前記第２
のレジスト膜及び第１の有機膜を除去し、第１の金属膜
を堆積して前記第１の配線溝及び第１のビアホールを埋
める工程と、前記第１の金属膜を第１の配線溝及び第１
のビアホール内に残して前記層間絶縁膜上から除去する
ことにより前記第１のビアホールを介して前記所定の配
線層に繋がる上層の配線層として埋め込み金属を形成す
る工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項２】 第２の絶縁膜、エッチング阻止膜及び第
３の絶縁膜を順次に堆積して層間絶縁膜を形成し、第１
のレジスト膜をマスクにして前記第３の絶縁膜をエッチ
ングして第１の溝を形成する請求項１記載の半導体装置
の製造方法。 - 【請求項３】 第２の絶縁膜、エッチング阻止膜及び第
３の絶縁膜がそれぞれ第１の酸化シリコン膜、プラズマ
窒化膜及び第２の酸化シリコン膜である請求項２記載の
半導体装置の製造方法。 - 【請求項４】 半導体基板上の第１の絶縁膜を選択的に
被覆して複数の第１の配線層を形成した後、層間絶縁膜
を形成する工程と、前記層間絶縁膜を被覆し所定の前記
第１の配線層に目合わせされた第３の開口を有する第３
のレジスト膜を形成し、前記第３のレジスト膜をマスク
として層間絶縁膜を異方性エッチングして前記所定の第
１の配線層に繋がる第２のビアホールを形成する工程
と、前記第３のレジスト膜剥離後、塗布法により第２の
有機膜を形成して前記第２のビアホールを埋める工程
と、前記第２の有機膜を被覆し前記第２のビアホールに
目合わせされた第４の開口を有する第４のレジスト膜を
形成し、前記第４のレジスト膜をマスクとして前記第２
の有機膜をエッチングし、引き続き前記層間絶縁膜を厚
さ方向に途中まで異方性エッチングして第２の配線溝を
形成し、前記所定の第１の配線層の表面を露出させる工
程と、前記第４のレジスト膜及び第２の有機膜を除去
し、第２の金属膜を堆積して前記第２の配線溝及び第２
のビアホールを埋める工程と、前記第２の金属膜を第２
の配線溝及び第２のビアホール内に残して前記層間絶縁
膜上から除去することにより前記第２のビアホールを介
して前記所定の配線層に繋がる上層の配線層として埋め
込み金属を形成する工程とを有することを特徴とする半
導体装置の製造方法。 - 【請求項５】 第２の絶縁膜、エッチング阻止膜及び第
３の絶縁膜を順次に堆積して層間絶縁膜を形成し、第３
のレジスト膜をマスクにして前記第３の絶縁膜をエッチ
ングして第２の溝を形成する請求項４記載の半導体装置
の製造方法。 - 【請求項６】 第２の絶縁膜、エッチング阻止膜及び第
３の絶縁膜がそれぞれ第１の酸化シリコン膜、プラズマ
窒化膜及び第２の酸化シリコン膜である請求項５記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32667897A JP3183238B2 (ja) | 1997-11-27 | 1997-11-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32667897A JP3183238B2 (ja) | 1997-11-27 | 1997-11-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11162982A true JPH11162982A (ja) | 1999-06-18 |
| JP3183238B2 JP3183238B2 (ja) | 2001-07-09 |
Family
ID=18190441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32667897A Expired - Fee Related JP3183238B2 (ja) | 1997-11-27 | 1997-11-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3183238B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001015211A1 (en) | 1999-08-26 | 2001-03-01 | Brewer Science | Improved fill material for dual damascene processes |
| JP2002043417A (ja) * | 2000-07-21 | 2002-02-08 | Fujitsu Ltd | 半導体装置とその製造方法 |
| US6495451B2 (en) | 2000-01-06 | 2002-12-17 | Matsushita Electric Industrial Co., Ltd. | Method of forming interconnect |
| JP2003528442A (ja) * | 1999-06-30 | 2003-09-24 | インテル・コーポレーション | デュアル・ダマシン処理中に下層の配線層を保護する方法 |
| JP2004006878A (ja) * | 2002-05-31 | 2004-01-08 | Sharp Corp | デュアルダマシン半導体デバイス |
| JP2009111429A (ja) * | 1999-08-30 | 2009-05-21 | Alcatel-Lucent Usa Inc | 相互接続を作製するための方法 |
| JP2009135518A (ja) * | 1999-08-30 | 2009-06-18 | Alcatel-Lucent Usa Inc | 相互接続の製造方法 |
| JP2011009770A (ja) * | 2010-08-23 | 2011-01-13 | Fujitsu Semiconductor Ltd | 半導体装置 |
| US7998318B2 (en) | 1999-08-26 | 2011-08-16 | Brewer Science Inc. | Crosslinkable fill compositions for uniformly protecting via and contact holes |
| JP2011187516A (ja) * | 2010-03-05 | 2011-09-22 | Hitachi High-Technologies Corp | プラズマエッチング方法 |
| JP2017069436A (ja) * | 2015-09-30 | 2017-04-06 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置の製造方法 |
-
1997
- 1997-11-27 JP JP32667897A patent/JP3183238B2/ja not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003528442A (ja) * | 1999-06-30 | 2003-09-24 | インテル・コーポレーション | デュアル・ダマシン処理中に下層の配線層を保護する方法 |
| JP4675534B2 (ja) * | 1999-06-30 | 2011-04-27 | インテル・コーポレーション | デュアル・ダマシン処理中に下層の配線層を保護する方法 |
| US7998318B2 (en) | 1999-08-26 | 2011-08-16 | Brewer Science Inc. | Crosslinkable fill compositions for uniformly protecting via and contact holes |
| EP1212788A1 (en) * | 1999-08-26 | 2002-06-12 | Brewer Science | Improved fill material for dual damascene processes |
| WO2001015211A1 (en) | 1999-08-26 | 2001-03-01 | Brewer Science | Improved fill material for dual damascene processes |
| EP1212788A4 (en) * | 1999-08-26 | 2008-04-16 | Brewer Science | FILLING MATERIAL FOR DUAL DAMASCINING PROCESSES |
| JP2009135518A (ja) * | 1999-08-30 | 2009-06-18 | Alcatel-Lucent Usa Inc | 相互接続の製造方法 |
| JP2009111429A (ja) * | 1999-08-30 | 2009-05-21 | Alcatel-Lucent Usa Inc | 相互接続を作製するための方法 |
| US6495451B2 (en) | 2000-01-06 | 2002-12-17 | Matsushita Electric Industrial Co., Ltd. | Method of forming interconnect |
| JP2002043417A (ja) * | 2000-07-21 | 2002-02-08 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JP2004006878A (ja) * | 2002-05-31 | 2004-01-08 | Sharp Corp | デュアルダマシン半導体デバイス |
| JP2011187516A (ja) * | 2010-03-05 | 2011-09-22 | Hitachi High-Technologies Corp | プラズマエッチング方法 |
| JP2011009770A (ja) * | 2010-08-23 | 2011-01-13 | Fujitsu Semiconductor Ltd | 半導体装置 |
| JP2017069436A (ja) * | 2015-09-30 | 2017-04-06 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3183238B2 (ja) | 2001-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5801094A (en) | Dual damascene process | |
| US6020255A (en) | Dual damascene interconnect process with borderless contact | |
| KR100350811B1 (ko) | 반도체 장치의 금속 비아 콘택 및 그 형성방법 | |
| US5494853A (en) | Method to solve holes in passivation by metal layout | |
| US6140225A (en) | Method of manufacturing semiconductor device having multilayer wiring | |
| US6083824A (en) | Borderless contact | |
| US6323118B1 (en) | Borderless dual damascene contact | |
| JPH0799237A (ja) | 集積回路の製造方法 | |
| JPH08330305A (ja) | 半導体装置の絶縁膜形成方法 | |
| JPH11135626A (ja) | 半導体装置の製造方法 | |
| JP3214475B2 (ja) | デュアルダマシン配線の形成方法 | |
| JP3183238B2 (ja) | 半導体装置の製造方法 | |
| US6284642B1 (en) | Integrated method of damascene and borderless via process | |
| JP2003258090A (ja) | 半導体装置の製造方法 | |
| JP4108228B2 (ja) | 半導体装置の製造方法 | |
| JP2001203207A (ja) | 半導体集積回路の製造方法、半導体集積回路 | |
| JPH09260487A (ja) | 半導体素子の開口部の形成方法と半導体素子の製造方法、及びその半導体素子 | |
| KR20030002037A (ko) | 듀얼다마신 공정에 의한 다층 배선의 형성 방법 | |
| US20060160356A1 (en) | Method for fabricating self-aligned contact hole | |
| GB2325083A (en) | A dual damascene process | |
| US6204096B1 (en) | Method for reducing critical dimension of dual damascene process using spin-on-glass process | |
| US6958289B2 (en) | Method of forming metal line in semiconductor device | |
| JP2000311939A (ja) | 半導体装置およびその製造方法 | |
| JP3000935B2 (ja) | 半導体装置の製造方法 | |
| JPH09120990A (ja) | 接続孔の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010327 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080427 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090427 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |