JP2002043417A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JP2002043417A
JP2002043417A JP2000221202A JP2000221202A JP2002043417A JP 2002043417 A JP2002043417 A JP 2002043417A JP 2000221202 A JP2000221202 A JP 2000221202A JP 2000221202 A JP2000221202 A JP 2000221202A JP 2002043417 A JP2002043417 A JP 2002043417A
Authority
JP
Japan
Prior art keywords
insulating film
etching
film
etch stopper
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000221202A
Other languages
English (en)
Other versions
JP2002043417A5 (ja
JP4858895B2 (ja
Inventor
Kenichi Watanabe
健一 渡邉
Daisuke Komada
大輔 駒田
Fumihiko Niifuku
文彦 新福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP2000221202A priority Critical patent/JP4858895B2/ja
Priority to US09/735,479 priority patent/US6787907B2/en
Priority to TW089127108A priority patent/TW471045B/zh
Priority to KR1020000077907A priority patent/KR100649410B1/ko
Publication of JP2002043417A publication Critical patent/JP2002043417A/ja
Priority to US10/898,938 priority patent/US7119009B2/en
Publication of JP2002043417A5 publication Critical patent/JP2002043417A5/ja
Application granted granted Critical
Publication of JP4858895B2 publication Critical patent/JP4858895B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 下層導電層の表面を十分保護することがで
き、信頼性が高く、配線容量が小さなデュアルダマシン
配線を有する半導体装置を提供することである。 【解決手段】 半導体装置は、導電性領域を有する下地
と、下地の表面を覆う絶縁性エッチストッパ膜と、絶縁
性エッチストッパ膜上に形成された層間絶縁膜と、層間
絶縁膜表面から第１の深さで形成された配線用溝と、配
線用溝底面から導電性領域に達する接続用孔と、配線用
溝および接続用孔を埋め込んで形成されたデュアルダマ
シン配線とを有し、層間絶縁膜が配線用溝の側面および
底面を包む第１種の絶縁層と、第１種の絶縁層よりも下
に配置され、第１種の絶縁層とエッチング特性の異なる
第２種の絶縁層とを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特にデュアルダマシン配線を有す
る半導体装置およびその製造方法に関する。
【０００２】本明細書において、エッチストッパとは、
あるエッチングにおいてエッチング対象物のエッチレー
トに対して１／５以下のエッチレートを示しうるものを
言う。また、あるエッチングにおいてエッチング対象物
のエッチレートに対して、約１／２〜約２のエッチレー
トを示す場合、類似のエッチレートを有すると言う。
【０００３】
【従来の技術】半導体装置においては、ますます集積度
の向上が要求されている。従来の配線は、Ａｌ、Ｗなど
で形成していた。絶縁層上にＡｌ配線層やＷ配線層を形
成した後、その上にレジストパターン等のエッチングマ
スクを形成し、配線層をパターニングし、絶縁層で埋め
込むことによって配線を形成していた。集積度の向上と
共に、配線の幅を減少し、配線間間隔を減少することが
要求される。このような微細化に伴い、配線間容量は増
加する。また、配線の断面積を減少すると、抵抗増加に
つながる。容量の増加や抵抗の増加は、配線における信
号伝達速度を低下させ、動作速度向上の障害となる。
【０００４】配線抵抗低減のために、従来のＡｌやＷに
比べ抵抗率の低いＣｕを用いた配線が採用されるように
なった。Ｃｕは、エッチングによってパターニングする
ことが困難なため、Ｃｕ配線形成のためには、絶縁層表
面部に配線用溝を形成し、この配線用溝内に配線層を埋
め込み、絶縁層表面上の余分の配線層を化学機械研磨
（ＣＭＰ）によって除去するダマシン配線プロセスが用
いられる。
【０００５】配線層間の接続のためには、配線層間をビ
ア導電体で接続する必要がある。ダマシンプロセスとし
ては、ビア孔を形成し、ビア導電体で埋め戻した後、配
線用溝を形成し配線を埋め込むシングルダマシンプロセ
スと、ビア孔と配線用溝を作成した後、同時にビア孔と
配線用溝に配線材料を埋め戻すデュアルダマシンプロセ
スとがある。工程の簡略化の観点からは、デュアルダマ
シンプロセスが優れている。
【０００６】デュアルダマシンプロセスにもビア孔を先
に形成し、その後配線溝を形成する先ビア方式と、配線
用溝を形成した後、ビア孔を形成する後ビア方式が知ら
れている。下層との接続の確実性の点からは、先ビア方
式が優れていると考えられる。
【０００７】以下、図１３、１４を参照し、先ビア方式
のデュアルダマシンプロセスの例を説明する。
【０００８】図１３（Ａ）に示すように、導電性領域１
１１を有する下地１１０の表面上に、ＳｉＮなどの第１
エッチストッパ層１１２を成膜する。下地は、半導体基
板でも、その上に形成した絶縁層でもよい。導電性領域
１１１は、半導体領域でも、配線でもよい。導電性領域
１１１がＣｕ配線である場合には、Ｃｕ配線の表面は極
めて酸化されやすいため、エッチストッパ層が必要であ
る。
【０００９】第１エッチストッパ層１１２の上に、第１
層間絶縁膜１１３をシリコン酸化物などにより形成す
る。第１層間絶縁膜１１３の上に、配線用溝形成の際の
エッチストッパとして機能する第２エッチストッパ層１
１４を成膜する。第２エッチストッパ層１１４の上に、
配線用溝を形成する絶縁層となる第２層間絶縁膜１１５
を形成し、その上にレジスト層パターニングの際の反射
防止機能を有するＳｉＮ膜等の絶縁性反射防止膜１１６
を形成する。
【００１０】図１３（Ｂ）に示すように、絶縁性反射防
止膜１１６の上にレジスト層を形成し、露光現像してレ
ジストパターンＰＲ１を作成する。レジストパターンＰ
Ｒ１は、ビア孔に対応する開口１０１を有する。
【００１１】レジストパターンＰＲ１をエッチングマス
クとし、反射防止膜１１６、第２層間絶縁膜１１５、第
２エッチストッパ層１１４、第１層間絶縁膜１１３を異
方的にエッチングする。このようにして、レジストパタ
ーンＰＲ１の開口１０１に対応したビア孔１０２が形成
される。オーバーエッチングを行なうと、第１エッチス
トッパ層１１２も若干エッチングされる。場合により、
第１エッチストッパ層１１２が消滅し、下地の導電性領
域１１１がダメージを受けることがある。その後レジス
トパターンＰＲ１は除去する。
【００１２】図１３（Ｃ）に示すように、反射防止膜１
１６上にレジスト層を形成し、露光現像して第２のレジ
ストパターンＰＲ２を形成する。レジストパターンＰＲ
２は、ビア孔１０２を含む領域に配線用溝に対応する開
口１０３を有する。
【００１３】図１３（Ｄ）に示すように、レジストパタ
ーンＰＲ２をエッチングマスクとして用い、反射防止膜
１１６、第２層間絶縁膜１１５のエッチングを行なう。
第２エッチストッパ層１１４は、このエッチングに対す
るエッチストッパとして機能する。
【００１４】なお、図１３（Ｄ）のプロセスの際、第１
エッチストッパ層１１２の膜質、厚さが不充分である
と、エッチング中に第１エッチストッパ層１１２がエッ
チされ、下地の導電性領域１１１表面がダメージを受け
ることがある。
【００１５】図１４（Ｅ）に示すように、第２のレジス
トパターンＰＲ２を酸素プラズマによるアッシングによ
り除去する。第１のエッチストッパ層１１２が十分残っ
ていない場合、このアッシング工程において酸素プラズ
マが、導電性領域１１１の表面にダメージを与えること
がある。
【００１６】図１４（Ｆ）に示すように、反射防止膜１
１６、配線用溝底面に露出した第２エッチストッパ層１
１４、ビア孔内に露出した第１エッチストッパ層１１２
を異方性エッチングで除去する。その後、デュアルダマ
シン配線１６０を形成する。
【００１７】上述の例は、配線用溝のエッチングの際、
第２エッチストッパ層１１４を用い、配線用溝のエッチ
ングを第２エッチストッパ層で停止させている。従っ
て、配線用溝底面にはエッチストッパ層１１４が残る。
露出している第２エッチストッパ層を除去しても、デュ
アルダマシン配線１６０の配線部側面が第２エッチスト
ッパ層１１４と接触する。
【００１８】エッチストッパ機能を有する絶縁層は、一
般的に誘電率が高く、配線用溝側面にエッチストッパ層
が存在すると、配線間容量の増大につながる。そこで、
配線用溝エッチング用の第２エッチストッパ層を用いな
いプロセスが提案されている。
【００１９】図１４（Ｇ）に示すように、下地１１０上
にエッチストッパ層１１２、層間絶縁膜１１３を形成し
た後、その表面に反射防止膜１１６を形成する。反射防
止膜１１６の上にレジストパターンを形成し、前述の例
と同様にエッチストッパ層１１２に達するビア孔１０２
を形成する。その後配線用溝を形成するためのレジスト
パターンＰＲ２を形成する。
【００２０】図１４（Ｈ）に示すように、レジストパタ
ーンＰＲ２をマスクとし、反射防止膜１１６をエッチン
グした後、第１層間絶縁膜１１３の所定厚さをコントロ
ールエッチングする。エッチストッパ層を用いないの
で、エッチング時間の制御によりエッチング深さを制御
する。このようにして、ビア孔１０２に連続した配線用
溝１０４を形成する。なお、エッチストッパ層を用いな
いため、ビア孔肩部がエッチングされ、ビア孔の断面積は
上方に向かって徐々に増加する形状となる。
【００２１】なおこの例においても、ビア孔１０２のエ
ッチングや配線用溝１０４のエッチングの際、第１エッ
チストッパ層１１２がエッチングされたりすると、その
下の導電領域１１１がダメージを受けることがある。
【００２２】このように、先ビア方式のデュアルダマシ
ンプロセスにおいては、ビア孔底部に形成されたエッチ
ストッパ層が損傷を受け、エッチストッパ層下部の導電
領域にダメージを受けることがある。
【００２３】ビア孔下方の導電性領域がダメージを受け
にくくするために、ビア孔に詰め物を埋め込むプロセス
が提案されている。
【００２４】図１５は、配線用溝のエッチングにエッチ
ストッパ層を利用し、ビア孔に詰め物を入れるプロセス
の例を示す。導電性領域１１１を有する下地１１０の上
に、第１エッチストッパ層１１２、第１層間絶縁膜１１
３、第２エッチストッパ層１１４、第２層間絶縁膜１１
５、反射防止膜１１６が積層される。レジストパターン
を用いて第１エッチストッパ層１１２に達するビア孔１
０２が形成される。
【００２５】このビア孔１０２の下方部分に、エッチン
グの際保護物となる詰め物１５５が埋め込まれる。反射
防止膜１１６の上に、配線用溝形成のための開口１０３
を有するレジストパターンＰＲ２が形成される。
【００２６】図１５（Ｂ）に示すように、レジストパタ
ーンＰＲ２をエッチングマスクとし、反射防止膜１１
６.第２層間絶縁膜１１５を異方的にエッチングする。
ビア孔１０２下方の第１エッチストッパ層１１２は詰め
物１５５で覆われているため、エッチングから保護され
ている。
【００２７】図１５（Ｃ）に示すように、レジストパタ
ーンＰＲ２をアッシングで除去する。詰め物１５５が有
機物で形成してある場合、アッシングで同時に除去する
ことが出来る。なお、詰め物１５５とレジストパターン
ＰＲ２を別々の除去工程で除去することも可能である。
【００２８】第１エッチストッパ層１１２は、配線用溝
のエッチングから保護されているため、アッシングを受
けてもその下の導電性領域１１１がダメージを受けるこ
とが少ない。
【００２９】図１５（Ｄ）に示すように、第２層間絶縁
膜１１５上の反射防止膜１１６、配線用溝底面に露出し
た第２エッチストッパ層１１４、ビア孔内に露出した第
１エッチストッパ層１１２をエッチングで除去する。こ
のようにして、配線用溝、ビア孔が下地中の導電性領域
１１１と接続された状態で形成される。
【００３０】図１５（Ｅ）に示すように、配線層を形成
し、第２層間絶縁膜１１５表面上の部分をＣＭＰで除去
することにより、ビア孔および配線用溝を埋め込むデュ
アルダマシン配線１６０が形成される。
【００３１】
【発明が解決しようとする課題】以上説明したように、
従来のデュアルダマシン工程によれば、デュアルダマシ
ン配線の下に配置される導電性領域の表面を十分保護
し、信頼性の高い配線構造を形成することが必ずしも容
易でなかった。
【００３２】本発明の目的は、下層導電層の表面を十分
保護することができ、信頼性の高いデュアルダマシン配
線を有する半導体装置の製造方法を提供することであ
る。
【００３３】本発明の他の目的は、このようなデュアル
ダマシンプロセスを用いるのに適した構造を有する半導
体装置を提供することである。
【００３４】
【課題を解決するための手段】本発明の１観点によれ
ば、表面に導電性領域を有する下地と、前記下地の表面
を覆う絶縁性エッチストッパ膜と、前記絶縁性エッチス
トッパ膜上に形成された層間絶縁膜と、前記層間絶縁膜
表面から第１の深さで形成された配線用溝と、前記配線
用溝底面から、前記層間絶縁膜の残りの厚さおよび前記
絶縁性エッチストッパ膜を貫通し、前記導電性領域に達
する接続用孔と、前記配線用溝および前記接続用孔を埋
め込んで形成されたデュアルダマシン配線と、を有し、
前記層間絶縁膜が前記配線用溝の側面および底面を包む
第１種の絶縁層と、前記第１種の絶縁層よりも下に配置
され、第１種の絶縁層とエッチング特性の異なる第２種
の絶縁層とを含む半導体装置が提供される。
【００３５】本発明の他の観点によれば、表面に導電性
領域を有する下地上に絶縁性エッチストッパ膜を形成す
る工程と、前記絶縁性エッチストッパ膜上に、第１種の
絶縁膜とその下に配置され、第１種の絶縁膜とエッチン
グ特性の異なる第２種の絶縁膜とを含む層間絶縁膜を形
成する工程と、前記層間絶縁膜の表面から、前記層間絶
縁膜を貫通し、前記絶縁性エッチストッパ膜に達する接
続用孔を形成する工程と、前記接続孔内に、前記第２種
の絶縁膜の表面より下の高さまで有機物の保護詰物を形
成する工程と、前記接続孔と重複させ、前記層間絶縁膜
表面から第１種の絶縁膜中第１の深さまで配線用溝を形
成する工程と、前記保護詰物を除去する工程と、前記配
線用溝および前記接続用孔を埋め込んでデュアルダマシ
ン配線を形成する工程と、を有する半導体装置の製造方
法が提供される。
【００３６】
【発明の実施の形態】本発明者らは従来技術の問題点に
ついて、より詳細に考察した。図１５に示すプロセスに
おいて、第１エッチストッパ層１１２を十分保護しよう
とすると、詰め物１５５を厚く形成する必要がある。と
ころが、ビア孔１０２の高さを制限しようとすると、詰
め物１５５の高さも制限されることになる。
【００３７】詰物１５５の高さを低くすると、配線用溝
のエッチングの際、詰め物が無くなり、ビア孔底面に露
出した第１エッチストッパ層１１２がダメージを受ける
ことがある。第１エッチストッパ層がダメージを受けな
いように詰め物１５５の高さを高くすると、配線用溝エ
ッチングの際に詰め物１５５が第２エッチストッパ層１
１４よりも上に突出し、シャドーイングと呼ばれる現象
が生じる。
【００３８】このシャドーイングが生じると、詰め物１
５５の側壁部にエッチング残さが残る。ビア開口部やそ
の周辺の配線用溝にエッチング残さが残ると、その後の
Ｃｕなどの金属埋め込み工程で不良が発生し易くなる。
【００３９】図１６は、配線用溝底面にエッチストッパ
層を配置しない場合の詰め物を用いたデュアルダマシン
プロセスの例を示す。
【００４０】図１６（Ａ）に示すように、導電性領域１
１１を有する下地１１０の上に、エッチストッパ層１１
２、層間絶縁膜１１３、反射防止膜１１６が積層されて
いる。レジストパターンを用いてビア孔１０２を形成し
た後、ビア孔下部に詰め物１５５を形成する。その後反
射防止膜１１６表面上に配線用溝形成用のレジストパタ
ーンＰＲ２を形成する。
【００４１】図１６（Ｂ）に示すように、レジストパタ
ーンＰＲ２をエッチングマスクとし、反射防止膜１１
６、層間絶縁膜１１３の部分的エッチングを行なう。こ
の際、ビア孔下部には詰め物１５５が形成されており、
その下のエッチストッパ層１１２は、エッチングから保
護されている。
【００４２】しかし、詰め物１５５は、その周囲の層間
絶縁膜１１３とはエッチング特性が異なる。このため、
詰め物１５５がマスクとなり、シャドーイングと呼ばれ
る現象が生じる。すなわち、詰め物１５５の側部に深い
切れ込みが形成され易い。また、切れ込みは詰め物１５
５の側壁から離れていくように形成され、詰め物１５５
周囲の層間絶縁膜には、鋭い突出部が形成される。この
現象を、以下異常エッチングと呼ぶことがある。
【００４３】図１６（Ｃ）に示すように、配線用溝をエ
ッチングした後、レジストパターンＰＲ２をアッシング
により除去する。詰め物１５５が有機物で形成されてい
る場合は、アッシングにより詰め物１５５も同時に除去
される。なお、ビア孔上部には、シャドーイングにより
生じた突出部や深い切れ込み部が形成されている。
【００４４】図１６（Ｄ）に示すように、層間絶縁膜１
１３表面上の反射防止膜１１６およびビア孔内に露出し
たエッチストッパ層１１２のエッチングを行なう。
【００４５】図１６（Ｅ）に示すように、配線用溝およ
びビア孔内にデュアルダマシン配線１６０の埋め込みを
行なう。しかしながら、ビア孔周辺に鋭い突出部や深い
切れ込みが形成されているため、配線１６０形成の際
に、ボイドが発生し易い。ボイドが生じると、下層配線
１１１と上層配線１６０の電気的接続が不充分となり易
い。
【００４６】本発明者らは、なぜ図１６に示すような異
常エッチングや下地導電体のダメージが生じるかを考察
した。考察の内容を図１７、図１８、図１９を参照して
説明する。
【００４７】図１７（Ａ）に示すように、導電性領域１
１１を有する下地１１０の表面上に、エッチストッパ層
１１２、層間絶縁膜１１３を形成した後、反射防止膜１
１６を積層する。反射防止膜１１６の上にレジストマス
クを形成し、ビア孔をエッチストッパ層１１２表面まで
形成する。その後、ビア孔形成に用いたレジストパター
ンを除去し、配線溝形成用のレジストパターンＰＲ２を
作成する。その後、ビア孔内に詰め物１５５を形成す
る。ここで、図１７（Ａ）においては詰め物１５５を高
さ６００ｎｍ形成する。
【００４８】図１８（Ａ）においては、詰め物１５５を
高さ４００ｎｍ形成する。又、図１９（Ａ）において
は、詰め物１５５を高さ２００ｎｍ形成する。その他の
条件は、図１７（Ａ）と同様である。このように、詰め
物の高さが異なる場合、配線用溝をエッチングして行く
工程において、どのような変化が現れるかを考察する。
【００４９】図１７（Ｂ），図１８（Ｂ）、図１９
（Ｂ）は、それぞれ配線用溝を形成するため、層間絶縁
膜１１３を深さ４００ｎｍエッチングした状態を示す。
層間絶縁膜１１３のエッチング共に、詰め物１５５もエ
ッチされるが、ビア孔内の詰め物１５５は残っている。
ビア孔の上縁部（肩部）は、斜めにエッチングされる。
【００５０】図１７（Ｃ）、図１８（Ｃ）、図１９
（Ｃ）は、配線用溝を深さ６００ｎｍエッチングした状
態を示す。詰め物１５５が２００ｎｍ形成されていた図
１９（Ｃ）の場合、配線溝のエッチングにより詰め物１
５５が消滅している。従って、さらにエッチングを進め
るとビア孔下のエッチストッパ層１１２がエッチングの
影響を受ける。
【００５１】図１７（Ｄ）、図１８（Ｄ）、図１９
（Ｄ）は、配線用溝を深さ８００ｎｍエッチした状態を
示す。図１９（Ｄ）においては、エッチストッパ層１１
２がエッチされ、さらに下地内の導電性領域１１１がエ
ッチされてしまう。従って、このような状態でデュアル
ダマシン配線を形成しても、配線の電気的特性は保証さ
れず、信頼性の低い配線となってしまう。
【００５２】図１７（Ｄ）においては、詰め物１５５は
十分残っているが、詰め物１５５の表面がエッチングさ
れた肩部のエッチ表面よりも上に突出する形状となり、
異常エッチングが発生している。
【００５３】図１８（Ｄ）においては、エッチングされ
た肩の領域が詰め物１５５表面に達し、エッチング残さ
が生じる状態となっている。現在は異常エッチングが生
じていなくてもやがて異常エッチングが生じる状態であ
る。
【００５４】ここで定量的考察を行なう。図１７
（Ａ），（Ｃ）に示すように、層間絶縁膜１１３の厚さ
をh、詰め物１５５の高さをｚ、溝エッチングの深さを
ｙ、ビア孔肩部の最大深さをｘ、詰め物１５５の残り高
さをｚ‘とする。詰め物の膜減り量はΔｚ＝ｚ−ｚ’で
ある。層間絶縁膜のエッチレートに対する詰め物のエッ
チレートの比をｂとする。
【００５５】詰め物の膜減り量は、Δｚ＝ｙ／ｂと表せ
る。従って、ｚ‘＝ｚ−Δｚ＝ｚ−（ｙ／ｂ）となる。
肩部のエッチング深さｘを、ｘ＝｛１＋（１／１．
４）｝ｙとする。すると、エッチング残さがでない条件
は、ｈ−ｘ＝ｈ−｛１＋（１／１．４）｝ｙ＞ｚ’＝ｚ
−（ｙ／ｂ）となる。ビア底を保護するために必要な詰
め物の高さは、ｚ＞（ｙ／ｂ）である。エッチング深さ
ｙを大きくすると、ｚも大きくしなくてはならないが、
ｚを大きくするとエッチング残さがでやすくなる。
【００５６】このように、層間絶縁膜中にエッチストッ
パ層を設けないコントロールエッチングにおいては、配
線用溝のエッチング深さが深くなる程異常エッチングが
生じ易くなる。詰め物の高さを低くすれば、異常エッチ
ングは生じないが、エッチストッパ層がダメージを受
け、さらに下地の導電性領域がダメージを受ける危険性
が高くなる。厚い配線を形成するために深い配線溝を形
成する時が問題である。
【００５７】図１７、１８、１９に示した例において
は、エッチング深さ４００ｎｍまでは障害が生じなくて
も、エッチング深さ８００ｎｍでは良好な結果を得るこ
とができない。一般的に５００ｎｍ以上深い溝エッチン
グを行なおうとすると問題が生じる。
【００５８】以下、図面を参照して本発明の実施例を説
明する。
【００５９】図１（Ａ）に示すように、導電性領域１１
を有する下地１０の上に、ＳｉＮ等で形成された第１エ
ッチストッパ層１２、弗素含有シリコン酸化物（ＦＳ
Ｇ）等で形成された第１層間絶縁膜１３、窒化シリコン
（ＳｉＮ）等で形成された第２エッチストッパ層１４、
弗素含有酸化物等で形成された第２層間絶縁膜１５、Ｓ
ｉＮ等で形成された絶縁性反射防止膜１６を積層する。
【００６０】ＦＳＧは、通常の酸化シリコンより低い誘
電率を有する。弗素の含有量等により、誘電率を可変制
御することもできる。窒化シリコンは、酸化シリコンの
エッチングに対して極めて低いエッチレートとすること
ができ、エッチストッパとすることができるが、誘電率
は酸化シリコンの誘電率よりも高い。
【００６１】これらの積層は、化学気相堆積（ＣＶＤ）
によって形成することができる。第１エッチストッパ層
１２、第２エッチストッパ層１４は、例えばＳｉＮ膜に
よって形成する。第１層間絶縁膜１３は、例えば弗素含
有シリコン酸化物によって形成する。第２層間絶縁膜１
５は、例えば第１層間絶縁膜１３よりも厚い弗素含有シ
リコン酸化物によって形成する。反射防止膜１６は、例
えばＳｉＮ膜によって形成する。
【００６２】この積層構造は、図１５（Ａ）に示したも
のと同様であるが、図１５（Ａ）と較べると第２エッチ
ストッパ層１４がより下地１０に近い位置に配置されて
いる。すなわち、第１層間絶縁膜１３が薄く、第２層間
絶縁膜１５が厚く形成されている。配線用溝は、第２層
間絶縁膜１５の上部にコントロールエッチングで形成さ
れる。
【００６３】反射防止膜１６上にレジストパターンを形
成し、第１エッチストッパ層１２に達するビア孔ＨＰを
形成する。その後レジストパターンは除去し、ビア孔Ｈ
Ｐの下部に有機物の保護詰め物５５を形成する。保護詰
め物５５は、例えば感光材を除去したレジスト材料で形
成する。詰め物５５の高さは、現像液による詰め物の除
去を時間制御することにより行なうことが出来る。詰め
物５５の上面は、第２エッチストッパ層１４の上面より
も上に位置されないことが好ましい。
【００６４】反射防止膜１６の上に、配線用溝の形状を
有する開口ＷＡを形成したレジストパターンＰＲ２を形
成する。
【００６５】図１（Ｂ）に示すように、開口ＷＡを有す
るレジストパターンＰＲ２をマスクとし、反射防止膜１
６をエッチングした後、第２層間絶縁膜１５のコントロ
ールエッチングを行なう。エッチャントガスとしては、
例えば、ＣＦを含むガスとＯ 2を含むガスとの混合ガス
を用いる。
【００６６】エッチング深さは、第２層間絶縁膜１５の
中間までの深さに選択する。このようにして、第２層間
絶縁膜１５に、配線用溝ＷＧが形成される。配線用溝Ｗ
Ｇの側面および底面は、誘電率の低い第２層間絶縁膜１
５で画定されており、第２エッチストッパ層１４は配線
用溝底面より下方に配置されている。
【００６７】第２エッチストッパ層１４は、配線用溝の
エッチングにおいてはエッチストッパ層として機能して
いない。しかし、ビア孔ＨＰ内の詰物５５の周囲を囲
み、肩部のエッチングを抑制し、異常エッチングの発生
を防止している。
【００６８】配線用溝のエッチングの後、アッシングを
行なう。
【００６９】図１（Ｃ）に示すように、アッシングによ
ってレジストパターンＰＲ２および有機物の保護詰め物
５５が除去される。
【００７０】図１（Ｄ）に示すように、例えばＣＨＦ3
＋Ｏ2をエッチングガスとして用い、反射防止膜１６お
よび第１エッチストッパ層１２のシリコン窒化膜をエッ
チングする。
【００７１】図１（Ｅ）に示すように、配線用溝および
ビア孔内にデュアルダマシン配線６０を形成する。デュ
アルダマシン配線６０は、例えばＴａＮをスパッタして
バリア層を形成した後、Ｃｕのシード層、Ｃｕの主配線
層を形成する。Ｃｕ層の形成は、例えばメッキにより行
なうことができる。第２層間絶縁膜１５上面上に堆積し
たバリア層、シード層、主配線層は、ＣＭＰ等により除
去する。
【００７２】本実施例によれば、詰め物５５の上面は、
ＳｉＮで形成された第２エッチストッパ層１４の上面以
下の高さに位置しているため、配線用溝のエッチングに
おいてビア孔周囲の異常エッチングが抑制される。この
ため、配線用溝に連続するビア孔の形状が滑らかとな
り、バリア層が配線溝、ビア孔の内面に良く付着し、そ
の後のバリア層形成、主配線層形成を良好に行なうこと
ができる。
【００７３】第２エッチストッパ層１４は、比較的高い
誘電率を有するが、この第２エッチストッパ層１４は主
配線層よりも下に位置している。従って、配線間容量の
増大は抑制される。ビア孔は基板面内でわずかに分布す
るのみであり、第２エッチストッパ層が配線溝側壁と接
する場合と較べ、付随容量に与える影響は小さい。
【００７４】なお、図１（Ｄ）に示す第１エッチストッ
パ層１２のエッチング工程において、第２層間絶縁膜が
エッチングされることもある。
【００７５】図１（Ｆ）は、図１（Ｄ）に示す第１エッ
チストッパ層１２のエッチング工程において配線用溝底
面の第２層間絶縁膜１５がエッチングされ、第２エッチ
ストッパ層１４が露出された場合を示す。第２エッチス
トッパ層１４が露出することにより、配線の付随容量は
若干増加する。しかし、導電性領域１１表面のダメージ
を防止し、かつ異常エッチングを防止する効果は保たれ
る。
【００７６】なお、第２のエッチストッパ層１４をどの
高さに形成するのが好ましいかを以下補足的に説明す
る。第２のエッチストッパ層１４を省略した状態の層間
絶縁膜の厚さを例えば１５００ｎｍとする。この層間絶
縁膜に配線用溝として深さ８００ｎｍの溝を形成する場
合を考察する。保護用詰め物の高さは６００ｎｍとす
る。
【００７７】図２０（ＡＡ）は、第２のエッチストッパ
層１４を用いないで深さ８００ｎｍの溝を形成した場合
の断面構造を概略的に示す。ビア孔近傍において肩部の
エッチングが進み、詰め物５５の周囲に異常エッチング
が生じている。
【００７８】図２０（ＢＡ）は、レジストパターンＰＲ
２及び詰め物５５を除去した状態を示す。層間絶縁膜は
ビア孔周辺において鋭い突起と切れ込みを有し、その後
のデュアルダマシン配線の形成を困難にする。
【００７９】図２０（ＡＢ）は、エッチストッパ層を層
間絶縁膜の下から２００ｎｍの位置に配置した場合を示
す。この場合にも、ビア孔周辺の肩部のエッチングは進
行し、詰め物５５の表面がエッチング表面よりも上に突
出し、その周囲で異常エッチングが生じている。
【００８０】図２０（ＢＢ）は、レジストパターンＰＲ
２を除去した状態を示す。ビア周辺の層間絶縁膜は鋭い
突起と深い切れ込みを有している。
【００８１】図２０（ＡＣ）、（ＢＣ）は、第２のエッ
チストッパ層１４を層間絶縁膜の底面から高さ約４００
ｎｍの位置に配置した場合を示す。肩部のエッチング
は、第２のエッチストッパ層１４でストップされ、ビア
孔の下部に詰め物５５が残留している。
【００８２】図２０（ＢＣ）に示すように、レジストパ
ターンＰＲ２を除去すると、ビア孔周辺で緩やかな傾き
の肩部を有するデュアルダマシン配線溝が形成されてい
る。
【００８３】図２０（ＡＤ）、（ＢＤ）は、第２のエッ
チストッパ層１４を層間絶縁膜底面から高さ約６００ｎ
ｍの位置に配置した場合を示す。ビア孔周辺の肩部のエ
ッチングが進行し、第２のエッチストッパ層１４が露出
すると、肩部のエッチングはそれ以後ほぼ進行しない状
態となる。
【００８４】図２０（ＢＤ）に示すように、レジストパ
ターンＰＲ２を除去すると、ほぼ平坦な平面を有する配
線用溝と周囲に異常エッチングが生じていないビア孔が
得られる。このように、ビア孔周辺で肩部のエッチング
が進行し、エッチストッパ層が露出した時点で詰め物の
上面の高さが肩部の最も低い位置よりもさらに下部に配
置するようにすれば、異常エッチングを効率的に防止
し、良好な形状を得ることができる。
【００８５】図１の実施例においては、層間絶縁膜を３
層の積層構造で形成した。層間絶縁膜の構成をより簡略
化することもできる。
【００８６】図２は、層間絶縁膜を２層の積層構造で形
成する場合を示す。図２（A）に示すように、導電性領
域１１を有する下地１０の上に、エッチストッパ層１
２、プラズマＳｉＯ2等で形成された第１層間絶縁膜５
６、弗素含有シリコン酸化物等で形成された第２層間絶
縁膜１５、ＳｉＮ等で形成された反射防止膜１６を積層
する。
【００８７】第１層間絶縁膜５６、第２層間絶縁膜１５
は、類似のエッチレートを有するが、第１層間絶縁膜の
エッチレートは低く、第２層間絶縁膜のエッチレートは
高い。
【００８８】第２層間絶縁膜１５の厚さは、その後形成
する配線用溝の深さよりも厚く選ぶ。また、第２エッチ
ストッパ層が存在しないので、第１層間絶縁膜５６は厚
めに形成することが好ましい。たとえば、第２層間絶縁
膜１５よりも第１層間絶縁膜５６を厚くする。
【００８９】図１の実施例と同様、反射防止膜１６の上
にレジストパターンを形成し、反射防止膜１６、第２層
間絶縁膜１５、第１層間絶縁膜５６の異方性エッチング
を行ない、ビア孔ＨＰを形成する。その後レジストパタ
ーンは除去し、ビア孔ＨＰの底部に有機化合物の保護詰
め物５５を形成する。保護詰め物５５は、第１の実施例
と同様であり、第１層間絶縁膜５６表面よりも低い高さ
まで形成する。第１層間絶縁膜５６、第２層間絶縁膜１
５は、類似のエッチレートを有する。
【００９０】反射防止膜１６の上に、配線用溝のパター
ンに対応する開口ＷＡを有するレジストパターンＰＲ２
を形成する。
【００９１】図２（Ｂ）に示すように、開口ＷＡを有す
るレジストパターンＰＲ２をエッチングマスクとし、反
射防止膜１６、第２層間絶縁膜１５のエッチングを行な
う。第２層間絶縁膜１５のエッチングは、コントロール
エッチングとし、時間制御によりエッチ深さを制御す
る。第２層間絶縁膜１５の一部厚さが残った状態でエッ
チングを停止させる。このようにして、第２層間絶縁膜
１５に配線用溝ＷＧが形成される。
【００９２】保護詰め物５５は、第２層間絶縁膜１５よ
りもエッチングレートの低い第１層間絶縁膜５６に囲ま
れているため、配線用溝のエッチング時に保護詰め物５
５周囲に異常エッチングのおこる可能性は少ない。
【００９３】図２（Ｃ）に示すように、レジストパター
ンＰＲ２、保護詰め物５５をアッシングにより除去す
る。
【００９４】図２（Ｄ）に示すように、第２層間絶縁膜
１５上面上の反射防止膜１６、ビア孔底部のエッチスト
ッパ層１２のＳｉＮ膜をエッチングにより除去する。
【００９５】図２（Ｅ）に示すように、配線用溝および
ビア孔内にデュアルダマシン配線６０を形成する。これ
らの工程は、第１の実施例と同様である。
【００９６】図２に示した実施例において、第１層間絶
縁膜５６、第２層間絶縁膜１５の厚さをどのように選べ
ば良いかをより具体的に説明する。第２層間絶縁膜、第
１層間絶縁膜の和である層間絶縁膜の高さを１５００ｎ
ｍとし、配線用溝の深さを８００ｎｍとする。又、ビア
孔内への保護用詰め物の高さを約５００ｎｍとする。
【００９７】図２１（ＡＡ）、（ＢＡ）は、１層の層間
絶縁膜１５で層間絶縁膜を形成した場合を示す。この場
合、ビア孔周辺のエッチングが進行し、詰め物５５の周
辺に異常エッチングが生じてしまう。レジストパターン
ＰＲ２を除去した状態では、図２１（ＢＡ）に示すよう
に、ビア孔周辺に鋭い突起と深い切れ込みが生じてい
る。
【００９８】図２１（ＡＢ）、（ＢＢ）は、下方に配置
する第１層間絶縁膜５６の厚さを約２００ｎｍ（第２層
間絶縁膜１５の厚さは１３００ｎｍ）とした場合を示
す。この場合、ビア孔周辺の肩部のエッチングが進行
し、第１層間絶縁膜５６が露出する時点で異常エッチン
グが発生している。
【００９９】図２１（ＡＣ）は、第１層間絶縁膜５６の
高さを約４００ｎｍとした場合を示す。ビア孔周辺の肩
部のエッチングが進行し、第１層間絶縁膜５５が露出す
ると、その後肩部のエッチングの進行は緩やかになる。
エッチング終了後、レジストパターンＰＲ２を除去した
状態では、図２１（ＢＣ）に示すように、第１層間絶縁
膜５５の主要部分ではほぼ垂直な側壁を有し、上部で緩
やかな傾きの肩部を有するビア孔が得られる。
【０１００】図２１（ＡＣ）、（ＢＤ）は、第１層間絶
縁膜５５の高さを約６００ｎｍとした場合を示す。この
場合には、図２１（ＡＣ）よりも早いタイミングで第１
層間絶縁膜５５が露出し、その後第１層間絶縁膜４４の
エッチングは緩やかに進行するため、肩部のエッチング
量はより小さくなる。図２１（ＢＤ）に示すように、レ
ジストパターンＰＲ２を除去した状態では、ほぼ垂直な
側壁を有するビア孔主要部とその上部においてわずかに
傾斜する肩部を有するデュアルダマシン配線用溝が得ら
れる。
【０１０１】このように、詰め物５５の表面は、エッチ
ングを抑制する層の上表面よりも下の位置に配置されて
いる場合に良好なエッチング形状を実現することが可能
となる。
【０１０２】本実施例においては、誘電率の高いＳｉＮ
などの第２エッチストッパ層を用いないため、配線間容
量を低減すると共に、ビア孔間の容量増大も抑制するこ
とができる。
【０１０３】図２（Ｆ）は、図２（Ｄ）に示す第１エッ
チストッパ層１２のエッチング工程において、配線用溝
底面の第２層間絶縁膜１５がエッチングされ、第１層間
絶縁膜５６が露出した場合を示す。配線用溝がさらに第
１層間絶縁膜中に入り込む場合もある。第１層間絶縁膜
５６が露出することにより、配線の付随容量は若干増加
する。しかし、導電性領域１１表面のダメージを防止
し、かつ異常エッチングを防止する効果は保たれる。
【０１０４】第２の実施例においては、下部層間絶縁膜
をプラズマＳｉＯ2膜で形成した。プラズマＳｉＯ2膜
は、エッチレートが低いが、誘電率はＳｉＮより低いも
のの、余り低くない。上下配線層間の容量をさらに低減
するためには、誘電率の更に低い材料を使用することが
望まれる。
【０１０５】図３は、異常エッチング防止用のプラズマ
ＳｉＯ2膜の厚さを制限し、その上下を弗素含有シリコ
ン酸化膜で挟んだ層間絶縁膜を用いる構成を示す。図３
（Ａ）に示すように、導電性領域１１を有する下地１０
の上に、ＳｉＮ等で形成されたエッチストップ層１２.
弗素含有シリコン酸化膜で形成された第１層間絶縁膜１
３、プラズマＳｉＯ2膜で形成されたエッチング抑制絶
縁層５４、弗素含有シリコン酸化膜で形成された第２層
間絶縁膜１５、ＳｉＮ等で形成された反射防止膜１６を
積層する。
【０１０６】第１層間絶縁膜１３、第２層間絶縁膜１
５、エッチング抑制絶縁膜５４は、保護詰め物と類似の
エッチレートを有するが、第１層間絶縁膜１３、第２層
間絶縁膜１５のエッチレートは高く、エッチング抑制絶
縁膜５４のエッチレートは低い。
【０１０７】図３（Ａ）の構成は、図２（Ａ）の構成に
おける第１層間絶縁膜５６を、第１層間絶縁膜１３とエ
ッチング抑制絶縁膜５４との積層で置き換えた構成に対
応する。
【０１０８】反射防止膜１６上にレジストパターンを形
成し、ビア孔ＨＰを形成する。その後レジストパターン
を除去し、ビア孔ＨＰ下部に有機化合物の保護詰め物５
５を形成する。保護詰め物５５の上面は、エッチング抑
制絶縁膜５４の上面よりも上に出ず、かつエッチング抑
制絶縁膜５４に取り囲まれるように配置する。
【０１０９】反射防止膜１６表面上に、配線溝形成用開
口ＷＡを有するレジストパターンＰＲ２を形成する。
【０１１０】図３（Ｂ）に示すように、レジストパター
ンＰＲ２をエッチングマスクとし、反射防止膜１６をエ
ッチングした後、第２層間絶縁膜１５のコントロールエ
ッチングを行う。第２層間絶縁膜１５のコントロールエ
ッチングは、第２層間絶縁膜の一部厚さが残るように設
定する。
【０１１１】この時、ビア孔周囲の肩部において、エッ
チングが進行するが、その下にエッチレートの低い絶縁
層５４が配置されているため、肩部分のエッチングは絶
縁層５４で抑制され、保護詰め物５５周囲の異常エッチ
ングは抑制される。
【０１１２】図３（Ｃ）に示すように、レジストパター
ンＰＲ２、保護詰め物５５をアッシングにより除去す
る。
【０１１３】図３（Ｄ）に示すように、第２層間絶縁膜
１５表面上の反射防止膜１６、ビア孔底部のエッチスト
ッパ層１２をエッチング除去する。このようにして、異
常エッチングを抑制しつつ、配線用溝およびビア孔を形
成することができる。
【０１１４】図３（Ｅ）に示すように、配線用溝および
ビア孔内にデュアルダマシン配線６０を形成する。この
工程は、上述の実施例と同様である。
【０１１５】図３（Ｆ）は、図３（Ｄ）に示す第１エッ
チストッパ層１２のエッチング工程において、配線用溝
底面の第２層間絶縁膜１５がエッチングされ、エッチン
グ抑制絶縁層５４が露出した場合を示す。配線用溝がさ
らにエッチング抑制絶縁層中に入り込む場合もある。エ
ッチング抑制絶縁層５４が露出することにより、配線の
付随容量は若干増加する。しかし、導電性領域１１表面
のダメージを防止し、かつ異常エッチングを防止する効
果は保たれる。
【０１１６】上述の実施例においては、下地導電領域表
面のダメージを防止するために、ビア孔の下部に詰め物
を設けた。以下、詰め物を使用せずにビア孔下方の導電
性領域表面をダメージから保護する実施例を説明する。
【０１１７】図４および図５は、本発明の他の実施例に
よる半導体装置の製造方法を示す。
【０１１８】図４（Ａ）に示すように、銅配線などの導
電性領域１１を有する下地１０の表面上に、第１エッチ
ストッパ層１２、第１層間絶縁膜１３、第２エッチスト
ッパ層１４、第２層間絶縁膜１５、反射防止膜１６の積
層を形成する。これらの積層は、化学気相堆積（ＣＶ
Ｄ）によって形成することができる。
【０１１９】第１エッチストッパ層１２、第２エッチス
トッパ層１４は、例えば厚さ約５０ｎｍのＳｉＮ膜によ
って形成する。第１層間絶縁膜１３は、例えば厚さ３０
０ｎｍの弗素含有シリコン酸化物によって形成する。第
２層間絶縁膜１５は、第１層間絶縁膜１３よりも厚い、
例えば厚さ９００ｎｍの弗素含有シリコン酸化物によっ
て形成する。反射防止膜１６は、例えば厚さ５０ｎｍの
ＳｉＮ膜によって形成する。反射防止膜１６の表面上に
レジスト膜を塗布し、露光、現像することによってビア
孔用の開口ＨＡを有するレジストパターンＰＲ１を形成
する。
【０１２０】図４（Ｂ）に示すように、レジストパター
ンＰＲ１をエッチングマスクとし、反射防止膜１６、第
２層間絶縁膜１５、第２エッチストッパ層１４をエッチ
ングする。このエッチングにおいて、ＳｉＮ膜１６、１
４に対しては弗素を含有するガスをエッチャントとして
用い、弗素含有シリコン酸化物で形成された第２層間絶
縁膜に対しては例えばＣＦを含むガスとＯ2を含むガス
の混合ガスをエッチャントして用いる。このエッチング
により形成されたビア孔ＨＰの下部には、第１層間絶縁
膜１３が露出する。
【０１２１】図４（Ｃ）に示すように、アッシングによ
りレジストパターンＰＲ１を除去する。なお、図４
（Ｂ）、（Ｃ）の工程において、下地導電領域１１は、
第１エッチストッパ層１２、第１層間絶縁膜１３で覆わ
れているため、エッチングおよびアッシングによりダメ
ージを受けることから防止されている。
【０１２２】図４（Ｄ）に示すように、反射防止膜１６
上にレジスト層を塗布し、露光、現像することにより配
線用開口ＷＡを有するレジストパターンＰＲ２を形成す
る。
【０１２３】図５（Ｅ）に示すように、レジストパター
ンＰＲ２をエッチングマスクとし、反射防止膜１６をエ
ッチングした後、第２層間絶縁膜１５のコントロールエ
ッチングを行なう。第２層間絶縁膜１５のエッチング深
さｄ１は、第１層間絶縁膜１３の厚さｄ２よりも大きな
値とする。
【０１２４】このように設定することにより、配線用溝
ＷＧをエッチングする間に、ビア孔下方の第１層間絶縁
膜１３は完全にエッチングされ、第１エッチストッパ層
１２が露出する。第１エッチストッパ層１２のエッチレ
ートは、第２層間絶縁膜１５のエッチレートよりも十分
低くすることができ、配線用溝のエッチングによっても
第１エッチストッパ１２が充分な厚さで残っており、そ
の下の導電性領域がダメージを受けることは容易に防止
される。
【０１２５】図５（Ｆ）に示すように、アッシングによ
りレジストパターンＰＲ２を除去する。このアッシング
においても、下地１０内の導電性領域１１表面は、第１
エッチストッパ層１２によって覆われており、アッシン
グよりダメージを受けることから防止される。
【０１２６】図５（Ｇ）に示すように、第２層間絶縁膜
１５上の反射防止膜１６およびビア孔内に露出した第１
エッチストッパ層１２をエッチングで除去する。第１エ
ッチストッパ層１２が除去され、導電性領域１１を露出
するビア孔ＨＰＡが形成される。
【０１２７】図５（Ｈ）に示すように、配線用溝ＷＧお
よびビア孔ＨＰＡ内面上にバリア層１９、主配線層２０
を埋め込んでデュアルダマシン配線を形成する。なお、
第２層間絶縁膜１５上に堆積したバリア層、主配線層
は、ＣＭＰなどによって除去する。
【０１２８】本実施例においては、図４（Ｂ）で作成す
るビア孔ＨＰは、導電性領域１１表面を覆うエッチスト
ッパ層１２まで到達せず、その上に形成された第１層間
絶縁膜１３表面で留まっている。このため、その後行な
われる配線溝形成用エッチングにおいて、第１エッチス
トッパ層１２が充分な厚さで残り、導電性領域がダメー
ジを受けることが容易に防止される。
【０１２９】なお、第１層間絶縁膜１３の厚さは、配線
用溝形成用のエッチングにおいて完全にエッチされる厚
さに選択する。例えば、配線用溝ＷＧの第２層間絶縁膜
内における深さｄ１を５００ｎｍとし、第１層間絶縁膜
１３の厚さｄ２を３００ｎｍとする。
【０１３０】第２層間絶縁膜に配線溝ＷＧを形成するエ
ッチングのエッチレート比を層間絶縁膜１３、１５：エ
ッチストッパ層１２＝１２：１に選択する場合、第１層
間絶縁膜１３がエッチされた段階で配線用溝は約３００
ｎｍエッチされている。残り２００ｎｍのエッチングを
行なう際、第１エッチストッパ層１２は２００／１２＝
１６．６ｎｍエッチングされることになる。第１エッチ
ストッパ層１２は、厚さ約５０ｎｍ形成されているた
め、第１エッチストッパ層１２は充分な厚さ残り、導電
性領域がダメージを受けることは容易に防止される。
【０１３１】又、先に形成したビア孔ＨＰには、詰め物
が設けられておらず、配線用溝のエッチングにおいてビ
ア孔周辺に異常エッチングが生じることが防止される。
【０１３２】図４、図５に示した実施例においては、層
間絶縁膜中にエッチストッパ層を配置した構成を用い
た。必ずしもエッチストッパ層を用いなくても、同様の
効果を上げることが可能である。
【０１３３】図６は、本発明の他の実施例による半導体
装置の製造方法を示す断面図である。
【０１３４】図６（Ａ）に示すように、下地１０表面上
に第１エッチストッパ層１２を形成した後、プラズマＳ
ｉＯ2膜１７を厚さ約２００ｎｍ形成する。このプラズ
マＳｉＯ2層１７の上に、弗素含有シリコン酸化物で形
成された第２層間絶縁膜１５を厚さ約１０００ｎｍ形成
する。第２層間絶縁膜１５上には、反射防止膜１６を厚
さ約５０ｎｍ形成する。
【０１３５】この構成においては、図４（Ａ）に示す構
成における第１層間絶縁膜１３と第２エッチストッパ層
１４との積層がプラズマＳｉＯ2膜で形成された第１層
間絶縁膜１７に置換された構成となっている。
【０１３６】ビア孔形成用開口ＨＡを有するレジストパ
ターンＰＲ１を反射防止膜１６上に形成し、反射防止膜
１６、第２層間絶縁膜１５のエッチングを行なう。この
エッチングにおいては、エッチストッパ層が存在しない
ため、第１層間絶縁膜１７表面は若干オーバーエッチさ
れる。
【０１３７】第１層間絶縁膜のエッチレートを、第２層
間絶縁膜のエッチレートよりも低い値に設定することに
より、オーバーエッチ量は抑制される。例えば、第２層
間絶縁膜１５をＣＦを含むガス、Ｏ2を含むガスの混合
ガスをエッチャントしてエッチングする場合、第２層間
絶縁膜１５と第１層間絶縁膜１７に対するエッチレート
は、第２層間絶縁膜：第１層間絶縁膜＝２：１に設定す
ることができる。
【０１３８】第２層間絶縁膜１５に対するエッチングに
おいて、約１５０ｎｍ相当のオーバーエッチを行なった
場合、第１層間絶縁膜１７の表面は深さ約７５ｎｍエッ
チされることになる。この場合、第１層間絶縁膜１７
は、約１２５ｎｍの厚さ残る。従って、第１エッチスト
ッパ層１２は全くエッチングされず、その下に配置され
た導電性領域１１がダメージを受けることはほぼ完璧に
防止される。
【０１３９】ビア孔ＨＰの形成後、レジストパターンＰ
Ｒ１はアッシングで除去する。このアッシングにおいて
も、下地１０内の導電性領域１１がダメージを受けるこ
とはほぼ完璧に防止される。
【０１４０】図６（Ｂ）に示すように、反射防止膜１６
上に配線用溝をエッチングするための開口ＷＡを有する
レジストパターンＰＲ２を形成する。
【０１４１】図６（Ｃ）に示すように、レジストパター
ンＰＲ２をエッチングマスクとし、第２層間絶縁膜１５
に配線用溝ＷＧを形成すると共に、ビア孔底面下の第１
層間絶縁膜１７を除去するエッチングを行なう。このエ
ッチングは、第１層間絶縁膜１７を完全に除去した後、
オーバーエッチングが行なわれるように設定する。
【０１４２】すなわち、第１層間絶縁膜１７の厚さｄ３
は、第２層間絶縁膜１５中に深さｄ１の配線用溝ＷＧを
エッチングする時完全にエッチングされる値に設定す
る。第１層間絶縁膜１７と第２層間絶縁膜１５のエッチ
レートが異なる場合は、当然エッチレートによる重み付
けを行なう。
【０１４３】上述の厚さを用いた場合、厚さ１２５ｎｍ
の第１層間絶縁膜１７をエッチングする間に、第２層間
絶縁膜１５は深さ約２５０ｎｍエッチングされる。配線
用溝の深さｄ１を５００ｎｍに設定した場合、第２層間
絶縁膜１５に対しては、残り約２５０ｎｍ分のエッチン
グが行なわれる。エッチレート比を、第２層間絶縁膜１
５：エッチストッパ膜１２＝１２：１に設定する場合、
第１エッチストッパ層は２５０／１２＝２０．８ｎｍエ
ッチングされることになる。エッチストッパ層１２はこ
のエッチングによっても充分残存し、導電性領域がダメ
ージを受けることはほぼ完璧に防止できる。
【０１４４】その後アッシングを行なってレジストパタ
ーンＰＲ２を除去する。
【０１４５】図６（Ｄ）に示すように、シリコン窒化膜
に対するエッチングを行ない、第２層間絶縁膜上の反射
防止膜１６、導電性領域上のエッチストッパ層１２を除
去する。その後、図５（Ｈ）に示す工程と同様の工程を
行ない、シード層、バリア層、主配線層を形成し、デュ
アルダマシン配線を完成する。
【０１４６】図３の実施例同様、上下配線層の付随容量
を更に低減することもできる。図７（Ａ）、（Ｂ）は、
上下配線層の付随容量を更に低減する実施例を示す。
【０１４７】図７（Ａ）において、層間絶縁膜は、下か
ら弗素含有シリコン酸化膜１３、プラズマ酸化膜１７、
弗素含有シリコン酸化膜１５で形成されている。弗素含
有シリコン酸化膜１３の誘電率は低く、容量低減に有効
である。図６（Ａ）〜（Ｄ）同様の工程を行うことによ
り、図７（Ｂ）の構造を得る。
【０１４８】なお、上述の実施例においては、ビア孔用
開口は、配線溝用開口の領域内に配置されることを前提
としている。このためには、位置合わせ余裕をみこんで
パターンを設計する必要がある。位置合わせ余裕が小さ
くなった場合、位置合わせずれによりビア孔パターンと
配線溝用パターンがずれる場合が生じ得る。
【０１４９】図８（Ａ）は、ビア孔用開口ＨＰと配線溝
用開口ＷＡに位置合わせずれを生じた場合を示す。この
場合、配線溝用開口ＷＡに含まれていないビア孔領域に
は、レジストが残されることになる。
【０１５０】図８（Ｂ）は、配線溝用開口ＷＡの光近接
効果により、配線溝用開口ＷＡが後退した場合、ビア孔
用開口ＨＰの一部が配線溝用開口ＷＡに覆われなくなっ
た場合を示す。この場合も、ビア孔用開口ＨＰの一部は
配線用溝用開口ＷＡに覆われず、その領域のレジストは
除去されず、残ることになる。
【０１５１】図８（Ｃ）は、このような位置合わせずれ
又はパターンの光近接効果による後退により、ビア孔用
開口の一部が配線溝用開口に覆われなくなった場合の配
線溝用エッチングを行なうレジストパターンＰＲ２の形
状を概略的に示す。配線溝用開口ＷＡは、ビア孔ＨＰの
一部から外部に向って延在する。ビア孔ＨＰの一部領域
には、レジストパターンＰＲ２が入り込んでいる。
【０１５２】図８（Ｃ）に示した構成においては、配線
溝用開口ＨＰが第１層間絶縁膜１３表面まで達している
が、ビア孔の断面積が減少している。
【０１５３】図８（Ｄ）は、位置合わせずれがさらに大
きくなった場合に生じ得る現象を示す。この場合には、
配線溝用エッチングのエッチングマスクとなるレジスト
パターンＰＲ２の開口は、ビア孔ＨＰの深さ方向の一部
にしか到達せず、ビア孔ＨＰの下部においてはビア孔全
面がレジストによって覆われている。この場合、配線溝
用エッチングを行なっても、ビア孔下方の第１層間絶縁
膜１３は全くエッチされないことにもなる。
【０１５４】このように、ビア孔ＨＰと配線溝用開口Ｗ
Ａが位置合わせずれを生じた場合に、ビア導電体のコン
タクト不良が生じ得る。以下、このような位置合わせず
れが生じた場合にも、ビア孔を確実に下地導電領域表面
に達するようにする実施例を説明する。
【０１５５】図９、図１０は、本発明の他の実施例によ
る半導体装置の製造方法を説明する断面図である。
【０１５６】図９（Ａ）において、導電性領域１１を有
する下地１０表面上に、第1エッチストッパ層１２、第
１層間絶縁膜１３、第２エッチストッパ層１４、第２層
間絶縁膜１５、ハードマスク層１８を積層する。
【０１５７】第１エッチストッパ層１２、第２エッチス
トッパ層１４は、例えば厚さ５０ｎｍのＳｉＮ膜によっ
て形成する。第１層間絶縁膜は、例えば厚さ約３００ｎ
ｍの弗素含有シリコン酸化膜によって形成する。第２層
間絶縁膜１５は、例えば厚さ９００ｎｍの弗素含有シリ
コン酸化膜によって形成する。ハードマスク層１８は、
例えば厚さ１００ｎｍのＴｉＮなどのメタル層によって
形成する。
【０１５８】ハードマスク層１８の上にレジスト膜を塗
布し、露光、現像してビア孔用開口ＨＡを有するレジス
トパターンＰＲ１を形成する。レジストパターンＰＲ１
をエッチングマスクとして用い、ハードマスク層１８を
エッチングした後、第２層間絶縁膜１５のエッチングを
行う。
【０１５９】ハードマスク層１８のエッチングは、例え
ばＣｌを含むガスをエッチャントとした異方性プラズマ
エッチングで行なう。第２層間絶縁膜１５のエッチング
は、ＣＦを含むガスとＯ2を含むガスの混合ガスをエッ
チャントとした異方性プラズマエッチングにより行な
う。このエッチングにおいて、弗素含有酸化膜１５とＳ
ｉＮ膜１４に対するエッチレートは、たとえば弗素含有
シリコン酸化膜１５：ＳｉＮ膜１４＝１２：１に設定さ
れる。
【０１６０】なお、第２層間絶縁膜１５に対するエッチ
ングは、ハードマスク層１８をマスクとしても行なうこ
とができる。この場合、レジストパターンＰＲ１は第２
層間絶縁膜エッチング前に除去しても良い。
【０１６１】第２層間絶縁膜１５のエッチングを行なっ
た後、第２エッチストッパ層１４のエッチングを行な
う。このエッチングにおいて、レジストパターンＰＲ１
はマスクとして残存しても、その前に除去しても良い。
レジストパターンＰＲ１が残っている場合は、その後ア
ッシング等により除去する。
【０１６２】図９（Ｂ）に示すように、ハードマスク層
１８の上に、配線溝形成用レジストパターンＰＲ２を形
成する。レジストパターンＰＲ２の開口ＷＡは、ビア孔
ＨＰを完全に含まなくても良い。
【０１６３】図９（Ｃ）に示すように、レジストパター
ンＰＲ２をマスクとし、ハードマスク１８のエッチング
を行なう。このエッチングにおいて、ビア孔ＨＰの一部
はレジストで覆われているが、配線用溝形成領域のハー
ドマスク層１８のエッチングには支障がない。
【０１６４】図９（Ｄ）に示すように、レジストパター
ンＰＲ２を除去する。ビア孔ＨＰ内に入り込んでいたレ
ジストは除去され、ビア孔ＨＰ全体が露出する。又、第
２層間絶縁膜１５上のハードマスク層１８は、ビア孔Ｈ
Ｐ上部および配線用溝形成領域を含む開口ＷＡを有す
る。
【０１６５】図１０（Ｅ）に示すように、ハードマスク
層１８をエッチングマスクとし、第２層間絶縁膜１５の
コントロールエッチングを行なうと共に、第１層間絶縁
膜１３をエッチングする。このエッチングは、第１層間
絶縁膜１３を完全にエッチングした後、オーバーエッチ
ングが行われるように設定される。
【０１６６】このエッチングにおいては、第１および第
２層間絶縁膜１３、１５に対するエッチレートが、第１
エッチストッパ層１２に対するエッチレートよりも十分
大きい条件で行なうことができる。例えば、上述のよう
にＣＦを含むガスと、Ｏ2を含むガスの混合ガスをエッ
チャントとして用い、エッチレート比を１２：１で行な
うことができる。このエッチングにおいて、第１エッチ
ストッパ層１２は充分な厚さで残り、その下の導電性領
域１１のダメージを防止する。
【０１６７】図１０（Ｆ）に示すように、ビア孔ＨＰ底
部に露出した第１エッチストッパ層１２をエッチング
し、導電領域１１を露出するビア孔ＨＰＡを形成する。
【０１６８】図１０（Ｇ）に示すように、ハードマスク
１８および配線用溝、ビア孔上にバリアメタル層１９お
よび主配線層２０を形成する。バリアメタル層１９は、
例えば厚さ約２５ｎｍのＴｉＮ層で形成できる。主配線
層２０は、例えば銅層で形成できる。バリアメタル層、
主配線層は、スパッタリング、メッキなどにより形成す
ることができる。
【０１６９】図１０（Ｈ）に示すように、第２層間絶縁
膜１５上に形成された主配線層２０、バリアメタル層１
９、ハードマスク層１８をＣＭＰ等により除去し、平坦
な表面を形成する。
【０１７０】本実施例によれば、配線溝用エッチング
は、ビア孔用開口と配線溝用開口とを足し合わせた形状
のハードマスクに転写されたパターンをエッチングマス
クとして行なわれる。配線溝用マスクがビア孔用マスク
に対し位置合わせずれを生じても、ビア孔内に入り込ん
でいたレジストは除去された後、エッチングが行なわれ
るため、ビア孔形成が損なわれることが防止される。
【０１７１】本実施例における層間絶縁膜の積層構造
は、図４、図５に示す層間絶縁膜下部にエッチストッパ
層を有する構成を用いた。同様の製造プロセスがエッチ
ストッパ層を用いない図６、７の層間絶縁膜を用いるプ
ロセスに対しても適用できる。
【０１７２】図１１は、本発明の実施例による半導体装
置の製造方法を示す断面図である。
【０１７３】図１１（Ａ）に示すように、導電性領域１
１を有する下地１０表面上に、エッチストッパ層１２、
第１層間絶縁膜１７、第２層間絶縁膜１５、ハードマス
ク層１６を積層する。エッチストッパ層１２は、例えば
厚さ５０ｎｍのＳｉＮ膜で形成する。第１層間絶縁膜１
７は、例えば屈折率ｎ＝１．５、厚さ約２００ｎｍのＳ
ｉＯ2膜によって形成する。第２層間絶縁膜１５は、例
えば厚さ１０００ｎｍの弗素含有シリコン酸化膜によっ
て形成する。ハードマスク層１６は、例えば厚さ１００
ｎｍのＴｉＮ膜によって形成する。
【０１７４】ハードマスク層１６の上に、ビア孔パター
ンを有する開口ＨＡを有するレジストパターンＰＲ１を
形成する。
【０１７５】レジストパターンＰＲ１をエッチングマス
クとして用い、ハードマスク層１６をＣｌを含むエッチ
ャントガスでエッチングした後、第２層間絶縁膜１５を
ＣＦを含むガスとＯ2を含むガスの混合ガスをエッチャ
ントガスとする異方性プラズマエッチングによりエッチ
ングする。その後レジストパターンＰＲ１は除去する。
【０１７６】図１１（Ｂ）に示すように、ハードマスク
層１６の表面上に配線溝パターンの開口ＷＡを有するレ
ジストパターンＰＲ２を形成する。このレジストパター
ンＰＲ２をエッチングマスクとし、ハードマスク層１６
のエッチングを行なう。なお、レジストパターンＰＲ２
は、位置合わせずれによりビア孔内に入り込んだ形状で
あるが、ビア孔に連続した配線溝用開口がハードマスク
層１６に形成される。
【０１７７】図１１（Ｃ）に示すように、レジストパタ
ーンＰＲ２を除去する。ビア孔内部に入り込んでいたレ
ジストは除去され、ビア孔全体が露出する。ハードマス
ク層１６をエッチングマスクとし、第２層間絶縁膜１５
のコントロールエッチングを行なう。このコントロール
エッチングと同時に、ビア孔下部に残存する第１層間絶
縁膜１７がエッチングされ、第１エッチストッパ層１２
が露出する。
【０１７８】このようにして、配線用溝とそれに接続し
たビア孔がマスクの位置合わせずれにもかかわらず形成
される。その後、前述の実施例同様、バリア層、主配線
層を形成し、ＣＭＰ等により第２層間絶縁膜上の金属層
を除去する。図９から１１に示した実施例によれば、マ
スク合わせ余裕を大きくとることができ、確実な接続孔
の形成が行え、より電気的に良好な特性を示す配線構造
を形成することができる。配線をより高密度に配置する
ことができる。
【０１７９】以上説明した実施例においては、１つのデ
ュアルダマシン配線を形成した。実際の半導体装置にお
いては、多層の配線層を形成し、各配線層において複数
のデュアルダマシン構造を形成する。
【０１８０】図１２は、半導体集積回路装置の構成例を
示す断面図である。シリコン基板１０の表面には、シャ
ロートレンチアイソレーションにより素子分離領域ＳＴ
Ｉが形成され、活性領域が画定されている。図に示す構
造においては、１つの活性領域内にｎチャネルＭＯＳト
ランジスタｎ‐ＭＯＳが形成され、他の活性領域内にｐ
チャネルＭＯＳトランジスタｐ‐ＭＯＳが形成されてい
る。
【０１８１】各トランジスタは、基板表面上に絶縁ゲー
ト電極構造を有し、ゲート電極の両側の基板内にｎ型又
はｐ型のソース／ドレイン領域１１が形成されている。
これらのソース／ドレイン領域は、前述の実施例におけ
る導電性領域である。
【０１８２】シリコン基板１０表面上に第１エッチスト
ッパ層１２、第１層間絶縁膜１３、第２エッチストッパ
層１４、第２層間絶縁膜１５の積層が形成され、バリア
層１９、主配線層２０のデュアルダマシン配線構造が形
成されている。これらのデュアルダマシン配線も、その
上方に形成される配線に対しては前述の実施例における
導電性領域となる。
【０１８３】図においては、両端の導電性領域１１上に
それぞれ引き出し配線構造が形成され、中央の２つの導
電領域１１上に相互を接続する他の配線構造が形成され
ている。すなわち、図に示す２つのＭＯＳトランジスタ
は、コンプリメンタリＭＯＳ（ＣＭＯＳ）トランジスタ
を構成している。
【０１８４】以上説明した第１配線層の上に、第３エッ
チストッパ層２２、第３層間絶縁膜２３、第４エッチス
トッパ層２４、第４層間絶縁膜２５の積層が形成され、
この積層内にバリア層２９、主配線層３０のデュアルダ
マシン配線構造が形成されている。
【０１８５】さらに上層には、第５エッチストッパ層３
２、第５層間絶縁膜３３、第６エッチストッパ層３４、
第６層間絶縁膜３５が積層され、この積層内にバリアメ
タル層３９、主配線層４０のデュアルダマシン配線構造
が形成されている。
【０１８６】さらに上層には、第７エッチストッパ層４
２、第７層間絶縁膜４３、第８エッチストッパ層４４、
第８層間絶縁膜４５の積層が形成され、この積層内にバ
リアメタル層４９、主配線層５０のデュアルダマシン配
線構造が形成されている。このデュアルダマシン配線構
造の表面を覆って、保護膜５２が形成されている。
【０１８７】これらのデュアルダマシン配線も、前述の
実施例のデュアルダマシン配線に相当する。このよう
に、多層配線構造をデュアルダマシン配線構造を用いて
形成することにより、高集積度で付随容量が小さく、配
線抵抗の小さい配線構造を形成することができる。
【０１８８】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えばエッ
チストップ層として、シリコン窒化膜の他、シリコン酸
化窒化膜、シリコンカーバイド（ＳｉＣ，ＳｉＣ：Ｈ）
等を用いてもよい。エッチレートの異なる膜は、組成、
密度、成長方法（ＣＶＤ，蒸着、スパッタリング）、成
長温度の異なるシリコン酸化膜、弗素、燐、ボロン等添
加物の含有量の異なる添加物含有シリコン酸化膜、水素
シルセスキオキサン（ＨＳＱ），テトラエトキシシリケ
ート（ＴＥＯＳ）など原料の異なるシリコン酸化膜、シ
リコン窒化膜、シリコン酸化窒化膜、シロキサン結合を
有する無機化合物膜、有機化合物膜等から選択する事が
できる。デュアルダマシン配線は、金属または金属化合
物で形成できる。金属としては、金、銀、白金、銅、ア
ルミニウム、タングステン、チタン、タンタル、モリブ
デン等、またはこれらの合金を用いることができる。金
属化合物としては、チタンナイトライド、タンタルナイ
トライド、タングステンナイトライド、またはモリブデ
ンナイトライド等を用いることができる。
【０１８９】その他、種々の変更、改良、組み合わせが
可能なことは当業者に自明であろう。厚い、例えば５０
０ｎｍ以上の厚さの配線層に対してのみ、上述のデュア
ルダマシン配線を採用し、薄い、例えば厚さ５００ｎｍ
未満の配線層に対しては、従来のデュアルダマシン配線
層を採用してもよい。１つの形態としては、下層配線
は、図１３〜２１に示した従来型の配線で形成し、上層
配線は、図１〜１１に示した実施例による配線で形成す
る。
【０１９０】なお、本発明に関し、以下を開示する。
【０１９１】（付記１） 表面に導電性領域を有する下
地と、前記下地の表面を覆う絶縁性エッチストッパ膜
と、前記絶縁性エッチストッパ膜上に形成された層間絶
縁膜と、前記層間絶縁膜表面から第１の深さで形成され
た配線用溝と、前記配線用溝底面から、前記層間絶縁膜
の残りの厚さおよび前記絶縁性エッチストッパ膜を貫通
し、前記導電性領域に達する接続用孔と、前記配線用溝
および前記接続用孔を埋め込んで形成されたデュアルダ
マシン配線と、を有し、前記層間絶縁膜が前記配線用溝
の側面および底面を包む第１種の絶縁層と、前記第１種
の絶縁層よりも下に配置され、第１種の絶縁層とエッチ
ング特性の異なる第２種の絶縁層とを含む半導体装置。
【０１９２】（付記２） 前記接続孔は、前記第１種の
絶縁層内で上方に向って次第に断面積が増大する部分を
有する付記１記載の半導体装置。
【０１９３】（付記３） 前記層間絶縁層が、さらに前
記第２種の絶縁層の下に配置され、第２種の絶縁層とエ
ッチング特性の異なる第３種の絶縁層を含む付記１また
は２記載の半導体装置。
【０１９４】（付記４） 前記接続孔は、前記第２種の
絶縁層の途中から上方に向って次第に断面積が増大する
部分を有する付記３記載の半導体装置。
【０１９５】（付記５） 前記第２種の絶縁層が、前記
第１種の絶縁層のエッチング時にエッチストッパとして
機能し得る層であり、前記接続用孔は前記第２種の絶縁
層下部から前記導電性領域表面まで実質的に同一の断面
形状を有する付記３または４記載の半導体装置。
【０１９６】（付記６） 前記第３種の絶縁層が、前記
第１の深さより小さい厚さを有する付記３〜５のいずれ
か１項記載の半導体装置。
【０１９７】（付記７） 前記第２種の絶縁層が前記絶
縁性エッチストッパ膜上に配置されており、前記第１の
深さより小さい厚さを有する付記１または２記載の半導
体装置。
【０１９８】（付記８） 表面に導電性領域を有する下
地上に絶縁性エッチストッパ膜を形成する工程と、前記
絶縁性エッチストッパ膜上に、第１種の絶縁膜とその下
に配置され、第１種の絶縁膜とエッチング特性の異なる
第２種の絶縁膜とを含む層間絶縁膜を形成する工程と、
前記層間絶縁膜の表面から、前記層間絶縁膜を貫通し、
前記絶縁性エッチストッパ膜に達する接続用孔を形成す
る工程と、前記接続孔内に、前記第２種の絶縁膜の表面
より下の高さまで有機物の保護詰物を形成する工程と、
前記接続孔と重複させ、前記層間絶縁膜表面から第１種
の絶縁膜中第１の深さまで配線用溝を形成する工程と、
前記保護詰物を除去する工程と、前記絶縁性エッチング
ストッパ膜を除去し、導電性領域を有する下地までの接
続用孔を貫通させる工程と、前記配線用溝および前記接
続用孔を埋め込んでデュアルダマシン配線を形成する工
程と、を有する半導体装置の製造方法。
【０１９９】（付記９） 前記層間絶縁層が、さらに前
記第２種の絶縁層の下に配置され、第２種の絶縁層とエ
ッチング特性の異なる第３種の絶縁層を含む付記８記載
の半導体装置の製造方法。
【０２００】（付記１０） 前記第２種の絶縁膜は、前
記第１種および第３種の絶縁膜よりエッチレートが低い
付記９記載の半導体装置の製造方法。
【０２０１】（付記１１） 前記第２種の絶縁膜が他の
エッチストッパ層とその下に配置された下層絶縁膜とを
有し、前記接続用孔を形成する工程が、前記第１種の絶
縁膜および他のエッチストッパ膜とその下に配置された
下層絶縁膜を有する第２種絶縁膜を貫通し、前記エッチ
ストッパ膜に達する接続用孔を形成する工程である付記
８記載の半導体装置の製造方法。
【０２０２】（付記１２） 表面に導電性領域を有する
下地上に絶縁性エッチストッパ膜を形成する工程と、前
記絶縁性エッチストッパ膜上に、第１種の絶縁膜とその
下に配置され、第１種の絶縁膜とエッチング特性の異な
る第２種の絶縁膜とを含む層間絶縁膜を形成する工程
と、前記層間絶縁膜の表面から、前記第１種の絶縁膜を
貫通し、前記第２種の絶縁膜に達する接続用孔を形成す
る第１エッチング工程と、前記接続孔と重複させ、前記
層間絶縁膜表面から第１種の絶縁膜中第１の深さまで配
線用溝を形成するとともに、前記接続孔下の残りの層間
絶縁膜を除去する第２エッチング工程と、前記絶縁性エ
ッチングストッパ膜を除去し、導電性領域を有する下地
までの接続用孔を貫通させる工程と、前記配線用溝およ
び前記接続用孔を埋め込んでデュアルダマシン配線を形
成する工程と、を有する半導体装置の製造方法。
【０２０３】（付記１３） 前記第２のエッチング工程
が、前記第２種の絶縁膜をエッチングして前記エッチス
トッパ膜を露出する工程と、露出したエッチストッパ膜
をエッチングする工程とを含む付記１２記載の半導体装
置の製造方法。
【０２０４】（付記１４） 前記第２種の絶縁膜が、他
のエッチストッパ膜とその下に配置された下層絶縁膜と
を有し、前記第１エッチング工程はマスクを用いて、前
記第１種の絶縁膜をエッチングする工程と、その後露出
した他のエッチストッパ膜をエッチングする工程とを含
み、前記第２のエッチング工程が、マスクを用いて前記
接続孔下の前記下層絶縁膜をエッチングする工程と露出
した前記エッチストッパ膜をエッチングする工程とを含
む付記１２記載の半導体装置の製造方法。
【０２０５】（付記１５） 前記層間絶縁膜を形成する
工程が、前記層間絶縁膜の上にハードマスク層も形成
し、前記第１エッチング工程が前記ハードマスク層の上
に第１レジストマスクを形成する工程を含み、前記第２
エッチング工程が前記ハードマスク層上に第２レジスト
マスクを形成し、前記ハードマスク層をエッチングする
工程と、その後第２レジストマスクを除去し、ハードマ
スク層をエッチングマスクとして用いて、エッチングを
行なう工程とを含む付記１２〜１４のいずれか１項に記
載の半導体装置の製造方法。
【０２０６】（付記１６） 表面に導電性領域を有する
下地上に絶縁性エッチストッパ膜を形成する工程と、前
記絶縁性エッチストッパ膜上に、下から第１種の絶縁膜
と第２種の絶縁膜と第３種の絶縁膜とを含み、第２種の
絶縁膜は、第１種および第３種の絶縁膜とエッチング特
性の異なる層間絶縁膜を形成する工程と、前記層間膜表
面から、前記第３種絶縁膜、第２種絶縁膜、第１種絶縁
膜を貫通し、前記絶縁性エッチストッパ膜に達する接続
用孔を形成する第１エッチング工程と、前記接続孔内に
前記第１種の絶縁膜表面より高く、前記第２種の絶縁膜
表面より低い高さまで有機物の保護詰物を形成する工程
と、前記接続孔と重複させ、前記層間絶縁膜表面から第
３種の絶縁膜中第１の深さまで配線用溝を形成する第２
エッチング工程と、前記保護詰物を除去し、前記接続用
孔内に前記絶縁性エッチストッパ膜を露出させる工程
と、露出した前記エッチストッパ膜をエッチングする第
３エッチング工程と、前記配線用溝および前記接続孔を
埋め込んでデュアルダマシン配線を形成する工程と、を
有する半導体装置の製造方法。
【０２０７】（付記１７） 表面に導電性領域を有する
下地上に絶縁性エッチストッパ膜を形成する工程と、前
記絶縁性エッチストッパ膜上に、下から第１種の絶縁膜
と第２種の絶縁膜と第３種の絶縁膜とを含み、第２種の
絶縁膜は第１種および第３種の絶縁膜とエッチング特性
の異なる層間絶縁膜を形成する工程と、前記層間絶縁膜
の表面から、前記第３種の絶縁膜を貫通し、前記第２種
の絶縁膜に達する接続用孔を形成する第１エッチング工
程と、前記接続孔底面に露出した第２種の絶縁膜をエッ
チングする第２エッチング工程と、前記接続孔と重複さ
せ、前記層間絶縁膜表面から第３種の絶縁膜中第１の深
さで配線用溝を形成するとともに、前記接続孔下の第１
種の絶縁膜をエッチングして前記エッチストッパ膜を露
出する第３エッチング工程と、露出した前記エッチスト
ッパ膜をエッチングする第４エッチング工程と前記配線
用溝および前記接続用孔を埋め込んでデュアルダマシン
配線を形成する工程と、を有する半導体装置の製造方
法。
【０２０８】（付記１８） 前記層間絶縁膜を形成する
工程が、前記層間絶縁膜の上にハードマスク層も形成
し、前記第１エッチング工程が前記ハードマスク層の上
に第１レジストマスクを形成する工程と、前記第１レジ
ストマスクをエッチングマスクとして用い、ハードマス
ク層をエッチングする工程とを含み、前記第３エッチン
グ工程が前記ハードマスク層上に第２レジストマスクを
形成し、前記第２レジストマスクをエッチングマスクと
して用い、前記ハードマスク層をエッチングする工程
と、その後第２レジストマスクを除去し、ハードマスク
層をエッチングマスクとして用いて、エッチングを行な
う工程とを含む付記１７に記載の半導体装置の製造方
法。
【０２０９】
【発明の効果】以上説明したように、本発明によれば、
下地導電領域にダメージを与えることの少ないデュアル
ダマシン配線構造を有する半導体装置の製造方法が提供
される。
【０２１０】また、好適なデュアルダマシン配線構造を
有する半導体装置が提供される。
【０２１１】ビア孔内に詰め物を用いなくても、下地導
電領域にダメージを与えることの少ない配線形成技術が
提供される。
【図面の簡単な説明】
【図１】 本発明の実施例を説明するための半導体基板
の断面図である。
【図２】 本発明の他の実施例を説明するための半導体
基板の断面図である。
【図３】 本発明の他の実施例を説明するための半導体
基板の断面図である。
【図４】 本発明の他の実施例を説明するための半導体
基板の断面図である。
【図５】 図４と共に他の実施例を説明するための半導
体基板の断面図である。
【図６】 本発明の他の実施例を説明するための半導体
基板の断面図である。
【図７】 本発明の実施例による半導体装置の製造方法
を説明するための半導体基板の断面図である。
【図８】 図４〜図７の実施例において、マスクの位置
合わせずれが生じたときに生じ得る問題を説明するため
の平面図および断面図である。
【図９】 本発明の他の実施例による半導体装置の製造
方法を説明するための半導体基板の断面図である。
【図１０】 図９と共に本発明の他の実施例による半導
体基板の製造方法を説明するための半導体基板の断面図
である。
【図１１】 本発明の他の実施例による半導体装置の製
造方法を説明するための半導体基板の断面図である。
【図１２】 本発明の実施例により製造される半導体集
積回路装置の構成例を概略的に示す断面図である。
【図１３】 従来の技術による半導体装置の製造方法を
説明するための半導体基板の断面図である。
【図１４】 従来の技術による半導体装置の製造方法を
説明するための半導体基板の断面図である。
【図１５】 従来の技術による半導体装置の製造方法を
説明するための半導体基板の断面図である。
【図１６】 半導体装置の製造方法についての考察を説
明するための半導体基板の断面図である。
【図１７】 従来技術による配線の製造工程についての
考察を説明するための半導体基板の断面図である。
【図１８】 従来技術による配線の製造工程についての
考察を説明するための半導体基板の断面図である。
【図１９】 従来技術による配線の製造工程についての
考察を説明するための半導体基板の断面図である。
【図２０】 従来技術による異常エッチングや下地ダメ
ージの発生についての考察を説明するための半導体基板
の断面図である。
【図２１】 従来技術による異常エッチングや下地ダメ
ージの発生についての考察を説明するための半導体基板
の断面図である。
【符号の説明】
１０ 下地 １１ 導電性領域 １２、１４ エッチストッパ層 １３、１５ 層間絶縁膜 １６ 反射防止膜 １８ ハードマスク層 １９ バリアメタル層 ２０ 主配線層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 駒田 大輔 愛知県春日井市高蔵寺町二丁目1844番２号 富士通ヴィエルエスアイ株式会社内 (72)発明者 新福 文彦 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5F033 HH07 HH08 HH09 HH11 HH12 HH13 HH14 HH18 HH19 HH20 HH21 HH32 HH33 HH34 JJ01 JJ07 JJ08 JJ09 JJ11 JJ12 JJ13 JJ14 JJ18 JJ19 JJ20 JJ21 JJ32 JJ33 JJ34 KK01 MM02 MM12 MM13 NN06 NN07 NN32 PP15 PP27 PP28 QQ04 QQ08 QQ09 QQ11 QQ16 QQ21 QQ25 QQ27 QQ37 QQ48 RR01 RR04 RR06 RR08 RR09 RR11 RR13 RR14 RR15 RR23 RR25 SS04 SS08 SS10 SS11 SS15 TT02 TT04 XX00

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 表面に導電性領域を有する下地と、 前記下地の表面を覆う絶縁性エッチストッパ膜と、 前記絶縁性エッチストッパ膜上に形成された層間絶縁膜
    と、 前記層間絶縁膜表面から第１の深さで形成された配線用
    溝と、 前記配線用溝底面から、前記層間絶縁膜の残りの厚さお
    よび前記絶縁性エッチストッパ膜を貫通し、前記導電性
    領域に達する接続用孔と、 前記配線用溝および前記接続用孔を埋め込んで形成され
    たデュアルダマシン配線と、 を有し、 前記層間絶縁膜が前記配線用溝の側面および底面を包む
    第１種の絶縁層と、前記第１種の絶縁層よりも下に配置
    され、第１種の絶縁層とエッチング特性の異なる第２種
    の絶縁層とを含む半導体装置。
  2. 【請求項２】 前記層間絶縁層が、さらに前記第２種の
    絶縁層の下に配置され、第２種の絶縁層とエッチング特
    性の異なる第３種の絶縁層を含み、前記第２種の絶縁層
    が、前記第１種の絶縁層のエッチング時にエッチストッ
    パとして機能し得る層であり、前記接続用孔は前記第２
    種の絶縁層下部から前記導電性領域表面まで実質的に同
    一の断面形状を有する請求項１記載の半導体装置。
  3. 【請求項３】 前記第３種の絶縁層が、前記第１の深さ
    より小さい厚さを有する請求項２記載の半導体装置。
  4. 【請求項４】 前記第２種の絶縁層が前記絶縁性エッチ
    ストッパ膜上に配置されており、前記第１の深さより小
    さい厚さを有する請求項１記載の半導体装置。
  5. 【請求項５】 表面に導電性領域を有する下地上に絶縁
    性エッチストッパ膜を形成する工程と、 前記絶縁性エッチストッパ膜上に、第１種の絶縁膜とそ
    の下に配置され、第１種の絶縁膜とエッチング特性の異
    なる第２種の絶縁膜とを含む層間絶縁膜を形成する工程
    と、 前記層間絶縁膜の表面から、前記層間絶縁膜を貫通し、
    前記絶縁性エッチストッパ膜に達する接続用孔を形成す
    る工程と、 前記接続孔内に、前記第２種の絶縁膜の表面より下の高
    さまで有機物の保護詰物を形成する工程と、 前記接続孔と重複させ、前記層間絶縁膜表面から第１種
    の絶縁膜中第１の深さまで配線用溝を形成する工程と、 前記保護詰物を除去する工程と、 前記絶縁性エッチストッパ膜を除去し、導電性領域を有
    する下地までの接続用孔を貫通させる工程と、 前記配線用溝および前記接続用孔を埋め込んでデュアル
    ダマシン配線を形成する工程と、 を有する半導体装置の製造方法。
  6. 【請求項６】 表面に導電性領域を有する下地上に絶縁
    性エッチストッパ膜を形成する工程と、 前記絶縁性エッチストッパ膜上に、第１種の絶縁膜とそ
    の下に配置され、第１種の絶縁膜とエッチング特性の異
    なる第２種の絶縁膜とを含む層間絶縁膜を形成する工程
    と、 前記層間絶縁膜の表面から、前記第１種の絶縁膜を貫通
    し、前記第２種の絶縁膜に達する接続用孔を形成する第
    １エッチング工程と、 前記接続孔と重複させ、前記層間絶縁膜表面から第１種
    の絶縁膜中第１の深さまで配線用溝を形成するととも
    に、前記接続孔下の残りの層間絶縁膜を除去する第２エ
    ッチング工程と、 前記絶縁性エッチストッパ膜を除去し、導電性領域を有
    する下地までの接続用孔を貫通させる工程と、 前記配線用溝および前記接続用孔を埋め込んでデュアル
    ダマシン配線を形成する工程と、 を有する半導体装置の製造方法。
  7. 【請求項７】 表面に導電性領域を有する下地上に絶縁
    性エッチストッパ膜を形成する工程と、 前記絶縁性エッチストッパ膜上に、下から第１種の絶縁
    膜と第２種の絶縁膜と第３種の絶縁膜とを含み、第２種
    の絶縁膜は、第１種および第３種の絶縁膜とエッチング
    特性の異なる層間絶縁膜を形成する工程と、 前記層間膜表面から、前記第３種絶縁膜、第２種絶縁
    膜、第１種絶縁膜を貫通し、前記絶縁性エッチストッパ
    膜に達する接続用孔を形成する第１エッチング工程と、 前記接続孔内に前記第１種の絶縁膜表面より高く、前記
    第２種の絶縁膜表面より低い高さまで有機物の保護詰物
    を形成する工程と、 前記接続孔と重複させ、前記層間絶縁膜表面から第３種
    の絶縁膜中第１の深さまで配線用溝を形成する第２エッ
    チング工程と、 前記保護詰物を除去し、前記接続用孔内に前記絶縁性エ
    ッチストッパ膜を露出させる工程と、 露出した前記エッチストッパ膜をエッチングする第３エ
    ッチング工程と、 前記配線用溝および前記接続孔を埋め込んでデュアルダ
    マシン配線を形成する工程と、を有する半導体装置の製
    造方法。
  8. 【請求項８】 表面に導電性領域を有する下地上に絶縁
    性エッチストッパ膜を形成する工程と、 前記絶縁性エッチストッパ膜上に、下から第１種の絶縁
    膜と第２種の絶縁膜と第３種の絶縁膜とを含み、第２種
    の絶縁膜は第１種および第３種の絶縁膜とエッチング特
    性の異なる層間絶縁膜を形成する工程と、 前記層間絶縁膜の表面から、前記第３種の絶縁膜を貫通
    し、前記第２種の絶縁膜に達する接続用孔を形成する第
    １エッチング工程と、 前記接続孔底面に露出した第２種の絶縁膜をエッチング
    する第２エッチング工程と、 前記接続孔と重複させ、前記層間絶縁膜表面から第３種
    の絶縁膜中第１の深さで配線用溝を形成するとともに、
    前記接続孔下の第１種の絶縁膜をエッチングして前記エ
    ッチストッパ膜を露出する第３エッチング工程と、 露出した前記エッチストッパ膜をエッチングする第４エ
    ッチング工程と前記配線用溝および前記接続用孔を埋め
    込んでデュアルダマシン配線を形成する工程と、 を有する半導体装置の製造方法。
JP2000221202A 2000-07-21 2000-07-21 半導体装置の製造方法 Expired - Lifetime JP4858895B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000221202A JP4858895B2 (ja) 2000-07-21 2000-07-21 半導体装置の製造方法
US09/735,479 US6787907B2 (en) 2000-07-21 2000-12-14 Semiconductor device with dual damascene wiring
TW089127108A TW471045B (en) 2000-07-21 2000-12-18 Semiconductor device with dual damascene wiring
KR1020000077907A KR100649410B1 (ko) 2000-07-21 2000-12-18 반도체 장치 및 그 제조 방법
US10/898,938 US7119009B2 (en) 2000-07-21 2004-07-27 Semiconductor device with dual damascene wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000221202A JP4858895B2 (ja) 2000-07-21 2000-07-21 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010186624A Division JP5104924B2 (ja) 2010-08-23 2010-08-23 半導体装置

Publications (3)

Publication Number Publication Date
JP2002043417A true JP2002043417A (ja) 2002-02-08
JP2002043417A5 JP2002043417A5 (ja) 2006-10-12
JP4858895B2 JP4858895B2 (ja) 2012-01-18

Family

ID=18715655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000221202A Expired - Lifetime JP4858895B2 (ja) 2000-07-21 2000-07-21 半導体装置の製造方法

Country Status (4)

Country Link
US (2) US6787907B2 (ja)
JP (1) JP4858895B2 (ja)
KR (1) KR100649410B1 (ja)
TW (1) TW471045B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005328065A (ja) * 2004-05-14 2005-11-24 Sharp Corp デュアルダマシン配線の形成方法
US7061112B2 (en) 2002-12-27 2006-06-13 Fujitsu Limited Semiconductor device including an electrical contact connected to an interconnection
US7183195B2 (en) 2002-02-22 2007-02-27 Samsung Electronics, Co., Ltd. Method of fabricating dual damascene interconnections of microelectronic device using hybrid low k-dielectric and carbon-free inorganic filler
JP2008047582A (ja) * 2006-08-11 2008-02-28 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2009514213A (ja) * 2005-10-31 2009-04-02 スパンジョン・リミテッド・ライアビリティ・カンパニー 犠牲マスキング構造を用いた半導体装置の製造方法
JP2011165924A (ja) * 2010-02-10 2011-08-25 Mitsubishi Electric Corp 半導体装置
JP2012015197A (ja) * 2010-06-29 2012-01-19 Tokyo Electron Ltd 半導体装置の配線形成方法、半導体装置の製造方法および半導体装置の配線形成システム

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294799B1 (en) * 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
JP3920590B2 (ja) * 2000-06-19 2007-05-30 株式会社東芝 半導体装置の製造方法
US7172960B2 (en) * 2000-12-27 2007-02-06 Intel Corporation Multi-layer film stack for extinction of substrate reflections during patterning
JP4948715B2 (ja) * 2001-06-29 2012-06-06 富士通セミコンダクター株式会社 半導体ウエハ装置およびその製造方法
JP3762732B2 (ja) * 2002-09-27 2006-04-05 三洋電機株式会社 半導体装置の製造方法
JP3909283B2 (ja) * 2002-10-31 2007-04-25 富士通株式会社 半導体装置の製造方法
KR100960921B1 (ko) * 2002-11-20 2010-06-04 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
US7675174B2 (en) * 2003-05-13 2010-03-09 Stmicroelectronics, Inc. Method and structure of a thick metal layer using multiple deposition chambers
JP4571785B2 (ja) * 2003-05-30 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100598294B1 (ko) 2003-12-31 2006-07-07 동부일렉트로닉스 주식회사 듀얼 다마신을 이용한 구리 배선 형성 방법
JP4211674B2 (ja) * 2004-05-12 2009-01-21 セイコーエプソン株式会社 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器
US7572727B1 (en) * 2004-09-02 2009-08-11 Spansion Llc Semiconductor formation method that utilizes multiple etch stop layers
DE102005004409B4 (de) * 2005-01-31 2011-01-20 Advanced Micro Devices, Inc., Sunnyvale Technik zur Erhöhung der Prozessflexibilität während der Herstellung von Kontaktdurchführungen und Gräben in Zwischenschichtdielektrika mit kleinem ε
US20060244151A1 (en) * 2005-05-02 2006-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Oblique recess for interconnecting conductors in a semiconductor device
JP2006351862A (ja) * 2005-06-16 2006-12-28 Toshiba Corp 半導体装置の製造方法
US7531448B2 (en) * 2005-06-22 2009-05-12 United Microelectronics Corp. Manufacturing method of dual damascene structure
JP5096669B2 (ja) 2005-07-06 2012-12-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US20070057305A1 (en) 2005-09-13 2007-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitor integrated into the damascene structure and method of making thereof
JP4533304B2 (ja) * 2005-11-29 2010-09-01 富士通セミコンダクター株式会社 半導体装置の製造方法
US8264086B2 (en) 2005-12-05 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Via structure with improved reliability
CN100552916C (zh) * 2005-12-07 2009-10-21 佳能株式会社 使用双镶嵌工艺制造半导体器件和含连通孔的制品的方法
US7964470B2 (en) * 2006-03-01 2011-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Flexible processing method for metal-insulator-metal capacitor formation
JP4728153B2 (ja) * 2006-03-20 2011-07-20 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5103006B2 (ja) * 2006-11-16 2012-12-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4901453B2 (ja) * 2006-12-20 2012-03-21 東芝ディスクリートテクノロジー株式会社 半導体発光素子
KR100922989B1 (ko) * 2007-04-25 2009-10-22 주식회사 하이닉스반도체 플래시 메모리 소자 및 그것의 제조방법
US7884019B2 (en) * 2007-06-07 2011-02-08 Texas Instruments Incorporated Poison-free and low ULK damage integration scheme for damascene interconnects
US7456030B1 (en) * 2007-10-11 2008-11-25 National Semiconductor Corporation Electroforming technique for the formation of high frequency performance ferromagnetic films
JP2010050311A (ja) 2008-08-22 2010-03-04 Elpida Memory Inc 半導体装置及びその製造方法
US8421239B2 (en) * 2010-03-16 2013-04-16 International Business Machines Corporation Crenulated wiring structure and method for integrated circuit interconnects
US9860985B1 (en) 2012-12-17 2018-01-02 Lockheed Martin Corporation System and method for improving isolation in high-density laminated printed circuit boards
US9142452B2 (en) 2013-07-22 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Hard mask removal scheme
US10332790B2 (en) 2015-06-15 2019-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure with interconnect structure
US9536826B1 (en) 2015-06-15 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (finFET) device structure with interconnect structure
US9570397B1 (en) * 2015-12-10 2017-02-14 International Business Machines Corporation Local interconnect structure including non-eroded contact via trenches
KR102547096B1 (ko) * 2015-12-22 2023-06-26 에스케이하이닉스 주식회사 듀얼다마신구조를 형성하는 방법
US9859156B2 (en) * 2015-12-30 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure with sidewall dielectric protection layer
CN108666274B (zh) * 2017-03-31 2020-10-27 联华电子股份有限公司 半导体存储装置的形成方法
KR102460076B1 (ko) 2017-08-01 2022-10-28 삼성전자주식회사 반도체 장치
KR102356754B1 (ko) * 2017-08-02 2022-01-27 삼성전자주식회사 반도체 장치
TWI642334B (zh) 2017-10-25 2018-11-21 欣興電子股份有限公司 電路板及其製造方法
TWI642333B (zh) * 2017-10-25 2018-11-21 欣興電子股份有限公司 電路板及其製造方法
US10811309B2 (en) * 2018-12-04 2020-10-20 Nanya Technology Corporation Semiconductor structure and fabrication thereof
CN110379762B (zh) * 2019-06-10 2020-05-19 长江存储科技有限责任公司 一种半导体结构及其制作方法
US11018256B2 (en) * 2019-08-23 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Selective internal gate structure for ferroelectric semiconductor devices
US11652049B2 (en) 2021-03-10 2023-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming thereof
KR20220135762A (ko) * 2021-03-31 2022-10-07 삼성전기주식회사 인쇄회로기판

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064995A (ja) * 1996-08-23 1998-03-06 Sony Corp 半導体装置の製造方法
JPH10229122A (ja) * 1997-02-17 1998-08-25 Sony Corp 半導体装置の製造方法
JPH10335456A (ja) * 1997-05-09 1998-12-18 United Microelectron Corp 集積回路の製造方法
JPH11162982A (ja) * 1997-11-27 1999-06-18 Nec Corp 半導体装置の製造方法
JPH11233630A (ja) * 1998-02-18 1999-08-27 Sony Corp 半導体装置の製造方法およびこれを用いた半導体装置
JP2000091425A (ja) * 1998-09-07 2000-03-31 Nec Corp 半導体装置の製造方法
JP2000150519A (ja) * 1998-08-31 2000-05-30 Fujitsu Ltd 半導体装置の製造方法
JP2000195955A (ja) * 1998-10-21 2000-07-14 Tokyo Ohka Kogyo Co Ltd 埋込材およびこの埋込材を用いた配線形成方法
JP2001332618A (ja) * 2000-05-23 2001-11-30 Nec Corp 半導体装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874201A (en) * 1995-06-05 1999-02-23 International Business Machines Corporation Dual damascene process having tapered vias
JP3399252B2 (ja) * 1996-10-03 2003-04-21 ソニー株式会社 半導体装置の製造方法
US5801094A (en) * 1997-02-28 1998-09-01 United Microelectronics Corporation Dual damascene process
JPH10242271A (ja) * 1997-02-28 1998-09-11 Sony Corp 半導体装置及びその製造方法
US6042999A (en) * 1998-05-07 2000-03-28 Taiwan Semiconductor Manufacturing Company Robust dual damascene process
TW383463B (en) * 1998-06-01 2000-03-01 United Microelectronics Corp Manufacturing method for dual damascene structure
US6326296B1 (en) * 1998-07-01 2001-12-04 Taiwan Semiconductor Manufacturing Company Method of forming dual damascene structure with improved contact/via edge integrity
US6211092B1 (en) * 1998-07-09 2001-04-03 Applied Materials, Inc. Counterbore dielectric plasma etch process particularly useful for dual damascene
US6380096B2 (en) * 1998-07-09 2002-04-30 Applied Materials, Inc. In-situ integrated oxide etch process particularly useful for copper dual damascene
US6284149B1 (en) * 1998-09-18 2001-09-04 Applied Materials, Inc. High-density plasma etching of carbon-based low-k materials in a integrated circuit
KR20000042812A (ko) * 1998-12-26 2000-07-15 윤종용 반도체 장치의 제조 방법
US6184142B1 (en) * 1999-04-26 2001-02-06 United Microelectronics Corp. Process for low k organic dielectric film etch
US6461955B1 (en) * 1999-04-29 2002-10-08 Texas Instruments Incorporated Yield improvement of dual damascene fabrication through oxide filling
US6096595A (en) * 1999-05-12 2000-08-01 Taiwan Semiconductor Manufacturing Company Integration of a salicide process for MOS logic devices, and a self-aligned contact process for MOS memory devices
US6251770B1 (en) * 1999-06-30 2001-06-26 Lam Research Corp. Dual-damascene dielectric structures and methods for making the same
KR20010019643A (ko) * 1999-08-28 2001-03-15 윤종용 저유전율 절연막을 갖는 다층 금속배선의 형성방법
US6429119B1 (en) * 1999-09-27 2002-08-06 Taiwan Semiconductor Manufacturing Company Dual damascene process to reduce etch barrier thickness
JP2001102447A (ja) * 1999-09-30 2001-04-13 Mitsubishi Electric Corp コンタクト構造の製造方法
US6319814B1 (en) * 1999-10-12 2001-11-20 United Microelectronics Corp. Method of fabricating dual damascene
US6211061B1 (en) * 1999-10-29 2001-04-03 Taiwan Semiconductor Manufactuirng Company Dual damascene process for carbon-based low-K materials
KR20010046918A (ko) * 1999-11-16 2001-06-15 박종섭 이중 상감 금속 배선의 형성 방법
JP2001168188A (ja) * 1999-12-06 2001-06-22 Sony Corp 半導体装置の製造方法
US6319821B1 (en) * 2000-04-24 2001-11-20 Taiwan Semiconductor Manufacturing Company Dual damascene approach for small geometry dimension
US6342448B1 (en) * 2000-05-31 2002-01-29 Taiwan Semiconductor Manufacturing Company Method of fabricating barrier adhesion to low-k dielectric layers in a copper damascene process
US6316351B1 (en) * 2000-05-31 2001-11-13 Taiwan Semiconductor Manufacturing Company Inter-metal dielectric film composition for dual damascene process
US6319809B1 (en) * 2000-07-12 2001-11-20 Taiwan Semiconductor Manfacturing Company Method to reduce via poison in low-k Cu dual damascene by UV-treatment
US6365508B1 (en) * 2000-07-18 2002-04-02 Chartered Semiconductor Manufacturing Ltd. Process without post-etch cleaning-converting polymer and by-products into an inert layer
US6475810B1 (en) * 2000-08-10 2002-11-05 Chartered Semiconductor Manufacturing Ltd. Method of manufacturing embedded organic stop layer for dual damascene patterning
US6455411B1 (en) * 2000-09-11 2002-09-24 Texas Instruments Incorporated Defect and etch rate control in trench etch for dual damascene patterning of low-k dielectrics
US6797633B2 (en) * 2000-11-09 2004-09-28 Texas Instruments Incorporated In-situ plasma ash/treatment after via etch of low-k films for poison-free dual damascene trench patterning
TW468241B (en) * 2000-11-14 2001-12-11 United Microelectronics Corp Method to improve adhesion of dielectric material of semiconductor

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064995A (ja) * 1996-08-23 1998-03-06 Sony Corp 半導体装置の製造方法
JPH10229122A (ja) * 1997-02-17 1998-08-25 Sony Corp 半導体装置の製造方法
JPH10335456A (ja) * 1997-05-09 1998-12-18 United Microelectron Corp 集積回路の製造方法
JPH11162982A (ja) * 1997-11-27 1999-06-18 Nec Corp 半導体装置の製造方法
JPH11233630A (ja) * 1998-02-18 1999-08-27 Sony Corp 半導体装置の製造方法およびこれを用いた半導体装置
JP2000150519A (ja) * 1998-08-31 2000-05-30 Fujitsu Ltd 半導体装置の製造方法
JP2000091425A (ja) * 1998-09-07 2000-03-31 Nec Corp 半導体装置の製造方法
JP2000195955A (ja) * 1998-10-21 2000-07-14 Tokyo Ohka Kogyo Co Ltd 埋込材およびこの埋込材を用いた配線形成方法
JP2001332618A (ja) * 2000-05-23 2001-11-30 Nec Corp 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183195B2 (en) 2002-02-22 2007-02-27 Samsung Electronics, Co., Ltd. Method of fabricating dual damascene interconnections of microelectronic device using hybrid low k-dielectric and carbon-free inorganic filler
US7061112B2 (en) 2002-12-27 2006-06-13 Fujitsu Limited Semiconductor device including an electrical contact connected to an interconnection
JP2005328065A (ja) * 2004-05-14 2005-11-24 Sharp Corp デュアルダマシン配線の形成方法
JP2009514213A (ja) * 2005-10-31 2009-04-02 スパンジョン・リミテッド・ライアビリティ・カンパニー 犠牲マスキング構造を用いた半導体装置の製造方法
JP2008047582A (ja) * 2006-08-11 2008-02-28 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2011165924A (ja) * 2010-02-10 2011-08-25 Mitsubishi Electric Corp 半導体装置
JP2012015197A (ja) * 2010-06-29 2012-01-19 Tokyo Electron Ltd 半導体装置の配線形成方法、半導体装置の製造方法および半導体装置の配線形成システム

Also Published As

Publication number Publication date
JP4858895B2 (ja) 2012-01-18
US20020008323A1 (en) 2002-01-24
KR20020009381A (ko) 2002-02-01
US20050001323A1 (en) 2005-01-06
US7119009B2 (en) 2006-10-10
KR100649410B1 (ko) 2006-11-24
US6787907B2 (en) 2004-09-07
TW471045B (en) 2002-01-01

Similar Documents

Publication Publication Date Title
JP4858895B2 (ja) 半導体装置の製造方法
US7141882B2 (en) Semiconductor wafer device having separated conductive patterns in peripheral area and its manufacture method
KR100382729B1 (ko) 반도체 소자의 금속 컨택 구조체 및 그 형성방법
JP4118029B2 (ja) 半導体集積回路装置とその製造方法
US20050161825A1 (en) Semiconductor device
JP4050876B2 (ja) 半導体集積回路装置とその製造方法
US6372631B1 (en) Method of making a via filled dual damascene structure without middle stop layer
JP2005050903A (ja) 半導体装置およびその製造方法
US6849536B2 (en) Inter-metal dielectric patterns and method of forming the same
JPH11186391A (ja) 半導体装置およびその製造方法
JP2002299436A (ja) 半導体装置およびその製造方法
KR100539444B1 (ko) 반도체 소자의 금속배선 형성방법
JP5104924B2 (ja) 半導体装置
US6465340B1 (en) Via filled dual damascene structure with middle stop layer and method for making the same
JP4211910B2 (ja) 半導体装置の製造方法
JP2002373893A (ja) パッドを有する半導体装置とその製造方法
US7084057B2 (en) Bit line contact structure and fabrication method thereof
KR101021176B1 (ko) 반도체 소자의 금속배선 형성방법
KR101005737B1 (ko) 반도체 소자의 금속배선 형성방법
JP2000306995A (ja) 半導体装置及びその製造方法
KR20090080281A (ko) 반도체 소자의 제조 방법
KR100485391B1 (ko) 반도체 장치의 금속배선 형성방법
KR100703097B1 (ko) 반도체 장치
JP2005057063A (ja) 電子デバイス及びその製造方法
JP2002190517A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060825

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060825

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111025

R150 Certificate of patent or registration of utility model

Ref document number: 4858895

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term