JP4533304B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4533304B2 JP4533304B2 JP2005344263A JP2005344263A JP4533304B2 JP 4533304 B2 JP4533304 B2 JP 4533304B2 JP 2005344263 A JP2005344263 A JP 2005344263A JP 2005344263 A JP2005344263 A JP 2005344263A JP 4533304 B2 JP4533304 B2 JP 4533304B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- insulating film
- forming
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 54
- 239000004065 semiconductor Substances 0.000 title claims description 46
- 239000007789 gas Substances 0.000 claims description 135
- 239000011229 interlayer Substances 0.000 claims description 73
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 64
- 238000000034 method Methods 0.000 claims description 56
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 54
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 43
- 239000000463 material Substances 0.000 claims description 42
- 239000010410 layer Substances 0.000 claims description 32
- 238000005229 chemical vapour deposition Methods 0.000 claims description 23
- 229910052757 nitrogen Inorganic materials 0.000 claims description 21
- 230000009977 dual effect Effects 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 11
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 4
- 229910020177 SiOF Inorganic materials 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 claims description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 72
- 230000000052 comparative effect Effects 0.000 description 35
- 230000008569 process Effects 0.000 description 31
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 30
- 239000000126 substance Substances 0.000 description 20
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 18
- 238000010438 heat treatment Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 231100000572 poisoning Toxicity 0.000 description 12
- 230000000607 poisoning effect Effects 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 230000008016 vaporization Effects 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 9
- 239000000203 mixture Substances 0.000 description 9
- 238000004458 analytical method Methods 0.000 description 7
- 230000007246 mechanism Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000002378 acidificating effect Effects 0.000 description 5
- 239000000047 product Substances 0.000 description 5
- 238000009834 vaporization Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 239000011344 liquid material Substances 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000007800 oxidant agent Substances 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- FUGYGGDSWSUORM-UHFFFAOYSA-N 4-hydroxystyrene Chemical compound OC1=CC=C(C=C)C=C1 FUGYGGDSWSUORM-UHFFFAOYSA-N 0.000 description 2
- 238000004566 IR spectroscopy Methods 0.000 description 2
- -1 NH 3 gas or N 2 gas Chemical compound 0.000 description 2
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004090 dissolution Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000003112 inhibitor Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 235000014653 Carica parviflora Nutrition 0.000 description 1
- 241000243321 Cnidaria Species 0.000 description 1
- 229910018565 CuAl Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000003999 initiator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 125000001412 tetrahydropyranyl group Chemical group 0.000 description 1
- 230000032258 transport Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01D—SEPARATION
- B01D35/00—Filtering devices having features not specifically covered by groups B01D24/00 - B01D33/00, or for applications not specifically covered by groups B01D24/00 - B01D33/00; Auxiliary devices for filtration; Filter housing constructions
- B01D35/14—Safety devices specially adapted for filtration; Devices for indicating clogging
- B01D35/153—Anti-leakage or anti-return valves
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01M—TESTING STATIC OR DYNAMIC BALANCE OF MACHINES OR STRUCTURES; TESTING OF STRUCTURES OR APPARATUS, NOT OTHERWISE PROVIDED FOR
- G01M3/00—Investigating fluid-tightness of structures
- G01M3/02—Investigating fluid-tightness of structures by using fluid or vacuum
- G01M3/04—Investigating fluid-tightness of structures by using fluid or vacuum by detecting the presence of fluid at the leakage point
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
本発明は、積層配線構造を有する半導体装置の製造方法に関する。
近年、半導体装置の多機能化および高性能化に伴い、一つのチップに搭載されるトランジスタ数が飛躍的に伸びると共に、チップサイズの縮小化が同時に進行する、高集積化が進められている。このような半導体装置の高集積化に伴い、チップサイズの縮小化の元での配線数の増加が必要とされ、配線構造の高密度化が進められている。
配線構造の高密度化は、配線間の距離の短小化により配線容量Ｃが増加や、配線幅の縮小化による配線抵抗Ｒの増加による、いわゆるＲＣ積による配線遅延の増加を招く。
これを解決するために、配線遅延を低減するために、配線抵抗Ｒの低減を目的としてＣｕ配線を用いたデュアルダマシン法による配線構造が採用されている。デュアルダマシン法は、垂直配線であるビアと配線層の配線を同時に形成する手法である。デュアルダマシン法は、ビアホールと配線溝を形成し、次いでそれらにＣｕを充填し、化学的機械研磨（ＣＭＰ）法によりＣｕの表面を平坦化する。
また、配線容量の低減を目的として層間絶縁膜に低誘電率材料、いわゆるｌｏｗ−ｋ膜が用いられている。ｌｏｗ−ｋ膜は、従来、層間絶縁膜として用いられてきたシリコン酸化膜（ＳｉＯ2、比誘電率４．３）よりも誘電率の低い材料であり、ＳｉＯＣ、多孔質シリカ等の無機絶縁膜や、ポリイミド系やテフロン（登録商標）系の有機絶縁膜が提案されている。
ｌｏｗ−ｋ膜は、比誘電率が低いだけでなく、密度もシリコン酸化膜よりも低い。そのため、膜中に成膜の際に使用されるプロセスガスや、エッチングガス、水等が取り込まれやすく、保持されるガス量もシリコン酸化膜の場合よりも極めて多くなるという性質がある。ｌｏｗ−ｋ膜に保持されたこれらのガスは、後工程での加熱処理の際に膨張し、ｌｏｗ−ｋ膜や配線層に極めて大きな応力を与えるので破断等のおそれがある。
ｌｏｗ−ｋ膜にガス等が取り込まれること抑制するため、ｌｏｗ−ｋ膜の表面にＴＥＯＳを用いたシリコン酸化膜（以下、「ＴＥＯＳ膜」と称する。）が用いられている。ＴＥＯＳ膜は、ｌｏｗ−ｋ膜よりも緻密であるので、外部からｌｏｗ−ｋ膜に侵入するプロセスガス等を遮断する。
また、ｌｏｗ−ｋ膜に微細な配線構造を形成する工程では、化学増幅型フォトレジスト材料のレジスト膜が用いられている。化学増幅型フォトレジスト材料は、例えばポジ型の場合は、露光光の照射により酸性物質を生じ潜像を形成する。そして、加熱処理により酸性物質が溶解抑止剤に作用してそれを分解させ潜像の領域をアルカリ性現像液に可溶な構造に変化させている。層間絶縁膜にｌｏｗ−ｋ膜を用いた場合、ｌｏｗ−ｋ膜中に保持されたＮを含むガス等により塩基性物質が生じ、レジスト膜の潜像の領域の酸性物質が中和されてしまい、溶解抑止剤に作用するだけの酸性物質が不足し、レジスト膜の解像不良、いわゆるレジストポイゾニング（単にポイゾニングとも称する。）が発生してしまう。
そこで、塩基性物質の拡散を抑制するためＴＥＯＳ膜を設けた積層体が提案されている（例えば、特許文献１参照。）。特許文献１では、図１に示すように、積層体１００のｌｏｗ−ｋ膜１０４とシリコン窒化膜１０２との間にＴＥＯＳ膜１０３を設け、シリコン窒化膜１０２を形成する際に使用する窒素やアンモニアガスがｌｏｗ−ｋ膜１０４に接触することを回避する。これにより、レジストポイゾニングを抑制することが提案されている。
特開２００４−６６２７号公報
ところで、ＴＥＯＳ膜は、液体原料のＴＥＯＳを気化させ、酸化剤である酸素（Ｏ2）ガスと混合し、プラズマ化学的気相成長（ＣＶＤ）装置を用いて形成される。プラズマＣＶＤ装置のプロセス容器内では、プラズマによりＴＥＯＳとＯ2ガスの混合ガスが電離し、加熱されたウェハ表面で反応が生じ、ＴＥＯＳ膜が形成される。このように、ＴＥＯＳ膜は液体原料を使用するため気化機構が必要であるため、が特殊となり、ガス原料のみを使用するプラズマＣＶＤ装置よりも、装置の機構が複雑となり、装置のコスト高、製造コストの増加を招く。
そこで、本発明は上記問題点に鑑みてなされたもので、本発明の目的は、新規で有用な半導体装置の製造方法を提供することである。さらに本発明の具体的な目的は、微細な配線構造を形成可能であると共に、製造コストの低い半導体装置の製造方法を提供することである。
本発明の一観点によれば、垂直配線部を有する配線構造を備える半導体装置の製造方法であって、配線層上に低誘電率材料からなる層間絶縁膜を形成する工程と、前記層間絶縁膜上にＳｉＨ4ガスとＣＯ2ガスを用いてＣＶＤ法によりシリコン酸化膜を形成する工程と、前記シリコン酸化膜を覆う化学増幅型レジスト膜を形成する工程と、前記化学増幅型レジスト膜に前記垂直配線部を形成する位置に第１の開口部を形成する工程と、を備えることを特徴とする半導体装置の製造方法が提供される。
本発明によれば、低誘電率材料からなる層間絶縁膜上にＳｉＨ4ガスとＣＯ2ガスを用いてＣＶＤ法によりシリコン酸化膜を形成する。これによりシリコン酸化膜はＮＨ3ガスやＮ2ガス等の窒素を含む原料ガスを用いていないので、その成膜中に窒素を含む原料ガスやイオン等が層間絶縁膜に侵入することが回避される。また、上記シリコン酸化膜自体が窒素を実質的に含まないので、ＮＨ3ガスやＮ2ガス、さらにこれらが電離したイオン等の透過を抑制する。したがって、上記シリコン酸化膜により層間絶縁膜中に窒素由来の塩基性物質の発生が抑制される。その結果、レジスト膜のレジストポイゾニングの発生を抑制できるので、微細な配線構造を形成できる。
さらに、上記シリコン酸化膜は、ＳｉＨ4ガスとＣＯ2ガスを用いて形成されるので、ＴＥＯＳ膜のような液体原料をガスに気化する気化機構がＣＶＤ装置に必要ない。そのため、シリコン酸化膜を形成するためのＣＶＤ装置は他の膜、例えば反射防止膜の形成にも使用でき、つまり、プラズマＣＶＤ装置の汎用性が増す。その結果、製造コストの低減が図れる。
本発明の他の観点によれば、デュアルダマシン法による配線構造を形成する半導体装置の製造方法であって、配線層上に少なくともいずれか一方が低誘電率材料からなる第１の層間絶縁膜および第２の層間絶縁膜を順次形成する工程と、前記第２の層間絶縁膜上にＳｉＨ4ガスとＣＯ2ガスを用いてＣＶＤ法によりシリコン酸化膜を形成する工程と、前記シリコン酸化膜を覆う第１の化学増幅型レジスト膜を形成する工程と、前記第１の化学増幅型レジスト膜に開口部のパターンを形成する工程と、前記第１の化学増幅型レジスト膜に形成したパターンをマスクとして前記シリコン酸化膜、第１の層間絶縁膜および第２の層間絶縁膜を貫通するビアホールを形成する工程と、前記ビアホールに埋込み材を充填する工程と、前記第２の層間絶縁膜および埋込み材を覆う第２の化学増幅型レジスト膜を形成する工程と、前記第２の化学増幅型レジスト膜に配線溝のパターンをビアホールを含む領域に形成する工程と、前記第２の化学増幅型レジスト膜をマスクとして第２の層間絶縁膜をエッチングして配線溝を形成する工程と、前記ビアホールおよび配線溝に導電材料を充填する工程と、を備えることを特徴とする半導体装置の製造方法が提供される。
本発明によれば、低誘電率材料からなる第２の層間絶縁膜上にＳｉＨ4ガスとＣＯ2ガスを用いてＣＶＤ法によりシリコン酸化膜を形成する。上記の発明と同様に、レジストポイゾニングの発生を抑制できるので、微細な配線構造を形成できる。さらに、上記シリコン酸化膜は、ＳｉＨ4ガスとＣＯ2ガスを用いて形成されるので、ＴＥＯＳ膜のような液体原料をガスに気化する気化機構がＣＶＤ装置に必要ない。そのため、シリコン酸化膜を形成するためのＣＶＤ装置は他の膜、例えば反射防止膜の形成にも使用でき、つまり、プラズマＣＶＤ装置の汎用性が増す。その結果、製造コストの低減が図れる。
本発明によれば、微細な配線構造を形成可能であると共に、製造コストの低い半導体装置の製造方法を提供できる。
以下図面を参照しつつ本発明の実施の形態を説明する。なお、本発明において特徴的な、ＳｉＨ4ガスとＣＯ2ガスを用いてＣＶＤ法により形成されたシリコン酸化膜を本願明細書では、“ＳｉＯ膜”と称する。
（第１の実施の形態）
図２〜図７は、本発明の第１の実施の形態に係る半導体装置の製造工程図である。図２〜図７を参照しつつ第１の実施の形態に係る半導体装置の製造方法を説明する。
図２〜図７は、本発明の第１の実施の形態に係る半導体装置の製造工程図である。図２〜図７を参照しつつ第１の実施の形態に係る半導体装置の製造方法を説明する。
最初に、図２の工程では、配線層１１上に、キャップ層１２、第１層間絶縁膜１３、ＳｉＯ膜１４、第２層間絶縁膜１５、ＳｉＯ膜１６、反射防止膜１８を順次形成する。具体的には、キャップ層１２としてＳｉＣ膜（例えば厚さ７０ｎｍ）、第１層間絶縁膜１３および第２層間絶縁膜１５としてｌｏｗ−ｋ膜（ｌｏｗ−ｋ膜を比誘電率が４．３よりも低い誘電材料と定義する。）であるＳｉＯＣ膜（例えばそれぞれ厚さ５５０ｎｍ、３７０ｎｍ）が形成される。これら各層は、ＣＶＤ装置やスパッタ装置を用いて形成される。
また、第１層間絶縁膜１３および第２層間絶縁膜１５は、公知のｌｏｗ−ｋ膜であれば特に限定されないが、例えば、ＳｉＯＦやＢＳＧ（ＳｉＯ2−Ｂ2Ｏ3）膜（比誘電率３．５〜３．７）等の無機絶縁膜、ナノクラスタリングシリカ（ＮＣＳ、触媒化成工業社製品名）やＰｏｒｏｕｓ ＳｉＬＫ（登録商標） Ｙ（ダウケミカル社製品名）等のポーラスシリカ（比誘電率２．４）、ポーラスＢｌａｃｋ Ｄｉａｍｏｎｄ（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ社製品名）、ＣＯＲＡＬ（登録商標、Ｎｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ社製）（比誘電率３．２）、ＨＯＳＰ（登録商標、Ｈｏｎｅｙｗｅｌｌ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ社）（比誘電率２．５）等の有機シロキサンを用いることができる。
ＳｉＯ膜１４，１６は、プラズマＣＶＤ装置を用いて、原料ガスとしてＳｉＨ4とＣＯ2との混合ガスを供給して形成される。具体的には、ＳｉＯ膜１４，１６は、ＳｉＨ4ガスを流量３０ｓｃｃｍ〜１００ｓｃｃｍ、ＣＯ2ガスを流量５０００ｓｃｃｍ〜２００００ｓｃｃｍを供給し、プロセス容器内の圧力を３Ｔｏｒｒ〜７Ｔｏｒｒ、プラズマ投入パワーを１００Ｗ〜１０００Ｗ、ウェハの加熱温度を３５０℃〜５００℃に設定して成膜される。このように、ＳｉＨ4ガスに、ＳｉＨ4ガスの流量よりも極めて大流量のＣＯ2ガスを混合して供給することにより窒素を実質的に含まないＳｉＯ膜１４，１６が形成される。
ＳｉＨ4ガスおよびＣＯ2ガスの流量は、ＳｉＨ4ガス流量：ＣＯ2ガス流量が標準状態で１：１００〜１：４００の範囲に設定することがＳｉＯ膜１４，１６の膜質が良好な観点から好ましい。ＳｉＨ4ガス流量：ＣＯ2ガス流量を上記範囲が好ましい理由は以下の通りである。ＳｉＨ4ガス流量：ＣＯ2ガス流量が標準状態で１：１００と同等かそれよりもＣＯ2ガス流量が多くすることで、ＳｉＨ4ガスのＳｉをＣＯ2で十分に酸化することができ、ＳｉＯ膜１４，１６の膜質が向上する。また、ＳｉＨ4ガス流量：ＣＯ2ガス流量が標準状態で１：４００よりもＣＯ2ガス流量を多くしてもよいが、ＳｉＯ膜１４，１６の膜質には寄与しない。したがって、ＣＯ2ガスの無駄を回避し、また、ＣＶＤ装置のＣＯ2ガス供給能力の制約もあるため１：４００以下に設定することが好ましい。また、ＳｉＨ4ガス流量：ＣＯ2ガス流量の範囲を上記の範囲に設定することで、ＳｉＯ膜１４，１６の成長レートが製造上適正な範囲となり、さらにＳｉＯ膜１４，１６のウェハ内の膜厚分布の分布幅を所望の狭小な範囲に設定することができる。
また、ウェハの加熱温度が３５０℃未満ではＳｉＯ膜１４，１６の膜質が低下する傾向にあり、５００℃を超えると配線層１１のＣｕ膜の熱膨張率が第１および第２層間絶縁膜１３，１５よりも熱膨張率よりも極めて高いため、第１および第２層間絶縁膜１３，１５に応力が印加され、破断等のおそれが高くなる。さらに、ｌｏｗ−ｋ膜の破断等を抑制する点で、ウェハの加熱温度は、３５０℃〜４５０℃に設定されることが好ましい。また、ＳｉＯ膜１４，１６の厚さは、例えば１０ｎｍ〜１００ｎｍの範囲に設定される。
ところで、ＳｉＯ膜１４，１６の代わりにＴＥＯＳ膜を使用する従来の場合は、液体のＴＥＯＳを気化させる気化機構を要するため、ＣＶＤ装置はＴＥＯＳ膜を形成する場合にしか使用できなかった。しかし、ＳｉＯ膜１４，１６は、ＳｉＨ4ガスおよびＣＯ2ガスの原料ガスを使用するので気化機構は不要であり、ＣＶＤ装置の汎用性が増す。これにより装置コストを低減でき、ひいては製造コストを低減できる。
このようにして得られたＳｉＯ膜１４，１６は、これを形成する際に窒素ガスやアンモニアガス等の窒素を含まないため、第１および第２層間絶縁膜１３，１５に窒素由来の塩基性物質が吸蔵されることが回避される。また、ＳｉＯ膜１４，１６自体も、後述するように、実質的に窒素を含まず、さらに、Ｎ−Ｈを含む塩基性物質を実質的に含まない。そのため、ＳｉＯ膜は塩基性物質を透過せず、たとえ第１層間絶縁膜１３あるいは第２層間絶縁膜１５に塩基性物質が吸蔵されていても、レジスト膜２０に塩基性物質が透過・拡散することを抑制できる。その結果、ポイゾニングを抑制できる。
また、このＳｉＯ膜１４，１６は、ｌｏｗ−ｋ膜よりも緻密な構造を有するが、第１および第２層間絶縁膜１３，１５のｌｏｗ−ｋ膜にＳｉＯＣ膜を用いた場合、ＳｉＯ膜１４，１６は、ＳｉＯＣ膜と略同様の元素から構成されるので、ＳｉＯ膜１４，１６と、第１および第２層間絶縁膜１３，１５との密着性が良好となり、半導体装置の信頼性が向上する。
反射防止膜１８は窒素を含む無機絶縁膜、例えばシリコン窒化膜からなる。反射防止膜１８は、プラズマＣＶＤ装置を用いて、原料ガスとしてＳｉＨ4ガス、ＮＨ3ガス、およびＮ2ガスの混合ガスを供給して形成される。反射防止膜１８は、例えば、ＳｉＨ4ガス流量２６０ｓｃｃｍ、ＮＨ3ガス流量２４０ｓｃｃｍ、Ｎ2ガス流量９００ｓｃｃｍを供給し、プロセス容器内の圧力を２．５Ｔｏｒｒ、プラズマ投入パワー１２０Ｗ、ウェハの加熱温度４００℃に設定して成膜される。この条件で成膜されたシリコン窒化膜のＫｒＦエキシマレーザの波長における減衰係数は約１．４になる。なお、シリコン窒化膜の減衰係数は、主に上記の原料ガスの流量比を変更することで制御し易いので、減衰係数が互いに異なる２層のシリコン窒化膜により反射防止膜１８を形成してもよい。この積層体は、例えば、ＫｒＦエキシマレーザの波長における減衰係数が下側の層を約１．４、上側の層を約０．６に設定する。下側の層は上記の条件により成膜され、上側の層は、ＳｉＨ4ガス流量１５５ｓｃｃｍ、ＮＨ3ガス流量９４０ｓｃｃｍ、Ｎ2ガス流量９００ｓｃｃｍを供給し、プロセス容器内の圧力を３．０Ｔｏｒｒ、プラズマ投入パワー１０５Ｗ、ウェハの加熱温度４００℃に設定して成膜される。なお、このような窒素を含む反射防止膜１８を形成しても、ＮＨ3ガスやＮ2ガスがＳｉＯ膜１６によりｌｏｗ−ｋ膜からなる第２層間絶縁膜１５に拡散することを抑制できる。
また、ＳｉＯ膜１６および反射防止膜１８をプラズマＣＶＤ装置の同一のプロセス室内で順次、上記の条件を用いて成膜してもよい。ＳｉＯ膜１６と反射防止膜１８は、これらの原料が原料ガスのみであるので、原料ガスの切り換えにより容易に両方の膜１６，１８を形成できる。また、プラズマＣＶＤ装置をＳｉＯ膜１６と反射防止膜１８の成膜に共用できるので、これにより装置コストを低減でき、ひいては製造コストを低減できる。
図２の工程ではさらに、反射防止膜１８の表面に化学増幅型レジスト材料を塗布し、レジスト膜２０を形成する。化学増幅型レジスト材料は、例えば、遠紫外線、例えば、ＫｒＦエキシマレーザ光やＡｒＦエキシマレーザ光を露光光とするレジスト材料を用いることができる。このような化学増幅型レジスト材料（ポジ型）として、例えば、光反応開始剤としてｔ−ブトキシカルカルボニル基がエステル結合したｐ−ヒドロキシスチレンの重合体や、光反応開始剤としてテトラヒドロピラニル基がエステル結合したｐ−ヒドロキシスチレンの重合体等が挙げられる。これらの化学増幅型レジスト材料は露光光の照射により、酸発生剤による酸により光反応開始剤が脱離し、残った重合体がアルカリ現像液に可溶になるものである。
図２の工程ではさらに、例えば、遠紫外線光源のＫｒＦエキシマレーザ（波長２４９ｎｍ）を用いてビアホールのパターンをレジスト膜２０に露光する。これにより、レジスト膜に潜像が形成され、酸性物質が形成される。レジスト膜と第２層間絶縁膜との間にＳｉＯＣ膜からなるエッチングストッパ層１６に遮断されているので、塩基性物質が第２層間絶縁膜からレジスト膜への移行を抑制できる。その結果、ポイゾニングを抑制できる。
次いで、図３の工程では、レジスト膜２０を現像し、ビアホールを形成する位置に開口部を形成する。さらに、レジスト膜２０をマスクとしてドライエッチングにより、例えばＣＦ4ガスおよびＯ2ガスを使用してビアホール１９ａを形成する。ビアホール１９ａは、反射防止膜１８、ＳｉＯ膜１６、第２層間絶縁膜１５、エッチングストッパ層、および第１層間絶縁膜を貫通し、キャップ層の表面を露出する開口部である。さらに、レジスト膜を除去する。
次いで、図４の工程では、図３の構造体を覆いビアホール１９ａを充填する埋込み材２１を形成する。埋込み材２１は、レジスト材料等の樹脂材料からなり、例えば、化学増幅型レジスト材料を用いることができる。化学増幅型レジスト材料はポジ型でもネガ型でもよい。さらに構造体全体を加熱して、埋込み材２１を硬化させる。なお、加熱しなくても十分に硬化する場合は、加熱しなくともよい。
図４の工程ではさらに、ドライエッチングにより反射防止膜１８上の埋込み材２１を除去する。ビアホール１９ａ中の埋込み材２１の表面の高さは、第２層間絶縁膜１５の表面よりも高く、反射防止膜１８の表面よりも低く設定することが好ましい。これにより、第２層間絶縁膜１５の側壁がわずかでもエッチングされることを抑制できる。これにより、ビアホール１９ａが横方向に広がることを抑制できるので、より微細な垂直配線を形成できる。
次いで、図５の工程では、反射防止膜１８の表面にレジスト膜２３を形成し、配線溝１５ａのパターンを露光して、レジスト膜２３にその潜像を形成する。さらに、例えば１３０℃９０秒のベークを行う。
図５の工程ではさらに、レジスト膜２３を、現像液、例えば水酸化テトラメチルアンモニウム（ＴＭＡＨ）を使用して現像し、レジスト膜２３に、配線溝１５ａに対応する開口部２３ａを形成する。
図５の工程ではさらに、ドライエッチングにより配線溝１５ａを形成する。具体的には、レジスト膜２３をマスクとして、例えばＣＦ4ガスおよびＯ2ガスを使用して、反射防止膜２２、ハードマスク層１８、ＳｉＯ膜１６、第２層間絶縁膜１５をエッチングし、ＳｉＯ膜１４の表面を露出させる。この際、埋込み材もその一部がエッチングされ、高さがＳｉＯ膜１４の表面程度になる。
次いで、図６の工程では、アッシングによりレジスト膜２３および埋込み材２１を除去する。さらに、ドライエッチングにより、ビアホール１９ａの底面のキャップ層１２、配線溝１５ａの底面のＳｉＯ膜１４、および反射防止膜１８を除去する。これにより、配線層の表面が露出される。
次いで、図７の工程では、ビアホール１９ａおよび配線溝１５ａの側面および底面に、スパッタ法により、例えば図示されないＴｉＮ膜のバリアメタル層、および例えばＣｕ膜のシードメタル層を順に形成する。さらに、めっき法によりビアホール１５ａおよび配線溝１９ａを充填し、図６の構造体を覆うＣｕ膜２５（あるいはＣｕＡｌ膜）を充填する。さらに、Ｃｕ膜２５の表面をＣＭＰ法により研磨する。研磨は、Ｃｕ膜２５よりも研磨速度が遅いＳｉＯ膜１６の表面で停止する。なお、図７に示すように、ＳｉＯ膜１６は研磨により除去されてもよく、残留してもよい。以上により、デュアルダマシン法による配線構造が形成される。
第１の実施の形態によれば、ｌｏｗ−ｋ膜からなる第１層間絶縁膜および第２層間絶縁膜の各々の表面を、ＳｉＨ4ガスとＣＯ2ガスを用いてＣＶＤ法により形成されたＳｉＯ膜１４，１６によって覆う。これによりＳｉＯ膜１４，１６はＮＨ3ガスやＮ2ガスを用いていないので、ＳｉＯ膜１４，１６の成膜中にこれらのガスやイオン等が第１層間絶縁膜１３あるいは第２層間絶縁膜１５に侵入することが回避される。
また、ＳｉＯ膜１６自体が窒素を実質的に含まないので、ＮＨ3ガスやＮ2ガス、さらにこれらが電離したイオン等の透過を抑制する。したがって、ＳｉＯ膜１６上にシリコン窒化膜からなる反射防止膜１８を形成する際に、ＮＨ3ガスやＮ2ガス、これらが電離したイオン等の第２層間絶縁膜１５への透過をＳｉＯ膜１６が抑制できる。
したがって、第２層間絶縁膜１５中に窒素あるいはＮ−Ｈに由来する塩基性物質の発生を抑制し、レジストポイゾニングの発生を抑制できるので、微細な配線構造を形成できる。
さらに、ＳｉＯ膜は、ＳｉＨ4ガスとＣＯ2ガスを用いて形成されるので、ＴＥＯＳ膜のような液体原料をガスに気化する気化機構が必要ない。そのため、ＳｉＯ膜を形成するためのプラズマＣＶＤ装置は他の膜、例えば反射防止膜１８の形成にも使用でき、つまり、プラズマＣＶＤ装置の汎用性が増す。さらに、ＳｉＯ膜１６と反射防止膜１８とをプラズマＣＶＤ装置の同一のプロセス室内で順次成膜可能である。これらにより、製造容易化が図れ、また、製造コストの低減が図れる。
また、ＴＥＯＳ膜を形成する際に、酸化剤として用いるＯ2ガスは酸化力が強く、気化したＴＥＯＳとＯ2ガスとの混合ガスが反応して、混合ガスを輸送する配管内で発塵し易い。この発塵により、プラズマＣＶＤ装置のプロセス室内が汚染され、半導体装置の製造歩留まりの低下を招く。一方、本発明のＳｉＯ膜は、ＣＯ2ガスを酸化剤として用いているので、その酸化力はＯ2ガスよりも弱く発塵を抑制できる。
なお、上述した第１の実施の形態において、第１および第２層間絶縁膜１３，１５をｌｏｗ−ｋ膜を用いる例を示したが、いずれか一方がｌｏｗ−ｋ材料であり、他方がＴＥＯＳ膜等のシリコン酸化膜からなることとしてもよい。
また、ＳｉＯ膜１４，１６はエッチングストッパ層としても機能しているが、ＳｉＯ膜とは別にエッチングストッパ層をＳｉＯ膜１４，１６の下側あるいは上側に設けてもよい。エッチングストッパ層として例えばＳｉＣ膜を用いることができる。また、エッチングストッパ層としてシリコン窒化膜を用いる場合は、このシリコン窒化膜を挟むようにしてＳｉＯ膜を形成し、シリコン窒化膜が第１層間絶縁膜１３あるいは第２層間絶縁膜１５に直接接触しないようにする。これにより、ＳｉＯ膜１６が、ＮＨ3ガスやＮ2ガス、これらが電離したイオン等が、第１層間絶縁膜１３あるいは第２層間絶縁膜１５に透過することを抑制できる。
次に第１の実施の形態に係る実施例を説明する。実施例１は、ＳｉＯ膜について組成分析および比誘電率等の特性を測定したものである。また、比較のためＴＥＯＳ膜、および窒素を含むシリコン酸化膜についても同様に組成分析および特性を測定した。
［実施例１］
実施例１では、プラズマＣＶＤ装置を用いて以下の条件に設定しＳｉＯ膜を形成した。なお、その厚さは分析容易化のため４００ｎｍに設定した。厚さは比較例１および２においても同様とした。実施例１のシリコン酸化膜の成膜条件は以下の通りである。
実施例１では、プラズマＣＶＤ装置を用いて以下の条件に設定しＳｉＯ膜を形成した。なお、その厚さは分析容易化のため４００ｎｍに設定した。厚さは比較例１および２においても同様とした。実施例１のシリコン酸化膜の成膜条件は以下の通りである。
ＳｉＨ4ガス流量：５０ｓｃｃｍ
ＣＯ2ガス流量：１００００ｓｃｃｍ
プロセス容器内の圧力：５Ｔｏｒｒ
プラズマ投入パワー：５００Ｗ
加熱温度：４００℃
［比較例１］
比較のために本発明によらない比較例１として膜厚４００ｎｍのＴＥＯＳ膜を形成した。そして、実施例１と同様にして上記分析および各特性の測定を行った。比較例１のシリコン酸化膜の成膜条件は以下の通りである。
ＣＯ2ガス流量：１００００ｓｃｃｍ
プロセス容器内の圧力：５Ｔｏｒｒ
プラズマ投入パワー：５００Ｗ
加熱温度：４００℃
［比較例１］
比較のために本発明によらない比較例１として膜厚４００ｎｍのＴＥＯＳ膜を形成した。そして、実施例１と同様にして上記分析および各特性の測定を行った。比較例１のシリコン酸化膜の成膜条件は以下の通りである。
ＴＥＯＳ液体流量：２ｓｌｍ
Ｏ2ガス流量：１００００ｓｃｃｍ
プロセス室内の圧力：５Ｔｏｒｒ
加熱温度：３５０℃
プラズマ投入パワー：１０００Ｗ
［比較例２］
比較のために本発明によらない比較例２として膜厚４００ｎｍの窒素を含むシリコン酸化膜を形成した。そして、実施例１と同様にして上記分析および各特性の測定を行った。比較例２のシリコン酸化膜の成膜条件は以下の通りである。
Ｏ2ガス流量：１００００ｓｃｃｍ
プロセス室内の圧力：５Ｔｏｒｒ
加熱温度：３５０℃
プラズマ投入パワー：１０００Ｗ
［比較例２］
比較のために本発明によらない比較例２として膜厚４００ｎｍの窒素を含むシリコン酸化膜を形成した。そして、実施例１と同様にして上記分析および各特性の測定を行った。比較例２のシリコン酸化膜の成膜条件は以下の通りである。
ＳｉＨ4ガス流量：１５０ｓｃｃｍ
Ｎ2Ｏガス流量：７００ｓｃｃｍ
Ｎ2ガス流量：２０００ｓｃｃｍ
プロセス室内の圧力：５Ｔｏｒｒ
加熱温度：４００℃
プラズマ投入パワー：５００Ｗ
図８は、実施例１および比較例のシリコン酸化膜の赤外線分光のチャートである。図８を参照するに、比較例２のＳｉＨ4ガスとＮ2Ｏガスの混合ガスを用いたシリコン酸化膜の場合は、３４００ｃｍ-1付近にＮ−Ｈ伸縮振動に由来する吸収が観察された。このことから、比較例２のシリコン酸化膜は、Ｎ−Ｈを含む塩基性物質をｌｏｗ−ｋ膜に吸蔵させることが推察され、レジストポイゾニングを発生するおそれがあることが分かる。これに対して、実施例１のＳｉＯ膜と比較例１のＴＥＯＳ膜ではＮ−Ｈ伸縮振動に由来する吸収がほとんど認められなかった。このことから、実施例１および比較例１は、比較例２よりも膜中に含まれるＮ−Ｈ基が極めて少ないので、レジストポイゾニングが発生する可能性が、より低いことが分かる。
Ｎ2Ｏガス流量：７００ｓｃｃｍ
Ｎ2ガス流量：２０００ｓｃｃｍ
プロセス室内の圧力：５Ｔｏｒｒ
加熱温度：４００℃
プラズマ投入パワー：５００Ｗ
図８は、実施例１および比較例のシリコン酸化膜の赤外線分光のチャートである。図８を参照するに、比較例２のＳｉＨ4ガスとＮ2Ｏガスの混合ガスを用いたシリコン酸化膜の場合は、３４００ｃｍ-1付近にＮ−Ｈ伸縮振動に由来する吸収が観察された。このことから、比較例２のシリコン酸化膜は、Ｎ−Ｈを含む塩基性物質をｌｏｗ−ｋ膜に吸蔵させることが推察され、レジストポイゾニングを発生するおそれがあることが分かる。これに対して、実施例１のＳｉＯ膜と比較例１のＴＥＯＳ膜ではＮ−Ｈ伸縮振動に由来する吸収がほとんど認められなかった。このことから、実施例１および比較例１は、比較例２よりも膜中に含まれるＮ−Ｈ基が極めて少ないので、レジストポイゾニングが発生する可能性が、より低いことが分かる。
図９は、実施例１および比較例のシリコン酸化膜の組成を示す図である。図９を参照するに、Ｘ線光電子分光（ＸＰＳ）法により得られた組成分析結果から、比較例２が３．３９％の窒素を含むのに対して、比較例１では０．７０％、実施例１では０．７６％であり、比較例２よりも膜中の窒素が大幅に低いことが分かる。このことからも、実施例１および比較例１は、レジストポイゾニングが発生するおそれが低いことが分かる。
なお、実施例１および比較例１の窒素は、プラズマＣＶＤ装置のプロセス室内の汚染等に由来するもので本質的ではない。また、図９は、クレイトスアナリティカル社製、型式ＡＸＩＳ−ＨＳｉを用いて組成分析を行い、図９中の濃度（％）は原子％で示している。
図１０は、実施例１および比較例のシリコン酸化膜の特性を示す図である。図１０を参照するに、比較例１のＴＥＯＳ膜の比誘電率が４．３３に対して、実施例１のＳｉＯ膜は４．０４であり、実施例１が比較例１よりも比誘電率が低くなっていることが分かる。このことから、ＲＣ積による配線遅延は比較例１よりも実施例１の方が抑制できることが分かる。
なお、密度は実施例１と比較例１とで略同等であるので、膜の緻密性にはほとんど差異がなく、ＮＨ3ガスやＮ2ガス、さらにこれらが電離したイオン等の透過の阻止等の性能は同等であることが推察される。
［実施例２］
実施例２では、プラズマＣＶＤ装置を用いて、プロセス室内の圧力を４Ｔｏｒｒ〜６Ｔｏｒｒに異ならせてＳｉＯ膜を形成した。なお、実施例２−１、２−２、２−３は、それぞれ圧力が４Ｔｏｒｒ、５Ｔｏｒｒ、６Ｔｏｒｒの場合である。実施例２−１〜２−３の圧力以外の成膜条件は以下の通りである。
実施例２では、プラズマＣＶＤ装置を用いて、プロセス室内の圧力を４Ｔｏｒｒ〜６Ｔｏｒｒに異ならせてＳｉＯ膜を形成した。なお、実施例２−１、２−２、２−３は、それぞれ圧力が４Ｔｏｒｒ、５Ｔｏｒｒ、６Ｔｏｒｒの場合である。実施例２−１〜２−３の圧力以外の成膜条件は以下の通りである。
ＳｉＨ4ガス流量：５０ｓｃｃｍ
ＣＯ2ガス流量：１００００ｓｃｃｍ
加熱温度：４００℃
プラズマ投入パワー：５００Ｗ
図１１は、実施例２のシリコン酸化膜の比誘電率と成膜時圧力との関係図である。図１１には、説明の便宜のため図１０に示した比較例１および２の比誘電率も合わせて示している。
ＣＯ2ガス流量：１００００ｓｃｃｍ
加熱温度：４００℃
プラズマ投入パワー：５００Ｗ
図１１は、実施例２のシリコン酸化膜の比誘電率と成膜時圧力との関係図である。図１１には、説明の便宜のため図１０に示した比較例１および２の比誘電率も合わせて示している。
図１１を参照するに、実施例２−１〜２−３のＳｉＯ膜のいずれもが、比誘電率が比較例１のＴＥＯＳ膜よりも低くなっている。すなわち、ＳｉＯ膜の成膜時圧力が４Ｔｏｒｒ〜６Ｔｏｒｒの範囲で、比誘電率が比較例１のＴＥＯＳ膜よりも低くなっている。したがって、実施例２−１〜２−３のＳｉＯ膜は比較例１のＴＥＯＳ膜よりも配線遅延の抑制に有利であることが分かる。
［実施例３］
実施例３では、プラズマＣＶＤ装置を用いて、プラズマ投入パワーを３００Ｗ〜６００Ｗに異ならせてＳｉＯ膜を形成した。なお、実施例３−１、３−２、３−３、３−４は、それぞれプラズマ投入パワーが３００Ｗ、４００Ｗ、５００Ｗ、６００Ｗの場合である。実施例３−１〜３−４のプラズマ投入パワー以外の成膜条件は以下の通りである。
実施例３では、プラズマＣＶＤ装置を用いて、プラズマ投入パワーを３００Ｗ〜６００Ｗに異ならせてＳｉＯ膜を形成した。なお、実施例３−１、３−２、３−３、３−４は、それぞれプラズマ投入パワーが３００Ｗ、４００Ｗ、５００Ｗ、６００Ｗの場合である。実施例３−１〜３−４のプラズマ投入パワー以外の成膜条件は以下の通りである。
ＳｉＨ4ガス流量：５０ｓｃｃｍ
ＣＯ2ガス流量：１００００ｓｃｃｍ
プロセス室内の圧力：５Ｔｏｒｒ
加熱温度：４００℃
図１２は、実施例のＳｉＯ膜の比誘電率とプラズマ投入パワーとの関係図である。図１２には、説明の便宜のため図１０に示した比較例１および２の比誘電率も合わせて示している。
ＣＯ2ガス流量：１００００ｓｃｃｍ
プロセス室内の圧力：５Ｔｏｒｒ
加熱温度：４００℃
図１２は、実施例のＳｉＯ膜の比誘電率とプラズマ投入パワーとの関係図である。図１２には、説明の便宜のため図１０に示した比較例１および２の比誘電率も合わせて示している。
図１２を参照するに、実施例３−２〜３−４のＳｉＯ膜のいずれもが、比誘電率が比較例１のＴＥＯＳ膜よりも低くなっている。すなわち、プラズマ投入パワーが４００Ｗ〜６００Ｗの範囲で、比誘電率が比較例１のＴＥＯＳ膜よりも低くなっている。したがって、実施例３−２〜３−４のＳｉＯ膜は比較例１のＴＥＯＳ膜よりも配線遅延の抑制に有利であることが分かる。
（第２の実施の形態）
本発明の第２の実施の形態に係る半導体装置の製造方法は、配線溝のパターンを形成するためのレジスト膜の下側にさらに本発明のＳｉＯ膜を形成する以外は第１の実施の形態に係る半導体装置の製造方法と略同様である。
本発明の第２の実施の形態に係る半導体装置の製造方法は、配線溝のパターンを形成するためのレジスト膜の下側にさらに本発明のＳｉＯ膜を形成する以外は第１の実施の形態に係る半導体装置の製造方法と略同様である。
図１３は、本発明の第２の実施の形態に係る半導体装置の製造工程の一部を示す図である。図１３、および先の第１の実施の形態の図２〜図４、図６〜図７を参照しつつ第２の実施の形態に係る半導体装置の製造方法を説明する。
第２の実施の形態に係る半導体装置の製造工程は、最初に、図２〜図４の製造工程と同様にして行う。
次いで、図１３の工程では図４の構造体の表面に例えば厚さ５０ｎｍのＳｉＯ膜２２を形成する。ＳｉＯ膜２２は、先の図２に示す第１の実施の形態のＳｉＯ膜１４、１６と同様の方法で成膜する。すなわち、ＳｉＯ膜２２は、プラズマＣＶＤ装置を用いて、原料ガスとしてＳｉＨ4とＣＯ2との混合ガスを供給して形成される。具体的なＳｉＯ膜２２の形成条件は図２に示す第１の実施の形態のＳｉＯ膜１４、１６と同様である。
図１３の工程ではさらに、ＳｉＯ膜２２を覆う反射防止膜２４を形成する。反射防止膜２４は、先の図２に示す第１の実施の形態の反射防止膜１８と同様の方法で成膜する。
図１３の工程ではさらに、反射防止膜２２上にレジスト膜２３を形成し、レジスト膜２３に配線溝のパターンに対応する潜像２３ａを形成する。さらに、レジスト膜２３を現像し、形成された開口部（不図示）を有するレジスト膜をマスクとして、反射防止膜２４、ＳｉＯ膜２２，反射防止膜１８，ＳｉＯ膜１６，第２層間絶縁膜１５等をエッチングして配線溝を形成する。さらに、先の図５〜図７と同様にしてデュアルダマシン法による配線構造が形成される。
第２の実施の形態によれば、埋込み材２１の表面にＳｉＯ膜２２を形成することにより、ビアホール１９ａの形成や洗浄の際に第１層間絶縁膜１３や第２層間絶縁膜１５に吸蔵された塩基性物質が埋込み材２１を介してレジスト膜２３に到達することを抑制できる。その結果、レジストポイゾニングの発生を抑制できるので、微細な配線構造を形成できる。また、ＳｉＯ膜２２の表面にさらに反射防止膜２４が形成されているので、配線溝のパターンを露光する際にレジスト膜２３に戻る反射光を弱めているので、さらに微細なパターンを形成できる。なお、反射防止膜２４は設ける方が好ましいが、配線溝幅が十分に広い場合は省略してもよい。
以上本発明の好ましい実施の形態について詳述したが、本発明は係る特定の実施の形態に限定されるものではなく、特許請求の範囲に記載された本発明の範囲内において、種々の変形・変更が可能である。
例えば、上述した第１および第２の実施の形態では、本発明のＳｉＯ膜を、ビアホールを先に形成し、配線溝をその後に形成する、いわゆる先ビア方式のデュアルダマシン法に適用したが、他のデュアルダマシン法に適用してもよい。また、本発明のＳｉＯ膜は、デュアルダマシン法に限定されず、特にｌｏｗ−ｋ材料を用いた層間絶縁膜の保護膜として広く適用できるものである。
なお、以上の説明に関してさらに以下の付記を開示する。
（付記１） 垂直配線部を有する配線構造を備える半導体装置の製造方法であって、
配線層上に低誘電率材料からなる層間絶縁膜を形成する工程と、
前記層間絶縁膜上にＳｉＨ4ガスとＣＯ2ガスを用いてＣＶＤ法によりシリコン酸化膜を形成する工程と、
前記シリコン酸化膜を覆う化学増幅型レジスト膜を形成する工程と、
前記化学増幅型レジスト膜に前記垂直配線部を形成する位置に第１の開口部を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
（付記２） 垂直配線部を有する配線構造を備える半導体装置の製造方法であって、
配線層上に低誘電率材料からなる層間絶縁膜を形成する工程と、
前記層間絶縁膜上にＳｉＨ4ガスとＣＯ2ガスを用いてＣＶＤ法によりシリコン酸化膜を形成する工程と、
前記シリコン酸化膜を覆う化学増幅型レジスト膜を形成する工程と、
前記化学増幅型レジスト膜に前記垂直配線部を形成する位置に第１の開口部を形成する工程と、
前記化学増幅型レジスト膜をマスクとして前記シリコン酸化膜および層間絶縁膜をエッチングして第２の開口部を形成する工程と、
前記第２の開口部に導電材料を充填して垂直配線部を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
（付記３） 前記シリコン酸化膜を形成する工程は、前記ＳｉＨ4ガスおよびＣＯ2ガスの流量を、ＳｉＨ4ガス流量：ＣＯ2ガス流量が標準状態で１：１００〜１：４００の範囲に設定することを特徴とする付記１または２記載の半導体装置の製造方法。
（付記４） 前記シリコン酸化膜を形成する工程は、加熱温度を３５０℃〜５００℃に設定することを特徴とする付記１または２記載の半導体装置の製造方法。
（付記５） 前記シリコン酸化膜を形成する工程は、圧力を３Ｔｏｒｒ〜５Ｔｏｒｒに設定することを特徴とする付記１または２記載の半導体装置の製造方法。
（付記６） 前記シリコン酸化膜を形成する工程は、投入パワーを４００Ｗ〜６００Ｗに設定することを特徴とする付記１または２記載の半導体装置の製造方法。
（付記７） 前記シリコン酸化膜を形成する工程と化学増幅型レジスト膜を形成する工程との間に、ＣＶＤ法により窒素を含む反射防止膜を形成する工程をさらに備えることを特徴とする付記１または２記載の半導体装置の製造方法。
（付記８） 前記反射防止膜は、シリコン窒化膜からなることを特徴とする付記７記載の半導体装置の製造方法。
（付記９） 前記反射防止膜を形成する工程は、プラズマＣＶＤ法によりＳｉＨ4ガス、ＮＨ3ガス、およびＮ2ガスを供給することを特徴とする付記８記載の半導体装置の製造方法。
（付記１０） 前記シリコン酸化膜および反射防止膜を形成する工程は、同一のプロセス室内で順次行うことを特徴とする付記８記載の半導体装置の製造方法。
（付記１１） デュアルダマシン法による配線構造を形成する半導体装置の製造方法であって、
配線層上に少なくともいずれか一方が低誘電率材料からなる第１の層間絶縁膜および第２の層間絶縁膜を順次形成する工程と、
前記第２の層間絶縁膜上にＳｉＨ4ガスとＣＯ2ガスを用いてＣＶＤ法によりシリコン酸化膜を形成する工程と、
前記シリコン酸化膜を覆う第１の化学増幅型レジスト膜を形成する工程と、
前記第１の化学増幅型レジスト膜に開口部のパターンを形成する工程と、
前記第１の化学増幅型レジスト膜に形成したパターンをマスクとして前記シリコン酸化膜、第１の層間絶縁膜および第２の層間絶縁膜を貫通するビアホールを形成する工程と、
前記ビアホールに埋込み材を充填する工程と、
前記第２の層間絶縁膜および埋込み材を覆う第２の化学増幅型レジスト膜を形成する工程と、
前記第２の化学増幅型レジスト膜に配線溝のパターンをビアホールを含む領域に形成する工程と、
前記第２の化学増幅型レジスト膜をマスクとして第２の層間絶縁膜をエッチングして配線溝を形成する工程と、
前記ビアホールおよび配線溝に導電材料を充填する工程と、を備えることを特徴とする半導体装置の製造方法。
（付記１２） 前記シリコン酸化膜を形成する工程と化学増幅型レジスト膜を形成する工程との間に、
ＣＶＤ法により窒素を含む反射防止膜を形成する工程をさらに備えることを特徴とする付記１１記載の半導体装置の製造方法。
（付記１３） 前記低誘電率材料は、ＳｉＯＣ膜、ＳｉＯＦ、ＳｉＯ2−Ｂ2Ｏ3膜、およびポーラスシリカ膜、有機シロキサン膜からなる群のうちいずれか一種であることを特徴とする付記１、２および１１１のうち、いずれか一項記載の半導体装置の製造方法。
（付記１） 垂直配線部を有する配線構造を備える半導体装置の製造方法であって、
配線層上に低誘電率材料からなる層間絶縁膜を形成する工程と、
前記層間絶縁膜上にＳｉＨ4ガスとＣＯ2ガスを用いてＣＶＤ法によりシリコン酸化膜を形成する工程と、
前記シリコン酸化膜を覆う化学増幅型レジスト膜を形成する工程と、
前記化学増幅型レジスト膜に前記垂直配線部を形成する位置に第１の開口部を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
（付記２） 垂直配線部を有する配線構造を備える半導体装置の製造方法であって、
配線層上に低誘電率材料からなる層間絶縁膜を形成する工程と、
前記層間絶縁膜上にＳｉＨ4ガスとＣＯ2ガスを用いてＣＶＤ法によりシリコン酸化膜を形成する工程と、
前記シリコン酸化膜を覆う化学増幅型レジスト膜を形成する工程と、
前記化学増幅型レジスト膜に前記垂直配線部を形成する位置に第１の開口部を形成する工程と、
前記化学増幅型レジスト膜をマスクとして前記シリコン酸化膜および層間絶縁膜をエッチングして第２の開口部を形成する工程と、
前記第２の開口部に導電材料を充填して垂直配線部を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
（付記３） 前記シリコン酸化膜を形成する工程は、前記ＳｉＨ4ガスおよびＣＯ2ガスの流量を、ＳｉＨ4ガス流量：ＣＯ2ガス流量が標準状態で１：１００〜１：４００の範囲に設定することを特徴とする付記１または２記載の半導体装置の製造方法。
（付記４） 前記シリコン酸化膜を形成する工程は、加熱温度を３５０℃〜５００℃に設定することを特徴とする付記１または２記載の半導体装置の製造方法。
（付記５） 前記シリコン酸化膜を形成する工程は、圧力を３Ｔｏｒｒ〜５Ｔｏｒｒに設定することを特徴とする付記１または２記載の半導体装置の製造方法。
（付記６） 前記シリコン酸化膜を形成する工程は、投入パワーを４００Ｗ〜６００Ｗに設定することを特徴とする付記１または２記載の半導体装置の製造方法。
（付記７） 前記シリコン酸化膜を形成する工程と化学増幅型レジスト膜を形成する工程との間に、ＣＶＤ法により窒素を含む反射防止膜を形成する工程をさらに備えることを特徴とする付記１または２記載の半導体装置の製造方法。
（付記８） 前記反射防止膜は、シリコン窒化膜からなることを特徴とする付記７記載の半導体装置の製造方法。
（付記９） 前記反射防止膜を形成する工程は、プラズマＣＶＤ法によりＳｉＨ4ガス、ＮＨ3ガス、およびＮ2ガスを供給することを特徴とする付記８記載の半導体装置の製造方法。
（付記１０） 前記シリコン酸化膜および反射防止膜を形成する工程は、同一のプロセス室内で順次行うことを特徴とする付記８記載の半導体装置の製造方法。
（付記１１） デュアルダマシン法による配線構造を形成する半導体装置の製造方法であって、
配線層上に少なくともいずれか一方が低誘電率材料からなる第１の層間絶縁膜および第２の層間絶縁膜を順次形成する工程と、
前記第２の層間絶縁膜上にＳｉＨ4ガスとＣＯ2ガスを用いてＣＶＤ法によりシリコン酸化膜を形成する工程と、
前記シリコン酸化膜を覆う第１の化学増幅型レジスト膜を形成する工程と、
前記第１の化学増幅型レジスト膜に開口部のパターンを形成する工程と、
前記第１の化学増幅型レジスト膜に形成したパターンをマスクとして前記シリコン酸化膜、第１の層間絶縁膜および第２の層間絶縁膜を貫通するビアホールを形成する工程と、
前記ビアホールに埋込み材を充填する工程と、
前記第２の層間絶縁膜および埋込み材を覆う第２の化学増幅型レジスト膜を形成する工程と、
前記第２の化学増幅型レジスト膜に配線溝のパターンをビアホールを含む領域に形成する工程と、
前記第２の化学増幅型レジスト膜をマスクとして第２の層間絶縁膜をエッチングして配線溝を形成する工程と、
前記ビアホールおよび配線溝に導電材料を充填する工程と、を備えることを特徴とする半導体装置の製造方法。
（付記１２） 前記シリコン酸化膜を形成する工程と化学増幅型レジスト膜を形成する工程との間に、
ＣＶＤ法により窒素を含む反射防止膜を形成する工程をさらに備えることを特徴とする付記１１記載の半導体装置の製造方法。
（付記１３） 前記低誘電率材料は、ＳｉＯＣ膜、ＳｉＯＦ、ＳｉＯ2−Ｂ2Ｏ3膜、およびポーラスシリカ膜、有機シロキサン膜からなる群のうちいずれか一種であることを特徴とする付記１、２および１１１のうち、いずれか一項記載の半導体装置の製造方法。
１１ 配線層
１２ キャップ層
１３ 第１層間絶縁膜
１４，１６ ＳｉＯ膜
１５ 第２層間絶縁膜
１５ａ 配線溝
１８ 反射防止膜
１９ａ ビアホール
２０，２３ レジスト膜
２１ 埋込み材
１２ キャップ層
１３ 第１層間絶縁膜
１４，１６ ＳｉＯ膜
１５ 第２層間絶縁膜
１５ａ 配線溝
１８ 反射防止膜
１９ａ ビアホール
２０，２３ レジスト膜
２１ 埋込み材
Claims (3)
- デュアルダマシン法による配線構造を形成する半導体装置の製造方法であって、
配線層上に少なくともいずれか一方が低誘電率材料からなる第１の層間絶縁膜および第２の層間絶縁膜を順次形成する工程と、
前記第２の層間絶縁膜上にＳｉＨ4ガスとＣＯ2ガスを用いてＣＶＤ法によりシリコン酸化物を含有する第１絶縁膜を形成する工程と、
前記第１絶縁膜を覆う第１の化学増幅型レジスト膜を形成する工程と、
前記第１の化学増幅型レジスト膜に開口部のパターンを形成する工程と、
前記第１の化学増幅型レジスト膜に形成したパターンをマスクとして前記シリコン酸化膜、第１の層間絶縁膜および第２の層間絶縁膜を貫通するビアホールを形成する工程と、
前記ビアホールに埋込み材を充填する工程と、
前記第２の層間絶縁膜および埋込み材上に、ＳｉＨ4ガスとＣＯ2ガスを用いたＣＶＤ法によりシリコン酸化物を含有する第２絶縁膜を形成する工程と、
前記第２絶縁膜上に第２の化学増幅型レジスト膜を形成する工程と、
前記第２の化学増幅型レジスト膜に配線溝のパターンを、前記ビアホールを含む領域に形成する工程と、
前記第２の化学増幅型レジスト膜をマスクとして第２の層間絶縁膜をエッチングして配線溝を形成する工程と、
前記ビアホールおよび配線溝に導電材料を充填する工程と、を備えることを特徴とする半導体装置の製造方法。 - 前記低誘電率材料は、ＳｉＯＣ膜、ＳｉＯＦ、ＳｉＯ2−Ｂ2Ｏ3膜、およびポーラスシリカ膜、有機シロキサン膜からなる群のうちいずれか一種であることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記第１絶縁膜及び前記第２絶縁膜は、窒素を含まない膜であることを特徴とする請求項１又は２記載の半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005344263A JP4533304B2 (ja) | 2005-11-29 | 2005-11-29 | 半導体装置の製造方法 |
| TW095105920A TWI317158B (en) | 2005-11-29 | 2006-02-22 | Method of manufacturing semiconductor device |
| US11/358,715 US20070123035A1 (en) | 2005-11-29 | 2006-02-22 | Method of manufacturing semiconductor device |
| KR1020060021587A KR100725166B1 (ko) | 2005-11-29 | 2006-03-08 | 반도체 장치의 제조 방법 |
| CNA2006100547593A CN1976000A (zh) | 2005-11-29 | 2006-03-10 | 制造半导体器件的方法 |
| US12/219,271 US7749897B2 (en) | 2005-11-29 | 2008-07-18 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005344263A JP4533304B2 (ja) | 2005-11-29 | 2005-11-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007150086A JP2007150086A (ja) | 2007-06-14 |
| JP4533304B2 true JP4533304B2 (ja) | 2010-09-01 |
Family
ID=38088084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005344263A Expired - Fee Related JP4533304B2 (ja) | 2005-11-29 | 2005-11-29 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US20070123035A1 (ja) |
| JP (1) | JP4533304B2 (ja) |
| KR (1) | KR100725166B1 (ja) |
| CN (1) | CN1976000A (ja) |
| TW (1) | TWI317158B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8067772B2 (en) * | 2006-12-05 | 2011-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7968884B2 (en) * | 2006-12-05 | 2011-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7884019B2 (en) * | 2007-06-07 | 2011-02-08 | Texas Instruments Incorporated | Poison-free and low ULK damage integration scheme for damascene interconnects |
| JP2009127981A (ja) * | 2007-11-27 | 2009-06-11 | Semiconductor Energy Lab Co Ltd | クリーンルーム、成膜方法、および半導体装置の作製方法 |
| KR101836067B1 (ko) * | 2009-12-21 | 2018-03-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터와 그 제작 방법 |
| TWI535028B (zh) * | 2009-12-21 | 2016-05-21 | 半導體能源研究所股份有限公司 | 薄膜電晶體 |
| US8476744B2 (en) | 2009-12-28 | 2013-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor with channel including microcrystalline and amorphous semiconductor regions |
| US9230826B2 (en) | 2010-08-26 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Etching method using mixed gas and method for manufacturing semiconductor device |
| US8704230B2 (en) | 2010-08-26 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP6061610B2 (ja) * | 2012-10-18 | 2017-01-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN104733373B (zh) * | 2013-12-19 | 2018-05-04 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| KR102344900B1 (ko) * | 2015-04-12 | 2021-12-28 | 도쿄엘렉트론가부시키가이샤 | 오픈 피처 내에 유전체 절연 구조를 생성하기 위한 차감 방법 |
| US9859156B2 (en) * | 2015-12-30 | 2018-01-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnection structure with sidewall dielectric protection layer |
| CN107665829B (zh) * | 2017-08-24 | 2019-12-17 | 长江存储科技有限责任公司 | 晶圆混合键合中提高金属引线制程安全性的方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57192032A (en) * | 1981-05-22 | 1982-11-26 | Hitachi Ltd | Forming method for insulating film |
| JP2002151506A (ja) * | 2000-10-30 | 2002-05-24 | Applied Materials Inc | 気相堆積方法及び装置 |
| JP2004014841A (ja) * | 2002-06-07 | 2004-01-15 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US20040018721A1 (en) * | 2002-07-24 | 2004-01-29 | Samsung Electronics Co., Ltd. | Method for forming a dual damascene wiring pattern in a semiconductor device |
| US6720256B1 (en) * | 2002-12-04 | 2004-04-13 | Taiwan Semiconductor Manufacturing Company | Method of dual damascene patterning |
| US20040087139A1 (en) * | 2002-11-04 | 2004-05-06 | Applied Materials, Inc. | Nitrogen-free antireflective coating for use with photolithographic patterning |
| WO2004114396A1 (en) * | 2003-06-24 | 2004-12-29 | International Business Machines Corporation | Interconnect structures in integrated circuit devices |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6562544B1 (en) * | 1996-11-04 | 2003-05-13 | Applied Materials, Inc. | Method and apparatus for improving accuracy in photolithographic processing of substrates |
| US6103456A (en) * | 1998-07-22 | 2000-08-15 | Siemens Aktiengesellschaft | Prevention of photoresist poisoning from dielectric antireflective coating in semiconductor fabrication |
| US6319815B1 (en) * | 1998-10-21 | 2001-11-20 | Tokyo Ohka Kogyo Co., Ltd. | Electric wiring forming method with use of embedding material |
| JP2001176965A (ja) * | 1999-12-20 | 2001-06-29 | Nec Corp | 半導体装置及びその製造方法 |
| JP4858895B2 (ja) * | 2000-07-21 | 2012-01-18 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP4377040B2 (ja) * | 2000-07-24 | 2009-12-02 | Ｎｅｃエレクトロニクス株式会社 | 半導体の製造方法 |
| US6323123B1 (en) * | 2000-09-06 | 2001-11-27 | United Microelectronics Corp. | Low-K dual damascene integration process |
| US6962771B1 (en) * | 2000-10-13 | 2005-11-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual damascene process |
| US6798043B2 (en) * | 2001-06-28 | 2004-09-28 | Agere Systems, Inc. | Structure and method for isolating porous low-k dielectric films |
| US6455417B1 (en) * | 2001-07-05 | 2002-09-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming damascene structure employing bi-layer carbon doped silicon nitride/carbon doped silicon oxide etch stop layer |
| US6790770B2 (en) * | 2001-11-08 | 2004-09-14 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for preventing photoresist poisoning |
| JP4778660B2 (ja) * | 2001-11-27 | 2011-09-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7109119B2 (en) * | 2002-10-31 | 2006-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Scum solution for chemically amplified resist patterning in cu/low k dual damascene |
| US20040185674A1 (en) * | 2003-03-17 | 2004-09-23 | Applied Materials, Inc. | Nitrogen-free hard mask over low K dielectric |
| KR100632473B1 (ko) * | 2004-08-03 | 2006-10-09 | 삼성전자주식회사 | 염기성 물질 확산 장벽막을 사용하는 미세 전자 소자의듀얼 다마신 배선의 제조 방법 |
| US7550377B2 (en) * | 2006-06-22 | 2009-06-23 | United Microelectronics Corp. | Method for fabricating single-damascene structure, dual damascene structure, and opening thereof |
-
2005
- 2005-11-29 JP JP2005344263A patent/JP4533304B2/ja not_active Expired - Fee Related
-
2006
- 2006-02-22 US US11/358,715 patent/US20070123035A1/en not_active Abandoned
- 2006-02-22 TW TW095105920A patent/TWI317158B/zh active
- 2006-03-08 KR KR1020060021587A patent/KR100725166B1/ko active IP Right Grant
- 2006-03-10 CN CNA2006100547593A patent/CN1976000A/zh active Pending
-
2008
- 2008-07-18 US US12/219,271 patent/US7749897B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57192032A (en) * | 1981-05-22 | 1982-11-26 | Hitachi Ltd | Forming method for insulating film |
| JP2002151506A (ja) * | 2000-10-30 | 2002-05-24 | Applied Materials Inc | 気相堆積方法及び装置 |
| JP2004014841A (ja) * | 2002-06-07 | 2004-01-15 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US20040018721A1 (en) * | 2002-07-24 | 2004-01-29 | Samsung Electronics Co., Ltd. | Method for forming a dual damascene wiring pattern in a semiconductor device |
| US20040087139A1 (en) * | 2002-11-04 | 2004-05-06 | Applied Materials, Inc. | Nitrogen-free antireflective coating for use with photolithographic patterning |
| US6720256B1 (en) * | 2002-12-04 | 2004-04-13 | Taiwan Semiconductor Manufacturing Company | Method of dual damascene patterning |
| WO2004114396A1 (en) * | 2003-06-24 | 2004-12-29 | International Business Machines Corporation | Interconnect structures in integrated circuit devices |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200721378A (en) | 2007-06-01 |
| KR100725166B1 (ko) | 2007-06-07 |
| TWI317158B (en) | 2009-11-11 |
| US20080305645A1 (en) | 2008-12-11 |
| US7749897B2 (en) | 2010-07-06 |
| JP2007150086A (ja) | 2007-06-14 |
| US20070123035A1 (en) | 2007-05-31 |
| CN1976000A (zh) | 2007-06-06 |
| KR20070056891A (ko) | 2007-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4533304B2 (ja) | 半導体装置の製造方法 | |
| US7741224B2 (en) | Plasma treatment and repair processes for reducing sidewall damage in low-k dielectrics | |
| US6617244B2 (en) | Etching method | |
| US7378350B2 (en) | Formation of low resistance via contacts in interconnect structures | |
| US6383907B1 (en) | Process for fabricating a semiconductor device | |
| US7427563B2 (en) | Dielectric barrier films for use as copper barrier layers in semiconductor trench and via structures | |
| JP4068072B2 (ja) | 半導体装置及びその製造方法 | |
| KR20000048049A (ko) | 반도체장치 및 그 제조방법 | |
| JP2004241464A (ja) | 半導体装置及びその製造方法 | |
| JP2007281114A (ja) | 半導体装置の製造方法および半導体装置 | |
| US7052988B1 (en) | Applications and methods of making nitrogen-free anti-reflective layers for semiconductor processing | |
| JP2008147644A (ja) | ウェットエッチングアンダカットを最小にし且つ超低ｋ（ｋ＜２．５）誘電体をポアシーリングする方法 | |
| JPH11176814A (ja) | 半導体装置の製造方法 | |
| CN102054761A (zh) | 双镶嵌结构的形成方法、半导体结构 | |
| TWI767096B (zh) | 半導體裝置之製造方法 | |
| US6713386B1 (en) | Method of preventing resist poisoning in dual damascene structures | |
| US6846737B1 (en) | Plasma induced depletion of fluorine from surfaces of fluorinated low-k dielectric materials | |
| JP2007134597A (ja) | 半導体装置の製造方法 | |
| US20030227086A1 (en) | Semiconductor device having multilevel copper wiring layers and its manufacture method | |
| JP4684866B2 (ja) | 半導体装置の製造方法 | |
| US6492276B1 (en) | Hard masking method for forming residue free oxygen containing plasma etched layer | |
| JP2005311350A (ja) | 半導体装置の製造方法 | |
| JP4002704B2 (ja) | 半導体装置の製造方法 | |
| KR100426147B1 (ko) | 층간 절연막을 형성하기위한 방법 및, 반도체 장치 | |
| CN102054762B (zh) | 双镶嵌结构的形成方法、半导体结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080414 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100608 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100611 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4533304 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140618 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |