CN1976000A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN1976000A
CN1976000A CNA2006100547593A CN200610054759A CN1976000A CN 1976000 A CN1976000 A CN 1976000A CN A2006100547593 A CNA2006100547593 A CN A2006100547593A CN 200610054759 A CN200610054759 A CN 200610054759A CN 1976000 A CN1976000 A CN 1976000A
Authority
CN
China
Prior art keywords
film
gas
semiconductor device
silicon oxide
etchant resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100547593A
Other languages
English (en)
Inventor
杉本贤
大仓嘉之
绵谷宏文
大和田保
福山俊一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1976000A publication Critical patent/CN1976000A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D35/00—Filtering devices having features not specifically covered by groups B01D24/00 - B01D33/00, or for applications not specifically covered by groups B01D24/00 - B01D33/00; Auxiliary devices for filtration; Filter housing constructions
    • B01D35/14—Safety devices specially adapted for filtration; Devices for indicating clogging
    • B01D35/153—Anti-leakage or anti-return valves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01M—TESTING STATIC OR DYNAMIC BALANCE OF MACHINES OR STRUCTURES; TESTING OF STRUCTURES OR APPARATUS, NOT OTHERWISE PROVIDED FOR
    • G01M3/00—Investigating fluid-tightness of structures
    • G01M3/02—Investigating fluid-tightness of structures by using fluid or vacuum
    • G01M3/04—Investigating fluid-tightness of structures by using fluid or vacuum by detecting the presence of fluid at the leakage point
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种制造半导体器件的方法，该半导体器件由包括垂直接线截面的接线结构组成。所述方法包括在接线层上形成由低介电常数材料制成的层间绝缘膜的步骤，通过利用SiH4气体和CO2气体的CVD在层间绝缘膜上形成氧化硅膜的步骤，形成覆盖氧化硅膜的化学放大抗蚀膜的步骤，以及在化学放大抗蚀膜上将形成垂直接线截面的位置处形成第一开口的步骤。

Description

制造半导体器件的方法
相关在先申请的交叉参照
本申请基于在先的2005年11月29日提交的日本专利申请No.2005-344263，并要求其优先权，该在先申请的全部内容通过参照援引在此。
技术领域
本发明涉及一种制造具有叠层接线结构的半导体器件的方法。
背景技术
近年来，随着半导体器件功能的扩展和性能的提高，在芯片尺寸减小的同时装配在芯片上的晶体管的数量也显著增加。由于这些具有减小的芯片尺寸的高集成度的半导体器件需要更多的接线，已经开发出具有高密度的接线结构。
但是，增加接线结构的密度，由于减小了接线之间的距离而导致接线电容C的增加，由于减小了接线的宽度而导致接线电阻R的增加，从而导致RC接线延迟的增加。
这些问题的一种解决方案是采用双镶嵌工艺形成接线结构，其中采用Cu接线以减小接线电阻R，从而减小接线延迟。双镶嵌工艺用以在垂直接线和接线层接线中同时形成通路。更为明确地，双镶嵌工艺用以形成通孔和接线槽，将Cu填充在通孔和接线槽中，并通过化学机械抛光(CMP)使Cu的表面变平。
为减小接线电容，低介电常数材料制成的膜(所谓的“低k膜”)用作层间绝缘膜。低k膜具有比通常用作层间绝缘膜的氧化硅膜(SiO2，相对介电常数为4.3)低的介电常数。低k膜的例子包括SiOC、多孔硅等无机绝缘膜，以及聚酰亚胺系列和聚四氟乙烯(Teflon)(是TM，即是一种商标)系列的有机绝缘膜。
低k膜比氧化硅膜不仅有更低的相对介电常数，而且有更低的密度。因此，低k膜容易吸收在膜形成过程中使用的工艺气体、蚀刻气体、水及类似物，并比氧化硅膜能容纳更多数量的气体。低k膜中容纳的气体在稍后的热处理过程中膨胀，膨胀的气体会将很大的压力作用在低k膜和接线层上，因此可能造成它们的断裂。
为了阻止低k膜对气体等的吸收，在低k膜的表面覆盖TEOS氧化硅膜(在下文中称作“TEOS膜”)。TEOS膜比低k膜更密，因而从外部阻止工艺气体等进入低k膜。
在低k膜中形成精细接线的工艺中，采用了由化学放大光致抗蚀材料制成的抗蚀膜。例如，在正类型的情况下，当化学放大光致抗蚀材料曝光时，产生酸性物质而形成潜像(latent image)。然后，当酸性物质遭到热处理时，酸性物质发生作用并使得溶解阻止制剂降解，导致潜像通过碱性显影剂可溶解。如果低k膜用于层间绝缘膜，在低k膜中包含的气体产生会中和存在于抗蚀膜潜像区域的酸性物质的碱性物质(basic substance)。酸性物质的数量因而变得太少以至于不能作用于溶解阻止制剂，从而导致光致抗蚀膜的不利发展，例如，所谓的“抗蚀中毒”(或简称“中毒”)。
专利文献1公开了一种具有TEOS膜的叠层结构，用于阻止碱性物质扩散。根据专利文献1，如图1所示，叠层结构100包括布置在低k膜104和氮化硅膜102之间的TEOS膜103，用以阻止低k膜104与用以形成氮化硅膜102的氮气和氨气接触，从而防止抗蚀中毒。
<专利文献1>日本公开专利No.2004-6627
通常，采用等离子体化学汽相淀积(CVD)设备，通过蒸发作为原料的液体TEOS，并将蒸发得到的TEOS与作为氧化剂的氧气(O2)混合，形成TEOS膜。在典型的等离子体CVD设备的处理室中，等离子体将TEOS和O2气的混合气体电离，从而在加热的晶片上表面产生反应。反应的结果是形成了TEOS膜。也就是说，用于形成TEOS膜的等离子体CVD设备需要蒸发机构，以蒸发液体TEOS，因此比只使用气体作为原料的等离子体CVD设备具有更复杂的机构。这就意味着生产包括这类TEOS膜的半导体器件需要更高的装置成本和更高的制造成本。
发明内容
本发明可以解决上述的至少一个问题。具体地，本发明旨在提供一种制造半导体器件的方法，其形成精细接线结构且具有低制造成本。
根据本发明的一方面，提供了一种制造半导体器件的方法，该半导体器件由包括垂直接线截面的接线结构组成。所述方法包括：在接线层上形成由低介电常数材料制成的层间绝缘膜的步骤，通过利用SiH4气体和CO2气体的CVD在层间绝缘膜上形成氧化硅膜的步骤，形成覆盖氧化硅膜的化学放大抗蚀膜的步骤，以及在化学放大抗蚀膜上将形成垂直接线截面的位置处形成第一开口的步骤。
根据此方法，通过利用SiH4气体和CO2气体的CVD在层间绝缘膜上形成氧化硅膜。由于含氮的气体例如NH3气体和N2气体，不用作氧化硅膜的原料，在氧化硅膜的形成过程中，可以防止含氮和离子的气体渗透层间绝缘膜。氧化硅膜本身基本上不含氮，因此，可以阻止NH3气体、N2气体以及从这些气体中电离的氮离子通过。也就是说，氧化硅膜阻止来源于层间绝缘膜中的氮的碱性物质的产生。因而，防止了抗蚀膜中的抗蚀中毒，并形成了精细接线结构。
此外，由于利用SiH4气体和CO2气体形成氧化硅膜，用于形成氧化硅膜的CVD设备不需要蒸发机构，不像用于形成TEOS膜的CVD设备需要蒸发机构来蒸发作为TEOS膜原料的液体TEOS。因此，用于形成氧化硅膜的CVD设备也能用于形成其他膜，例如，抗反射膜。换而言之，扩展了用于形成氧化硅膜的CVD设备的多功能性。因此，减小了制造成本。
根据本发明的另一方面，提供了一种制造半导体器件的方法，该半导体器件由采用双镶嵌工艺形成的接线结构组成。该方法包括：顺序地形成第一层间绝缘膜和第二层间绝缘膜，且第一和第二层间绝缘膜中的至少一层由低介电常数材料制成的步骤，通过利用SiH4气体和CO2气体的CVD在第二层间绝缘膜上形成氧化硅膜的步骤，形成覆盖氧化硅膜的第一化学放大抗蚀膜的步骤，在第一化学放大抗蚀膜上形成的开口图形的步骤，采用在第一化学放大抗蚀膜上的形成的图形作为掩膜，形成穿过氧化硅膜、第一层间绝缘膜和第二层间绝缘膜延伸的通孔的步骤，用填充物填充通孔的步骤，形成覆盖第二层间绝缘膜和填充物的第二化学放大抗蚀膜的步骤，在第二化学放大抗蚀膜的包括通孔的区域内形成接线槽图形的步骤，采用第二化学放大抗蚀膜作为掩膜、通过蚀刻第二层间绝缘膜形成接线槽的步骤，以及用导电材料填充通孔和接线槽的步骤。
根据该方法，通过利用SiH4气体和CO2气体的CVD在低介电材料制成的第二层间绝缘膜上形成氧化硅膜。按照如上所述的方法，该方法可以防止抗蚀中毒，并能形成精细接线结构。此外，由于利用SiH4气体和CO2气体形成氧化硅膜，用于形成氧化硅膜的CVD设备不需要蒸发机构，不像用于形成TEOS膜的CVD设备需要蒸发机构来蒸发作为TEOS膜原料的液体TEOS。因此，用于形成氧化硅膜的CVD设备也能用于形成其他膜，例如，抗反射膜。换而言之，扩展了用于形成氧化硅膜的CVD设备的多功能性。因此，减小了制造成本。
附图说明
图1示出了相关的现有技术的一部分半导体器件制造工艺；
图2-7示出了根据本发明第一实施例的半导体器件的制造工艺；
图8是例1以及对比例1和2的氧化硅膜的红外光谱学图；
图9是示出例1以及对比例1和2的氧化硅膜的成分的表格；
图10是示出例1以及对比例1和2的氧化硅膜的特性的表格；
图11是示出例2的氧化硅膜的相对介电常数和膜形成压力之间关系的图表；
图12是示出例3的氧化硅膜的相对介电常数和等离子体输入功率之间关系的图表；以及
图13示出了根据本发明第二实施例的一部分半导体器件的制造工艺。
具体实施方式
接下来的描述参照附图提供本发明的具体实施例。需要注意的是，在接下来的描述中，利用SiH4气体和CO2气体形成的氧化硅膜被称为“SiO膜”。
(第一实施例)
图2-7示出了根据本发明第一实施例的半导体器件的制造工艺。接下来参照图2-7描述第一实施例的半导体器件的制造方法。
在图2所示的步骤中，在接线层11上依次形成盖层(cap layer)12、第一层间绝缘膜13、SiO膜14、第二层间绝缘膜15、SiO膜16、以及抗反射膜18。在该实施例中，盖层12是SiC膜(具有例如70nm的厚度)，第一和第二层间绝缘膜13和15是作为低k膜(这里所说的低k膜定义成由相对介电常数低于4.3的低介电材料制成的膜)的SiOC膜(分别具有如550nm和370nm的厚度)。这些层采用CVD设备和溅射装置形成。
第一和第二层间绝缘膜13和15可以是现有技术中所知的任何低k膜。低k膜例如包括但不限于：无机绝缘膜如SiOF和BSG(SiO2-B2O3)膜(相对介电常数为3.5-3.7)、多孔硅制成的膜(相对介电常数为2.4)例如纳米聚类硅(NCS)(催化剂和化学制剂工业有限公司，即Catalysts & ChemmicalsIndustries Co.，Ltd)和多孔丝(Porous Silk)(TM)钇(Y)(Dow化学公司)、以及有机硅氧烷(organosiloxane)制成的膜例如多孔黑金刚石(TM)(应用材料公司，即applied Materials，Inc.)，珊瑚(TM)(novellus系统公司)和HOSP(TM)(Honeywell电材料公司)(相对介电常数为2.5)。
将SiH4气体和CO2的混合气体作为原料提供给等离子体CVD设备，采用等离子体CVD设备形成SiO膜14和16。更具体地，在SiH4气体的流动速率为30sccm-100sccm、CO2气体的流动速率为5000sccm-20000sccm、处理腔内部压力为400Pa-933Pa(3Torr-7Torr)、等离子体输入功率为100W-1000W、以及晶片加热温度为350℃-500℃的条件下，形成SiO膜14和16。通过提供SiH4气体与流动速率远高于SiH4气体的CO2气体混合，SiO膜14和16基本上不含氮。
考虑到SiO膜14和16的质量，SiH4气体流动速率与CO2气体流动速率之间的比值，即，SiH4气体流动速率：CO2气体流动速率，在标准条件下优选范围为1∶100-1∶400。SiH4气体流动速率：CO2气体流动速率优选在上述范围的原因如下：当SiH4气体流动速率：CO2气体流动速率在标准条件下为1∶100或大于100的值，SiH4气体的Si完全被CO2气体氧化，从而提高SiO膜14和16的质量。但是在SiH4气体流动速率：CO2气体流动速率在标准条件下可以为1∶大于400的值时，SiO膜14和16的质量并没有提高。因此，在提供足够的CO2气体时，考虑到节约CO2气体和CVD设备的容量，两气体流动速率之间的比值优选1∶400或小于400的值。此外，当SiH4气体流动速率：CO2气体流动速率在上述范围内时，SiO膜14和16的每一个具有适合范围的增长速率，同时在晶片内部膜厚度也有希望的小范围的分布宽度。
当晶片加热温度低于350℃时，SiO膜14和16的质量趋于降低。当晶片加热温度高于500℃时，由于接线层11的Cu膜的热膨胀速率远高于第一和第二层间绝缘膜13和15的热膨胀速率，将产生作用在第一和第二层间绝缘膜13和15上的压力，该压力可能导致断裂。为防止低k膜的断裂，晶片加热温度优选的范围为350℃-450℃。SiO膜14和16分别的厚度范围为，例如，10nm-100nm。
在相关的现有技术中，用TEOS膜取代SiO膜14和16，用于形成TEOS膜的CVD设备配置有蒸发液体TEOS的蒸发机构，因此只能用于形成TEOS膜。而另一方面，本实施例中的使用的CVD设备不需要蒸发机构，因为形成SiO膜14和16的原料是气体，例如，SiH4气体和CO2气体。也就是说，扩展了用于形成本实施例中SiO膜14和16的CVD设备的多功能性。因此，可以减小装置成本和制造成本。
这样形成的SiO膜14和16不包含氮气的氮或氨气的氮，因为既没有使用氮气也没有使用氨气。因此，在SiO膜14和16形成过程中，可以避免将源于氮的碱性物质吸收到第一和第二层间绝缘膜13和15中。此外，如下所做的较为详细的叙述，SiO膜14和16本身基本上不包含含碱性物质的氮或N-H。因此，即使第一层间绝缘膜13或第二层间绝缘膜15包含碱性物质，SiO膜14和16也不允许碱性物质从中通过，并能防止碱性物质进入和扩散至抗蚀膜20(后面将要描述)。因此，防止了中毒。
SiO膜14和16具有比低k膜更密的结构。但是，选择SiOC膜用作第一和第二层间绝缘膜13和15的低k膜时，在SiO膜14和16与第一和第二层间绝缘膜13和15之间形成了紧密接触，半导体器件的可靠性得到提高。这种紧密接触的产生是因为SiO膜14和16与SiOC膜包含基本上相同的元素。
抗反射膜18可由含氮的无机绝缘膜，例如氮化硅膜制成。将SiH4、NH3、和N2的混合气体作原料提供给等离子体CVD设备，采用等离子体CVD设备形成抗反射膜18。在例如SiH4气体流动速率为260sccm、NH3气体流动速率为240sccm、N2气体流动速率为900sccm、处理腔内部压力为333Pa(2.5Torr)、等离子体输入功率为120W、以及晶片加热温度为400℃的条件下，形成抗反射膜18。在这些条件下形成的氮化硅膜在KrF激发物(excimer)激光波长时具有大约1.4的衰减系数。由于通过改变上述气体的流动速率的比值能很容易地控制氮化硅膜的所述系数，可以形成具有不同衰减系数的双层氮化硅膜结构的抗反射膜18。在这种情况下，在KrF激发物激光波长时下层和上层的衰减系数分别大约为1.4和0.6。下层是在上述条件下形成，而上层是在SiH4气体流动速率为155sccm、NH3气体流动速率为940sccm、N2气体流动速率为900sccm、处理腔内部压力为400Pa(3.0Torr)、等离子体输入功率为105W、以及晶片加热温度为400℃的条件下形成。虽然抗反射膜18含氮，但SiO膜16防止了NH3气体和N2气体扩散至由低k膜制成的第二层间绝缘膜15。
可以在各自条件下在同一等离子体CVD设备的同一处理腔内顺序地形成SiO膜16和抗反射膜18。由于SiO膜16和抗反射膜18的原料仅仅是气体，通过改变用作原料的气体，可以容易地形成SiO膜16和抗反射膜18。此外，由于可通过同一等离子体CVD设备形成SiO膜16和抗反射膜18，减小了装置成本和制造成本。
另外，在图2所示的步骤中，在抗反射膜18的表面涂覆化学放大抗蚀材料以形成抗蚀膜20。这里使用的化学放大材料可以是曝光于例如KrF激发物激光和ArF激发物激光所产生的远紫外线下的抗蚀材料。这种化学放大抗蚀材料(正类型)的例子包括：与作为光致反应引发剂(initiator)的叔丁氧基羰基(t-butoxycarbonyl group)酯化的对羟基苯乙烯聚合物(p-hydroxystyrene polymer)、与作为光致反应引发剂的四氢吡喃基(tetrahydropyranyl group)酯化的对羟基苯乙烯聚合物。当此化学放大抗蚀材料曝光时，光致反应引发剂被酸性产生介质产生的酸解吸。这样，剩余的聚合物可溶解于碱性显影剂。
另外，在图2所示的步骤中，采用例如KrF激发物激光(波长：249nm)产生的远紫外线，使抗蚀膜20上的通孔图形曝光。从而在抗蚀膜20上形成潜像，并且形成酸性物质。由于充当蚀刻阻挡层的SiO膜16布置在抗蚀膜20和第二层间绝缘膜15之间，SiO膜16阻止了碱性物质从第二层间绝缘膜15向抗蚀膜20转移，因此，防止了中毒。
然后，在图3所示的步骤中，使抗蚀膜20显影，以在将形成通孔19a的位置处形成开口。然后，以抗蚀膜20为掩膜，采用例如CF4气体和O2气体的干蚀形成通孔19a。因此形成的通孔19a穿过抗反射膜18、SiO膜16、第二层间绝缘膜15、SiO膜14以及第一层间绝缘膜13延伸，这样，盖层12的表面便暴露出来。之后，移去抗蚀膜20。
然后，在图4所示的步骤中，加入填充物21以覆盖图3的结构，并填充通孔19a。填充物21由例如抗蚀材料的树脂材料制成。例如，填充物21可以由化学放大抗蚀材料制成。化学放大抗蚀材料可以是正类型或负类型。然后，加热结构以固化填充物21。如果填充物21不用加热就能完全固化，则不必加热结构。
另外，在图4所示的步骤中，抗反射膜18上的填充物21通过干蚀去除。填充通孔19a的填充物21优选比第二层间绝缘膜15的表面高，而比抗反射膜18的表面低，以防止第二层间绝缘膜15的侧壁被蚀刻。因此防止了通孔19a在侧向上的扩大，从而形成精细垂直接线。
然后，在图5所示的步骤中，在抗反射膜18的表面上形成抗蚀膜23。使接线槽15a的图形曝光，以在抗蚀膜23上形成图形的潜像。之后，烘烤此结构，例如，在130℃烘烤90秒。
另外，在图5所示的步骤中，抗蚀膜23由显影剂例如四甲基氢氧化铵(tetramethylammonium hydroxide，TMAH)显影，这样就形成了与接线槽15a相应的开口23a。
另外，在图5所示的步骤中，通过干蚀形成接线槽15a。更具体地，以抗蚀膜23为掩膜，采用例如CF4气体和O2气体，蚀刻抗反射膜18、SiO膜16、第二层间绝缘膜15，以暴露SiO膜14的表面。在此蚀刻的过程中，部分地蚀刻填充物21，从而将填充物21的表面降低到SiO膜14的表面左右。
然后，在图6所示的步骤中，通过抛光去除抗蚀膜23和填充物21。接着，通过蚀刻去除通孔19a底部的盖层12、接线槽15a底部的SiO膜14、以及抗反射膜18，从而暴露出接线层11的表面。
然后，在图7所示的步骤中，通过溅射法，在通孔19a和接线槽15a的侧面和底面顺序地形成由例如TiN膜构成的屏障(barrier)金属层(未示出)以及由例如Cu膜构成的籽晶(seed)金属层(未示出)。然后，通过电镀形成Cu膜25(和CuAl膜)以填充接线槽15a和通孔19a，并且覆盖图6中的结构。Cu膜25的表面采用CMP抛光。抛光在SiO膜16的表面停止，与Cu膜25相比，SiO膜16降低了抛光速度。需要注意的是，可以通过如图7所示的抛光去除SiO膜16，也可以不去除SiO膜16。使用上述步骤，形成了采用双镶嵌工艺的接线结构。
根据第一实施例，由低k膜构成的第一和第二层间绝缘膜13和15的表面覆盖有通过采用SiH4气体和CO2气体的CVD形成的SiO膜14和16。由于既没有采用NH3气体也没有采用N2气体形成SiO膜14和16，从而在形成SiO膜14和16的过程中，防止了这些气体和其中的离子渗透第一和第二层间绝缘膜13和15。
SiO膜16本身基本上不含氮，因此，不允许NH3气体、N2气体以及从这些气体中电离出的离子从中通过。也就是说，虽然在SiO膜16上形成了由氮化硅构成的抗反射膜18，但SiO膜16阻止了NH3气体、N2气体以及从这些气体中电离出的离子进入第二层间绝缘膜15。
因此，阻止了在第二层间绝缘膜15产生来源于氮或N-H的碱性物质。因而，防止了抗蚀中毒。从而形成了精细接线结构。
由于采用SiH4气体和CO2气体形成SiO膜14和16，因此不需要使用蒸发机构，不像形成TEOS膜的情形，需要蒸发机构来蒸发作为TEOS膜原料的液体TEOS。因此，用于形成SiO膜14和16的等离子体CVD设备也能用于形成其他膜，例如，抗反射膜18。换而言之，扩展了用于形成SiO膜14和16的等离子体CVD设备的多功能性。此外，可以在同一等离子体CVD设备的同一处理腔内顺序地形成SiO膜16和抗反射膜18。这种简化的生产工艺可以减小制造成本。
在相关现有技术中，由于用于形成TEOS膜的氧化剂的O2具有强的氧化能力，蒸发后的TEOS和O2气体的混合气体的反应通常在混合气体所通过的管道中产生灰尘。灰尘污染了等离子体CVD设备的处理腔，并因而降低了半导体器件产品的合格率。但是，在该实施例中，由于形成SiO膜14和16时采用了比O2氧化能力低的CO2气体作为氧化剂，减小了灰尘的产生。
虽然在第一实施例中，第一和第二层间绝缘膜13和15都是低k膜，但第一和第二层间绝缘膜13和15的其中一层也可以由低k膜构成，而另一层是氧化硅膜，例如TEOS膜。
虽然在第一实施例中，SiO膜14和16也充当蚀刻阻挡层，但是可以相应地在SiO膜14和16上面或下面分别提供蚀刻阻挡层。蚀刻阻挡层可以由例如SiC膜构成。蚀刻阻挡层也可以由氮化硅膜构成。在那种情况下，形成夹住相应的氮化硅膜的SiO膜14和16，从而使得氮化硅膜避免直接与第一和第二层间绝缘膜13和15接触。这样，SiO膜16可以阻止NH3气体、N2气体以及从这些气体中电离出的离子进入第一或第二层间绝缘膜13或15。
接下来是第一实施例的几个特定例和对比例。在例1中，对SiO膜进行了成分分析和特性测量，如相对介电常数。在对比例1和2中，为了对比的目的，采用了与例1中相同的方式，对TEOS膜和含氮的氧化硅膜进行了成分分析和特性测量。
<例1>
在例1中，由等离子体CVD设备形成SiO膜。为了便于分析，SiO膜的厚度设定为400nm。对比例1中的TEOS膜和对比例2中的氧化硅膜的每个膜的厚度也设定为400nm。例1中的SiO膜在下述条件下形成。
SiH4气体流动速率：50sccm
CO2气体流动速率：10000sccm
处理腔内部压力：666Pa(5Torr)
等离子体输入功率：500W
加热温度：400℃
<对比例1>
与本发明不同，在对比例1中，形成具有400nm的厚度的TEOS膜。采用了与例1相同的方式进行了成分分析和特性测量。对比例1中的TEOS膜在下述条件下形成。
TEOS液体流动速率：2slm
CO2气体流动速率：10000sccm
处理腔内部压力：666Pa(5Torr)
加热温度：350℃
等离子体输入功率：1000W
<对比例2>
与本发明不同，在对比例2中，形成含氮且厚度为400nm的氧化硅膜。采用了与例1相同的方式进行了成分分析和特性测量。对比例2中的氧化硅膜在下述条件下形成。
SiH4气体流动速率：150sccm
N2O气体流动速率：700sccm
N2气体流动速率：2000sccm
处理腔内部压力：666Pa(5Torr)
加热温度：400℃
等离子体输入功率：500W
图8是例1以及对比例1和2的红外光谱学图。参照图8，在对比例2的采用SiH4气体和N2O气体的氧化硅膜的情况下，观察到由于N-H伸缩振动导致的吸收大约为3400cm-1。从该结果可以推导出，对比例2中的氧化硅膜允许将含碱性物质的N-H吸收到低k膜，因而具有抗蚀中毒的危险。而另一方面，在例1的SiO膜和对比例1的TEOS膜的情况下，几乎没有发现由于N-H伸缩振动导致的吸收。从该结果可以推导出，例1和对比例1的每一膜包含的NH基(N-H group)比对比例2的每一膜少，并且例1和对比例1的抗蚀中毒的风险比对比例2小。
图9是示出例1以及对比例1和2的氧化硅膜的成分的表格。参照图9，采用X光光电子光谱学的成分分析结果表明，对比例2中的膜的含氮比例为3.39％，而例1和对比例1中的膜的含氮比例比对比例2要低，分别为0.70％和0.76％。从该结果也可以发现，例1和对比例1的抗蚀中毒的风险小。
需要注意的是，例1和对比例1中的氮不是来源于等离子体CVD设备处理腔的污染物。采用AXIS-His(Kratos分析公司)进行成分分析，图9中用原子百分比(atomic％)表示出含氮比例(％)。
图10是示出例1以及对比例1和2的氧化硅膜的特性的表格。如图10所示，对比例1中的TEOS膜的相对介电常数为4.33，而例1中的SiO膜的相对介电常数比为4.04，比对比例1的相对介电常数要低。从该结果可以看出，例1的RC接线延迟小于对比例1的RC接线延迟。
例1中的膜密度基本上和对比例1中的膜密度相同。换而言之，例1的膜和对比例1的膜没有大的密度差异。因此可以推出，例1和对比例1的膜在阻止NH3气体、N2气体以及从这些气体中电离出的氮离子通过的能力基本上相同。
<例2>
在例2-1，2-2和2-3中，将处理腔内部压力设定为从533Pa至800Pa(4Torr至6Torr)的不同等级，由等离子体CVD设备形成多个SiO膜。在例2-1，2-2和2-3中的处理腔内部压力分别为533Pa(4Torr)、666Pa(5Torr)和800Pa(6Torr)。除处理腔内部压力之外，形成例2-1，2-2和2-3中膜的条件如下所述。
SiH4气体流动速率：50sccm
CO2气体流动速率：10000sccm
加热温度：400℃
等离子体输入功率：500W
图11是示出例2-1-2-3的氧化硅膜的相对介电常数与膜形成压力之间关系的图表。为解释说明目的，图11也示出了图10中对比例1和2的各膜的相对介电常数。
如图11所示，例2-1-2-3的所有SiO膜的相对介电常数比对比例1中的TEOS膜的相对介电常数低。即，膜形成压力范围为533Pa-800Pa(4Torr-6Torr)时形成的SiO膜的相对介电常数比对比例1中的TEOS膜的相对介电常数低。因此，可以看出，例2-1-2-3的SiO膜在降低接线延迟上比对比例1的TEOS膜更为有效。
<例3>
在例3-1，3-2，3-3和3-4中，将等离子体输入功率设定为从300W至600W的不同等级，由等离子体CVD设备形成SiO膜。在例3-1，3-2，3-3和3-4中的等离子体输入功率分别为300W，400W，500W和600W。除等离子体输入功率之外，形成例3-1，3-2，3-3和3-4中膜的条件如下所述。
SiH4气体流动速率：50sccm
CO2气体流动速率：10000sccm
处理腔内部压力：666Pa(5Torr)
加热温度：400℃
图12是示出例3-1-3-4的SiO膜的相对介电常数与等离子体输入功率之间关系的图表。为解释说明的目的，图12也示出了图10中对比例1和2的各膜的相对介电常数。
如图12所示，例3-2-3-4的所有SiO膜的相对介电常数比对比例1中的TEOS膜的相对介电常数低。即，等离子体输入功率为400W-600W时形成的SiO膜的相对介电常数比对比例1中的TEOS膜的相对介电常数低。因此，可以看出，例3-2-3-4的SiO膜在降低接线延迟上比对比例1的TEOS膜更为有效。
(第二实施例)
除了在抗蚀膜23下形成SiO膜22以形成接线槽图形以外，本发明的第二实施例制造半导体器件的方法几乎与第一实施例制造半导体器件的方法相同。
图13示出了根据本发明第二实施例的一部分半导体器件的制造工艺。下面参照第一实施例的图2-4，6和7以及图13，描述第二实施例制造半导体器件的方法。
根据第二实施例半导体器件的制造工艺，先执行图2-4的步骤。
然后，在图13中示出的步骤中，在图4结构的表面形成具有例如50nm厚度的SiO膜22。采用图2中第一实施例形成SiO膜14和16同样的方法形成SiO膜22。更具体地，提供SiH4气体和CO2的混合气体作原料，采用等离子体CVD设备形成SiO膜22。形成SiO膜22的条件与图2中第一实施例形成SiO膜14和16的条件相同。
另外，在图13中示出的步骤中，形成覆盖SiO膜22的抗反射膜24。采用图2中第一实施例形成抗反射膜18同样的方法形成抗反射膜24。
另外，在图13中示出的步骤中，在抗反射膜上形成抗蚀膜23，在抗蚀膜23上形成与接线槽的图形对应的潜像。然后，使抗蚀膜23显影以形成开口23a。之后，使用具有开口23a的抗蚀膜23作为掩膜，蚀刻抗反射膜24、SiO膜22、抗反射膜18、SiO膜16和第二绝缘层15，以形成接线槽。然后，采取图5-7中同样的步骤，以形成采用双镶嵌工艺形成接线结构。
根据第二实施例，由于在填充物21的表面形成SiO膜22，可以防止在形成和清洗通孔19a的过程中，第一或第二层间绝缘膜13或15吸收的碱性物质通过填充物21到达抗蚀膜23。因而，防止了抗蚀中毒，形成了精细的接线结构。此外，由于在SiO膜22的表面形成抗反射膜24，减小了接线槽图形曝光时返回至抗蚀膜23的反射光，因此，使得接线结构更精细。尽管优选提供抗反射膜24，如果接线槽的宽度足够宽，抗反射膜24可以是不必需的。
尽管本发明仅描述了优选实施例，对本领域的熟练技术人员而言，在不脱离所附权利要求书提出的本发明的保护范围的变化和更改是显而易见的。
例如，在第一和第二实施例中形成SiO膜时采用的双镶嵌工艺包括在形成通孔之后形成接线槽，但是也可以采用其他双镶嵌工艺。本发明的SiO膜并不限于采用双镶嵌工艺形成的SiO膜，而是可以广泛地用作保护膜，用以保护层间绝缘膜，尤其是由低k材料构成的层间绝缘膜。

Claims (15)

1.一种制造半导体器件的方法，该半导体器件由包括垂直接线截面的接线结构组成，所述方法包括：
在接线层上形成由低介电常数材料制成的层间绝缘膜；
通过采用SiH4气体和CO2气体的CVD，在层间绝缘膜上形成氧化硅膜；
形成覆盖氧化硅膜的化学放大抗蚀膜；以及
在化学放大抗蚀膜上将形成垂直接线截面的位置处形成第一开口。
2.一种制造半导体器件的方法，该半导体器件由包括垂直接线截面的接线结构组成，所述方法包括：
在接线层上形成由低介电常数材料制成的层间绝缘膜；
通过利用SiH4气体和CO2气体的CVD，在层间绝缘膜上形成氧化硅膜；
形成覆盖氧化硅膜的化学放大抗蚀膜；
在化学放大抗蚀膜上将形成垂直接线截面的位置处形成第一开口；
采用化学放大抗蚀膜作为掩膜，通过蚀刻氧化硅膜和层间绝缘膜形成第二开口；以及
通过用导电材料填充第二开口形成垂直接线截面。
3.如权利要求1所述的制造半导体器件的方法，其中在形成氧化硅膜时，在标准条件下的SiH4气体流动速率∶CO2气体流动速率在1∶100-1∶400的范围以内。
4.如权利要求1所述的制造半导体器件的方法，其中在形成氧化硅膜时，加热温度在350℃-500℃的范围以内。
5.如权利要求1所述的制造半导体器件的方法，其中在形成氧化硅膜时，压力在400Pa-666Pa的范围以内。
6.如权利要求1所述的制造半导体器件的方法，其中在形成氧化硅膜时，输入功率在400W-600W的范围以内。
7.如权利要求1所述的制造半导体器件的方法，还包括：
在形成氧化硅膜和形成化学放大抗蚀膜之间，通过CVD形成含氮的抗反射膜。
8.如权利要求7所述的制造半导体器件的方法，其中抗反射膜包括氮化硅膜。
9.如权利要求8所述的制造半导体器件的方法，其中在形成抗反射膜时，通过采用SiH4气体、NH3气体和N2气体的等离子体CVD形成抗反射膜。
10.如权利要求8所述的制造半导体器件的方法，其中氧化硅膜和抗反射膜在同一处理腔中形成。
11.一种制造半导体器件的方法，该半导体器件由采用双镶嵌工艺形成的接线结构组成，所述方法包括：
顺序地形成第一层间绝缘膜和第二层间绝缘膜，第一和第二层间绝缘膜中的至少一个由低介电常数材料制成；
通过利用SiH4气体和CO2气体的CVD在第二层间绝缘膜上形成氧化硅膜；
形成覆盖氧化硅膜的第一化学放大抗蚀膜；
在第一化学放大抗蚀膜上形成开口图形；
采用在第一化学放大抗蚀膜上的形成的开口图形作为掩膜，形成穿过氧化硅膜、第一层间绝缘膜和第二层间绝缘膜延伸的通孔；
用填充物填充通孔；
形成覆盖第二层间绝缘膜和填充物的第二化学放大抗蚀膜；
在第二化学放大抗蚀膜的包括通孔的区域内形成接线槽图形；
采用第二化学放大抗蚀膜作为掩膜，通过蚀刻第二层间绝缘膜形成接线槽；以及
用导电材料填充通孔和接线槽。
12.如权利要求11所述的制造半导体器件的方法，还包括：
在形成氧化硅膜和形成第一化学放大抗蚀膜之间，通过CVD形成含氮的抗反射膜。
13.如权利要求1所述的制造半导体器件的方法，其中低介电常数材料是的SiOC膜、SiOF膜、SiO2-B2O3膜、多孔硅膜、以及有机硅氧烷膜中的任意一种。
14.如权利要求2所述的制造半导体器件的方法，其中低介电常数材料是的SiOC膜、SiOF膜、SiO2-B2O3膜、多孔硅膜、以及有机硅氧烷膜中的任意一种。
15.如权利要求11所述的制造半导体器件的方法，其中低介电常数材料是的SiOC膜、SiOF膜、SiO2-B2O3膜、多孔硅膜、以及有机硅氧烷膜中的任意一种。
CNA2006100547593A 2005-11-29 2006-03-10 制造半导体器件的方法 Pending CN1976000A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005344263 2005-11-29
JP2005344263A JP4533304B2 (ja) 2005-11-29 2005-11-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN1976000A true CN1976000A (zh) 2007-06-06

Family

ID=38088084

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100547593A Pending CN1976000A (zh) 2005-11-29 2006-03-10 制造半导体器件的方法

Country Status (5)

Country Link
US (2) US20070123035A1 (zh)
JP (1) JP4533304B2 (zh)
KR (1) KR100725166B1 (zh)
CN (1) CN1976000A (zh)
TW (1) TWI317158B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7968884B2 (en) * 2006-12-05 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8067772B2 (en) 2006-12-05 2011-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7884019B2 (en) * 2007-06-07 2011-02-08 Texas Instruments Incorporated Poison-free and low ULK damage integration scheme for damascene interconnects
JP2009127981A (ja) * 2007-11-27 2009-06-11 Semiconductor Energy Lab Co Ltd クリーンルーム、成膜方法、および半導体装置の作製方法
TWI535028B (zh) * 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
KR101836067B1 (ko) * 2009-12-21 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터와 그 제작 방법
US8476744B2 (en) 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9230826B2 (en) 2010-08-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Etching method using mixed gas and method for manufacturing semiconductor device
JP6061610B2 (ja) * 2012-10-18 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN104733373B (zh) * 2013-12-19 2018-05-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US10170354B2 (en) * 2015-04-12 2019-01-01 Tokyo Electron Limited Subtractive methods for creating dielectric isolation structures within open features
US9859156B2 (en) * 2015-12-30 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure with sidewall dielectric protection layer
CN107665829B (zh) 2017-08-24 2019-12-17 长江存储科技有限责任公司 晶圆混合键合中提高金属引线制程安全性的方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57192032A (en) * 1981-05-22 1982-11-26 Hitachi Ltd Forming method for insulating film
US6562544B1 (en) * 1996-11-04 2003-05-13 Applied Materials, Inc. Method and apparatus for improving accuracy in photolithographic processing of substrates
US6103456A (en) * 1998-07-22 2000-08-15 Siemens Aktiengesellschaft Prevention of photoresist poisoning from dielectric antireflective coating in semiconductor fabrication
US6319815B1 (en) * 1998-10-21 2001-11-20 Tokyo Ohka Kogyo Co., Ltd. Electric wiring forming method with use of embedding material
JP2001176965A (ja) * 1999-12-20 2001-06-29 Nec Corp 半導体装置及びその製造方法
JP4858895B2 (ja) * 2000-07-21 2012-01-18 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4377040B2 (ja) * 2000-07-24 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体の製造方法
US6323123B1 (en) * 2000-09-06 2001-11-27 United Microelectronics Corp. Low-K dual damascene integration process
US6962771B1 (en) * 2000-10-13 2005-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Dual damascene process
JP2002151506A (ja) * 2000-10-30 2002-05-24 Applied Materials Inc 気相堆積方法及び装置
US6798043B2 (en) * 2001-06-28 2004-09-28 Agere Systems, Inc. Structure and method for isolating porous low-k dielectric films
US6455417B1 (en) * 2001-07-05 2002-09-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming damascene structure employing bi-layer carbon doped silicon nitride/carbon doped silicon oxide etch stop layer
US6790770B2 (en) * 2001-11-08 2004-09-14 Taiwan Semiconductor Manufacturing Co., Ltd Method for preventing photoresist poisoning
JP4778660B2 (ja) * 2001-11-27 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6855629B2 (en) * 2002-07-24 2005-02-15 Samsung Electronics Co., Ltd. Method for forming a dual damascene wiring pattern in a semiconductor device
JP2004014841A (ja) * 2002-06-07 2004-01-15 Fujitsu Ltd 半導体装置及びその製造方法
US7109119B2 (en) * 2002-10-31 2006-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Scum solution for chemically amplified resist patterning in cu/low k dual damascene
US6853043B2 (en) * 2002-11-04 2005-02-08 Applied Materials, Inc. Nitrogen-free antireflective coating for use with photolithographic patterning
US6720256B1 (en) * 2002-12-04 2004-04-13 Taiwan Semiconductor Manufacturing Company Method of dual damascene patterning
US20040185674A1 (en) * 2003-03-17 2004-09-23 Applied Materials, Inc. Nitrogen-free hard mask over low K dielectric
US7030031B2 (en) * 2003-06-24 2006-04-18 International Business Machines Corporation Method for forming damascene structure utilizing planarizing material coupled with diffusion barrier material
KR100632473B1 (ko) * 2004-08-03 2006-10-09 삼성전자주식회사 염기성 물질 확산 장벽막을 사용하는 미세 전자 소자의듀얼 다마신 배선의 제조 방법
US7550377B2 (en) * 2006-06-22 2009-06-23 United Microelectronics Corp. Method for fabricating single-damascene structure, dual damascene structure, and opening thereof

Also Published As

Publication number Publication date
US20070123035A1 (en) 2007-05-31
TWI317158B (en) 2009-11-11
US7749897B2 (en) 2010-07-06
KR20070056891A (ko) 2007-06-04
JP2007150086A (ja) 2007-06-14
JP4533304B2 (ja) 2010-09-01
US20080305645A1 (en) 2008-12-11
KR100725166B1 (ko) 2007-06-07
TW200721378A (en) 2007-06-01

Similar Documents

Publication Publication Date Title
CN1976000A (zh) 制造半导体器件的方法
CN1298045C (zh) 具有埋入的多层配线结构的半导体器件的制造方法
CN1311540C (zh) 半导体器件的制造方法
KR100294376B1 (ko) 반도체장치 및 절연막 형성방법
JP5567588B2 (ja) 酸素含有前駆体を用いる誘電体バリアの堆積
CN1189927C (zh) 绝缘膜形成材料,绝缘膜,形成绝缘膜的方法及半导体器件
CN1638091A (zh) 预防双重金属镶嵌结构的金属漏电的氮化物阻障层
CN1838382A (zh) 制造半导体器件的方法
CN1204143A (zh) 半导体器件及其制造方法
JP2009032708A (ja) 半導体デバイスの製造方法
US7830012B2 (en) Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device
JP2008147644A (ja) ウェットエッチングアンダカットを最小にし且つ超低ｋ（ｋ＜２．５）誘電体をポアシーリングする方法
CN1208247A (zh) 生成加氟绝缘薄膜的方法
TWI767096B (zh) 半導體裝置之製造方法
US6703302B2 (en) Method of making a low dielectric insulation layer
CN1532896A (zh) 半导体器件的制造方法
US20110092071A1 (en) Method of producing silylated porous insulating film, method of producing semiconductor device, and silylated material
WO2009153857A1 (ja) 半導体装置及びその製造方法
CN1781865A (zh) 增强氟硅玻璃层稳定性的方法
TW200921788A (en) Method of manufacturing semiconductor device
CN1310321C (zh) 包含配线的结构体及其形成方法
JP2004165660A (ja) 半導体素子の多孔性物質膜を形成する方法
JP2006173299A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081107

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081107

Address after: Tokyo, Japan, Japan

Applicant after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070606