JP2004014841A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2004014841A
JP2004014841A JP2002166897A JP2002166897A JP2004014841A JP 2004014841 A JP2004014841 A JP 2004014841A JP 2002166897 A JP2002166897 A JP 2002166897A JP 2002166897 A JP2002166897 A JP 2002166897A JP 2004014841 A JP2004014841 A JP 2004014841A
Authority
JP
Japan
Prior art keywords
film
insulating film
semiconductor device
interlayer insulating
sioc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002166897A
Other languages
English (en)
Inventor
Katsumi Kagami
各務　克巳
Hirofumi Wataya
綿谷　宏文
Masanobu Ikeda
池田　雅延
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002166897A priority Critical patent/JP2004014841A/ja
Priority to US10/385,729 priority patent/US20030227087A1/en
Priority to TW092105502A priority patent/TW589712B/zh
Priority to CNB031082734A priority patent/CN100347854C/zh
Priority to KR10-2003-0019555A priority patent/KR20030095217A/ko
Publication of JP2004014841A publication Critical patent/JP2004014841A/ja
Priority to US12/289,227 priority patent/US20090149031A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Materials For Photolithography (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】層間絶縁膜にＳｉＯＣ膜と、反射防止膜としてのＳｉＮ膜とからなる半導体装置において、ＳｉＯＣ膜上に反射防止膜であるシリコン窒化膜形成後に、化学増幅型レジスト膜を形成し、デュアルダマシン構造をパターニングする場合に、化学増幅型レジスト膜の溶解阻害現象を抑制する。
【解決手段】コンタクトパターン１４１上に配線パターン２１１を形成し、配線パターン上にＳｉＣ膜１７２と、第１のＳｉＯＣ膜１６２と、ＳｉＣ膜１７３と、第２のＳｉＯＣ膜１６３と、拡散防止膜としてのＵＳＧ膜２５２と、反射防止膜としてのシリコン窒化膜３０２とを形成した後に、化学増幅型レジスト膜を用いてデュアルダマシン構造を形成することにより、シリコン窒化膜の成膜中に発生するＮ２の、第２のＳｉＯＣ膜中への拡散を防ぐことができ、化学増幅型レジスト膜の溶解阻害現象を抑制できる。
【選択図】　　　図２８

Description

【０００１】
【発明の属する技術分野】
本発明は一般に半導体装置に関し、特に層間絶縁膜にＣまたはＨを含む酸化膜と、化学増幅型フォトレジストを用いて形成する半導体装置に関する。
【０００２】
今日の半導体装置では、微細化、低消費電力化及び高速化等の要求に鑑み、配線構造、特に多層配線構造の形成に、抵抗値の低いＣｕを用いたダマシン法が適用されている。それと同時に、寄生容量を低減するため、多層配線構造中において低誘電率層間絶縁膜の使用が検討されている。層間絶縁膜材料の比誘電率の低減に対する要望は、ＵＬＳＩの微細化が進むにつれ、ますます強くなってきている。
【０００３】
前記低誘電率膜の一つにＳｉＯＣ膜がある。
【０００４】
【従来の技術】
半導体装置の微細化に伴い、微細なパターンを形成するためのフォトリソグラフィの露光光源として、ＫｒＦエキシマレーザー（波長２４８ｎｍ）が使用されている。前記ＫｒＦエキシマレーザー用のレジスト膜には、遠ＵＶ光に対して透明性が高く、微細なパターンの形成が可能となるような感度の優れた化学増幅型レジスト膜が用いられている。
【０００５】
しかしながら、光源の波長が短くなるほど、半導体装置の下地における反射率が高まり、かつ波長が狭帯域化されるために定在波が生じやすい。定在波が生じると、半導体装置の段差部での光の回り込みによりパターンが欠損したり、レジスト膜厚の変化に伴って解像線幅が周期的に変化するという現象が起こる。そのため、被加工膜上に定在波抑制効果を有する反射防止膜を成膜した後に、被加工膜のエッチングを行うプロセスが必須となる。
【０００６】
かかるレジスト膜のパターンの欠損を防ぐ方法として、Ａｌ配線パターンを形成する場合については、例えば、特開平１１−９７４４２号公報に、図１に示す構造及びプロセスが開示されている。
【０００７】
図１（Ａ）〜（Ｂ）は、前記従来技術の反射防止膜及び反応防止膜を用いた半導体装置の製造工程を示したものである。
【０００８】
図１（Ａ）に示すように、半導体基板１上に、シリコン酸化膜２と、アルミニウム配線３と、反射防止膜となるシリコン酸窒化膜４と、反応防止膜となるシリコン酸化膜５と、化学増幅型レジスト膜６とをまず順次形成する。
【０００９】
シリコン酸窒化膜４を形成する目的は、定在波効果抑制のための反射防止膜である。しかし、シリコン酸窒化膜４自体は不安定であり、そのため大気中のアンモニア（ＮＨ３）やアミン（Ｒ−ＮＨ２）などの塩基物質がシリコン酸窒化膜４の表面に吸着し、化学増幅型レジスト膜６含まれている酸と中和反応を起こして、化学増幅型レジスト膜の酸反応を阻害して、化学増幅型レジスト６にパターンが形成されないという問題が発生する。
【００１０】
そのため、化学的に安定した反応防止膜としてシリコン酸化膜２が、シリコン酸窒化膜４と、化学増幅型レジスト６との間に形成される。また、シリコン酸化膜２は、化学増幅型レジスト膜６との界面でのパターンの裾引きの発生を抑制している。
【００１１】
先に述べたように、図１（Ｂ）に示すような、アルミニウム配線３上に、反射防止膜となるシリコン酸窒化膜４と、反応防止膜となるシリコン酸化膜５とを形成後に、化学増幅型レジスト膜６をパターニングすると定在波が抑制でき、それに加え、反射防止膜上に塩基性物質が吸着することが抑制できるため、レジストパターンの裾引きを抑制できると共に、定在波効果の少ない線幅制御性に優れたパターンを形成することができる。
【００１２】
先にも説明したように、今日の半導体装置では、微細化、低消費電力化及び高速化等の要求に伴い、低誘電率層間絶縁膜の使用が検討されている。低誘電率層間絶縁膜への適用が期待される絶縁膜の一つとして、ＳｉＯＣ膜がある。
【００１３】
ＳｉＯＣ膜はソースガスとして、Ｓｉ（ＣＨ３）４，　Ｓｉ（ＣＨ３）３Ｈなどを用い、プラズマＣＶＤ法により成膜する低誘電率絶縁膜である。
【００１４】
図２にＵＳＧ（非ドープシリケートガラス）膜とＳｉＯＣ膜のＦＴ−ＩＲ（フーリエ変換赤外吸収スペクトル）測定の結果を示す。
【００１５】
図２を参照するに、ＳｉＯＣ膜は膜中に、Ｃ−Ｈ基と，　Ｓｉ−ＣＨ３基と，　ＳｉＣ基と，　Ｓｉ−ＯＣＨ基とを含む酸化膜である。また、ＳｉＯＣ膜の膜密度は、１．３ｇ／ｃｃと低い。これに対し、ＵＳＧ膜はＣＶＤ法により形成された酸化膜であり、ＳｉＯ結合のみが観測されている。ＵＳＧ膜は実質的にＣなどのドーパントを含まないため、密度が高く、また誘電率も高い。
【００１６】
図３〜８は従来技術を用いて層間絶縁膜にＳｉＯＣ膜を適用した場合の半導体装置の製造工程を示す。
【００１７】
図３に示すように、半導体基板１０１上にシリコン窒化膜１１１と、層間絶縁膜１５１とを成膜後、図示していないコンタクトホール形成用の化学増幅型レジスト膜を層間絶縁膜１５１上にパターニングし、エッチングを行い、図示していない前記コンタクトホールを形成する。
【００１８】
次に、図示していない前記コンタクトホール内部に、密着層１２１を前記コンタクトホールの内部形状に沿って形成し、さらにタングステン膜１３１を充填後、ＣＭＰ法を用いて余分な密着層１２１とタングステン膜１３１とを除去し、コンタクトパターン１４１を形成する。次に、コンタクトパターン１４１上にシリコン窒化膜１１２と、ＳｉＯＣ膜１６１と、反射防止膜として使われるシリコン窒化膜３０１とを順次成膜する。次に、図示していない配線パターン形成用の化学増幅型レジスト膜を前記シリコン窒化膜３０１上に形成し、所望の配線パターンに対応した形状のレジスト窓を形成する。
【００１９】
次に、前記化学増幅型レジスト膜をマスクにしてエッチングを行い、前記シリコン窒化膜３０１と、シリコン窒化膜１１２と、層間絶縁膜１５１中に、図示していない配線パターン用の溝を形成する。
【００２０】
次に、前記配線パターン用の溝の内部に、Ｔａ膜を溝形状に沿って形成し、さらにＣｕ膜を、前記溝を充填するように成膜し、ＣＭＰ法を用いて前記ＳｉＯＣ膜上の余分なＴａ膜とＣｕ膜とを除去し、前記配線パターン用の溝の内部のみに、Ｔａ膜とＣｕ膜とよりなる配線パターン２１１を形成する。
【００２１】
図３の工程では、次に配線パターン２１１上に、シリコン窒化膜１１３と、ＳｉＯＣ膜１６２と、シリコン窒化膜１１４と、ＳｉＯＣ膜１６３と、反射防止膜であるシリコン窒化膜３０２とを順次成膜する。
【００２２】
次に、図４に示すように、反射防止膜としてのシリコン窒化膜３０２上にビアパターン形成用の化学増幅型レジスト膜１８２をパターニングして、レジスト窓１８２ａを形成する。
【００２３】
なお、図４中のレジスト窓１８２ａのように、図中の壁を示すことによって空間全体を表すこととする。
【００２４】
次に、図５に示すように、化学増幅型レジスト膜１８２をマスクにしてエッチングを行う。その結果、レジスト窓１８２ａの形状は、ＳｉＯＣ膜１６２と、シリコン窒化膜１１４と、ＳｉＯＣ膜１６３と、反射防止膜であるシリコン窒化膜３０２とに転写され、対応した形状の開口部１６２ａと、開口部１１４ａと、開口部１６３ａと、開口部３０２ａとが形成される。
【００２５】
次に、図６に示すように、開口部１６２ａのシリコン窒化膜１１３上に樹脂等よりなる保護膜２２１を形成する。
【００２６】
次に、図７に示すように、反射防止膜としてのシリコン窒化膜３０２上に、形成したい配線パターンに対応したレジスト開口部１８３ｂを有する化学増幅型レジスト膜１８３を形成し、さらに図８の工程においてシリコン窒化膜３０２およびその下のＳｉＯＣ膜１６３を、化学増幅型レジスト膜１８３をマスクにドライエッチングし、前記レジスト開口部１８３ｂに対応した配線溝パターンを形成する。
【００２７】
さらに前記ビアパターン１６２ａから前記保護膜２２１を除去し、Ｔａなどのバリアメタル膜を形成した後、Ｃｕなどの導体で前記配線溝パターンおよびビアパターンを充填し、さらに余分なバリアメタル膜およびＣｕ層をＣＭＰ法により除去することにより、所望のビアコンタクトを有するＣｕ配線パターンを形成することができる。
【００２８】
【発明が解決しようとする課題】
ところで、図７に示すように、反射防止膜としてのシリコン窒化膜３０２上に配線パターン形成用の化学増幅型レジスト膜１８３を形成した場合には、ビアパターン形成用ホール部の保護膜２２１上に、化学増幅型レジスト膜２３１が現像後も溶解されないで残ることがある。
【００２９】
また図７に示した構造では、図８に示すように、溶解されないで残った化学増幅型レジスト膜２３１と接しているＳｉＯＣ膜１６３、もしくは近傍のＳｉＯＣ膜１６３が、配線パターン形成のためのエッチングを行った場合に、溶解されないで残った化学増幅型レジスト膜２３１によるシャドウイング効果により、ＳｉＯＣ膜１６３中にエッチング残渣２４１が、ビアパターン形成用ホール部の周りにスリーブ状に形成されて、配線パターン用の溝が形成できないという問題が発生することがある。
【００３０】
そこで本発明は、上記事情に鑑みなされたもので、層間絶縁膜にＳｉＯＣ膜を使用して、その上層に反射防止膜としてのシリコン窒化膜を形成し、デュアルダマシン法を適用した多層配線構造の半導体装置において、化学増幅型レジスト膜の溶解阻害現象を防止し、かつパターンの寸法精度に優れた半導体装置を提供することを課題とする。
【００３１】
【課題を解決するための手段】
本発明は上記課題を、基板と、前記基板上に形成された多層配線構造とよりなる半導体装置であって、前記多層配線構造は、炭素を含むシリコン酸化膜からなる層間絶縁膜、前記層間絶縁膜上に形成された、窒素を含まない絶縁膜と、前記窒素を含まない絶縁膜上に形成された、窒素を含む絶縁膜とよりなることを特徴とする半導体装置により、解決する。
【００３２】
上記構成において、前記層間絶縁膜は、多孔質絶縁膜により形成してもよい。前記絶縁膜はＣＶＤ酸化膜により形成してもよい。上記構成において、前記絶縁膜はＴＥＯＳガスを使った非ドープシリケート膜により形成してもよい。また、前記絶縁膜はＳｉＣ膜により形成してもよい。さらに、前記絶縁膜はリンドープシリケート膜により形成してもよい。前記絶縁膜は、前記層間絶縁膜よりも高密度のＳｉＯＣ膜により形成してもよい。
【００３３】
上記構成において、前記絶縁膜は、膜厚が１００ｎｍ以下に形成してもよい。また、前記絶縁膜は、膜厚が３０ｎｍ以下に形成してもよい。
【００３４】
上記構成において、前記層間絶縁膜中には、導体により充填された配線溝が形成されており、前記基板と前記層間絶縁膜との間には別の層間絶縁膜が形成されており、前記別の層間絶縁膜中には、前記導体により充填され前記配線溝から延在するビアコンタクトが形成されるようにしてもよい。
【００３５】
また、本発明は上記課題を、多層配線構造を有する半導体装置の製造方法であって、基板上に炭素を含む酸化膜よりなる層間絶縁膜を形成する工程と、前記層間絶縁膜上に、窒素を含まないガスにより、絶縁膜を形成する工程と、前記絶縁膜上に反射防止膜を形成する工程と、前記反射防止膜上に化学増幅型レジスト膜を形成する工程と、前記化学増幅型レジスト膜をパターニングする工程とを含むことを特徴とする半導体装置の製造方法により、解決する。
【００３６】
また、本発明は上記課題を、基板上に第１の層間絶縁膜を形成する工程と、前記第１の層間絶縁膜上に炭素を含むシリコン酸化膜よりなる第２の層間絶縁膜を形成する工程と、前記第２の層間絶縁膜上に絶縁膜を形成する工程と、前記絶縁膜上に反射防止膜を形成する工程と、前記第１および第２の層間絶縁膜中に、前記第１の開口部を形成する工程と、前記第２の層間絶縁膜中に、前記反射防止膜上に形成された化学増幅型レジスト膜をマスクに、第２の開口部を形成する工程とよりなり、前記絶縁膜は、窒素を含まないガスにより形成されることを特徴とする半導体装置の製造方法により、解決する。
上記構成において、前記第１および第２の層間絶縁膜は、いずれも炭素を含むシリコン酸化膜より形成してもよい。また、前記炭素を含むシリコン酸化膜は多孔質膜により形成してもよい。前記絶縁膜は、ＴＥＯＳガスを使ったＣＶＤ法により形成してもよい。前記絶縁膜は、成長ガスとしてＴｅｔｒａｍｅｔｈｙｌｓｉｌａｎｅ｛Ｓｉ（ＣＨ３）４｝と、ＣＯ２とを用いたＳｉＣ膜により形成してもよい。また、前記絶縁膜は、ＰＳＧ膜により形成してもよい。さらに、前記絶縁膜は、成長ガスとしてＴｅｔｒａｍｅｔｈｅｌｃｙｃｌｏｔｅｔｒａｓｉｌｏｘａｎｅ｛ＣＨ３（Ｈ）ＳｉＯ４｝と、ＣＯ２と、Ｏ２とを用いた前記層間絶縁膜よりも高密度のＳｉＯＣ膜により形成してもよい。
上記構成において、前記反射防止膜は、成長ガスとしてＳｉＨ４と、ＮＨ３と、Ｎ２とを用いたＳｉＮ膜により形成してもよい。前記絶縁膜は、膜厚が１００ｎｍ以下に形成してもよい。さらに、前記絶縁膜は、膜厚が３０ｎｍ以下に形成してもよい。
（作用）
本発明によれば、炭素を含むシリコン酸化膜からなる前記層間絶縁膜と、窒素を含む前記絶縁膜との間に、窒素を含まない前記絶縁膜を形成することにより、窒素を含む前記絶縁膜の成膜中に発生する窒素ガスの、炭素を含むシリコン酸化膜からなる前記層間絶縁膜中への拡散を防ぎ、前記窒素ガスと前記層間絶縁膜にあるＨ基との反応によるＮＨなどのアミン基が前記層間絶縁膜中での生成されることを防ぐことができる。そのため、前記層間絶縁膜に接する化学増幅型レジスト膜の溶解阻害現象を防ぐことができ、多層配線構造の半導体装置の良好なパターニングを行うことができる。
【００３７】
化学増幅型レジスト膜（ポジ型）は、露光により酸を発生し、露光後の熱処理により反応生成物の極性を変化させる化合物を含んでいる。そこで発生した酸の触媒反応により極性化が起こり、化学増幅型レジスト膜が現像液に対する溶解性を有するようになり、パターニングがなされる。また化学増幅型レジスト膜（ネガ型）は、露光後の熱処理により反応生成物を架橋する化合物を含み、発生した酸の触媒反応により架橋され、レジスト膜が現像液に対して固定することになり、パターニングされる。
【００３８】
したがって、図７，８におけるような化学増幅型レジスト膜２３１の溶解阻害現象は、酸反応が阻害されたことで発生したものと考えられる。つまり、図７に示した半導体装置の構造において、化学増幅型レジスト膜２３１へのアルカリ物質供給による中和反応が発生したと考えられる。
【００３９】
ＳｉＣ膜と、ＳｉＯＣ膜と、反射防止膜としてのシリコン窒化膜の成長ガスを比較すると、ＳｉＣ膜の成長ガスは、Ｔｅｔｒａｍｅｔｈｙｌｓｉｌａｎｅ｛Ｓｉ（ＣＨ３）４｝と、ＣＯ２が使われており、ＳｉＯＣ膜の成長ガスには、Ｔｅｔｒａｍｅｔｈｅｌｃｙｃｌｏｔｅｔｒａｓｉｌｏｘａｎｅ｛ＣＨ３（Ｈ）ＳｉＯ４｝と、ＣＯ２と、Ｏ２が使われており、また反射防止膜としてのシリコン窒化膜の成長ガスには、ＳｉＨ４と、ＮＨ３と、Ｎ２が使われている。
【００４０】
そこで上記成長ガスと図７に示した半導体装置の構造において、化学増幅型レジスト膜２３１の溶解阻害現象を考察するに、反射防止膜としてのシリコン窒化膜３０２の成膜中に発生するＮＨ３の分解、もしくは、Ｎ２が反射防止膜としてのシリコン窒化膜３０２の下層に形成されたＳｉＯＣ膜１６３中に拡散して、ＳｉＯＣ膜１６３中のＨ基と反応し、ＮＨ等のアミン基がＳｉＯＣ膜１６３中で生成される機構が考えられる。このようにして生成したアミン基は、ビアホール内の保護膜２２１上に形成された化学増幅型レジスト膜２３１に供給され、化学増幅型レジスト膜２３１の酸反応を阻害することにより前記化学増幅型レジスト膜２３１の溶解阻害現象が発生したと考えられる。
【００４１】
層間絶縁膜にＳｉＯＣ膜を使用し、その上層に反射防止膜としてシリコン窒化膜を形成し、デュアルダマシン法を用いて多層配線構造の半導体装置を作成する場合には、従来技術の方法では、図７に示したＳｉＯＣ膜１６３上にシリコン窒化膜３０２が反射防止膜として形成されるが、シリコン窒化膜３０２中には窒素（Ｎ）が含まれており、前記窒素がＳｉＯＣ膜１６３中のＨ基と反応すると、ＮＨ等のアミン基がＳｉＯＣ膜１６３中で生成される。このようにして形成されたアミン基が前記ビアホール内の化学増幅型レジスト膜２３１に供給されると、光酸を中和してしまい、酸反応の阻害現象を生るものと考えられる。
【００４２】
次に、本発明の発明者が本発明の基礎となる研究において、デュアルダマシン構造を形成する領域の層間絶縁膜と、ストッパー兼拡散防止膜の組み合わせを様々に変化させ、最上層の層間絶縁膜上に反射防止膜としてのシリコン窒化膜を形成し、ビアホール内の保護膜上の化学増幅レジスト膜が溶解阻害現象を受けるか否かについて実験を行った結果を示す。
【００４３】
図９は、デュアルダマシン構造を形成する領域に層間絶縁膜としてＵＳＧ膜と、ストッパー兼拡散防止膜としてシリコン窒化膜を積層させた半導体装置の構造を示す。
【００４４】
半導体基板１０１上にシリコン窒化膜１１１と、ＵＳＧ膜２５１とを成膜後に、図示していないコンタクトホール形成用の化学増幅型レジスト膜を層間絶縁膜２５１上にパターニングし、エッチングを行い、前記コンタクトホールを形成する。
【００４５】
次に、前記コンタクトホール内部に、密着層１２１と、タングステン膜１３１とを成膜後、ＣＭＰ法を用いて前記コンタクトホール以外の密着層１２１と、タングステン膜１３１とを除去してコンタクトパターン１４１を形成する。
【００４６】
次に、コンタクトパターン１４１上にシリコン窒化膜１１２と、ＵＳＧ膜２５２と、図示していない反射防止膜としてのＳｉＮ膜を成膜する。次に、図示していない配線パターン形成用の化学増幅型レジスト膜を図示していない前記反射防止膜としてのシリコン窒化膜上にパターニングする。次に、図示していない前記配線パターン形成用の化学増幅型レジスト膜をマスクにしてエッチングを行い、図示していない前記反射防止膜としてのシリコン窒化膜と、シリコン窒化膜１１２と、ＵＳＧ膜２５２との膜中に、図示していない配線パターン用の溝を形成する。次に、図示していない前記配線パターン用の溝の内部に、Ｔａ膜１９１と、Ｃｕ膜２０１とを成膜して、ＣＭＰ法を用いて前記配線パターン用の溝の内部のみに、Ｔａ膜１９１と、Ｃｕ膜２０１とを残して配線パターン２１１を形成する。
【００４７】
次に、配線パターン２１１上に、シリコン窒化膜１１３と、ＵＳＧ膜２５３と、シリコン窒化膜１１４と、ＵＳＧ膜２５４と、反射防止膜としてのシリコン窒化膜３０２とを成膜する。
【００４８】
このような図９に示した半導体装置の構造において、先に述べた図４〜８に示した工程と同様にデュアルダマシン構造を形成したところ、先に説明したような化学増幅型レジスト膜の溶解阻害現象は発生しなかった。
【００４９】
図１０は、デュアルダマシン構造を形成する領域に層間絶縁膜としてＦＳＧ膜と、ストッパー兼拡散防止膜としてシリコン窒化膜を積層させた半導体装置の構造を示したものである。
【００５０】
コンタクトパターン形成までの工程は、先に説明した図９と同様であるので対応する参照符号を付し、説明を省略する。
【００５１】
コンタクトパターン１４１形成後に、コンタクトパターン１４１上にシリコン窒化膜１１２と、ＦＳＧ膜２６１と、図示していない反射防止膜としてのシリコン窒化膜を成膜する。次に、図示していない配線パターン形成用の化学増幅型レジスト膜を、図示していない前記反射防止膜としてのシリコン窒化膜上にパターニングする。次に、図示していない前記配線パターン形成用の化学増幅型レジスト膜をマスクにしてエッチングを行い、図示していない前記反射防止膜としてのＳｉＮ膜と、シリコン窒化膜１１２と、ＦＳＧ膜２６１との膜中に、図示していない配線パターン用の溝を形成する。次に、図示していない前記配線パターン用の溝の内部に、Ｔａ膜１９１と、Ｃｕ膜２０１とを成膜して、ＣＭＰ法を用いて前記配線パターン用の溝の内部のみに、Ｔａ膜１９１と、Ｃｕ膜２０１とを残して配線パターン２１１を形成する。
【００５２】
次に、配線パターン２１１上に、シリコン窒化膜１１３と、ＦＳＧ膜２６２と、シリコン窒化膜１１４と、ＦＳＧ膜２６３と、反射防止膜としてのシリコン窒化膜３０２とを成膜する。
【００５３】
このような図１０に示した半導体装置の構造において、先に述べた図４〜８に示した工程と同様にデュアルダマシン構造を形成した場合ところ、化学増幅型レジスト膜の溶解阻害現象は発生しないことが確認された。
【００５４】
図１１は、デュアルダマシン構造を形成する領域に層間絶縁膜としてＦＳＧ膜と、ストッパー兼拡散防止膜としてＳｉＣ膜を積層させた半導体装置の構造を示したものである。
【００５５】
コンタクトパターン形成までの工程は、先に説明した図９と同様であるので対応する参照符号を付し、説明を省略する。
【００５６】
コンタクトパターン１４１形成後に、コンタクトパターン１４１上にＳｉＣ膜１７１と、ＦＳＧ膜２６１と、図示していない反射防止膜としてのシリコン窒化膜を成膜する。次に、図示していない配線パターン形成用の化学増幅型レジスト膜を、図示していない前記反射防止膜としてのシリコン窒化膜上にパターニングする。次に、図示していない前記配線パターン形成用の化学増幅型レジスト膜をマスクにしてエッチングを行い、図示していない前記反射防止膜としてのシリコン窒化膜と、ＳｉＣ膜１７１と、ＦＳＧ膜２６１との膜中に、図示していない配線パターン用の溝を形成する。次に、図示していない前記配線パターン用の溝の内部に、Ｔａ膜１９１と、Ｃｕ膜２０１とを成膜して、ＣＭＰ法を用いて前記配線パターン用の溝の内部のみに、Ｔａ膜１９１と、Ｃｕ膜２０１とを残して配線パターン２１１を形成する。
【００５７】
次に、配線パターン２１１上に、ＳｉＣ膜１７２と、ＦＳＧ膜２６２と、ＳｉＣ膜１７３と、ＦＳＧ膜２６３と、反射防止膜としてのシリコン窒化膜３０２とを成膜する。
【００５８】
このような図１１に示した半導体装置の構造において、先に述べた図４〜８に示した工程と同様にデュアルダマシン構造を形成したところ、図示していない化学増幅型レジスト膜の溶解阻害現象は発生しなかった。
【００５９】
以上、図９〜１１に示した層間絶縁膜と、ストッパー兼拡散防止と、反射防止膜であるシリコン窒化膜の組み合わせにおいては、図示していない化学増幅型レジスト膜の溶解阻害現象は発生しないことが確認できた。
【００６０】
次に層間絶縁膜にＳｉＯＣ膜を用いて、ＳｉＯＣ膜上に反射防止膜であるシリコン窒化膜を成膜した半導体装置と、成膜しない半導体装置とにおいて、デュアルダマシン構造を形成する実験を行った。
【００６１】
図１２は、デュアルダマシン構造を形成する領域に層間絶縁膜としてＳｉＯＣ膜と、ストッパー兼拡散防止膜としてＳｉＣ膜を積層させた半導体装置の構造を示したものである。
【００６２】
コンタクトパターン形成までの工程は、先に説明した図９と同様であるので対応する参照符号を付し、説明を省略する。
【００６３】
コンタクトパターン１４１形成後に、コンタクトパターン１４１上にＳｉＣ膜１７１と、ＳｉＯＣ膜１６１と、図示していない反射防止膜としてのシリコン窒化膜を成膜する。次に、図示していない配線パターン形成用の化学増幅型レジスト膜を、図示していない前記反射防止膜としてのシリコン窒化膜上にパターニングする。次に、図示していない前記配線パターン形成用の化学増幅型レジスト膜をマスクにしてエッチングを行い、図示していない前記反射防止膜としてのシリコン窒化膜と、ＳｉＣ膜１７１と、ＳｉＯＣ膜１６１との膜中に、図示していない配線パターン用の溝を形成する。次に、図示していない前記配線パターン用の溝の内部に、Ｔａ膜１９１と、Ｃｕ膜２０１とを成膜して、ＣＭＰ法を用いて前記配線パターン用の溝の内部のみに、Ｔａ膜１９１と、Ｃｕ膜２０１とを残して配線パターン２１１を形成する。
【００６４】
次に、配線パターン２１１上に、ＳｉＣ膜１７２と、ＳｉＯＣ膜１６２と、ＳｉＣ膜１７３と、ＳｉＯＣ膜１６３とを成膜する。
【００６５】
このような図１２に示した半導体装置の構造において、先に述べた図４〜８に示した工程と同様にデュアルダマシン構造を形成したところ、図示していない化学増幅型レジスト膜の溶解阻害現象は発生しなかった。
【００６６】
図１３は、デュアルダマシン構造を形成する領域に層間絶縁膜としてＳｉＯＣ膜と、ストッパー兼拡散防止膜としてＳｉＣ膜を積層させて、最上層のＳｉＯＣ膜上に反射防止膜としてのシリコン窒化膜を形成した半導体装置の構造を示したものである。
【００６７】
図１３は、図１２に示した半導体装置の構造に形成した後に、ＳｉＯＣ膜１６３上に反射防止膜としてのシリコン窒化膜３０２を形成した半導体装置である。
【００６８】
図１３中に、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００６９】
このような図１３に示した半導体装置の構造において、先に述べた図４〜８に示した工程と同様にデュアルダマシン構造を形成したところ、図示していない化学増幅型レジスト膜の溶解阻害現象が発生するのが確認された。
【００７０】
したがって、図９〜１３の構造の半導体装置の実験結果から、多層配線構造の半導体装置において、層間絶縁膜にＳｉＯＣ膜を使用し、前記ＳｉＯＣ膜上に反射防止膜としてのシリコン窒化膜を形成した後に、デュアルダマシン構造を形成する場合には化学増幅型レジスト膜の溶解阻害現象が発生することが分かった。これは、先に述べたように、反射防止膜としてのシリコン窒化膜３０２の成膜中に発生するＮ２が、反射防止膜としてのシリコン窒化膜３０２の下層に形成されたＳｉＯＣ膜１６３中に拡散して、ＳｉＯＣ膜１６３中のＨ基と反応し、ＮＨ等のアミン基がＳｉＯＣ膜１６３中で生成され、前記アミン基がビアホール内の保護膜２２１上に形成された化学増幅型レジスト膜２３１に供給されて、化学増幅型レジスト膜２３１の酸反応が阻害すされたためと考えられる。
【００７１】
図１４は、図１３に示した半導体装置のＳｉＯＣ膜１６３と反射防止膜であるＳｉＮ膜との間に酸化膜３１１を形成した半導体装置の構造を示したものである。
【００７２】
図１４中の酸化膜３１１は、シリコン窒化膜３０２の成膜中に発生するＮ２が、ＳｉＯＣ膜１６３に拡散するのを防ぎ、ＳｉＯＣ膜１６３中のアミン基の生成を防ぐための拡散防止膜である。
【００７３】
図１５に、酸化膜３１１として、ＳｉＨ４系ＵＳＧ膜（屈折率１．４７）の膜厚が５０ｎｍと、ＳｉＨ４系ＵＳＧ膜（屈折率１．４７）の膜厚が１００ｎｍの膜と、ＳｉＨ４系ＵＳＧ膜（屈折率１．５１）の膜厚が１００ｎｍと、ＴＥＯＳ系ＵＳＧ膜（屈折率１．４６）の膜厚が３０ｎｍの膜と、ＴＥＯＳ系ＵＳＧ膜（屈折率１．４６）の膜厚が３０ｎｍの膜とを、それぞれ形成して先に述べた図４〜８に示した工程と同様にデュアルダマシン構造を形成した場合に、図示していない化学増幅型レジスト膜の溶解阻害現象の発生の有無を確認した結果を示す。
【００７４】
前記ＳｉＨ４系ＵＳＧ膜（屈折率１．４７）と前記ＳｉＨ４系ＵＳＧ膜（屈折率１．５１）の成長ガスには、ＳｉＨ４と、Ｎ２Ｏと、Ｎ２とを用いた。ＴＥＯＳ系ＵＳＧ膜（屈折率１．４６）の成長ガスには、ＴＥＯＳ｛Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ，Ｓｉ（ＯＣ２Ｈ５）４｝と、Ｏ２とを用いた。
【００７５】
すなわち、図１５は、層間絶縁膜であるＳｉＯＣ膜と反射防止膜としてのシリコン窒化との間に形成した絶縁膜の種類と膜厚による、化学増幅型レジスト膜の溶解阻害現象の発生の有無を確認した実験結果である。
【００７６】
図１５から、前記ＳｉＨ４系ＵＳＧ膜（屈折率１．４７）と前記ＳｉＨ４系ＵＳＧ膜（屈折率１．５１）については、図示していない化学増幅型レジスト膜の溶解阻害現象が生じるのがみられた。
【００７７】
これは、ＳｉＨ４系ＵＳＧ膜の成長ガスの中に含まれるＮ２ＯまたはＮ２が、ＳｉＯＣ膜１６３に拡散して、ＳｉＯＣ膜１６３中にアミン基が生成され、図示していない化学増幅型レジスト膜に供給されて、図示していない化学増幅型レジスト膜の酸反応が阻害されたためと考えられる。これに対し、ＴＥＯＳ系ＵＳＧ膜（屈折率１．４６）の成長ガスには、Ｎ２ＯまたはＮ２が含まれておらず、拡散防止膜としての機能を果せたために、図示していない化学増幅型レジスト膜の溶解阻害現象が発生しなかったと考えられる。
【００７８】
このことから、半導体装置において、ＳｉＯＣ膜上に反射防止膜としてのＳｉＮ膜を形成してパターニングを行う場合には、前記ＳｉＯＣ膜と反射防止膜としてのＳｉＮ膜との間に、成長ガスにＮを含まない膜、例えば、ＴＥＯＳ系ＵＳＧ膜を形成後に、デュアルダマシン構造を形成することが望ましく、その膜厚は３０ｎｍ程度で十分である。
【００７９】
【発明の実施の形態】
以下、図面に基づいて本発明の実施例を説明する。
（第１の実施形態）
図１６〜３１は、デュアルダマシン法と反射防止膜を用いて層間絶縁膜であるＳｉＯＣ膜をパターニングする本発明の第１実施形態による半導体装置の製造工程を示す。
【００８０】
コンタクトパターンの形成工程
図１６を参照するに、図示していない回路素子を半導体基板上１０１に形成した後、半導体基板１０１上に、シリコン窒化膜１１１とシリコン酸化膜１５１とを成膜し、図示していない前記回路素子部を平坦化するために、ＣＭＰ法を用いてシリコン酸化膜１５１の研磨を行う。その後、シリコン酸化膜１５１上に、図示していないコンタクトパターン形成用の化学増幅型レジスト膜のパターニングを行い、前記、化学増幅型レジスト膜をマスクにしてエッチングを行い、図示していないコンタクトホールを形成する。次に、密着層１２１と、タングステン膜１３１とを前記コンタクトホール内に成膜し、ＣＭＰ法を用いて前記コンタクトホール内のみに密着層１２１と、タングステン膜１３１とを残し、コンタクトパターン１４１を形成する。
【００８１】
層間絶縁膜の形成工程
次に、図１７の工程において、コンタクトパターン１４１上にシリコン窒化膜１１２と、ＳｉＯＣ膜１６１と、反射防止膜としてのシリコン窒化膜３０１とを成膜する。
【００８２】
ＳｉＯＣ膜のソースガスには、Ｓｉ（ＣＨ３）４，　Ｓｉ（ＣＨ３）３Ｈなどを用い、プラズマＣＶＤ法により形成される。実際のプロセス例としては、例えば、Ｎｏｖｅｌｌｕｓ社のＣｏｎｃｅｐｔ　Ｔｗｏ　Ｓｅｑｕｅｌを用い、使用ガスとしてはＣＨ３（Ｈ）ＳｉＯ４，　ＣＯ２，　Ｏ２を用いたものがある。ＵＳＧ膜とは違い、ＳｉＯＣ膜はＣ−Ｈ，Ｓｉ−ＣＨ３，　Ｓｉ−Ｃ，　Ｓｉ−ＯＣＨ基を含む膜である。
【００８３】
配線パターン形成用化学増幅型レジスト膜のパターニング工程
次に、図１８の工程において、反射防止膜としてのシリコン窒化膜３０１上に配線パターン形成のための化学増幅型レジスト膜１８１をパターニングして、開口部１８１ａを形成する。
【００８４】
配線パターン用溝形成の工程
次に、図１９の工程において、化学増幅型レジスト膜１８１をマスクにして、シリコン窒化膜１１２と、ＳｉＯＣ膜１６１と、反射防止膜としてのシリコン窒化膜３０１とをエッチングを行い、開口部１８１ａを転写して、シリコン窒化膜１１２中に開口部１１２ａと、ＳｉＯＣ膜１６１中に開口部１６１ａと、反射防止膜としてのシリコン窒化膜３０１中に開口部３０１ａとを形成する。
【００８５】
配線パターン用材料の成膜の工程
次に、図２０の工程において、シリコン窒化膜１１２中の開口部１１２ａと、ＳｉＯＣ膜１６１中の開口部１６１ａと、反射防止膜としてのシリコン窒化膜３０１中の開口部３０１ａとの内部に、Ｔａ膜と、Ｃｕ膜とを成膜する。
【００８６】
ＣＭＰ法による配線パターン形成の工程
次に、図２１の工程において、図２０に示した構造の半導体装置の研磨を行い、配線パターン２１１を形成する。
【００８７】
デュアルダマシン形成用の層間絶縁膜成膜の工程
次に、図２２の工程において、配線パターン２１１上に、ＳｉＣ膜１７２と、ＳｉＯＣ膜１６２と、ＳｉＣ膜１７３と、ＳｉＯＣ膜１６３と、拡散防止膜としてのＵＳＧ膜２５２と、反射防止膜としてのシリコン窒化膜３０２とを形成する。
【００８８】
ＵＳＧ膜２５２は、例えば、成長ガスにＮ２ＯまたはＮ２が含まれていないＴＥＯＳ系ＵＳＧ膜を厚さ３０ｎｍで成膜する。また、成長ガスにＮ２ＯまたはＮ２が含まれていない膜であればＵＳＧ膜以外でも、反射防止膜としてのシリコン窒化膜３０２中に含まれるＮ２がＳｉＯＣ膜１６３中に拡散することを防ぎ、ＳｉＯＣ膜１６３中においてアミン基が生成されることを防ぐ拡散防止膜の機能を果たす。
【００８９】
ビアパターン形成用の化学増幅型レジスト膜形成の工程
次に、図２３の工程において、反射防止膜としてのＳｉＮ膜３０２上に、配線パターン２１１と導通をとるためのビアパターン形成用の化学増幅レジスト膜１８２をパターニングして、開口部１８２ａを形成する。
【００９０】
ビアパターン形成用エッチングの工程
次に、図２４の工程において、化学増幅レジスト膜１８２をマスクにしてエッチングを行い、開口部１８２ａを転写して、ＳｉＯＣ膜１６２中に開口部１６２ａと、ＳｉＣ膜１７３中に開口部１７３ａと、ＳｉＯＣ膜１６３中に開口部１６３ａと、ＵＳＧ膜２５２中に開口部２５２ａと、反射防止膜としてのシリコン窒化膜３０２中に開口部３０２ａとを形成する。
【００９１】
保護膜の形成の工程
次に、図２５の工程において、ＳｉＣ膜１７２上にエッチング時のＳｉＣ膜１７２の保護するものとして樹脂系の材料の保護膜２２１を形成する。
【００９２】
配線パターン形成用化学増幅型レジスト膜のパターニング工程
次に、図２６の工程において、反射防止膜としてのシリコン窒化膜３０２上に配線パターン形成のための化学増幅型レジスト膜１８３をパターニングして、開口部１８３ｂ形成する。
【００９３】
配線パターン用溝形成の工程
次に、図２７の工程において、化学増幅型レジスト膜１８３をマスクとしてＳｉＯＣ膜１６３と、拡散防止膜としてのＵＳＧ膜２５２と、反射防止膜としてのシリコン窒化膜３０２とをエッチングして、開口部１８３ｂを転写し、ＳｉＯＣ膜１６３中に開口部１６３ｂと、拡散防止膜としてのＵＳＧ膜２５２中に開口部２５２ｂと、反射防止膜としてのシリコン窒化膜３０２中に開口部３０２ｂとを形成する。
【００９４】
次に、図２８の工程において、残った化学増幅型レジスト膜１８３と、保護膜２２１をアッシングにより除去する。
【００９５】
次に、図２９の工程において、ＵＳＧ膜２５２上にある反射防止膜としてのＳｉＮ膜３０２と、ＳｉＣ膜１７３と、ＳｉＣ膜１７２とをエッチングして、ＳｉＣ膜１７３中に開口部１７３ｂと、ＳｉＣ膜１７２中に開口部１７２ａとを形成する。　ＳｉＣ膜１７３は、ＵＳＧ膜２５２中の開口部２５２ｂがマスクとなりエッチングされる。また、ＳｉＣ膜１７２については、ＳｉＯＣ膜１６２中の開口部１６２ａがマスクとなりエッチングされる。
【００９６】
配線パターン用材料の成膜の工程
次に、図３０の工程において、図２９に示した開口部２５２ｂと、開口部１６３ｂと、開口部１７３ｂと、開口部１６２ａと、開口部１７２ａとの内部に、Ｔａ膜１９２と、Ｃｕ膜２０２を成膜する。
【００９７】
ＣＭＰ法による配線パターン及びビアパターンの形成
次に、図３１の工程においてＣＭＰ法を用いて研磨を行い、その後、ＵＳＧ膜２５２と、配線パターン２１２上に拡散防止膜としてのＳｉＣ膜を形成する。
【００９８】
このように、ＳｉＯＣ膜を用いたデュアルダマシン構造の半導体装置において、反射防止膜を用いてＳｉＯＣ膜をパターニングしていく場合には、ＳｉＯＣ膜と反射防止膜としてのシリコン窒化膜との間に、成長ガスにＮを含まない膜、例えば、ＴＥＯＳ系ＵＳＧ膜を形成後に、デュアルダマシン構造を形成することが、化学増幅型レジスト膜の溶解阻害現象を防ぐのに有効である。また、前記ＴＥＯＳ系ＵＳＧ膜の膜厚は３０ｎｍで十分である。
（第２の実施形態）
本発明に係る半導体装置の製造方法の第１の実施例では、拡散防止膜としてのＵＳＧ膜２５２を、ＳｉＯＣ膜１６３と、反射防止膜としてのシリコン窒化膜３０２との間に形成した例を示したが、ＵＳＧ膜２５２の代わりに、成長ガスにＮを含まないＳｉＣ膜を形成してもよい。
【００９９】
ＳｉＣ膜の成長ガスは、先に述べたようにＴｅｔｒａｍｅｔｈｙｌｓｉｌａｎｅ｛Ｓｉ（ＣＨ３）４｝と、ＣＯ２が用いられる。
【０１００】
ＳｉＯＣ膜１６３上に拡散防止膜としてのＳｉＣ膜を形成し、ＳｉＣ膜上に反射防止膜としてのシリコン窒化膜３０２を形成する構造により、反射防止膜としてのシリコン窒化膜３０２の成膜中に発生するＮ２ガスが、反射防止膜としてのシリコン窒化膜３０２の下層に形成されたＳｉＯＣ膜１６３中への拡散が防ぐことができ、前記Ｎ２ガスがＳｉＯＣ膜１６３中のＨ基と反応し、ＮＨ等のアミン基がＳｉＯＣ膜１６３中で生成されることを防ぐことができ、化学増幅型レジスト膜の溶解阻害現象の防止が可能である。
（第３の実施形態）
本発明に係る半導体装置の製造方法の第１の実施例では、拡散防止膜としてのＵＳＧ膜２５２を、ＳｉＯＣ膜１６３と、反射防止膜としてのシリコン窒化膜３０２との間に形成した例を示したが、ＵＳＧ膜２５２の代わりに、成長ガスにＮを含まないＰＳＧ膜を形成してもよい。
【０１０１】
ＰＳＧ膜の成長ガスには、ＰＨ３，Ｏ２，Ｈｅ等、もしくは、ＰＯ（ＯＣ２Ｈ５）３，Ｏ３，Ｏ２，Ｈｅ，Ｎ２等が用いられる。
【０１０２】
ＳｉＯＣ膜１６３上に拡散防止膜としてのＰＳＧ膜を形成し、ＰＳＧ膜上に反射防止膜としてのシリコン窒化膜３０２を形成する構造により、反射防止膜としてのシリコン窒化膜３０２の成膜中に発生するＮ２ガスが、反射防止膜としてのＳｉＮ膜３０２の下層に形成されたＳｉＯＣ膜１６３中への拡散が防ぐことができ、前記Ｎ２ガスがＳｉＯＣ膜１６３中のＨ基と反応し、ＮＨ等のアミン基がＳｉＯＣ膜１６３中で生成されることを防ぐことができ、化学増幅型レジスト膜の溶解阻害現象の防止が可能である。
（第４の実施形態）
本発明に係る半導体装置の製造方法の第１の実施例では、拡散防止膜としてのＵＳＧ膜２５２を、ＳｉＯＣ膜１６３と、反射防止膜としてのシリコン窒化膜３０２との間に形成した例を示したが、ＵＳＧ膜２５２の代わりに、成長ガスにＮを含まなくて、かつ、前記ＳｉＯＣ膜１６３よりも膜密度の高いＳｉＯＣ膜を形成してもよい。
【０１０３】
ＳｉＯＣ膜の成長ガスは、先に述べたようにＴｅｔｒａｍｅｔｈｅｌｃｙｃｌｏｔｅｔｒａｓｉｌｏｘａｎｅ｛ＣＨ３（Ｈ）ＳｉＯ４｝と、ＣＯ２と、Ｏ２が用いられる。
【０１０４】
ＳｉＯＣ膜１６３上に拡散防止膜としての膜密度の高いＳｉＯＣ膜を形成し、前記膜密度の高いＳｉＯＣ膜上に反射防止膜としてのシリコン窒化膜３０２を形成する構造により、反射防止膜としてのシリコン窒化膜３０２の成膜中に発生するＮ２ガスが、反射防止膜としてのシリコン窒化膜３０２の下層に形成されたＳｉＯＣ膜１６３中への拡散が防ぐことができ、前記Ｎ２ガスがＳｉＯＣ膜１６３中のＨ基と反応し、ＮＨ等のアミン基がＳｉＯＣ膜１６３中で生成されることを防ぐことができ、化学増幅型レジスト膜の溶解阻害現象の防止が可能である。
以上、本発明の好ましい実施例について詳述したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【０１０５】
（付記１）　基板と、
前記基板上に形成された多層配線構造とよりなる半導体装置であって、
前記多層配線構造は、炭素を含むシリコン酸化膜からなる層間絶縁膜、
前記層間絶縁膜上に形成された、窒素を含まない絶縁膜と、
前記窒素を含まない絶縁膜上に形成された、窒素を含む絶縁膜とよりなることを特徴とする半導体装置。
【０１０６】
（付記２）　前記層間絶縁膜は、多孔質絶縁膜よりなることを特徴とする付記１記載の半導体装置。
【０１０７】
（付記３）　前記絶縁膜はＣＶＤ酸化膜であることを特徴とする付記１または２記載の半導体装置。
【０１０８】
（付記４）　前記絶縁膜はＴＥＯＳガスを使った非ドープシリケート膜であることを特徴とする付記１〜３のうち、いずれか一項記載の半導体装置。
【０１０９】
（付記５）　前記絶縁膜はＳｉＣ膜であることを特徴とする請求項１または２記載の半導体装置。
【０１１０】
（付記６）　前記絶縁膜はリンドープシリケート膜であることを特徴とする付記１または２記載の半導体装置。
【０１１１】
（付記７）　前記絶縁膜は、前記層間絶縁膜よりも高密度のＳｉＯＣ膜であることを特徴とする付記１または２記載の半導体装置。
【０１１２】
（付記８）　前記絶縁膜は、膜厚が１００ｎｍ以下であることを特徴とする付記１または２記載の半導体装置。
【０１１３】
（付記９）　前記絶縁膜は、膜厚が３０ｎｍ以下であることを特徴とする付記１または２記載の半導体装置。
【０１１４】
（付記１０）　前記層間絶縁膜中には、導体により充填された配線溝が形成されており、
前記基板と前記層間絶縁膜との間には別の層間絶縁膜が形成されており、前記別の層間絶縁膜中には、前記導体により充填され前記配線溝から延在するビアコンタクトが形成されていることを特徴とする付記１〜７のうち、いずれか一項記載の半導体装置。
【０１１５】
（付記１１）　多層配線構造を有する半導体装置の製造方法であって、
基板上に炭素を含む酸化膜よりなる層間絶縁膜を形成する工程と、
前記層間絶縁膜上に、窒素を含まないガスにより、絶縁膜を形成する工程と、
前記絶縁膜上に反射防止膜を形成する工程と、
前記反射防止膜上に化学増幅型レジスト膜を形成する工程と、
前記化学増幅型レジスト膜をパターニングする工程とを含むことを特徴とする半導体装置の製造方法。
【０１１６】
（付記１２）　基板上に第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜上に炭素を含むシリコン酸化膜よりなる第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜上に絶縁膜を形成する工程と、
前記絶縁膜上に反射防止膜を形成する工程と、
前記第１および第２の層間絶縁膜中に、前記第１の開口部を形成する工程と、
前記第２の層間絶縁膜中に、前記反射防止膜上に形成された化学増幅型レジスト膜をマスクに、第２の開口部を形成する工程とよりなり、
前記絶縁膜は、窒素を含まないガスにより形成されることを特徴とする半導体装置の製造方法。
【０１１７】
（付記１３）　前記第１および第２の層間絶縁膜は、いずれも炭素を含むシリコン酸化膜よりなることを特徴とする付記１２記載の半導体装置の製造方法。
【０１１８】
（付記１４）　前記炭素を含むシリコン酸化膜は多孔質膜であることを特徴とする付記１２または１３のうちいずれか一項記載の半導体装置の製造方法。
【０１１９】
（付記１５）　前記絶縁膜は、ＴＥＯＳガスを使ったＣＶＤ法により形成されることを特徴とする付記１２〜１４のうち、いずれか一項記載の半導体装置の製造方法。
【０１２０】
（付記１６）　前記絶縁膜は、成長ガスとしてＴｅｔｒａｍｅｔｈｙｌｓｉｌａｎｅ｛Ｓｉ（ＣＨ３）４｝と、ＣＯ２とを用いたＳｉＣ膜により形成されることを特徴とする付記１２〜１４のうち、いずれか一項記載の半導体装置の製造方法。
【０１２１】
（付記１７）　前記絶縁膜は、ＰＳＧ膜により形成されることを特徴とする付記１２〜１４のうち、いずれか一項記載の半導体装置の製造方法。
【０１２２】
（付記１８）　前記絶縁膜は、成長ガスとしてＴｅｔｒａｍｅｔｈｅｌｃｙｃｌｏｔｅｔｒａｓｉｌｏｘａｎｅ｛ＣＨ３（Ｈ）ＳｉＯ４｝と、ＣＯ２と、Ｏ２とを用いた前記層間絶縁膜よりも高密度のＳｉＯＣ膜により形成されることを特徴とする付記１２〜１４のうち、いずれか一項記載の半導体装置の製造方法。
【０１２３】
（付記１９）　前記反射防止膜は、成長ガスとしてＳｉＨ４と、ＮＨ３と、Ｎ２とを用いたＳｉＮ膜により形成されることを特徴とする付記１２〜１４のうち、いずれか一項記載の半導体装置の製造方法。
【０１２４】
（付記２０）　前記絶縁膜は、膜厚が１００ｎｍ以下に形成されることを特徴とする付記１２〜１８記載の半導体装置の製造方法。
【０１２５】
（付記２１）　前記絶縁膜は、膜厚が３０ｎｍ以下に形成されることを特徴とする付記１２〜１８記載の半導体装置の製造方法。
【０１２６】
【発明の効果】
本発明によれば、層間絶縁膜であるＳｉＯＣ膜と、反射防止膜である窒素を含む絶縁膜、例えばシリコン窒化膜との間に、ＵＳＧ膜などの窒素を含まない絶縁膜を形成することにより、前記シリコン窒化膜の成膜時に使用するＮ２ガスが、前記ＳｉＯＣ膜中へ拡散することを防ぐことができ、前記Ｎ２ガスがＳｉＯＣ膜１６３中のＨ基と反応し、ＮＨ等のアミン基がＳｉＯＣ膜１６３中で生成されることを防ぐことができる。そのため、化学増幅型レジスト膜の溶解阻害現象の防止が可能となり、多層配線構造の半導体装置の良好なパターニングが形成できる。
【図面の簡単な説明】
【図１】図１（Ａ）〜（Ｂ）は、従来技術の反射防止膜及び反応防止膜を用いた半導体装置の製造工程を示す図である。
【図２】図２は、ＵＳＧ膜とＳｉＯＣ膜のＦＴ−ＩＲ分析装置による膜の分析結果を示した図である。
【図３】図３は、従来技術を用いて層間絶縁膜にＳｉＯＣ膜を適用した場合の半導体装置の製造工程を示す図（その１）である。
【図４】図４は、従来技術を用いて層間絶縁膜にＳｉＯＣ膜を適用した場合の半導体装置の製造工程を示す図（その２）である。
【図５】図５は、従来技術を用いて層間絶縁膜にＳｉＯＣ膜を適用した場合の半導体装置の製造工程を示す図（その３）である。
【図６】図６は、従来技術を用いて層間絶縁膜にＳｉＯＣ膜を適用した場合の半導体装置の製造工程を示す図（その４）である。
【図７】図７は、従来技術を用いて層間絶縁膜にＳｉＯＣ膜を適用した場合の半導体装置の製造工程を示す図（その５）である。
【図８】図８は、従来技術を用いて層間絶縁膜にＳｉＯＣ膜を適用した場合の半導体装置の製造工程を示す図（その６）である。
【図９】図９は、デュアルダマシン構造を形成する領域に層間絶縁膜としてＵＳＧ膜と、ストッパー兼拡散防止膜としてＳｉＮ膜を積層させた半導体装置の製造工程を示す図である。
【図１０】図１０は、デュアルダマシン構造を形成する領域に層間絶縁膜としてＦＳＧ膜と、ストッパー兼拡散防止膜としてＳｉＮ膜を積層させた半導体装置の製造工程を示す図である。
【図１１】図１１は、デュアルダマシン構造を形成する領域に層間絶縁膜としてＦＳＧ膜と、ストッパー兼拡散防止膜としてＳｉＣ膜を積層させた半導体装置の製造工程を示す図である。
【図１２】図１２は、デュアルダマシン構造を形成する領域に層間絶縁膜としてＳｉＯＣ膜と、ストッパー兼拡散防止膜としてＳｉＣ膜を積層させた半導体装置の製造工程を示す図である。
【図１３】図１３は、デュアルダマシン構造を形成する領域に層間絶縁膜としてＳｉＯＣ膜と、ストッパー兼拡散防止膜としてＳｉＣ膜を積層させて、最上層のＳｉＯＣ膜上に反射防止膜としてのＳｉＮ膜を形成した
【図１４】図１４は、半導体装置のＳｉＯＣ膜１６３と反射防止膜であるＳｉＮ膜との間に酸化膜３１１を形成した半導体装置の製造工程を示す図である。
【図１５】図１５は、層間絶縁膜であるＳｉＯＣ膜と反射防止膜としてのシリコン窒化との間に形成した絶縁膜の種類と膜厚による、化学増幅型レジスト膜の溶解阻害現象の発生の有無を確認した実験結果である。
【図１６】図１６は、本発明の第１実施形態による半導体装置の製造工程を示す図（その１）である。
【図１７】図１７は、本発明の第１実施形態による半導体装置の製造工程を示す図（その２）である。
【図１８】図１８は、本発明の第１実施形態による半導体装置の製造工程を示す図（その３）である。
【図１９】図１９は、本発明の第１実施形態による半導体装置の製造工程を示す図（その４）である。
【図２０】図２０は、本発明の第１実施形態による半導体装置の製造工程を示す図（その５）である。
【図２１】図２１は、本発明の第１実施形態による半導体装置の製造工程を示す図（その６）である。
【図２２】図２２は、本発明の第１実施形態による半導体装置の製造工程を示す図（その７）である。
【図２３】図２３は、本発明の第１実施形態による半導体装置の製造工程を示す図（その８）である。
【図２４】図２４は、本発明の第１実施形態による半導体装置の製造工程を示す図（その９）である。
【図２５】図２５は、本発明の第１実施形態による半導体装置の製造工程を示す図（その１０）である。
【図２６】図２６は、本発明の第１実施形態による半導体装置の製造工程を示す図（その１１）である。
【図２７】図２７は、本発明の第１実施形態による半導体装置の製造工程を示す図（その１２）である。
【図２８】図２８は、本発明の第１実施形態による半導体装置の製造工程を示す図（その１３）である。
【図２９】図２９は、本発明の第１実施形態による半導体装置の製造工程を示す図（その１４）である。
【図３０】図３０は、本発明の第１実施形態による半導体装置の製造工程を示す図（その１５）である。
【図３１】図３１は、本発明の第１実施形態による半導体装置の製造工程を示す図（その１６）である。
【符号の説明】
１，１０１　半導体基板
２，５，シリコン酸化膜
３　アルミニウム配線層
４　シリコン酸窒化膜
６，１８１，１８２，１８３，２３１　化学増幅型レジスト膜
１８１ａ，１８２ａ，１８３ｂ
１１１，１１２，１１３，１１４，３０１，３０２　シリコン窒化膜
１１２ａ，１１４ａ，３０２ａ，３０２ｂ，３０１ａ
１２１　密着層
１３１　タングステン膜
１４１　コンタクトパターン
１５１　層間絶縁膜
１６１，１６２，１６３　ＳｉＯＣ膜
１６１ａ，１６２ａ，１６３ａ，１６３ｂ
１７１，１７２，１７３，１７４　ＳｉＣ膜
１７２ａ，１７３ａ，１７３ｂ
１９１　Ｔａ膜
２０１　Ｃｕ膜
２１１　配線パターン
２２１　保護膜
２４１　エッチング残渣
２５１，２５２，２５３，２５４　ＵＳＧ膜
２５２ａ，２５２ｂ
２６１，２６２，２６３　ＦＳＧ膜
３１１　酸化膜

Claims (10)

  1. 基板と、
    前記基板上に形成された多層配線構造とよりなる半導体装置であって、
    前記多層配線構造は、炭素を含むシリコン酸化膜からなる層間絶縁膜と、
    前記層間絶縁膜上に形成された、窒素を含まない絶縁膜と、
    前記窒素を含まない絶縁膜上に形成された、窒素を含む絶縁膜とよりなることを特徴とする半導体装置。
  2. 前記層間絶縁膜は、多孔質絶縁膜よりなることを特徴とする請求項１記載の半導体装置。
  3. 前記絶縁膜はＣＶＤ酸化膜であることを特徴とする請求項１または２記載の半導体装置。
  4. 前記絶縁膜はＴＥＯＳガスを使った非ドープシリケート膜であることを特徴とする請求項１〜３のうち、いずれか一項記載の半導体装置。
  5. 前記絶縁膜はＳｉＣ膜であることを特徴とする請求項１または２記載の半導体装置。
  6. 前記絶縁膜はリンドープシリケート膜であることを特徴とする請求項１または２記載の半導体装置。
  7. 前記絶縁膜は、前記層間絶縁膜よりも高密度のＳｉＯＣ膜であることを特徴とする請求項１または２記載の半導体装置。
  8. 多層配線構造を有する半導体装置の製造方法であって、
    基板上に炭素を含む酸化膜よりなる層間絶縁膜を形成する工程と、
    前記層間絶縁膜上に、窒素を含まないガスにより、絶縁膜を形成する工程と、
    前記絶縁膜上に反射防止膜を形成する工程と、
    前記反射防止膜上に化学増幅型レジスト膜を形成する工程と、
    前記化学増幅型レジスト膜をパターニングする工程とを含むことを特徴とする半導体装置の製造方法。
  9. 基板上に第１の層間絶縁膜を形成する工程と、
    前記第１の層間絶縁膜上に炭素を含むシリコン酸化膜よりなる第２の層間絶縁膜を形成する工程と、
    前記第２の層間絶縁膜上に絶縁膜を形成する工程と、
    前記絶縁膜上に反射防止膜を形成する工程と、
    前記第１および第２の層間絶縁膜中に、前記第１の開口部を形成する工程と、
    前記第２の層間絶縁膜中に、前記反射防止膜上に形成された化学増幅型レジスト膜をマスクに、第２の開口部を形成する工程とよりなり、
    前記絶縁膜は、窒素を含まないガスにより形成されることを特徴とする半導体装置の製造方法。
  10. 前記第１および第２の層間絶縁膜は、いずれも炭素を含むシリコン酸化膜よりなることを特徴とする請求項９記載の半導体装置の製造方法。
JP2002166897A 2002-06-07 2002-06-07 半導体装置及びその製造方法 Pending JP2004014841A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002166897A JP2004014841A (ja) 2002-06-07 2002-06-07 半導体装置及びその製造方法
US10/385,729 US20030227087A1 (en) 2002-06-07 2003-03-12 Semiconductor device and method of manufacturing the same
TW092105502A TW589712B (en) 2002-06-07 2003-03-13 Semiconductor device and method of manufacturing the same
CNB031082734A CN100347854C (zh) 2002-06-07 2003-03-27 半导体器件及其制造方法
KR10-2003-0019555A KR20030095217A (ko) 2002-06-07 2003-03-28 반도체 장치 및 그 제조 방법
US12/289,227 US20090149031A1 (en) 2002-06-07 2008-10-23 Method of making a semiconductor device with residual amine group free multilayer interconnection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002166897A JP2004014841A (ja) 2002-06-07 2002-06-07 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2004014841A true JP2004014841A (ja) 2004-01-15

Family

ID=29706738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002166897A Pending JP2004014841A (ja) 2002-06-07 2002-06-07 半導体装置及びその製造方法

Country Status (5)

Country Link
US (2) US20030227087A1 (ja)
JP (1) JP2004014841A (ja)
KR (1) KR20030095217A (ja)
CN (1) CN100347854C (ja)
TW (1) TW589712B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004090974A1 (ja) * 2003-04-08 2004-10-21 Matsushita Electric Industrial Co., Ltd. 電子デバイス及びその製造方法
JP2005352104A (ja) * 2004-06-10 2005-12-22 Shin Etsu Chem Co Ltd 反射防止膜材料、及びこれの製造方法、これを用いた反射防止膜、パターン形成
JP2007150086A (ja) * 2005-11-29 2007-06-14 Fujitsu Ltd 半導体装置の製造方法
WO2008117867A1 (fr) * 2007-03-28 2008-10-02 Jsr Corporation Composition de couche mince inférieure de résist et procédé pour former une structure à double damasquinage

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030043724A (ko) * 2001-11-27 2003-06-02 엔이씨 일렉트로닉스 코포레이션 반도체 장치 제조 방법
US7915085B2 (en) * 2003-09-18 2011-03-29 Cree, Inc. Molded chip fabrication method
US7253125B1 (en) 2004-04-16 2007-08-07 Novellus Systems, Inc. Method to improve mechanical strength of low-k dielectric film using modulated UV exposure
US9659769B1 (en) 2004-10-22 2017-05-23 Novellus Systems, Inc. Tensile dielectric films using UV curing
US8889233B1 (en) 2005-04-26 2014-11-18 Novellus Systems, Inc. Method for reducing stress in porous dielectric films
US8980769B1 (en) 2005-04-26 2015-03-17 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8454750B1 (en) 2005-04-26 2013-06-04 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
JP2007234719A (ja) * 2006-02-28 2007-09-13 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US8465991B2 (en) * 2006-10-30 2013-06-18 Novellus Systems, Inc. Carbon containing low-k dielectric constant recovery using UV treatment
US10037905B2 (en) 2009-11-12 2018-07-31 Novellus Systems, Inc. UV and reducing treatment for K recovery and surface clean in semiconductor processing
KR101275025B1 (ko) 2007-07-12 2013-06-14 삼성전자주식회사 반도체 소자용 배선 구조물 및 이의 형성방법
US8211510B1 (en) 2007-08-31 2012-07-03 Novellus Systems, Inc. Cascaded cure approach to fabricate highly tensile silicon nitride films
US9050623B1 (en) 2008-09-12 2015-06-09 Novellus Systems, Inc. Progressive UV cure
US8742587B1 (en) * 2012-11-18 2014-06-03 United Microelectronics Corp. Metal interconnection structure
FR3024587B1 (fr) * 2014-08-01 2018-01-26 Soitec Procede de fabrication d'une structure hautement resistive
CN107785246B (zh) * 2016-08-30 2022-10-14 联芯集成电路制造(厦门)有限公司 对基底进行离子注入的方法
US9847221B1 (en) 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW374946B (en) * 1997-12-03 1999-11-21 United Microelectronics Corp Definition of structure of dielectric layer patterns and the manufacturing method
US6103456A (en) * 1998-07-22 2000-08-15 Siemens Aktiengesellschaft Prevention of photoresist poisoning from dielectric antireflective coating in semiconductor fabrication
JP2000150516A (ja) * 1998-09-02 2000-05-30 Tokyo Electron Ltd 半導体装置の製造方法
US5916823A (en) * 1998-10-13 1999-06-29 Worldwide Semiconductor Manufacturing Corporation Method for making dual damascene contact
US6949203B2 (en) * 1999-12-28 2005-09-27 Applied Materials, Inc. System level in-situ integrated dielectric etch process particularly useful for copper dual damascene
US6541367B1 (en) * 2000-01-18 2003-04-01 Applied Materials, Inc. Very low dielectric constant plasma-enhanced CVD films
US6350700B1 (en) * 2000-06-28 2002-02-26 Lsi Logic Corporation Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure
JP4377040B2 (ja) * 2000-07-24 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体の製造方法
US6323123B1 (en) * 2000-09-06 2001-11-27 United Microelectronics Corp. Low-K dual damascene integration process
US6441491B1 (en) * 2000-10-25 2002-08-27 International Business Machines Corporation Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device containing the same
US6790789B2 (en) * 2000-10-25 2004-09-14 International Business Machines Corporation Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made
JP2002164428A (ja) * 2000-11-29 2002-06-07 Hitachi Ltd 半導体装置およびその製造方法
US6583047B2 (en) * 2000-12-26 2003-06-24 Honeywell International, Inc. Method for eliminating reaction between photoresist and OSG
US20020132471A1 (en) * 2001-03-16 2002-09-19 International Business Machines Corporation High modulus film structure for enhanced electromigration resistance
US6486059B2 (en) * 2001-04-19 2002-11-26 Silicon Intergrated Systems Corp. Dual damascene process using an oxide liner for a dielectric barrier layer
KR100416596B1 (ko) * 2001-05-10 2004-02-05 삼성전자주식회사 반도체 소자의 연결 배선 형성 방법
US6861347B2 (en) * 2001-05-17 2005-03-01 Samsung Electronics Co., Ltd. Method for forming metal wiring layer of semiconductor device
JP2002353307A (ja) * 2001-05-25 2002-12-06 Toshiba Corp 半導体装置
US6879046B2 (en) * 2001-06-28 2005-04-12 Agere Systems Inc. Split barrier layer including nitrogen-containing portion and oxygen-containing portion
US6798043B2 (en) * 2001-06-28 2004-09-28 Agere Systems, Inc. Structure and method for isolating porous low-k dielectric films
JP4160277B2 (ja) * 2001-06-29 2008-10-01 株式会社東芝 半導体装置の製造方法
US6797605B2 (en) * 2001-07-26 2004-09-28 Chartered Semiconductor Manufacturing Ltd. Method to improve adhesion of dielectric films in damascene interconnects
JP3780189B2 (ja) * 2001-09-25 2006-05-31 富士通株式会社 半導体装置の製造方法及び半導体装置
US6686273B2 (en) * 2001-09-26 2004-02-03 Sharp Laboratories Of America, Inc. Method of fabricating copper interconnects with very low-k inter-level insulator
US6623654B2 (en) * 2001-11-09 2003-09-23 Taiwan Semiconductor Manufacturing Company Thin interface layer to improve copper etch stop
KR100442867B1 (ko) * 2001-12-07 2004-08-02 삼성전자주식회사 반도체 소자의 듀얼 다마신 구조 형성방법
US20030134499A1 (en) * 2002-01-15 2003-07-17 International Business Machines Corporation Bilayer HDP CVD / PE CVD cap in advanced BEOL interconnect structures and method thereof
US6806203B2 (en) * 2002-03-18 2004-10-19 Applied Materials Inc. Method of forming a dual damascene structure using an amorphous silicon hard mask
US6660627B2 (en) * 2002-03-25 2003-12-09 United Microelectronics Corp. Method for planarization of wafers with high selectivities
US6764774B2 (en) * 2002-06-19 2004-07-20 International Business Machines Corporation Structures with improved adhesion to Si and C containing dielectrics and method for preparing the same
US6770570B2 (en) * 2002-11-15 2004-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a semiconductor device with a substantially uniform density low-k dielectric layer

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004090974A1 (ja) * 2003-04-08 2004-10-21 Matsushita Electric Industrial Co., Ltd. 電子デバイス及びその製造方法
JP2005352104A (ja) * 2004-06-10 2005-12-22 Shin Etsu Chem Co Ltd 反射防止膜材料、及びこれの製造方法、これを用いた反射防止膜、パターン形成
JP4491283B2 (ja) * 2004-06-10 2010-06-30 信越化学工業株式会社 反射防止膜形成用組成物を用いたパターン形成方法
JP2007150086A (ja) * 2005-11-29 2007-06-14 Fujitsu Ltd 半導体装置の製造方法
US7749897B2 (en) 2005-11-29 2010-07-06 Fujitsu Semiconductor Limited Method of manufacturing semiconductor device
JP4533304B2 (ja) * 2005-11-29 2010-09-01 富士通セミコンダクター株式会社 半導体装置の製造方法
WO2008117867A1 (fr) * 2007-03-28 2008-10-02 Jsr Corporation Composition de couche mince inférieure de résist et procédé pour former une structure à double damasquinage

Also Published As

Publication number Publication date
TW589712B (en) 2004-06-01
CN100347854C (zh) 2007-11-07
KR20030095217A (ko) 2003-12-18
US20030227087A1 (en) 2003-12-11
CN1467840A (zh) 2004-01-14
US20090149031A1 (en) 2009-06-11
TW200308053A (en) 2003-12-16

Similar Documents

Publication Publication Date Title
JP2004014841A (ja) 半導体装置及びその製造方法
US6927495B2 (en) Semiconductor device and method of manufacturing same
TW434827B (en) Silicon oxynitride cap for fluorinated silicate glass film in intermetal dielectric semiconductor fabrication
JP4422403B2 (ja) 窒素含有部分と酸素含有部分とを含む分割バリア層
US7638440B2 (en) Method of depositing an amorphous carbon film for etch hardmask application
KR100725166B1 (ko) 반도체 장치의 제조 방법
US7122484B2 (en) Process for removing organic materials during formation of a metal interconnect
US11139200B2 (en) Multi-layer structure having a dense middle layer
US6620745B2 (en) Method for forming a blocking layer
JP4058327B2 (ja) 半導体装置の製造方法
JP2006128542A (ja) 電子デバイスの製造方法
US10755972B2 (en) Semiconductor device and method
JP2000058830A (ja) 反射防止構造体とその製造法
JP2007142066A (ja) 半導体装置の製造方法
US6613665B1 (en) Process for forming integrated circuit structure comprising layer of low k dielectric material having antireflective properties in an upper surface
US10685870B2 (en) Semiconductor device and method of manufacture
US20200083038A1 (en) Semiconductor Device and Method of Manufacture
JP3353473B2 (ja) 半導体装置の製造方法
US11335589B2 (en) Semiconductor device and method of manufacture
US20060105576A1 (en) High ion energy and reative species partial pressure plasma ash process
KR101127240B1 (ko) 로우-ｋ 유전체의 상부에 반사 방지 특성을 갖는 캡층의형성 방법
US6602789B2 (en) Method of forming a metal line in a semiconductor memory device
TW574745B (en) A dual damascene process applying porous low-k dielectric
KR100624929B1 (ko) 이멀젼 리소그래피 공정을 이용한 반도체 소자의 듀얼다마신 패턴 형성방법
TW580738B (en) Method of etching a low-k dielectric layer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070405

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090106