CN1189927C - 绝缘膜形成材料,绝缘膜,形成绝缘膜的方法及半导体器件 - Google Patents

绝缘膜形成材料,绝缘膜,形成绝缘膜的方法及半导体器件 Download PDF

Info

Publication number
CN1189927C
CN1189927C CNB021184380A CN02118438A CN1189927C CN 1189927 C CN1189927 C CN 1189927C CN B021184380 A CNB021184380 A CN B021184380A CN 02118438 A CN02118438 A CN 02118438A CN 1189927 C CN1189927 C CN 1189927C
Authority
CN
China
Prior art keywords
poly
silicon
film
siloxanes
compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021184380A
Other languages
English (en)
Other versions
CN1416158A (zh
Inventor
中田义弘
铃木克己
杉浦岩
矢野映
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1416158A publication Critical patent/CN1416158A/zh
Application granted granted Critical
Publication of CN1189927C publication Critical patent/CN1189927C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/14—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/16—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

多孔绝缘膜28、40、50由一种绝缘膜形成材料形成，该材料包括具有含C-C键骨架的硅化合物，被热处理分解或蒸发的孔形成材料以及溶解硅化合物和孔形成材料的溶剂，由此多孔绝缘膜可以具有良好的机械强度和较低的介电常数。

Description

绝缘膜形成材料，绝缘膜， 形成绝缘膜的方法及半导体器件
该申请是以2001年11月2日提交的日本专利申请号2001-338502的优先权为基础的并且对此要求优先权，它的整个内容在此作为参考。
技术领域
本发明涉及一种绝缘膜材料，它能够形成高机械强度和低介电常数的多孔绝缘膜，并且涉及一种绝缘膜，形成该绝缘膜的方法以及一种半导体器件。
背景技术
近来，随着集成度的增加和半导体集成电路元件密度的增加，日益需要半导体元件的较高层倍增。半导体集成电路如此增加的集成化增加了半导体元件的互连电容，这就降低了信号传播速率。互连中的互连延迟已经变成一个显著的问题。
迄今为止，在互连离子间隙超过1μm的这一代半导体器件中，互连延迟一般不太影响器件。然而，当半导体集成电路越来越集成化而造成互连间隙小于1μm时，就不能忽略互连延迟对器件速率产生的影响了。特别是在互连间隙小于0.5μm的电路中，由互连之间的寄生电容引起的互连延迟将显著影响器件速率。
通常已知互连延迟T被互连电阻R和互连电容C影响，由下式示出：
T∝CR
互连电容C由下式示出，其中S为电极面积；d为互连间隙；ε0为真空介电常数；εr为互连绝缘膜介电常数。
C = ϵ 0 ϵ r S d
因此，为了减小互连延迟，人们发现有效的方法是减小互连绝缘膜的介电常数。
常规上，在半导体集成电路中，互连绝缘膜的材料曾经为二氧化硅SiO2、氮化硅SiN，还使用了磷硅酸盐玻璃PSG等。氧化硅膜的介电常数大约为4，它在半导体器件中是非常常用的，并且由化学气相沉积(CVD)方法形成。
另外，为了降低互连绝缘膜的介电常数，考虑使用添加氟的氧化硅膜(SiOF膜)和有机聚合体，诸如聚酰亚胺等。考虑使用硅基多孔膜作为互连绝缘膜，该多孔膜具有形成在膜中的许多孔以降低介电常数。
然而，由CVD形成的SiOF膜具有从大约3.3到3.5不等的介电常数值，并且难以形成介电常数低于3的SiOF膜。当SiOF膜被用作互连绝缘膜时，不能显著减小互连电容。SiOF膜具有强的吸湿性并且在形成之后通常具有增加的介电常数。
另一方面，诸如聚酰亚胺等的有机聚合体具有从大约2到3不等的低介电常数。然而，有机聚合体的抗热性和粘附性不够，因此限制了半导体器件的形成过程。
在上述的背景中，为了实现所需的低介电常数，期望使用硅基多孔膜。硅基多孔膜具有多个孔，它们是通过将包括硅氧烷树脂和热解树脂的材料涂覆到衬底上并对该材料烧结而形成的。
然而，在硅基多孔膜中，当为了降低介电常数而增加膜中的孔体积时，薄膜就具有非常低的机械强度。为了形成例如介电常数低于2.0的多孔膜，薄膜的孔积率(porosity)必须超过50％。不利的是，在化学机械抛光(CMP)等的处理中薄膜易于破裂。这种薄膜还具有强吸湿性的缺点。因此，硅基多孔膜不能具备充分的特性来形成实现高速半导体器件最为实质的低介电常数的绝缘膜。
发明内容
本发明的目的之一在于提供一种可以形成高机械强度和低介电常数的多孔绝缘膜的绝缘膜材料，提供一种绝缘膜，一种形成绝缘膜的方法以及一种半导体器件。
根据本发明的一个方面，提供一种绝缘膜形成材料，包括：具有C-C键骨架的硅化合物；通过热处理分解或蒸发的多孔形成化合物；溶解硅化合物和多孔形成材料的溶剂。
根据本发明的另一方面，提供一种绝缘膜，包括具有包含C-C键骨架的硅化合物膜，其中在薄膜中形成尺寸小于10nm的孔。
根据本发明的还一方面，提供一种形成绝缘膜的方法，包括以下步骤：在衬底上涂覆上包括具有包含C-C键骨架的硅化合物的绝缘膜形成材料，通过热处理分解或蒸发的孔形成化合物以及溶解硅化合物和孔形成化合物的溶剂；对涂覆到衬底上的绝缘膜形成材料进行干燥以形成包含硅化合物和孔形成化合物的薄膜；通过对衬底进行热处理分解或蒸发孔形成化合物以从薄膜上消除掉孔形成化合物从而在薄膜中形成孔。
根据本发明的还一方面，提供一种包括形成在半导体衬底上的多孔绝缘膜的半导体器件，该多孔绝缘膜包括具有包含C-C骨架的硅化合物的薄膜，其中在薄膜中形成尺寸小于10nm的孔。
如上所述，根据本发明，多孔绝缘膜由包括具有包含C-C键骨架的硅化合物的绝缘膜形成材料、被热处理分解或蒸发的孔形成化合物和用于溶解硅化合物和孔形成材料的溶剂组成，由此多孔绝缘膜可以具有良好的机械强度和低的介电常数。
附图说明
图1A和1B示出了由根据本发明实例的绝缘膜形成材料形成的多孔绝缘膜的孔积率、介电常数和机械强度之间的关系(部分1)。
图2A和2B示出了由根据本发明实例的绝缘膜形成材料形成的多孔绝缘膜的孔积率、介电常数和机械强度之间的关系(部分2)。
图3为半导体器件的截面图，该半导体器件使用由根据本发明的绝缘膜形成材料形成的多孔绝缘膜作为多重互连层结构的隔层绝缘膜，该图示出了半导体器件的结构。
图4A-4D为在制作半导体器件的方法步骤中的半导体器件的截面图，该半导体器件使用由根据本发明的绝缘膜形成材料形成的多孔绝缘膜作为多重互连层结构的隔层绝缘膜，这些图解释了该方法(部分1)。
图5A和5B为在制作半导体器件的方法步骤中的半导体器件的截面图，该半导体器件使用由根据本发明的绝缘膜形成材料形成的多孔绝缘膜作为多重互连层结构的隔层绝缘膜，这些图解释了该方法(部分2)。
图6A和6B为在制作半导体器件的方法步骤中的半导体器件的截面图，该半导体器件使用由根据本发明的绝缘膜形成材料形成的多孔绝缘膜作为多重互连层结构的隔层绝缘膜，这些图解释了该方法(部分3)。
具体实施方式
根据本发明的绝缘膜形成材料的特征主要在于包括具有包含C-C键骨架的硅化合物，被热处理分解或蒸发的孔形成化合物，以及溶解硅化合物和孔形成化合物的溶剂。
半导体器件的互连层需要隔层绝缘膜，以具有低的介电常数来减小互连之间的寄生电容和抑止互连延迟的产生。
由于在膜中形成孔，由硅氧烷树脂和热解树脂形成的硅基多孔绝缘膜可以得到低介电常数。通过增加膜中的孔体积即通过增加膜的孔积率，多孔绝缘膜可为低介电常数的绝缘膜。然而，膜的孔积率增加降低了其机械强度。这就使得难以使用CMP，它施加了大的机械载荷。因此硅基多孔绝缘膜已经限制了半导体器件的制作过程。结果，多孔绝缘膜已经不能作为介电常数足够低的半导体器件的绝缘膜。
迄今为止，本发明的发明者针对将要代替硅氧烷树脂的绝缘膜形成材料已经进行了认真的研究。结果，发明者发现具有包含C-C键骨架的硅化合物其硅原子与氧原子的比例为1∶0-0.5，由此可以形成介电常数低于2.6的薄膜。他们已经发现本身具有低介电常数的这样的衬底即使在孔积率低的时候也可以具有低的介电常数，由此可以抑止薄膜强度的减小和孔积率的增加。而且还发现由这样的硅化合物形成的多孔绝缘膜具有强的防潮性能和化学稳定性的特征。
于是，在本发明中，多孔绝缘膜由具有包含C-C键骨架的上述硅化合物组成，由此多孔绝缘膜可以具有低的介电常数和高的机械强度。
将在下文中解释根据本发明的绝缘膜。在本申请的说明书中，“衬底”不只表示半导体衬底本身，而且表示在其上形成晶体管、互连层等的半导体衬底。
根据本发明的绝缘膜形成材料包括具有包含C-C键骨架的硅化合物，用作消除剂在薄膜中形成孔的孔形成化合物，以及这两种化合物的稀释剂。将在下文中描述根据本发明的绝缘膜形成材料的各自组分。
例如，具有包含C-C键骨架的硅化合物可以为：聚二甲基碳硅烷、聚氢基甲基碳硅烷、聚二乙基碳硅烷、聚氢基乙基碳硅烷、聚碳硅苯乙烯、聚苯基甲基碳硅烷、聚二苯基碳硅烷、聚二甲基硅亚苯基硅氧烷、聚甲基硅亚苯基硅氧烷、聚二乙基硅亚苯基硅氧烷、聚乙基硅亚苯基硅氧烷、聚二丙基硅亚苯基硅氧烷、聚丙基硅亚苯基硅氧烷、聚苯基硅亚苯基硅氧烷、poly(phenysilphenylenesiloxane)、聚苯基甲基硅亚苯基硅氧烷、聚苯基乙基硅亚苯基硅氧烷、聚苯基丙基硅亚苯基硅氧烷、聚乙基甲基硅亚苯基硅氧烷、聚甲基丙基硅亚苯基硅氧烷、聚乙基丙基硅亚苯基硅氧烷，或其他聚合物。
[0026]
硅化合物优选具有由下述的通式表达出的结构。
(R1和R2的任一个为氢，另一个为具有1-3个碳原子的烃或苯基团。R3为具有1-3个碳原子的烃或亚苯基或者是氧。O为20-1000的整数。)
硅化合物优选在其支链上具有氢。支链能够使硅化合物与具有4个或更多碳原子的胺化合物反应，胺化合物作为将在下面描述的孔形成化合物在薄膜中形成微尺寸的孔。
并不对孔形成材料加以特别的限制，只要它为具有4个或更多碳原子的胺就行，例如可以为丁胺、二氨基丁烷、环己胺、二环己基胺、氢氧化四甲胺、氢氧化六甲胺、氢氧化十六胺，或其他的胺。优选使用季胺，因为它与硅-氢键的反应性高。
至于孔形成化合物，可以使用通用的消除剂，诸如聚乙烯树脂或其他。
也不对稀释剂加以特别的限制，只要它能够溶解上述的硅化合物和孔形成材料。例如，稀释剂可为环己酮、甲基异丁基酮、丁酮、甲氧基乙醇、乙氧基乙醇、辛烷、葵烷、丙二醇、丙二醇一甲基醚、丙二醇单甲基醚乙酸酯、二甘醇、丙二醇、丙二醇一甲基醚、丙二醇一乙基醚、丙二醇一丙基醚，或其他的化合物。
接下来，将解释根据本发明形成绝缘膜的方法。
首先，通过例如旋转涂覆将根据本发明的绝缘膜形成材料涂到衬底上，在该衬底上将要形成多孔绝缘膜。
接下来，衬底及涂上的绝缘膜形成材料在例如50-350℃下退火。因此，溶剂被蒸发并且通过加热孔形成材料被部分除去。
然后，在例如300-350℃浓度为5％的氧氛围下对形成在衬底上的多孔绝缘膜进行热处理。因此，完成了多孔绝缘膜的形成。
如上所述，由此形成的多孔绝缘膜具有对酸和碱物质等的强化学稳定性以及强的防潮性能。即使在多孔绝缘膜的孔积率为大约30％时它的介电常数值仍然低于2.0。因此，与常规硅基多孔膜相比，由于多孔绝缘膜中存在这些孔，它具有较小的强度减小。
上述的绝缘膜形成方法可以用于形成多重互连层结构的半导体器件的隔层绝缘膜等。
如上所述，根据本实施例，使用具有包含C-C键骨架的硅化合物作为孔形成材料，由此低介电常数的多孔绝缘膜可以具有高机械强度、高化学稳定性和强的防潮性能。
[实例]
[实例1]
甲基氢基聚碳硅烷溶解到90g的甲基异丁基酮中，配成10％的溶液，将此溶液放入装有Drmroth冷凝器和搅拌叶片的300ml三口烧瓶中。在40℃下向溶液中滴加20g5％的氢氧化四甲胺的水溶液。停止滴加后，溶液在40℃下保持2h并冷却到室温。然后加入30g的硫酸镁进行脱水。由此，制备出了绝缘膜形成材料。
[实例2]
甲基氢基聚碳硅烷溶解到90g的甲基异丁基酮中，配成10％的溶液，将此溶液放入装有Drmroth冷凝器和搅拌叶片的300ml三口烧瓶中。在40℃下向溶液中滴加40g5％的氢氧化四甲胺的水溶液。停止滴加后，溶液在40℃下保持2h并冷却到室温。然后加入30g的硫酸镁进行脱水。以实施例1相同的方式制备绝缘膜形成材料，除了在实施例1中滴加20g的氢氧化四甲胺的水溶液，而在该实施例中滴加40g。
[实例3]
甲基氢基聚碳硅烷溶解到90g的甲基异丁基酮中，配成10％的溶液，将此溶液放入装有Drmroth冷凝器和搅拌叶片的300ml三口烧瓶中。在40℃下向溶液中滴加60g5％的氢氧化四甲胺的水溶液。停止滴加后，溶液在40℃下保持2h并冷却到室温。然后加入30g的硫酸镁进行脱水。以实施例1相同的方式制备绝缘膜形成材料，除了在实施例1中滴加20g的氢氧化四甲胺的水溶液，而在该实施例中滴加60g。
[实例4]
甲基氢基聚碳硅烷溶解到90g的甲基异丁基酮中，配成10％的溶液，将此溶液放入装有Drmroth冷凝器和搅拌叶片的300ml三口烧瓶中。在40℃下向溶液中滴加100g5％的氢氧化四甲胺的水溶液。停止滴加后，溶液在40℃下保持2h并冷却到室温。然后加入30g的硫酸镁进行脱水。以实施例1相同的方式制备绝缘膜形成材料，除了在实施例1中滴加20g的氢氧化四甲胺的水溶液，而在该实施例中滴加100g。
[实例5]
甲基氢基聚碳硅烷溶解到90g的甲基异丁基酮中，配成10％的溶液，将此溶液放入装有Drmroth冷凝器和搅拌叶片的300ml三口烧瓶中。在40℃下向溶液中滴加20g5％的聚苯乙烯树脂的甲基异丁基酮溶液。停止滴加后，溶液在40℃下保持2h并冷却到室温。由此，制备出了绝缘膜形成材料。
[实例6]
甲基氢基聚碳硅烷溶解到90g的甲基异丁基酮中，配成10％的溶液，将此溶液放入装有Drmroth冷凝器和搅拌叶片的300ml三口烧瓶中。在40℃下向溶液中滴加40g5％的聚苯乙烯树脂的甲基异丁基酮溶液。停止滴加后，溶液在40℃下保持2h并冷却到室温。以实施例5相同的方式制备绝缘膜形成材料，除了在实施例1中滴加20g5％的聚苯乙烯树脂的甲基异丁基酮溶液，而在该实施例中滴加40g。
[实例7]
甲基氢基聚碳硅烷溶解到90g的甲基异丙基酮中，配成10％的溶液，将此溶液放入装有Drmroth冷凝器和搅拌叶片的300ml三口烧瓶中。在40℃下向溶液中滴加60g5％的聚苯乙烯树脂的甲基异丁基酮溶液。停止滴加后，溶液在40℃下保持2h并冷却到室温。以实施例5相同的方式制备绝缘膜形成材料，除了在实施例1中滴加20g5％的聚苯乙烯树脂的甲基异丁基酮溶液，而在该实施例中滴加60g。
[实例8]
甲基氢基聚碳硅烷溶解到90g的甲基异丁基酮中，配成10％的溶液，将此溶液放入装有Drmroth冷凝器和搅拌叶片的300ml三口烧瓶中。在40℃下向溶液中滴加100g5％的聚苯乙烯树脂的甲基异丁基酮溶液。停止滴加后，溶液在40℃下保持2h并冷却到室温。以实施例5相同的方式制备绝缘膜形成材料，除了在实施例1中滴加20g5％的聚苯乙烯树脂的甲基异丁基酮溶液，而在该实施例中滴加100g。
[控制1]
20.8g(0.1mol)四乙氧基硅烷，17.8g(0.1mol)甲基三乙氧基硅烷，39.6g甲基异丁基酮放入200ml的反应容器中，并滴加16.2g(0.9mol)的400ppm硝酸液，滴加时间为10分钟。滴加完硝酸液后，进行2h的陈化反应。然后，加入5g硫酸镁除去多余的水。然后，通过旋转蒸发器除去陈化反应产生的乙醇，直到反应液变为50ml。由此，制备出了硅氧烷树脂的绝缘膜形成材料。
[控制2]
20.8g(0.1mol)四乙氧基硅烷，17.8g(0.1mol)甲基三乙氧基硅烷，39.6g甲基异丁基酮放入200ml的反应容器中，并滴加16.2g的400ppm硝酸液，滴加时间为10分钟。滴加完硝酸液后，进行2h的陈化反应。然后，加入5g硫酸镁除去多余的水。然后，通过旋转蒸发器除去陈化反应产生的乙醇，直到反应液变为50ml。在40℃下向该溶液中滴加100g5％的甲基丁基酮的聚苯乙烯溶液。滴加完后，溶液在40℃下保持2h，然后冷却到室温。由此，制备出了硅氧烷树脂的绝缘膜形成材料。
[介电常数和机械强度的测量]
多孔绝缘膜由在实施例1至8和控制1和2中制备出的绝缘膜形成材料形成。测量各自的多孔绝缘膜的介电常数，以及各自多孔绝缘膜的机械强度和孔积率之间的关系。
以下列步骤制备用于测量介电常数和机械强度的多孔绝缘膜：
在20秒内以3000转的转速将绝缘膜形成材料旋转涂覆到硅片上。然后，在200℃下干燥溶剂，接下来在5000ppm氧浓度的氮气氛围下在200℃下烧结30分钟。由此，多孔绝缘膜形成在硅衬底上。
(介电常数测量)
在由各自绝缘膜形成材料如此形成的多孔绝缘膜上形成1mm的Au电极，并测量电容和电压特征以计算介电常数值。
图1A为针对由根据实例1至4的绝缘膜形成材料形成的多孔绝缘膜计算的介电常数关于孔积率的图表。
图2A为针对由根据实例5至8的绝缘膜形成材料形成的多孔绝缘膜计算的介电常数关于多孔绝缘膜孔积率的图表。
从图1A和2A示出的曲线可以看出，与各控制的多孔绝缘膜形成材料相比，对于基本相同的孔积率，各实例的多孔绝缘膜形成材料具有低的介电常数。
(机械强度测量)
在由各实例的绝缘膜形成的多孔绝缘膜上制备100nm的等离子体氮化硅膜作为覆膜，并进行stud-pull测试以测量多孔绝缘膜的机械强度。
图1B为针对由根据实例1至4的绝缘膜形成材料形成的多孔绝缘膜测量的机械强度关于多孔绝缘膜孔积率的图表。
图2B为针对由根据实例5至8的绝缘膜形成材料形成的多孔绝缘膜测量的机械强度关于多孔绝缘膜孔积率的图表。
从图1B和2B示出的曲线可以看出，与各控制的多孔绝缘膜形成材料相比，对于基本相同的孔积率，各实例的多孔绝缘膜形成材料具有较高的机械强度。
基于上述的结果，可以得出结论：与常规硅基绝缘膜相比，由根据本发明的绝缘膜形成材料形成的多孔绝缘膜即使对于高的孔积率也具有较高的机械强度和较低的介电常数。
[半导体器件与制作该半导体器件的方法]
接下来，将参照图3、4A-4D、5A、5B、6A，6B解释一种半导体器件以及形成该半导体器件的方法，该器件使用由根据本发明的绝缘膜形成材料形成的多孔绝缘膜作为隔层绝缘膜。图3为该半导体器件的截面图，该器件使用由根据本发明的绝缘膜形成材料形成的多孔绝缘膜作为多重互连层结构的隔层绝缘膜，该图示出了半导体器件的结构。图4A-4D、5A、5B、6A，6B为在制作半导体器件的步骤中半导体器件的截面图，该器件使用由根据本发明的绝缘膜形成材料形成的多孔绝缘膜作为隔层绝缘膜，这些图示出了该方法。
首先，将参照图3解释使用由根据本发明的绝缘膜形成材料形成的多孔绝缘膜作为隔层绝缘膜的半导体器件结构。
如图3所示，栅电极12形成在硅片10上。源/漏扩散区14a、14b形成在硅片10中栅电极12的两侧。因此，形成了包括栅电极12和源/漏扩散层14a、14b的晶体管。用于绝缘晶体管的元件绝缘膜16形成在硅片上。
隔层绝缘膜18和阻塞膜20以规定的顺序形成在硅片10的整个表面上，在该表面上已经形成了如此形成的晶体管。接触孔22形成在隔层绝缘膜18和阻塞膜20中。氮化钛膜24形成在接触孔22中，并且导电钨塞26被埋入到接触孔22中。
由根据本发明的绝缘膜形成材料形成的多孔绝缘膜28和覆膜30以规定的顺序形成在阻塞膜20的顶面上。
连接导电塞26的第一互连层图形的第一互连槽32形成在多孔绝缘膜28和覆膜30中。在第一互连槽32中，形成氮化钛膜34并埋入第一互连铜层36。
氮化硅膜的扩散阻止膜38，由根据本发明的绝缘膜形成材料形成的多孔绝缘膜40和氮化硅膜的扩散阻止膜42以规定的顺序形成在覆膜30的顶面上。
通路孔44形成在多孔绝缘膜40和扩散阻止膜42中，连接到第一互连层36上。在通路孔44中，埋入氮化钛膜46和通路铜层48。
由根据本发明的绝缘膜形成材料形成的多孔绝缘膜50，氮化硅的覆膜52以规定的顺序形成在扩散阻止膜42的顶面上。
连接到通路层48的第二互连层图形的第二互连槽56形成在多孔绝缘膜50和覆层52中。在第二互连槽56中，形成氮化钛膜46，并埋入第二互连铜层60。
然后，将参照图4A-4D、5A、5B、6A，6B解释制作该半导体器件的方法，该器件使用由根据本发明的绝缘膜形成材料形成的多孔绝缘膜作为多重互连层结构的隔层绝缘膜。
首先，通过通常的半导体器件加工程序隔层绝缘膜18和阻塞膜20以规定的顺序形成在硅片10上，而且在该硅片上形成包括栅电极12，源/漏扩散层14a、14b以及元件绝缘膜16的晶体管。
接下来，接触孔22形成在隔层绝缘膜18和阻塞膜20中，连接漏扩散区14b。
然后，通过溅射方法500nm厚的氮化钛膜24形成在接触孔22中。接下来，WF6与氢混和以被还原，从而将导电钨塞26埋入到接触孔22中。
接下来，通过CMP将接触孔22之外的氮化钛24和用于形成导电塞26的钨除去(图4A)。
接下来，在20秒内以3000转的转速将根据本发明的绝缘膜形成材料旋转涂覆到整个表面上。接下来，在200℃下干燥溶剂，然后对硅片烧结30分钟。由此，制备出了450nm厚的多孔绝缘膜28。然后，使用TEOS(四乙氧基硅烷)作为原料，通过CVD方法覆膜30沉积在50nm厚的氧化硅膜的多孔绝缘膜28上。
然后，通过光刻将抗蚀剂膜62形成在覆膜30上，该抗蚀剂膜用于露出一块在其中要形成第一互连层图形的区域。
接下来，利用具有图形的抗蚀剂膜62作为掩膜，通过使用CF4/CHF3的RIE(反应离子刻蚀)刻蚀覆膜30和多孔绝缘膜28。
然后，通过溅射50nm厚的氮化钛膜34和50nm厚的籽铜膜(未示出)分别形成在整个表面上。通过使用籽铜膜作为电极进行电解电镀，600nm厚的铜膜64形成在籽铜膜上(图4C)。
接下来，通过CMP除去除了形成在第一互连槽32中之外的那些铜膜64，籽铜膜和氮化钛膜34。此处，通过根据本发明的绝缘膜形成方法制作的高机械强度的多孔绝缘膜28允许铜膜64等容易地通过CMP除去。因此，制备出了埋入到第一互连槽32中的铜膜64的第一互连层36(图4D)。
通过镶嵌同时形成了第二互连层60，连接第一互连层36和第二互连层60的通路层48。
首先，通过使用硅烷和氨气作为原料进行等离子体CVD，50nm厚的氮化硅膜的扩散阻止膜38形成在硅片10的整个表面上，并且在该硅片上已经形成了第一互连层36。
然后，以制备多孔绝缘膜28相同的方式，多孔绝缘膜40由扩散阻止膜38上的根据本发明的绝缘膜形成材料形成，其厚度为650nm。接下来，扩散阻止膜42由多孔绝缘膜40上的氮化硅膜形成。然后，多孔绝缘膜50由扩散阻止膜42上的根据本发明的绝缘膜形成材料形成，其厚度为450nm。通过使用TEOS作为原料进行CVD，50nm厚的氮化硅膜的覆膜52形成在多孔绝缘膜50上(图5A)。
接下来，通过光刻在覆膜52上形成抗蚀剂膜66，它用于露出一块在其中要形成通路孔44的区域。
然后，利用具有图形的抗蚀剂膜66作为掩膜，通过使用CF4/CHF3的RIE连续刻蚀覆膜52、多孔绝缘膜50、扩散阻止膜42、多孔绝缘膜40和扩散阻止膜38。由此，制备了通路孔44，它连接第一互连层36(图5b)。在通孔44已经形成之后，除去抗蚀剂膜66。
接下来，通过光刻抗蚀剂膜60形成在整个表面上，该膜用于露出一块在其中要形成第二互连层图形的区域。
接下来，利用具有图形的抗蚀剂膜68作为掩膜，通过使用CF4/CHF3的RIE连续刻蚀覆膜52和多孔绝缘膜50。由此，制备了第二互连层图形的第二互连槽56(图6A)。在第二互连槽56已经形成之后，除去抗蚀剂膜68。
然后，通过溅射50nm厚的氮化钛膜46和50nm厚的籽铜膜(未示出)顺序形成在整个表面上。然后，通过使用籽铜膜作为电极进行电解电镀，600nm厚的铜膜70形成在籽铜膜上(图6B)。
接下来，通过CMP除去铜膜70，除了通路孔44和互连槽56中之外的籽铜膜和氮化钛膜46。至于在形成第一互连层36过程中，高机械强度的多孔绝缘膜50、40允许铜膜70等容易地通过CMP除去。因此，通路层48和第二互连层60同时由埋入在通路孔44和第二互连槽56中的铜膜70形成。
此后，根据要制作的半导体器件的结构重复上述步骤，以形成多重互连层。
通过上述的半导体器件制作方法，多重互连层由实例3的绝缘膜形成材料形成，以对其进行测试。结果显示百万连续通孔的产率超过90％。
通过上述的半导体器件制作方法，多重互连层由实例7的绝缘膜形成材料形成，以对其进行测试。结果显示百万连续通孔的产率超过90％。

Claims (19)

1.一种绝缘膜形成材料，包括：
一种硅化合物，具有C-C键骨架；
一种孔形成化合物，被热处理分解或蒸发，该孔形成化合物为具有4个或更多碳原子的胺化合物；以及
一种溶剂，溶解硅化合物和孔形成化合物。
2.根据权利要求1的绝缘膜形成材料，其中
硅化合物具有由下面的通式表达出的结构
R1和R2的任一个为氢，另一个为具有1-3个碳原子的烃或苯基团，R3为具有1-3个碳原子的烃或亚苯基或者是氧，O为20-1000的整数。
3.根据权利要求1的绝缘膜形成材料，其中
硅化合物具有含氢的支链。
4.根据权利要求1的绝缘膜形成材料，其中
硅化合物为下列之一种化合物：聚二甲基碳硅烷、聚氢基甲基碳硅烷、聚二乙基碳硅烷、聚氢基乙基碳硅烷、聚碳硅苯乙烯、聚苯基甲基碳硅烷、聚二苯基碳硅烷、聚二甲基硅亚苯基硅氧烷、聚甲基硅亚苯基硅氧烷、聚二乙基硅亚苯基硅氧烷、聚乙基硅亚苯基硅氧烷、聚二丙基硅亚苯基硅氧烷、聚丙基硅亚苯基硅氧烷、聚苯基硅亚苯基硅氧烷、聚二苯基硅亚苯基硅氧烷、聚苯基甲基硅亚苯基硅氧烷、聚苯基乙基硅亚苯基硅氧烷、聚苯基丙基硅亚苯基硅氧烷、聚乙基甲基硅亚苯基硅氧烷、聚甲基丙基硅亚苯基硅氧烷以及聚乙基丙基硅亚苯基硅氧烷。
5.根据权利要求1的绝缘膜形成材料，其中
胺化合物为下列一种化合物：丁胺、二氨基丁烷、环己胺、二环己基胺、氢氧化四甲胺、氢氧化六甲胺，氢氧化十六胺。
6.一种绝缘膜，包括具有包含C-C键骨架的硅化合物膜，其中尺寸小于10nm的孔形成在膜中。
7.根据权利要求6的绝缘膜，其中
硅化合物具有由下面的通式表达出的结构
R1和R2的任一个为氢，另一个为具有1-3个碳原子的烃或苯基团，R3为具有1-3个碳原子的烃或亚苯基或者是氧，O为20-1000的整数。
8.根据权利要求6的绝缘膜，其中
硅化合物为下列一种化合物：聚二甲基碳硅烷、聚氢基甲基碳硅烷、聚二乙基碳硅烷、聚氢基乙基碳硅烷、聚碳硅苯乙烯、聚苯基甲基碳硅烷、聚二苯基碳硅烷、聚二甲基硅亚苯基硅氧烷、聚甲基硅亚苯基硅氧烷、聚二乙基硅亚苯基硅氧烷、聚乙基硅亚苯基硅氧烷、聚二丙基硅亚苯基硅氧烷、聚丙基硅亚苯基硅氧烷、聚苯基硅亚苯基硅氧烷、聚二苯基硅亚苯基硅氧烷、聚苯基甲基硅亚苯基硅氧烷、聚苯基乙基硅亚苯基硅氧烷、聚苯基丙基硅亚苯基硅氧烷、聚乙基甲基硅亚苯基硅氧烷、聚甲基丙基硅亚苯基硅氧烷以及聚乙基丙基硅亚苯基硅氧烷。
9.根据权利要求6的绝缘膜，其中
在膜的骨架中氧原子与硅原子的比例处于1个硅原子比0-0.5个氧原子的范围内。
10.一种绝缘膜形成方法，包括以下步骤：
在衬底上涂覆上绝缘膜形成材料，绝缘膜形成材料包括具有C-C键骨架的硅化合物，被热处理分解或蒸发的、并且是含4个或更多碳原子的胺化合物的孔形成化合物，以及溶解硅化合物和孔形成化合物的溶剂；
对涂覆到衬底上的绝缘膜形成材料进行干燥，以形成包含硅化合物和孔形成化合物的膜；以及
通过对衬底进行热处理来分解或蒸发孔形成化合物，以从膜中消除孔形成化合物，从而在膜中形成孔。
11.根据权利要求10的绝缘膜形成方法，其中
硅化合物具有由下面的通式表达出的结构
Figure C021184380004C1
R1和R2的任一个为氢，另一个为具有1-3个碳原子的烃或苯基团，R3为具有1-3个碳原子的烃或亚苯基或者是氧，O为20-1000的整数。
12.根据权利要求10的绝缘膜形成方法，其中
硅化合物为下列一种化合物：聚二甲基碳硅烷、聚氢基甲基碳硅烷、聚二乙基碳硅烷、聚氢基乙基碳硅烷、聚碳硅苯乙烯、聚苯基甲基碳硅烷、聚二苯基碳硅烷、聚二甲基硅亚苯基硅氧烷、聚甲基硅亚苯基硅氧烷、聚二乙基硅亚苯基硅氧烷、聚乙基硅亚苯基硅氧烷、聚二丙基硅亚苯基硅氧烷、聚丙基硅亚苯基硅氧烷、聚苯基硅亚苯基硅氧烷、聚二苯基硅亚苯基硅氧烷、聚苯基甲基硅亚苯基硅氧烷、聚苯基乙基硅亚苯基硅氧烷、聚苯基丙基硅亚苯基硅氧烷、聚乙基甲基硅亚苯基硅氧烷、聚甲基丙基硅亚苯基硅氧烷以及聚乙基丙基硅亚苯基硅氧烷。
13.根据权利要求10的绝缘膜形成方法，其中
调整孔形成化合物在绝缘膜形成材料中的浓度以控制膜的孔积率。
14.根据权利要求10的绝缘膜形成方法，其中
衬底及其上的薄膜在300-500℃下、氧浓度低于5％的氛围下进行热处理，以在膜中形成孔。
15.一种形成在半导体衬底上的半导体器件，包括多孔绝缘膜和埋入到多孔绝缘膜中的埋入互连层，该多孔绝缘膜包括具有C-C键骨架的硅化合物膜，其中
尺寸小于10nm的孔形成在膜中。
16.根据权利要求15的半导体器件，还包括
第一互连层，在半导体衬底上方形成，
多孔绝缘膜，在第一互连层上形成，以及
第二互连层，在多孔绝缘膜上形成。
17.根据权利要求15的半导体器件，其中
硅化合物具有由下面的通式表达出的结构
R1和R2的任一个为氢，另一个为具有1-3个碳原子的烃或苯基团，R3为具有1-3个碳原子的烃或亚苯基或者是氧，O为20-1000的整数。
18.根据权利要求15的半导体器件，其中
硅化合物为下列一种化合物：聚二甲基碳硅烷、聚氢基甲基碳硅烷、聚二乙基碳硅烷、聚氢基乙基碳硅烷、聚碳硅苯乙烯、聚苯基甲基碳硅烷、聚二苯基碳硅烷、聚二甲基硅亚苯基硅氧烷、聚甲基硅亚苯基硅氧烷、聚二乙基硅亚苯基硅氧烷、聚乙基硅亚苯基硅氧烷、聚二丙基硅亚苯基硅氧烷、聚丙基硅亚苯基硅氧烷、聚苯基硅亚苯基硅氧烷、聚二苯基硅亚苯基硅氧烷、聚苯基甲基硅亚苯基硅氧烷、聚苯基乙基硅亚苯基硅氧烷、聚苯基丙基硅亚苯基硅氧烷、聚乙基甲基硅亚苯基硅氧烷、聚甲基丙基硅亚苯基硅氧烷以及聚乙基丙基硅亚苯基硅氧烷。
19.根据权利要求15的半导体器件，其中
在多孔绝缘膜的膜的骨架中氧原子与硅原子的比例处于1个硅原子比0-0.5个氧原子的范围内。
CNB021184380A 2001-11-02 2002-04-25 绝缘膜形成材料,绝缘膜,形成绝缘膜的方法及半导体器件 Expired - Fee Related CN1189927C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP338502/2001 2001-11-02
JP2001338502A JP3886779B2 (ja) 2001-11-02 2001-11-02 絶縁膜形成用材料及び絶縁膜の形成方法

Publications (2)

Publication Number Publication Date
CN1416158A CN1416158A (zh) 2003-05-07
CN1189927C true CN1189927C (zh) 2005-02-16

Family

ID=19152987

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021184380A Expired - Fee Related CN1189927C (zh) 2001-11-02 2002-04-25 绝缘膜形成材料,绝缘膜,形成绝缘膜的方法及半导体器件

Country Status (6)

Country Link
US (1) US6727515B2 (zh)
EP (1) EP1308476B1 (zh)
JP (1) JP3886779B2 (zh)
KR (1) KR100777913B1 (zh)
CN (1) CN1189927C (zh)
TW (1) TWI223851B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4545973B2 (ja) * 2001-03-23 2010-09-15 富士通株式会社 シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法
DE10227615A1 (de) * 2002-06-20 2004-01-15 Infineon Technologies Ag Schicht-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung
KR100555513B1 (ko) * 2003-08-04 2006-03-03 삼성전자주식회사 보이드 발생이 방지되는 금속배선구조 및 금속배선방법
JP2005175060A (ja) * 2003-12-09 2005-06-30 Jsr Corp 絶縁膜およびその形成方法、ならびに膜形成用組成物
JP4737361B2 (ja) * 2003-12-19 2011-07-27 Ｊｓｒ株式会社 絶縁膜およびその形成方法
US7256498B2 (en) * 2004-03-23 2007-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Resistance-reduced semiconductor device and methods for fabricating the same
JP2005294525A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 半導体装置の製造方法
JP2006002125A (ja) * 2004-06-21 2006-01-05 Tokyo Ohka Kogyo Co Ltd カルボシラン系ポリマーを含んでなる被膜形成用組成物、および該組成物から得られた被膜
KR101156314B1 (ko) * 2004-07-16 2012-06-13 도아고세이가부시키가이샤 폴리카르보실란 및 그의 제조 방법
US7358317B2 (en) * 2004-09-22 2008-04-15 Jsr Corporation Polycarbosilane and method of producing the same
JP4780277B2 (ja) * 2004-10-15 2011-09-28 Ｊｓｒ株式会社 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法
JP2006152063A (ja) * 2004-11-26 2006-06-15 Jsr Corp 新規ポリカルボシランおよびその製造方法、膜形成用組成物、ならびに膜およびその形成方法
US7696625B2 (en) * 2004-11-30 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7985677B2 (en) * 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2006201361A (ja) * 2005-01-19 2006-08-03 Tokyo Ohka Kogyo Co Ltd シリルフェニレン系ポリマーを含有する中間層形成用組成物およびそれを用いたパターン形成方法
US8368220B2 (en) * 2005-10-18 2013-02-05 Taiwan Semiconductor Manufacturing Co. Ltd. Anchored damascene structures
JP5321771B2 (ja) * 2005-11-11 2013-10-23 Ｊｓｒ株式会社 ポリカルボシランの製造方法
JP2007131778A (ja) * 2005-11-11 2007-05-31 Jsr Corp ポリカルボシラン、塗布用シリカ系組成物、およびシリカ系膜
WO2007055097A1 (ja) 2005-11-11 2007-05-18 Jsr Corporation ポリカルボシランおよびその製造方法、塗布用シリカ系組成物、およびシリカ系膜
JP4666308B2 (ja) * 2006-02-24 2011-04-06 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2007273494A (ja) 2006-03-30 2007-10-18 Fujitsu Ltd 絶縁膜形成用組成物及び半導体装置の製造方法
JP5071474B2 (ja) * 2007-03-13 2012-11-14 富士通株式会社 半導体装置および半導体装置の製造方法
JP5277552B2 (ja) * 2007-03-19 2013-08-28 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5470687B2 (ja) * 2007-08-10 2014-04-16 富士通株式会社 シリコン化合物、紫外線吸収体、多層配線装置の製造方法および多層配線装置
WO2018230671A1 (ja) * 2017-06-16 2018-12-20 Jsr株式会社 パターン形成方法及びｅｕｖリソグラフィー用ケイ素含有膜形成組成物
KR102430258B1 (ko) * 2019-10-02 2022-08-09 주식회사 엘지화학 리튬 이차전지용 양극 활물질 및 상기 양극 활물질의 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01236249A (ja) * 1988-03-16 1989-09-21 Shin Etsu Chem Co Ltd 発泡性シリコーンゴム組成物
US5470802A (en) * 1994-05-20 1995-11-28 Texas Instruments Incorporated Method of making a semiconductor device using a low dielectric constant material
US6063714A (en) * 1995-11-16 2000-05-16 Texas Instruments Incorporated Nanoporous dielectric thin film surface modification
JP3842859B2 (ja) 1997-01-21 2006-11-08 新日本製鐵株式会社 低誘電率材料、層間絶縁膜及びｉｃ基板
US6218318B1 (en) * 1997-02-05 2001-04-17 Fujitsu Limited Semiconductor device having a porous insulation film
JP3415741B2 (ja) 1997-03-31 2003-06-09 東レ・ダウコーニング・シリコーン株式会社 電気絶縁性薄膜形成用組成物および電気絶縁性薄膜の形成方法
EP0881668A3 (en) 1997-05-28 2000-11-15 Dow Corning Toray Silicone Company, Ltd. Deposition of an electrically insulating thin film with a low dielectric constant
JPH1150007A (ja) 1997-08-07 1999-02-23 Catalysts & Chem Ind Co Ltd 低誘電率シリカ系被膜形成用塗布液および被膜付基材
JP4528377B2 (ja) 1998-12-25 2010-08-18 富士通株式会社 多孔性ポリマー薄膜及び半導体装置
JP2000273176A (ja) 1999-03-26 2000-10-03 Fujitsu Ltd 絶縁膜形成方法及び半導体装置
US6204202B1 (en) * 1999-04-14 2001-03-20 Alliedsignal, Inc. Low dielectric constant porous films
US6225238B1 (en) 1999-06-07 2001-05-01 Allied Signal Inc Low dielectric constant polyorganosilicon coatings generated from polycarbosilanes
US6602806B1 (en) * 1999-08-17 2003-08-05 Applied Materials, Inc. Thermal CVD process for depositing a low dielectric constant carbon-doped silicon oxide film
US6107357A (en) 1999-11-16 2000-08-22 International Business Machines Corporatrion Dielectric compositions and method for their manufacture
JP3604007B2 (ja) 2000-03-29 2004-12-22 富士通株式会社 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法
DE60135540D1 (de) 2001-03-27 2008-10-09 Samsung Electronics Co Ltd noporen

Also Published As

Publication number Publication date
EP1308476A1 (en) 2003-05-07
EP1308476B1 (en) 2013-08-21
CN1416158A (zh) 2003-05-07
JP2003142477A (ja) 2003-05-16
JP3886779B2 (ja) 2007-02-28
US6727515B2 (en) 2004-04-27
KR100777913B1 (ko) 2007-11-21
US20030089903A1 (en) 2003-05-15
KR20030038308A (ko) 2003-05-16
TWI223851B (en) 2004-11-11

Similar Documents

Publication Publication Date Title
CN1189927C (zh) 绝缘膜形成材料,绝缘膜,形成绝缘膜的方法及半导体器件
CN1113407C (zh) 形成沟槽隔离结构的方法
TWI326891B (en) Material for forming adhesion reinforcing layer, adhesion reinforcing layer, semiconductor device, and manufacturing method thereof
CN1376740A (zh) 硅基组合物、低介电常数膜、半导体器件以及制造低介电常数膜的方法
CN101045820B (zh) 形成绝缘膜的组合物以及制造半导体器件的方法
CN1204143A (zh) 半导体器件及其制造方法
CN1610091A (zh) 半导体多层布线板及其形成方法
CN1839468A (zh) 使用甲硅烷基化剂修复低k介电材料的损伤
US7830012B2 (en) Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device
CN1669130A (zh) 用于低介电常数材料的夹层增粘剂
EP2154710B1 (en) Substrate joining method and 3-D semiconductor device
JP2018098220A (ja) 半導体装置の製造方法
CN1823406A (zh) 低介电常数膜及其制造方法、以及使用它的电子器件
CN1126156C (zh) 半导体器件及其制造方法
US6703302B2 (en) Method of making a low dielectric insulation layer
CN1612336A (zh) 半导体装置及其制造方法
CN1969379A (zh) 有机硅氧烷膜、使用它的半导体器件及平面显示器件以及原料液
CN1096704C (zh) 包括绝缘膜的半导体器件及其制造方法
CN1532896A (zh) 半导体器件的制造方法
JP4579181B2 (ja) 多層配線における配線の還元方法、多層配線の製造方法、並びに、半導体装置の製造方法
CN1559083A (zh) 半导体装置的制造方法
CN1639851A (zh) 薄膜的形成方法
CN1781865A (zh) 增强氟硅玻璃层稳定性的方法
JP5267460B2 (ja) 絶縁膜材料、多層配線基板及びその製造方法、並びに、半導体装置及びその製造方法
CN1245743C (zh) 涂层的处理方法及利用该方法制造半导体器件的方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081219

Address after: Tokyo, Japan

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa, Japan

Patentee before: Fujitsu Ltd.

ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081219

C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Kanagawa

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050216

Termination date: 20180425

CF01 Termination of patent right due to non-payment of annual fee