JP5267460B2 - 絶縁膜材料、多層配線基板及びその製造方法、並びに、半導体装置及びその製造方法 - Google Patents

絶縁膜材料、多層配線基板及びその製造方法、並びに、半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5267460B2
JP5267460B2 JP2009522546A JP2009522546A JP5267460B2 JP 5267460 B2 JP5267460 B2 JP 5267460B2 JP 2009522546 A JP2009522546 A JP 2009522546A JP 2009522546 A JP2009522546 A JP 2009522546A JP 5267460 B2 JP5267460 B2 JP 5267460B2
Authority
JP
Japan
Prior art keywords
insulating film
film
multilayer wiring
wiring
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009522546A
Other languages
English (en)
Other versions
JPWO2009008212A1 (ja
Inventor
靖志 小林
義弘 中田
史朗 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/JP2007/063586 external-priority patent/WO2009008041A1/ja
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009522546A priority Critical patent/JP5267460B2/ja
Publication of JPWO2009008212A1 publication Critical patent/JPWO2009008212A1/ja
Application granted granted Critical
Publication of JP5267460B2 publication Critical patent/JP5267460B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Organic Insulating Materials (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体集積回路における多層配線内の絶縁膜の形成に好適に使用可能な絶縁膜材料、該絶縁膜材料を用いて形成した絶縁膜等を有する多層配線基板及びその製造方法、並びに、該絶縁膜材料で形成された絶縁膜等を有する半導体装置及びその製造方法に関する。
近年、半導体集積回路の集積度の増加及び素子密度の向上に伴い、特に半導体素子の多層化への要求が高まっている。この半導体集積回路の高集積化に伴い、配線間隔は更に狭くなることから、配線間の容量増大による配線遅延が問題となっている。ここで、前記配線遅延(T)は、次式、T∝CR、で表され、配線抵抗(R)及び配線間の容量(C)に影響を受ける。そして、誘電率(ε)と前記配線間の容量(C)との関係は、次式、C=εε・S/d、で表される。なお、該式において、Sは電極面積、εは真空の誘電率、εは絶縁膜の誘電率、dは配線間隔をそれぞれ表す。前記配線間の容量(C)は、配線厚を薄くし電極面積を小さくすることで低減できるものの、配線厚を薄くすると、更に前記配線抵抗(R)の上昇を招くために高速化を達成し得ない。したがって、前記配線遅延(T)を小さくし、高速化を図るためには、絶縁膜の低誘電率化が有効な手段となる。
多層配線構造を有する半導体装置においては、金属配線間隔が狭くなる傾向にあり、静電誘導による金属配線のインピーダンスが増大し、応答速度の遅延や消費電力の増大が懸念されている。このため、半導体基板と金属配線との間、又は金属配線間に設けられる層間絶縁膜の比誘電率をできる限り小さくすることが必要となる。
従来の絶縁膜の材料としては、二酸化珪素(SiO)、窒化珪素(SiN)、燐珪酸ガラス(PSG)等の無機材料、ポリイミド等の有機系高分子材料などが用いられている。
しかし、半導体装置で多用されているCVD−SiO膜の誘電率は、4程度と高いものである。また、低誘電率CVD膜として検討されているSiOF膜は、誘電率が約3.3〜3.5であるが、吸湿性が高く、誘電率が経時的に上昇してしまうという問題がある。
近年、加熱により蒸発乃至分解する有機樹脂等を低誘電率膜形成用材料に添加し、成膜時の加熱により多孔質化させた多孔質皮膜が提案されている。該多孔質皮膜は、空孔を有するため、従来に比して低誘電率化の実現を図ることができるものの、現状では空孔サイズが10nm以上と大きく、更なる誘電率の低減を目的として、空隙率(空孔の存在率)を高くすると、吸湿による誘電率上昇や膜強度の低下が生じるという問題がある。
現在、膜の低誘電率化を目的として、薬液の塗布により膜形成を行い、膜密度の低減を図ることが行われており、該薬液としては、シリコン化合物を用いたものが知られている(特許文献1参照)。しかし、シリコン化合物、特にポリカルボシラン化合物を用いる場合、膜形成が困難であるという問題がある。その理由としては、ポリカルボシラン化合物の構造が、次式、(−Si−R−)n−、で表され(ただし、Rは、少なくとも1つのCを有する有機基である。)、結合環境的にハイドロカーボン材料と近い構造を有しているため、架橋が進まないことが挙げられる。このため、得られた膜は、半導体装置に用いる絶縁膜としては、強度が不充分であることがあった。
特開2001−127152号公報
本発明は、従来における前記問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、低誘電率で高強度な絶縁膜の形成に好適に使用可能な絶縁膜材料、該絶縁膜材料を用いて形成された絶縁膜等を有し、配線間の寄生容量が低減可能な多層配線基板及びその製造方法、並びに、前記絶縁膜材料を用いて形成された絶縁膜等を含む多層配線構造を有する高速で信頼性の高い半導体装置及びその製造方法を提供することを目的とする。
本発明者等は、前記課題に鑑み、鋭意検討を行った結果、以下の知見を得た。即ち、従来のポリカルボシランの珪素水素結合における水素原子を、水酸基に置換することにより、シラノール基を有するポリカルボシラン化合物を合成した。ここで、ポリカルボシランをシラノール化すると、ポリカルボシランが親水化し、他の親水性溶媒又は親水性化合物と容易に混合することができ、従来非常に困難であったシラン化合物との混合が容易となり、混合するシラン化合物の種類、添加量等により、自在に特性及び材料組成を変更可能であることを知見した。また、前記シラン化合物、好ましくは、不飽和結合を有する基が含まれるシラン化合物を添加すると、低誘電率且つ高強度な絶縁膜が得られることを知見した。また、前記シラノール基を有するポリカルボシラン化合物を含む絶縁膜材料を用いると、2つの水酸基が脱水縮合反応により容易にシロキサン結合へと架橋するため、シラノール基の意図的な脱水縮合反応によってポリカルボシラン化合物の架橋を促進させ、高強度で低誘電率な絶縁膜を形成することができることを見出し、本発明を完成するに至った。
本発明は、本発明者等の前記知見に基づくものであり、前記課題を解決するための手段としては、以下の通りである。即ち、
本発明の絶縁膜材料は、下記構造式(1)で表される構造を有するポリカルボシラン化合物を少なくとも含むことを特徴とする。
ただし、前記構造式(1)中、Rは、n回の繰返しの中で、互いに同一であってもよいし異なっていてもよく、炭素数1〜4の炭化水素及び芳香族炭化水素のいずれかを表す。Rは、n回の繰返しの中で、互いに同一であってもよいし異なっていてもよく、炭素数1〜4の炭化水素及び芳香族炭化水素のいずれかを表す。nは、5〜5,000の整数を表す。
該絶縁膜材料においては、前記構造式(1)で表されるポリカルボシラン化合物を含み、該ポリカルボシラン化合物は、シラノール基を有するので、該絶縁膜材料を用いて絶縁膜を形成すると、シラノール基の意図的な脱水縮合反応によってポリカルボシラン化合物の架橋を促進させることができ、高強度で誘電率の低い絶縁膜が得られる。このため、前記絶縁膜材料を用いて形成した絶縁膜は、層間絶縁膜、エッチング用ストッパ膜、化学的機械研磨用ストッパ膜(CMPストッパ膜)、などとして用いることができ、多層配線の形成に好適に使用可能であり、各種半導体装置の製造に好適に使用可能であり、本発明の多層配線基板及び本発明の半導体装置の製造に特に好適に使用可能である。
従来より、絶縁膜の寄生容量による信号伝播速度の低下が知られていたが、半導体デバイスの配線間隔が1μm以上の世代では配線遅延のデバイス全体への影響は少なかった。近時、半導体集積回路が高集積化され、多層配線構造化されるようになり、配線幅・間隔が狭くなり、配線間隔が1μm以下、特に今後0.1μm以下で、回路を形成すると、配線間の寄生容量がデバイス速度に大きく影響を及ぼすこととなる。
現在、半導体装置の多層配線構造は、その用途に応じて、プラズマにより形成されたシリコン化合物からなる膜が主に利用されている。しかし、プラズマによるシリコン化合物からなる膜は、非常に緻密構造となり膜強度が高い反面、誘電率が高いという問題がある。しかし、低誘電率で、高強度であり、応答速度の高速化に寄与し得る本発明の絶縁膜材料を用いて形成した絶縁膜によれば、前記配線間の寄生容量の低下を達成することができ、前記信号伝播速度の高速化が可能となる。
本発明の多層配線基板は、基板上に、複数の配線層と、絶縁膜とからなり、かつ前記配線層どうしが電気的に接続された多層配線構造を有してなり、
前記絶縁膜が、本発明の前記絶縁膜材料を用いてケイ素含有絶縁膜を形成し、前記ケイ素含有絶縁膜に少なくとも一種類の光を単独または組み合わせて照射して得られたことを特徴とする。
これらの多層配線基板においては、本発明の前記絶縁膜材料を用いて形成され、より低誘電率で寄生容量が低減され、しかも耐ダメージ性に優れた絶縁膜を含む多層配線構造を有するので、信号伝播速度の高速化が可能であり、応答速度の高速化が要求されるIC、LSI等の高集積度の半導体集積回路等に特に好適である。
本発明の多層配線基板の製造方法は、被加工面上に、本発明の絶縁膜材料を用いて層間絶縁膜を形成する層間絶縁膜形成工程と、前記層間絶縁膜に対して、エッチングにより配線用パターンを形成する配線パターン形成工程と、前記配線用パターンを用いて配線層を形成する配線層形成工程と、を繰返し行うことを少なくとも含むことを特徴とする。
この多層配線基板の製造方法では、層間絶縁膜形成工程において、被加工面上に、本発明の絶縁膜材料を用いて層間絶縁膜が形成され、配線パターン形成工程において、前記層間絶縁膜に対して、エッチングにより配線用パターンが形成され、配線層形成工程において、前記配線用パターンを用いて配線層が形成され、前記層間絶縁膜形成工程、前記配線パターン形成工程、及び前記配線層形成工程が繰返し行われる。
本発明の半導体装置は、トランジスタと、該トランジスタを表面に備えた半導体基板と、該半導体基板上に設けられた多層配線構造と、該多層配線構造の最上層に配設された電極パッドとを少なくとも有してなり、前記多層配線構造が、前記半導体基板上に、複数の配線層と、これらの配線層の間に配置された層間絶縁膜とからなり、前記配線層どうしが、前記層間絶縁膜を貫通する貫通孔を通して電気的に接続され、かつ前記トランジスタと前記電極パッドとが、前記多層配線構造を通じて電気的に接続された半導体装置であって、前記層間絶縁膜が、本発明の前記絶縁膜材料を用いて形成されたことを特徴とする。
また、本発明の半導体装置は、トランジスタと、該トランジスタを表面に備えた半導体基板と、該半導体基板上に設けられた多層配線構造と、該多層配線構造の最上層に配設された電極パッドとを少なくとも有してなり、前記多層配線構造が、前記半導体基板上に、複数の配線層と、これらの配線層の間に配置された層間絶縁膜とからなり、前記配線層どうしが、前記層間絶縁膜を貫通する貫通孔を通して電気的に接続され、かつ前記トランジスタと前記電極パッドとが、前記多層配線構造を通じて電気的に接続された半導体装置であって、前記層間絶縁膜上に、本発明の前記絶縁膜材料を用いて形成された、エッチング用ストッパ膜及び化学的機械研磨用ストッパ膜の少なくともいずれかを有することを特徴とする。
これらの半導体装置においては、本発明の前記絶縁膜材料を用いて形成された層間絶縁膜、エッチング用ストッパ膜及び化学的機械研磨用ストッパ膜の少なくともいずれかを含む多層配線構造を有しているので、前記配線間の寄生容量の低下と前記配線抵抗の低下とが達成され、高速で信頼性の高いフラッシュメモリ、DRAM、FRAM、MOSトランジスタ、などに特に好適である。
本発明の半導体装置の製造方法は、半導体基板の表面に、トランジスタを形成するトランジスタ形成工程と、被加工面上に、本発明の絶縁膜材料を用いて層間絶縁膜を形成する層間絶縁膜形成工程、該層間絶縁膜に対して、エッチングにより配線用パターンを形成する配線パターン形成工程、及び該配線用パターンを用いて配線層を形成する配線層形成工程を、繰返し行うことにより多層配線構造を形成する多層配線構造形成工程と、前記多層配線構造の最上層に電極パッドを形成する電極形成工程と、を少なくとも含むことを特徴とする。
この半導体装置の製造方法では、トランジスタ形成工程において、半導体基板の表面に、トランジスタが形成され、多層配線構造形成工程において、被加工面上に、本発明の絶縁膜材料を用いて層間絶縁膜が形成される層間絶縁膜形成工程、該層間絶縁膜に対して、エッチングにより配線用パターンが形成される配線パターン形成工程、及び該配線用パターンを用いて配線層が形成される配線層形成工程が、繰返し行われることにより多層配線構造が形成され、電極形成工程において、前記多層配線構造の最上層に電極パッドが形成される。
本発明によると、従来における前記問題を解決することができ、低誘電率で高強度な絶縁膜の形成に好適に使用可能な絶縁膜材料、該絶縁膜材料を用いて形成された絶縁膜等を有し、配線間の寄生容量が低減可能な多層配線基板及びその製造方法、並びに、前記絶縁膜材料を用いて形成された絶縁膜を含む多層配線構造を有する高速で信頼性の高い半導体装置及びその製造方法を提供することができる。
【0019】
【図1】
図1は、参考例2及び比較例2で得られた絶縁膜のFT−IRスペクトルを示すグラフ図である。
【図2A】
図2Aは、本発明の絶縁膜材料を用いて形成された層間絶縁膜を含む多層配線構造を有する本発明の半導体装置の製造方法の一例を示す工程図(その1)である。
【図2B】
図2Bは、本発明の絶縁膜材料を用いて形成された層間絶縁膜を含む多層配線構造を有する本発明の半導体装置の製造方法の一例を示す工程図(その2)である。
【図2C】
図2Cは、本発明の絶縁膜材料を用いて形成された層間絶縁膜を含む多層配線構造を有する本発明の半導体装置の製造方法の一例を示す工程図(その3)である。
【図2D】
図2Dは、本発明の絶縁膜材料を用いて形成された層間絶縁膜を含む多層配線構造を有する本発明の半導体装置の製造方法の一例を示す工程図(その4)である。
【図2E】
図2Eは、本発明の絶縁膜材料を用いて形成された層間絶縁膜を含む多層配線構造を有する本発明の半導体装置の製造方法の一例を示す工程図(その5)である。
【図2F】
図2Fは、本発明の絶縁膜材料を用いて形成された層間絶縁膜を含む多層配線構造を有する本発明の半導体装置の製造方法の一例を示す工程図(その6)である。
【図2G】
図2Gは、本発明の絶縁膜材料を用いて形成された層間絶縁膜を含む多層配線構造を有する本発明の半導体装置の製造方法の一例を示す工程図(その7)である。
【図2H】
図2Hは、本発明の絶縁膜材料を用いて形成された層間絶縁膜を含む多層配線構造を有する本発明の半導体装置の製造方法の一例を示す工程図(その8)である。
【図2I】
図2Iは、本発明の絶縁膜材料を用いて形成された層間絶縁膜を含む多層配線構造を有する本発明の半導体装置の製造方法の一例を示す工程図(その9)である。
【図2J】
図2Jは、本発明の絶縁膜材料を用いて形成された層間絶縁膜を含む多層配線構造を有する本発明の半導体装置の製造方法の一例を示す工程図(その10)である。
【図2K】
図2Kは、本発明の絶縁膜材料を用いて形成された層間絶縁膜を含む多層配線構造を有する本発明の半導体装置の製造方法の一例を示す工程図(その11)である。
【図3】
図3は、本発明の多層配線基板の一例を示す断面概略図である。
【図4A】
図4Aは、本発明の半導体装置の一例を製造するための工程図(その1)である。
【図4B】
図4Bは、本発明の半導体装置の一例を製造するための工程図(その2)である。
【図4C】
図4Cは、本発明の半導体装置の一例を製造するための工程図(その3)である。
【図4D】
図4Dは、本発明の半導体装置の一例を製造するための工程図(その4)である。
【図5A】
図5Aは、本発明の半導体装置の一例を製造するための工程図(その5)である。
【図5B】
図5Bは、本発明の半導体装置の一例を製造するための工程図(その6)である。
【図6A】
図6Aは、本発明の半導体装置の一例を製造するための工程図(その7)である。
【図6B】
図6Bは、本発明の半導体装置の一例を製造するための工程図(その8)である。
【図6C】
図6Cは、本発明の半導体装置の一例を製造するための工程図(その9)である。
【図7A】
図7Aは、本発明の半導体装置の一例を製造するための工程図(その10)である。
【図7B】
図7Bは、本発明の半導体装置の一例を製造するための工程図(その11)である。
【図7C】
図7Cは、本発明の半導体装置の一例を製造するための工程図(その12)である。
【図8A】
図8Aは、本発明の半導体装置の一例を製造するための工程図(その13)である。
【図8B】
図8Bは、本発明の半導体装置の一例を製造するための工程図(その14)である。
【図9A】
図9Aは、本発明の半導体装置の一例を製造するための工程図(その15)である。
【図9B】
図9Bは、本発明の半導体装置の一例を製造するための工程図(その16)である。
【発明を実施するための最良の形態】
(絶縁膜材料)
本発明の絶縁膜材料は、下記構造式(1)で表されるポリカルボシラン化合物を少なくとも含んでなり、好ましくは、シラン化合物を含み、更に必要に応じて、溶媒、その他の成分等を含んでなる。
ただし、前記構造式(1)中、Rは、n回の繰返しの中で、互いに同一であってもよいし異なっていてもよく、炭素数1〜4の炭化水素及び芳香族炭化水素のいずれかを表す。Rは、n回の繰返しの中で、互いに同一であってもよいし異なっていてもよく、炭素数1〜4の炭化水素及び芳香族炭化水素のいずれかを表す。nは、5〜5,000の整数を表す。
−ポリカルボシラン化合物−
前記ポリカルボシラン化合物としては、シラノール基を有し、前記構造式(1)で表される構造を有する限り特に制限はなく、目的に応じて適宜選択することができるが、その全体構造としては、対象性を有するのが好ましい。この場合、絶縁膜を形成すると、サイズが大きく、かつ均一な空孔が形成されるため、空孔率を上昇させても、膜強度を維持することができる。
また、前記ポリカルボシラン化合物は、シラノール基を有するので、親水性を示し、他の親水性溶媒又は親水性化合物と容易に混合することができ、従来非常に困難であったシラン化合物との混合も容易である。また、後述するように、シラノール基の脱水縮合反応によってポリカルボシラン化合物の架橋を促進させ、高強度な絶縁膜を形成することができる。
更に、前記ポリカルボシラン化合物は、構造中に炭化水素又は芳香族炭化水素が豊富に含まれるので、得られる絶縁膜と、多孔質膜とのエッチング選択比を充分に取ることができ、エッチングの際のストッパ膜、化学的機械研磨の際のストッパ膜、等に好適な絶縁膜の形成に好適に使用可能である。
前記ポリカルボシラン化合物が、前記構造式(1)で表される構造を有することを確認する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、NMRにより分析することができる。
前記構造式(1)におけるRは、n回の繰返しの中で、互いに同一であってもよいし異なっていてもよく、炭素数1〜4の炭化水素及び芳香族炭化水素のいずれかを表す限り特に制限はなく、目的に応じて適宜選択することができ、例えば、メチル基、エチル基、プロピル基、ブチル基、ビニル基、フェニル基などが挙げられる。これらの中でも、低い誘電率を維持し、かつ高い膜強度が得られる点で、メチル基が好適に挙げられる。
は、n回の繰返しの中で、互いに同一であってもよいし異なっていてもよく、炭素数1〜4の炭化水素及び芳香族炭化水素のいずれかを表す限り特に制限はなく、目的に応じて適宜選択することができ、例えば、メチレン基、エチレン基、プロピレン基、イソプロピレン基、ビニレン基、フェニレン基などが挙げられる。これらの中でも、微細孔を比較的容易に形成し、低い誘電率及び高強度を有する膜が得られる点で、メチレン基が好適に挙げられる。
nは、5〜5,000の整数を表す。nが、5未満であると、絶縁膜を形成する際、50〜400℃の不活性ガスの存在下での熱処理により、前記ポリカルボシラン化合物が蒸発してしまうことがあり、5,000を超えると、溶剤への溶解性が悪くなり、スピンコートでの膜形成が困難になることがある。
前記ポリカルボシラン化合物の重量平均分子量としては、特に制限はなく、目的に応じて適宜選択することができるが、400より大きく10,000以下であるのが好ましい。
前記重量平均分子量が、400以下であると、塗布により絶縁膜を形成する際、溶媒に溶解させると揮発してしまい、膜形成が困難となるほか、充分な膜強度が得られないことがあり、10,000を超えると、前記ポリカルボシラン化合物を前記溶媒に溶解させた塗布液の粘性が高くなり、塗布性が低下するほか、誘電率が上昇することがある。
前記重量平均分子量の測定方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ゲルパーミエーションクロマトグラフィー(GPC)により測定することができる。
前記構造式(1)で表されるポリカルボシラン化合物におけるシラノール基の含有量([Si−OH]/ポリカルボシラン化合物の重量平均分子量×100)としては、特に制限はなく、目的に応じて適宜選択することができるが、1〜20重量%が好ましく、7〜18重量%がより好ましい。
ここで、前記[Si−OH]は、Si−OHとして含まれるOHの重量を意味する。
前記シラノール基の含有量が、1重量%未満であると、得られる絶縁膜の強度に劣ることがあり、20重量%を超えても、それに見合った効果が得られず、前記絶縁膜の強度が低下するほか、誘電率が上昇することがある。
前記構造式(1)で表されるポリカルボシラン化合物の合成方法としては、特に制限はなく、目的に応じて適宜選択することができるが、ポリカルボシランにおける珪素水素結合の水素原子を、水酸基に置換することにより行うことができる。その結果、シラノール基が導入されたポリカルボシラン化合物が得られる。
前記ポリカルボシラン化合物の合成においては、酸化触媒を用いるのが好ましく、該酸化触媒としては、酸化作用を有する限り特に制限はなく、目的に応じて適宜選択することができるが、例えば、オゾン、二酸化マンガン、塩素、硝酸、熱濃硫酸、過酸化水素、過マンガン酸カリウム、二クロム酸カリウム、塩化銅、酸化銀、二酸化硫黄、四酸化オスミウム、過ルテニウム酸テトラプロピルアンモニウム、水酸化テトラプロピルアンモニウム、水酸化テトラ−n−ブチルアンモニウム、水酸化テトラメチルアンモニウム、N−メチルモルホリン−Nオキシド、tetr−ブチルヒドロペルオキシドなどが好適に挙げられる。
前記構造式(1)で表されるポリカルボシラン化合物の前記絶縁膜材料における含有量としては、特に制限はなく、目的に応じて適宜選択することができるが、1〜40質量%が好ましく、5〜20質量%がより好ましい。
前記含有量が、1質量%未満であると、得られる絶縁膜の強度に劣ることがあり、40質量%を超えると、前記絶縁膜の面内膜厚分布が大きくなることがある。
−シラン化合物−
前記シラン化合物を更に含むと、得られる絶縁膜の膜強度を更に向上させることができる点で、有利であり、前記シラン化合物を含むことは、多層配線における層間絶縁膜への利用に対して有用である。
前記シラン化合物としては、特に制限はなく、目的に応じて適宜選択することができるが、前記構造式(1)で表されるポリカルボシラン化合物と容易に結合を形成する点で、アルコキシ基、シラザン結合、クロロ基、アルキルアミノ基及び水酸基のいずれかを少なくとも含んでいるのが好ましい。
前記アルコキシ基を含むシラン化合物としては、特に制限はなく、目的に応じて適宜選択することができ、アセトキシメチルジメチルアセトキシシラン、アセトキシメチルトリエトキシシラン、アセトキシメチルトリメトキシシラン、アセトキシトリメチルシラン、アリロキシトリメチルシラン、アリルトリエトキシシラン、アリルトリメトキシシラン、4−アミノブチルトリエトキシシラン、4−アミノブチルトリメトキシシラン、ビス(トリエトキシシリル)メタン、ビス(トリエトキシシリル)エチレン、ビス(トリメトキシシリル)エタン、ビス(トリメトキシシリル)ヘキサン、ブロモフェニルトリメトキシシラン、クロロメチルメチルジエトキシシラン、クロロメチルトリエトキシシラン、クロロメチルトリメトキシシラン、3−クロロプロピルトリエトキシシラン、3−クロロプロピルトリメトキシシラン、シクロヘキシルエチルジメトキシシラン、シクロヘキシルメチルジメトキシシラン、シクロへキシルトリメトキシシラン、シクロペンチルトリメトキシシラン、ジエトキシジビニルシラン、1,3−ジメチルテトラメトキシジシロキサン、ジフェニルジエトキシシラン、1,3−ジビニルテトラエトキシジシロキサン、ヘキサメトキシジシラン、n−ヘキシルトリエトキシシラン、メルカプトメチルメチルジエトキシシラン、メルカプトメチルトリメトキシシラン、メチルジエトキシシラン、メチルジメトキシシラン、メチルトリエトキシシラン、メチルトリメトキシシラン、ペンタフルオロフェニルプロピルトリメトキシシラン、フェニルジエトキシシラン、フェニルジメチルエトキシシラン、フェニルトリエトキシシラン、フェニルトリメトキシシラン、テトラエトキシシラン、テトラメトキシシラン、トリエトキシフルオロシラン、トリエトキシシラン、ビニルメチルジエトキシシラン、ビニルトリエトキシシラン、ビニルトリメトキシシラン、ビニルメチルジエトキシシラン、ビニルフェニルジエトキシシラン、トリビニルエトキシシランなどが挙げられる。これらは、1種単独で使用してもよいし、2種以上を併用してもよい。
前記シラザン結合を含むシラン化合物としては、特に制限はなく、目的に応じて適宜選択することができ、ジ−n−ブチルテトラメチルジシラザン、1,3−ジビニルテトラメチルジシラザン、ヘキサメチルジシラザン、1,1,3,3−テトラメチルジシラザン、1,1,3,3−テトラフェニルジメチルジシラザン、などが挙げられる。
また、これらのシラン化合物のほか、窒素を少なくとも含んでいれば、例えば、ビス(トリメチルシリル)尿素、2,2,5,5−テトラメチル−2,5−ジシラ−1−アザシクロペンタン、N−(トリメチルシリル)アセトアミドなどのシラン化合物を用いることもできる。これらは、1種単独で使用してもよいし、2種以上を併用してもよい。
前記クロロ基を含むシラン化合物としては、特に制限はなく、目的に応じて適宜選択することができ、トリメチルクロロシラン、ジメチルジクロロシラン、メチルトリクロロシラン、トリエチルクロロシラン、ジエチルジクロロシラン、エチルトリクロロシラン、4−[2−(トリクロロシリル)エチル]ピリジン、(N,N−ジメチルアミノ)ジメチルクロロシランなどが挙げられる。これらは、1種単独で使用してもよいし、2種以上を併用してもよい。
前記アルキルアミン基を含むシラン化合物としては、特に制限はなく、目的に応じて適宜選択することができ、(N,N−ジメチルアミノ)ジメチルクロロシラン、(N,N−ジメチルアミノ)ジメチルシラン、トリメチルシリルジメチルアミン、トリメチルシリルジエチルアミン、トリエチルシリルジメチルアミン、トリエチルシリルジエチルアミン、ジメチルアミノメチルエトキシシラン、ビス(ジメチルアミノ)ジフェニルシランなどが挙げられる。これらは、1種単独で使用してもよいし、2種以上を併用してもよい。
前記水酸基を含むシラン化合物としては、前記溶媒中で水酸基を有する限り特に制限はなく、目的に応じて適宜選択することができ、1,4−ビス(ヒドロキシジメチルシリル)ベンゼン、t−ブチルジメチルシラノール、ジフェニルシランジオール、トリエチルシラノール、2−(トリメチルシリル)エタノール、トリフェニルシラノール、ナトリウムメチルシリコネートなどが挙げられる。これらは、1種単独で使用してもよいし、2種以上を併用してもよい。
また、シラン化合物が下記一般式(1)〜(3)のいずれかで表される化合物を含んでいてもよい。
前記一般式(1)〜(3)中、R、RおよびRは、互いに独立に、水素、炭素数1〜4の脂肪族炭化水素基、置換基を含んでいてもよい炭素数6〜8の芳香族炭化水素基、または置換基を含んでいてもよい炭素数4〜8の複素芳香族基を表し、X、XおよびXは、互いに独立に、クロロ基、水酸基、炭素数1〜3のアルコキシ基、または炭素数1〜4のアルキルアミノ基を表す。ただし、前記一般式(1)〜(3)におけるR、RおよびRの少なくともいずれか1つには、少なくとも1つの不飽和結合を有する基が含まれる。前記不飽和結合を有する基としては、特に制限はなく、例えば、公知の不飽和炭化水素基、芳香族炭化水素基、複素芳香族基と呼ばれるものから適宜選択することができる。このような不飽和結合を有する基としては、例えば、ビニル基、アクロイル基、ベンジル基、フェニル基、カルボニル基、カルボキシ基、ジアゾ基、アジド基、シンナモイル基、アクリレート基、シンナミリデン基、シアノシンナミリデン基、フリルペンタジエン基、p−フェニレンジアクリレート基、ピリジニル基等が挙げられる。この中でも、ビニル基、フェニル基、ピリジニル基が光照射による化学反応が急速に起こりやすいのでより好ましい。また、一分子中に含まれる不飽和結合を有する基の数についても特に制限はない。
また、シラン化合物が下記一般式(1)〜(3)のいずれかで表される化合物からなる群から選ばれた少なくとも2つの化合物について、それぞれX、XおよびXの少なくともいずれか1つを取り去り、窒素を介して互いに結合させて得られる窒素介在化合物を含んでいてもよい。
前記一般式(1)〜(3)中、R、RおよびRは、互いに独立に、水素、炭素数1〜4の脂肪族炭化水素基、置換基を含んでいてもよい炭素数6〜8の芳香族炭化水素基、または置換基を含んでいてもよい炭素数4〜8の複素芳香族基を表し、X、XおよびXは、互いに独立に、クロロ基、水酸基、炭素数1〜3のアルコキシ基、または炭素数1〜4のアルキルアミノ基を表す。ただし、前記一般式(1)〜(3)におけるR、RおよびRの少なくともいずれか1つには、少なくとも1つの不飽和結合を有する基が含まれる。前記不飽和結合を有する基は、前述したものと同様である。
前記窒素介在化合物が、下記一般式(4)〜(7)のいずれかで表される化合物を含むことが好ましい。
前記一般式(4)〜(7)中、R、RおよびRは、互いに独立に、水素、炭素数1〜4の脂肪族炭化水素基、置換基を含んでいてもよい炭素数6〜8の芳香族炭化水素基、または置換基を含んでいてもよい炭素数4〜8の複素芳香族基を表し、X、XおよびXは、互いに独立に、クロロ基、水酸基、炭素数1〜3のアルコキシ基、または炭素数1〜4のアルキルアミノ基を表す。nは3〜5の整数を表す。ただし、前記一般式(4)〜(7)におけるR、RおよびRの少なくともいずれか1つには、少なくとも1つの不飽和結合を有する基が含まれる。
前記シラン化合物の前記絶縁膜材料における含有量としては、特に制限はなく、目的に応じて適宜選択することができるが、20〜70質量%が好ましく、30〜60質量%がより好ましい。
前記含有量が、20質量%未満であると、前記シラン化合物の添加による前記絶縁膜の膜強度の向上効果が得られないことがあり、70質量%を超えると、前記絶縁膜の誘電率が上昇してしまうことがある。
−溶媒−
前記溶媒としては、前記構造式(1)で表されるポリカルボシラン化合物が可溶であれば特に制限はなく、目的に応じて適宜選択することができ、例えば、水、メタノール、エタノール、プロパノール、シクロヘキサノン、アセトン、メチルイソブチルケトン、メチルエチルケトン、メチルセロソルブ、エチルセロソルブ、オクタン、デカン、ヘキサン、プロピレングリコール、プロピレングリコールモノメチルエーテルアセテート、ジオキサン、ジエチルエーテル、ジエチレングリコール、硫酸ジメチル、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、プロピレングリコールモノプロピルエーテル、テトラヒドロフランなどが挙げられる。これらは、1種単独で使用してもよいし、2種以上を併用してもよい。
前記溶媒の前記絶縁膜材料における含有量としては、前記構造式(1)で表されるポリカルボシラン化合物、前記シラン化合物などの含有量に応じて適宜決定することができる。
−その他の成分−
前記その他の成分としては、本発明の効果を害しない限り特に制限はなく、目的に応じて適宜選択することができ、例えば、金属アルコキサイド、公知の各種添加剤などが挙げられる。
前記金属アルコキサイドとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ジエチルジエトキシゲルマン、エチルトリエトキシゲルマン、メチルトリエトキシゲルマン、テトラエトキシゲルマン、テトラメトキシゲルマン、トリエチルメトキシゲルマン、ジ−n−ブチルジメトキシスズ、アルミニウムエトキサイド、アンチモンエトキサイド、アンチモンメトキサイド、砒素トリエトキサイド、ホウ素エトキサイド、ホウ素メトキサイド、カルシウムエトキサイド、カルシウムメトキサイド、ガリウムエトキサイド、テトラエトキシゲルマン、テトラメトキシゲルマン、ハフニウムエトキサイド、鉄エトキサイド、マグネシウムエトキサイド、マンガンメトキサイド、モリブデンエトキサイド、ニオブエトキサイド、カリウムエトキサイド、カリウムメトキサイド、ナトリウムエトキサイド、ストロンチウムイソプロポキサイド、タンタルエトキサイド、タンタルメトキサイド、テルルエトキサイド、スズエトキサイド、スズメトキサイド、チタンブトキサイド、チタンエトキサイド、チタンメトキサイド、タングステンエトキサイド、バナジウムトリプロポキサイドオキサイド、イットリウムイソプロポキサイド、ジルコニウムエトキサイドなどが挙げられる。
前記その他の成分の前記絶縁膜材料における含有量としては、前記構造式(1)で表されるポリカルボシラン化合物及び前記溶媒の種類や含有量などに応じて適宜決定することができる。
本発明の前記絶縁膜材料は、前記構造式(1)で表されるポリカルボシラン化合物を含むので、低誘電率であり、しかも膜強度が高い絶縁膜を形成することができ、以下の本発明の多層配線基板、本発明の半導体装置などの製造に好適に使用することができる。
(多層配線基板)
本発明の多層配線基板は、基板と、多層配線構造とを少なくとも有し、更に必要に応じて適宜選択した、その他の部材(層乃至膜)を有してなる。
−基板−
前記基板としては、その形状、構造、大きさ、材質(材料)などについては、特に制限はなく、目的に応じて適宜選択することができるが、樹脂基板であるのが好ましく、例えば、ガラスエポキシ基板、ポリエステル基板、ポリイミド基板、ビスマレイミド−トリアジン樹脂基板、熱硬化性ポリフェニレンエーテル基板、フッ素樹脂基板、セラミック基板などが好適に挙げられる。
−多層配線構造−
前記多層配線構造は、前記基板上に、複数の配線層と、これらの配線層の間に配置された層間絶縁膜とからなり、かつ前記配線層どうしが、前記層間絶縁膜を貫通する貫通孔を通して電気的に接続されてなる。
−−配線層−−
前記配線層としては、その材料、形状、構造、厚みなどについては、特に制限はなく、目的に応じて適宜選択することができる。
前記配線層は、前記層間絶縁膜を介して積層され、該積層数としては、特に制限はなく、目的に応じて適宜選択することができるが、回路の集積度を向上させる点で、4以上が好ましい。
また、前記配線層は、前記層間絶縁膜に形成される貫通孔(ビア又はスルーホール)を通じて電気的に接続される。
−−層間絶縁膜−−
前記層間絶縁膜は、本発明の前記絶縁膜材料を用いて形成される。
前記層間絶縁膜の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、被加工面上に、本発明の前記絶縁膜材料を塗布することにより行うことができる。
前記被加工面としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、基板又は前記層間絶縁膜以外の絶縁膜の表面、具体的には、シリコンウェハー等の基板、各種酸化膜などの表面が挙げられる。
前記塗布の方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スピンコート法、ディップコート法、ニーダーコート法、カーテンコート法、ブレードコート法、などが挙げられる。これらの中でも、塗布効率等の点で、スピンコート法が好ましい。該スピンコート法の場合、その条件としては、例えば、回転数が、100〜10,000rpm程度であり、800〜5,000rpmが好ましく、時間が、1秒〜10分間程度であり、10〜90秒間が好ましい。
前記層間絶縁膜の形状、構造、大きさなどの諸物性については、特に制限はなく、目的に応じて適宜選択することができるが、以下の厚み、誘電率、膜強度などを有するのが好ましい。
前記形状としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ベタの膜形状、パターン状などが挙げられる。
前記構造としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、単層構造であってもよいし、積層構造であってもよい。
前記低誘電率膜が、前記パターン状である場合、及び前記積層構造を有する場合、各パターン及び各層における誘電率は、同一であってもよいし、それぞれ異なっていてもよい。
前記大きさとしては、特に制限はなく、目的に応じて適宜選択することができるが、既存の多層配線基板の大きさに対応した大きさが好ましい。
前記厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、多層配線基板においては、その構造上、通常、10nm〜1μmであり、10〜500nmが好ましく、10〜300nmがより好ましい。
前記厚みが、10nm未満であると、ピンホール等の構造欠陥が発生することがあり、500nmを超えると、特にドライエッチングで加工する際に、レジストパターンとの選択比が取り難いことがある。
前記誘電率としては、特に制限はなく、目的に応じて適宜選択することができるが、低いほど好ましく、具体的には、3.0以下が好ましく、2.8以下がより好ましい。
前記誘電率は、例えば、前記層間絶縁膜上に金電極を形成し、誘電率測定器などを用いて測定することができる。
前記膜強度としては、特に制限はなく、目的に応じて適宜選択することができるが、
5GPa以上が好ましく、10GPa以上がより好ましい。
前記膜強度が、5GPa未満であると、強度が不足し、前記層間絶縁膜が、前記多層配線基板に適用することができないことがある。
前記膜強度の測定方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ナノインデンテーション測定器を用いて測定することができる。
また、本発明の前記多層配線基板の他の態様として、前記多層配線構造において、本発明の前記絶縁膜材料で形成された層間絶縁膜乃至従来の多孔質シリカ膜等の層間絶縁膜上に、本発明の前記絶縁膜材料を用いて形成された、エッチング用ストッパ膜、化学的機械研磨用ストッパ膜(CMPストッパ膜)を有するものが好適に挙げられる。この場合、前記構造式(1)で表されるポリカルボシラン化合物を含む本発明の前記絶縁膜材料により形成された前記エッチング用ストッパ膜及び前記CMPストッパ膜は、低誘電率であり、しかも膜強度が高いので、微細パターンの形成が容易となる。
前記エッチング用ストッパ膜及び前記CMPストッパ膜の物性としては、上述した層間絶縁膜の物性と同様であるのが好ましい。
本発明の多層配線基板は、本発明の前記絶縁膜材料を用いて形成され、より低誘電率で、耐ダメージ性に優れた前記層間絶縁膜、前記エッチング用ストッパ膜及び前記CMPストッパ膜の少なくともいずれか(絶縁膜)を含む前記多層配線構造を有するので、寄生容量が低減され、信号伝播速度の高速化が可能であり、応答速度の高速化が要求される、IC、LSI等の高集積度の半導体集積回路装置などに特に好適に使用可能である。
本発明の前記多層配線基板は、公知の方法により製造することができるが、以下の本発明の多層配線基板の製造方法により好適に製造することができる。
−多層配線基板の製造方法−
前記多層配線基板の製造方法は、層間絶縁膜形成工程と、配線パターン形成工程と、配線層形成工程と、を繰返し行うことを含み、好ましくは、エッチング用ストッパ膜形成工程、化学的機械研磨用ストッパ膜形成工程などを含み、更に必要に応じて適宜選択した、その他の工程を含む。
<層間絶縁膜形成工程>
前記層間絶縁形成工程は、被加工面上に、本発明の前記絶縁膜材料を用いて層間絶縁膜を形成する工程である。
前記被加工面としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、基板又は前記層間絶縁膜以外の絶縁膜の表面、具体的には、シリコンウェハー等の基板、各種酸化膜などの表面が挙げられる。
前記層間絶縁膜の形成方法としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、塗布が好適に挙げられる。
前記塗布の方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スピンコート法、ディップコート法、ニーダーコート法、カーテンコート法、ブレードコート法、などが挙げられる。これらの中でも、塗布効率等の点で、スピンコート法が好ましい。該スピンコート法の場合、その条件としては、例えば、回転数が、100〜10,000rpm程度であり、800〜5,000rpmが好ましく、時間が、1秒〜10分間程度であり、10〜90秒間が好ましい。
前記層間絶縁膜形成工程においては、前記層間絶縁膜を形成(前記絶縁膜材料を塗布)した後、熱処理を行うのが好ましい。この場合、前記構造式(1)で表されるポリカルボシラン化合物中の炭化水素や芳香族炭化水素などの酸化を抑制することができる。
前記熱処理(焼成)は、目的に応じて適宜その温度、雰囲気等の条件を選択することができるが、前記温度としては、50〜400℃が好ましく、80〜350℃がより好ましい。
前記温度が、50℃未満であると、前記溶媒が膜中に残留し、充分な膜強度が得られないことがあり、400℃を超えると、前記構造式(1)で表されるポリカルボシラン化合物における珪素炭素結合が分解してしまうことがある。
前記雰囲気としては、大気中では酸素の取り込みによる誘電率の上昇が懸念されるため、不活性ガスの存在下、減圧下、などが好ましく、前記不活性ガスとしては、例えば、窒素などが好適に挙げられる。
また、本発明の絶縁膜材料を用いてケイ素含有絶縁膜を形成した後、前記ケイ素含有絶縁膜に少なくとも一種類の光を単独または組み合わせて照射してもよい。
前記照射に使用する光は、減圧または常圧で、不飽和結合を有する基と反応させて光重合を生じさせることが可能であれば特に限定されず、例えば、紫外線(UV)、電子線、レーザー、X線、マイクロ波、等を例示することができる。これらの中でも、紫外線または電子線が好ましい。照射効率の点から、真空中にて紫外線を照射するのが好ましいが、必要に応じて適宜選択することが可能である。
紫外線は、波長315nm〜400nmのUV−A、波長280nm〜315nmのUV−B、波長200nm〜280nmのUV−C、波長10nm〜200nmのVUV(真空紫外線:Vacuum Ultra Violet)に分類される。前記照射に使用する紫外線には、そのいずれでも使用可能であるが、特にUV−Cが好ましい。これは、同時に広範囲で効率のよい照射が可能で、短時間処理が可能になるためである。なお、照射の際、圧力調整や改質のために窒素、アルゴン等の不活性ガスを流してもよい。また、400℃以下の温度範囲で、単一または複数のステップで加熱しながら照射してもよい。これは光重合反応を促進させ、より短時間での処理を可能にするためであるが、必要に応じて適宜選択することが可能である。
以上の工程により、前記被加工面上に、本発明の前記絶縁膜材料を用いて前記層間絶縁膜が形成される。
<配線パターン形成工程>
前記配線パターン形成工程は、前記層間絶縁膜に対して、エッチングにより配線用パターンを形成する工程である。
前記配線用パターンは、前記層間絶縁膜上に、例えば、公知のレジスト材料を用いてレジスト膜を形成し、該レジスト膜に対して選択露光及び現像を行うことにより形成した所望のパターンを用いて、前記絶縁膜をエッチングすることにより形成することができる。
前記エッチングの方法としては、特に制限はなく、目的に応じて適宜選択することができ、ドライエッチングでもよいし、ウェットエッチングでもよいが、例えば、プラズマ処理、薬液の塗布、などが好適に挙げられる。
以上の工程により、前記配線用パターンが形成される。
<配線層形成工程>
前記配線層形成工程は、前記配線用パターンを用いて配線層を形成する工程である。
前記配線層の形成は、例えば、前記層間絶縁膜に対してエッチングすることにより形成された前記配線用パターンにおけるスペース部に、配線前駆体としての導体を被覆することにより行うことができる。
前記導体の被覆は、公知のメッキ方法、例えば、無電解メッキ、電解メッキなどの常用メッキ法を用いて行うことができる。
以上の工程により、前記配線が形成される。
そして、前記層間絶縁膜形成工程、前記配線パターン形成工程、及び前記配線層形成工程の一連の工程を繰り返し行うことにより、回路の集積度の高い多層配線基板を製造することができる。
<エッチング用ストッパ膜形成工程>
前記エッチング用ストッパ膜形成工程は、前記層間絶縁膜上に、本発明の前記絶縁膜材料を用いてエッチング用ストッパ膜を形成する工程であり、得られたエッチング用ストッパ膜を利用して、前記配線用パターン形成工程の際に、エッチングを行うのが好ましい。
前記エッチング用ストッパ膜の形成は、前記層間絶縁膜形成工程と同様にして行うことができる。また、得られたエッチング用ストッパ膜は、本発明の前記絶縁膜材料により形成されるので、膜強度が高く、微細パターン(配線用パターン)の形成を容易に行うことができる。
<化学的機械研磨用ストッパ膜形成工程>
前記化学的機械研磨用ストッパ膜(CMP膜)形成工程は、最後の前記層間絶縁膜形成工程で得られた層間絶縁膜上に、本発明の前記絶縁膜材料を用いてCMP膜を形成する工程であり、最後の前記配線層形成工程の後に、形成された多層配線構造の最表面に対して、化学的機械研磨を行うのが好ましい。
前記CMPストッパ膜の形成は、前記層間絶縁膜形成工程と同様にして行うことができる。また、得られたCMPストッパ膜は、本発明の前記絶縁膜材料により形成されるので、膜強度が高く、化学的機械研磨の際に、前記層間絶縁膜を保護することができる。
本発明の多層配線基板の製造方法は、各種多層配線基板の製造に好適に用いることができるが、本発明の多層配線基板の製造に特に好適に用いることができる。
(半導体装置)
本発明の半導体装置は、半導体基板と、トランジスタと、多層配線構造と、電極パッドとを少なくとも有してなり、更に必要に応じて適宜選択した、その他の部材を有してなる。
−半導体基板及びドランジスタ−
前記半導体基板としては、その形状、構造、大きさ、厚みなどについては、特に制限はなく、目的に応じて適宜選択することができる。
前記トランジスタは、前記半導体基板の表面に形成される。該トランジスタとしては、特に制限はなく、目的に応じて適宜選択することができるが、MOS型トランジスタが好適に挙げられる。
−多層配線構造−
前記多層配線構造は、前記半導体基板上に設けられ、複数の配線層と、これらの配線層の間に配置された層間絶縁膜とからなり、前記配線層どうしが、前記層間絶縁膜を貫通する貫通孔を通して電気的に接続され、かつ前記層間絶縁膜が、本発明の前記絶縁膜材料を用いて形成されてなる。
なお、前記多層配線構造は、本発明の前記多層配線基板における前記多層配線構造と同様であり、その詳細については、上述した通りである。
また、本発明の半導体装置の他の態様として、前記多層配線構造において、本発明の前記絶縁膜材料で形成された前記層間絶縁膜乃至多孔質シリカ膜等の従来の層間絶縁膜上に、本発明の前記絶縁膜材料を用いて形成されたエッチング用ストッパ膜、化学的機械研磨用ストッパ膜(CMP膜)を有するものが好適に挙げられる。この場合、前記エッチング用ストッパ膜及び前記CMPストッパ膜は、低誘電率であり、しかも膜強度が高いので、微細パターンの形成が容易となる。
−電極パッド−
前記電極パッドは、前記多層配線構造の最上層に配置される。また、前記電極パッドは、前記トランジスタと、前記多層配線構造を通して電気的に接続される。
前記電極パッドは、半導体装置内の配線を、リード等に電気的に接続する機能を有する限り、その形状、構造、大きさなどについては、特に制限はなく、目的に応じて適宜選択することができる。
本発明の半導体装置は、本発明の前記絶縁膜材料を用いて形成され、低誘電率で膜強度が高い層間絶縁膜、エッチング用ストッパ膜及びCMPストッパ膜の少なくともいずれかを含む前記多層配線構造を有するので、前記配線間の寄生容量の低下と前記配線抵抗の低下とを達成することができ、高速で信頼性が高い。このため、例えば、フラッシュメモリ、DRAM、FRAM、MOSトランジスタ、などに特に好適である。
本発明の前記半導体装置は、公知の方法により製造することができるが、以下の本発明の半導体装置の製造方法により好適に製造することができる。
(半導体装置の製造方法)
本発明の半導体装置の製造方法は、トランジスタ形成工程と、多層配線構造形成工程と、電極パッド形成工程とを少なくとも含み、更に必要に応じて適宜選択した、その他の工程を含む。
<トランジスタ形成工程>
前記トランジスタ形成工程は、半導体基板の表面にトランジスタを形成する工程である。
前記トランジスタの形成は、例えば、シリコン基板の表面に、ドレイン領域及びソース領域を形成し、これらの領域に挟まれたチャネル領域上に、酸化シリコン膜を介してゲート電極を配置することにより行うことができる。
以上の工程により、前記半導体基板の表面に、前記トランジスタが形成される。
<多層配線構造形成工程>
前記多層配線構造形成工程は、層間絶縁膜形成工程と、配線パターン形成工程、及び配線形成工程を、繰返し行うことにより多層配線構造を形成する工程である。
なお、前記層間絶縁膜形成工程、前記配線パターン形成工程、及び前記配線形成工程は、本発明の前記多層配線基板の製造方法における各工程と同様であり、その詳細については、上述した通りである。
また、前記多層配線構造形成工程においては、更に、エッチング用ストッパ膜形成工程、化学的機械研磨用ストッパ膜(CMPストッパ膜)形成工程を含むのが好ましい。
前記エッチング用ストッパ膜形成工程は、層間絶縁膜上に、本発明の前記絶縁膜材料を用いてエッチング用ストッパ膜を形成する工程である。
前記CMPストッパ膜形成工程は、最後の前記層間絶縁膜形成工程で得られた層間絶縁膜上に、本発明の前記絶縁膜材料を用いてCMPストッパ膜を形成する工程である。
これらの工程は、本発明の前記多層配線基板の製造方法における、前記エッチング用ストッパ膜形成工程及び前記CMPストッパ膜形成工程と同様であり、その詳細については、上述した通りである。
以上の工程により、前記半導体基板上に、前記多層配線構造が形成される。
<電極パッド形成工程>
前記電極パッド形成工程は、前記多層配線構造の最上層に電極パッドを形成する工程である。
前記電極パッドの形成方法としては、特に制限はなく、公知の方法の中から適宜選択することができる。
前記電極パッドの形成位置としては、前記多層配線構造の最上層であって、前記多層配線構造を通じて前記トランジスタと電気的に接続することができる位置であれば、特に制限はなく、適宜選択することができる。
以上の工程により、前記多層配線構造の最上層に前記電極パッドが形成され、本発明の半導体装置が得られる。
本発明の半導体装置の製造方法は、本発明の前記半導体装置の製造に好適に使用することができ、前記配線間の寄生容量の低下と前記配線抵抗の低下とを達成し、信号伝播速度の高速化が可能で高性能な半導体装置を効率的に製造することができる。
以下、実施例及び比較例により本発明を更に具体的に説明するが、本発明は下記実施例により限定されるものではない。
参考例1)
−絶縁膜材料の調製−
ポリカルボシラン(「NIPSI−L」;日本カーボン製、重量平均分子量=約400)10g、メチルイソブチルケトン60g(0.6mol)、及びエタノール9g(0.2mol)を、反応容器に仕込み、60℃の恒温下で、60〜61質量%の硝酸水10g(水において0.1mol)を、滴下ロートにて2mL/minの条件で滴下し、滴下終了後7時間の熟成反応を行った。次いで、分液ロートにて、反応物をジエチルエーテルに溶解させ、多量の水と炭酸水素ナトリウムを添加し、pHが5になるまで水洗し、過剰の硝酸を除去した。硝酸除去に使用した水を除去するため、ろ過を行った後、メチルイソブチルケトン200mLを添加し、ロータリーエバポレータにて反応溶液が100mLになるまでジエチルエーテルを除去し、絶縁膜材料を調製した。
−絶縁膜の作製−
得られた絶縁膜材料0.001mLを、Si基板上に、回転数2,000rpm、塗布時間30秒間の条件で、厚みが200nmとなるように、スピンコート法により塗布した。次いで、該シリコン基板を、200℃に設定したホットプレートに載せ、3分間の条件で前記溶媒の乾燥を行った。更に、酸素濃度100ppm以下の窒素雰囲気の電気炉にて、400℃、30分間の条件で焼成(アニール処理)を行い、絶縁膜を作製した。
参考例2)
−絶縁膜材料の調製及び絶縁膜の作製−
参考例1において、重量平均分子量が約400のポリカルボシラン10gを、重量平均分子量が約2,200のポリカルボシラン(「NIPSI−L」;日本カーボン製)10gに代えた以外は、参考例1と同様にして、絶縁膜材料を調製した。
更に、得られた絶縁膜材料を用い、参考例1と同様にして、絶縁膜を作製した。
参考例3)
−絶縁膜の作製−
参考例2で得られた絶縁膜材料0.001mLを、Si基板上に、回転数2,000rpm、塗布時間30秒間の条件で、厚みが200nmとなるように、スピンコート法により塗布した。次いで、該シリコン基板を、60℃、3分間の条件で前記溶媒の乾燥をし、絶縁膜を作製した。なお、前記溶媒乾燥の後、焼成は行わなかった。
参考例4)
−絶縁膜材料の調製及び絶縁膜の作製−
参考例1において、重量平均分子量が約400のポリカルボシラン10gを、重量平均分子量が約29,000のポリカルボシラン(「NIPSI−L」;日本カーボン製)10gに代えた以外は、参考例1と同様にして、絶縁膜材料を調製した。
更に、得られた絶縁膜材料を用い、参考例1と同様にして、絶縁膜を作製した。
ここで、参考例1、2及び4で得られた絶縁膜材料について、絶縁膜材料中のポリカルボシランの重量平均分子量、及びシラノール量を、下記方法により測定した。結果を表1に示す。
<重量平均分子量の測定>
絶縁膜材料中のポリカルボシランの重量平均分子量は、ゲルパーミエーションクロマトグラフィー(GPC)により確認した。その結果、参考例1では、約400、参考例2では、約2,200、参考例4では、約29,000であり、重量平均分子量に大きな変化はなかった。
<シラノール量の測定>
絶縁膜材料0.001mLを、重クロロホルム0.4mL中に溶解し、核磁気共鳴法(NMR)により、各絶縁膜材料中のシラノール生成量(含有量)([Si−OH]/絶縁膜材料中のポリカルボシランの重量平均分子量×100)を重量%で算出した。
また、同時に、絶縁膜材料中のポリカルボシラン化合物の主たる構造が、下記構造式(2)で表されることが判った。
ただし、前記構造式(2)中、繰返し数nは、GPCにより測定した前記重量平均分子量により算出した。
また、参考例1〜4で得られた絶縁膜について、誘電率及び膜強度を、下記方法により測定した。結果を表1に示す。
<誘電率の測定>
低抵抗基板上に作製した絶縁膜上に直径1mmの金属極を作製し、1MHz、1Vの交流電源を接続したプローバを用いて容量を測定し、該容量と、分光エリプソメトリーにより測定した前記絶縁膜の膜厚とから誘電率を算出した。
<膜強度の測定>
絶縁膜に対して、ナノインデンテーション測定機を用いて、押し込み量20nmの条件で測定した。
参考例5、6、8及び実施例7
−絶縁膜材料の調製及び絶縁膜の作製−
参考例2で調製した絶縁膜材料(ポリカルボシランの重量平均分子量=約2,200)5gと、表1に示す各シラン化合物5gとを混合して、参考例5、6、8及び実施例7の絶縁膜材料を調製した。
得られた絶縁膜材料について、絶縁膜中のシラノール量を、上述した方法により測定した。結果を表1に示す。
また、得られた絶縁膜材料を用い、参考例1と同様にして、絶縁膜を作製した。
得られた絶縁膜について、誘電率及び膜強度を、上述した方法により測定した。結果を表1に示す。
参考例9〜15)
−絶縁膜材料の調製及び絶縁膜の作製−
参考例1で調製した絶縁膜材料(ポリカルボシランの重量平均分子量=約400)5gと、表1に示す各シラン化合物5gとを混合して、参考例9〜15の絶縁膜材料を調製した。
得られた絶縁膜材料について、絶縁膜中のシラノール量を、上述した方法により測定した。結果を表1に示す。
また、得られた絶縁膜材料を用い、参考例1と同様にして、絶縁膜を作製した。
得られた絶縁膜について、誘電率及び膜強度を、上述した方法により測定した。結果を表1に示す。
参考例16〜18)
−絶縁膜材料の調製及び絶縁膜の作製−
参考例1で調製した絶縁膜材料(ポリカルボシランの重量平均分子量=約400)5gと、表1に示す各シラン化合物5gとを混合して、参考例16〜18の絶縁膜材料(参考例15と同様の絶縁膜材料)を調製した。
得られた絶縁膜材料について、絶縁膜中のシラノール量を、上述した方法により測定した。結果を表1に示す。
また、得られた絶縁膜材料を用い、参考例15と同様にして、絶縁膜を作製し、作製された絶縁膜に対して、表1で示す光照射を施した(参考例16〜18)。UVとして高圧水銀ランプ(波長200nm〜600nm)を用い、所定温度(400℃と記載していない場合は室温)で10分間照射した。
得られた絶縁膜について、誘電率及び膜強度を、上述した方法により測定した。結果を表1に示す。
(比較例1)
−絶縁膜の作製−
従来のエッチングストッパ膜、及びCMPストッパ膜として、気相成長法によりSiC:O:H膜を作製した。なお、比較例1では、絶縁膜が気相成長法により形成されるため、シラノール生成率を測定することはできなかった。
(比較例2)
−絶縁膜の作製−
絶縁膜材料として、従来の層間絶縁膜形成用溶液(「セラメート NCS」;触媒化成工業製)を用いた。なお、該層間絶縁膜形成用溶液におけるシラノール生成率を、上述した方法により測定したところ、0.4重量%であった。
前記層間絶縁膜形成用溶液を、Si基板上に、回転数2,000rpm、塗布時間30秒間の条件で、厚みが200nmとなるように、スピンコート法により塗布した。次いで、該Si基板を、200℃に設定したホットプレートに載せ、3分間の条件で溶媒の乾燥を行った。更に、酸素濃度100ppm以下の窒素雰囲気の電気炉にて、400℃、30分間の条件で焼成を行い、絶縁膜を作製した。
得られた比較例1〜2の絶縁膜について、誘電率及び膜強度を、上述した方法により測定した。結果を表1に示す。
また、架橋促進のエビデンスとして、参考例2及び比較例2で得られた絶縁膜のFT−IRスペクトルを、図1に示す。
図1より、参考例2の絶縁膜は、比較例2の絶縁膜に比して、架橋が大幅に促進されていることが判った。
表1より、シラノール基を含有する参考例1〜、実施例、参考例〜18の絶縁膜材料を用いて作製した絶縁膜は、誘電率が低く、膜強度も良好であることが判った。特に、参考例1〜4の絶縁膜は、従来のエッチングストッパ膜及びCMPストッパ膜よりも誘電率が低く、ポリカルボシラン化合物とシラン化合物とを混合した絶縁膜材料を用いて形成した参考例5〜6、実施例7、及び参考例〜18の絶縁膜は、従来の層間絶縁膜に比して、膜強度に優れることが判った。また、シラン化合物が不飽和結合を有する基を含む絶縁膜材料を用いて形成した参考例9〜18の絶縁膜は、低誘電率と高膜強度とをバランスよく両立することができた。また、シラン化合物が不飽和結合を有する基を含む絶縁膜材料を用いて形成した絶縁膜に光照射した参考例16〜18の絶縁膜は、膜強度に優れることが判った。また、アニール処理を行った参考例1、2及び4と、アニール処理を行わなかった参考例3とを比較すると、アニール処理を行った場合、膜強度が向上することが判った。
一方、シラノール基を含有していない絶縁膜材料を用いて形成した比較例1の絶縁膜は、膜強度に優れるものの、誘電率が高いことが判った。
参考例19〜22)
−半導体装置の製造−
本発明の絶縁膜材料を用いて層間絶縁膜を形成し、該層間絶縁膜を含む多層配線構造を有する本発明の半導体装置を以下のようにして製造した。
まず、図2Aに示すように、素子間分離膜2で分離され、ソース拡散層5a及びドレイン拡散層5bと、サイドウォール絶縁膜3を有するゲート電極4を形成したトランンジスタ層とが形成されたSiウェハ1上に、図2Bに示すように、層間絶縁膜6(リンガラス)及びストッパ膜7を形成した後、電極取り出し用のコンタクトホールを形成した。図2Cに示すように、スパッタ法によりこのコンタクトホ−ルにバリア膜8(TiO)を厚みが50nmとなるように形成した後、WFと水素とを混合し、還元することにより、Wによる導体プラグ9(ブランケット)を該コンタクトホールに埋め込み、ビアを形成すると共に、化学的機械研磨法(CMP)により該ビア以外の部分を除去した。
続いて、図2Dに示すように、前記ビアが形成されたストッパ膜7上に、参考例1〜4のいずれかで作製した絶縁膜(以下、「参考例膜」と称することがある。)10を、厚みが30nmとなるように形成し、この上に多孔質シリカ(「セラメート NSC」;触媒化成工業製)膜11を厚みが160nmとなるように積層し、該多孔質シリカ膜11上に、参考例膜12を厚みが30nmとなるように成膜した。更に、図2Eに示すように、参考例膜12に対し、配線幅100nm、スペース100nmの第1層目配線パターンを施したレジスト層をマスクとして用い、CF/CHFガスを原料としたFプラズマ法にて加工を行い、配線溝を形成した。このとき、参考例膜10は、エッチングの際のストッパ膜として機能した。そして、図2Fに示すように、形成した配線溝に、スパッタ法により、配線材料(銅)が多孔質シリカ膜11へ拡散するのを防ぐバリア膜13(TaN)を厚みが10nmとなるように形成した。続いて、前記配線溝に形成したバリア膜13の表面に、電解メッキの際に電極として機能するシード層(Cu)を厚みが10nmとなるようにスパッタ法により形成した。次に、電解メッキ法により、銅配線14(Cu)を厚み600nm程度で積層した後、化学的機械研磨法(CMP)により配線パターン部以外の銅を除去し、気相成長法により、ストッパ膜(拡散防止膜)15としてのSiN膜を厚みが30nmとなるように形成し、第1層目の配線層(銅)を形成した。
次に、図2Gに示すように、ストッパ膜(拡散防止膜)15上に、多孔質シリカ膜16を厚みが180nmとなるように積層した。多孔質シリカ膜16上に、参考例膜17を厚みが30nmとなるように形成した。更に、図2Hに示すように、参考例膜17上に多孔質シリカ膜18を厚みが160nmとなるように形成した後、参考例膜19を厚みが30nmとなるように積層した。
図2Iに示すように、これらの絶縁層に対し、ビアパターンを形成したレジスト層をマスクとして用い、CF/CHFガスを原料としたFプラズマ法にてガス組成及び圧力を変えることにより、参考例膜19、多孔質シリカ膜18、参考例膜17、及び多孔質シリカ膜16の順に加工を行い、ビアを形成した。次いで、第2層目配線パターンを施したレジスト層をマスクとして用い、CF/CHFガスを原料としたFプラズマ法にて加工を行い、配線溝を形成した。
図2Jに示すように、形成したビアと配線溝とに対し、スパッタ法により、配線材料(銅)が多孔質シリカ膜18へ拡散するのを防ぐバリア膜20(TaN)を厚みが10nmとなるように形成した。続いて、前記配線溝に形成したバリア膜20の表面に、電解メッキの際に電極として機能するシード層(Cu)を厚みが10nmとなるように形成した。次に、電解メッキ法により、銅配線21(Cu)を厚み1,400nmで積層した後、化学的機械研磨法(CMP)により配線パターン部以外の銅を除去した。このとき、参考例膜19は、CMPの際のストッパ膜として機能した。図2Kに示すように、気相成長法によりSiN膜22を30nmの厚みとなるように形成し、第2層目のビア及び配線層(銅)を形成した。
以下、前記第2層目のビア及び配線層(銅)の形成を再度行うことにより、3層目のビア及び配線層(銅)を有する3層構造の銅配線(該3層構造の銅配線は、前記多層配線構造に相当する)を有する半導体装置を製造した。以上のようにして、ビアと銅配線とが連続した連続ビアを有する試作半導体装置を100万個製造し、連続ビアの歩留まり、及び実効的な誘電率を層間容量により算出した。結果を表2に示す。
(実施例25、参考例23、24、26
また、参考例19〜22の半導体装置の製造工程において、参考例膜10、12、17、及び19を、それぞれ気相成長法により作製したSiC:O:H膜に代え、多孔質シリカ膜11、16、及び18を、それぞれ参考例5、6、8、及び実施例7のいずれかで作製した絶縁膜(実施例膜又は参考例膜)に代えて、半導体装置を製造した。該半導体装置においては、実施例膜又は参考例膜11、16、及び18が、層間絶縁膜として機能した。
(比較例3)
−半導体装置の製造−
参考例19において、参考例膜10及び17を、比較例1で作製した従来のエッチングストッパ膜に代え、参考例膜12及び19を、比較例1で作製した従来のCMPストッパ膜に代えた以外は、参考例19と同様にして、半導体装置を製造した。
なお、参考例19における、多孔質シリカ膜11、16、及び18は、比較例2で作製した従来の層間絶縁膜に相当する。
このようにして、ビアと銅配線とが連続した連続ビアを有する試作半導体装置を100万個製造し、連続ビアの歩留り、及び実効的な誘電率を層間容量により算出した。結果を表2に示す。
表2より、本発明の前記絶縁膜材料を用いて形成した絶縁膜(層間絶縁膜、エッチングストッパ膜、CMPストッパ膜)を含む多層配線構造を有する半導体装置は、比較例の絶縁膜を使用した場合に比して、配線間の実効的な誘電率が低く、配線間の寄生容量の低下と配線抵抗の低下とが達成され、しかも製造歩留りが良好であることが判った。
(実施例27)
−多層配線基板の製造−
実施例27は、本発明の絶縁膜材料を用いた本発明の多層配線基板の一例である。
図3は、本発明の多層配線基板の一例としてのビルドアッププリント基板の製造に関する一例を説明するための断面概略図である。
まず、コア基板31(これは、一般にガラス繊維等の補強用フィラーを含む樹脂製であり、両面に微細パターンで形成した銅の配線層37、両面の配線層37を接続するための、絶縁樹脂34が充填されたスルーホール35、そして基板自体の内部に形成された配線層38を含む)の両面に、本発明の前記絶縁膜材料を用いて層間絶縁膜32を形成し、更に層間絶縁膜32の表面に、感光性の樹脂材料を塗布し、続いて露光及び現像を行ってビアホール36を形成した。次に、こうして形成した層間絶縁膜32の上に無電解めっきとこれに続く電解めっきにより銅を析出させて薄膜を形成し、これをパターン化して銅の配線層33を形成した。その後、上記の層間絶縁膜32の形成から配線層33の形成までの工程を繰り返して、多層回路基板40を製造した。なお、多層回路基板40は更に、外部回路との接続用に一番上の配線層37に接して形成されたはんだバンプ41と、保護層としても働くソルダレジスト層42とを備えている。
(実施例28)
−半導体装置及びその製造−
実施例28は、本発明の絶縁膜材料を用いた本発明の半導体装置及びその製造方法の一例である。
まず、図4Aに示すように、例えば、シリコンウェハー等の半導体基板120の表面に、MOSトランジスタ等の機能素子、容量素子等の受動素子などを用いて、論理回路(不図示)、記憶回路(不図示)などを形成した。次いで、半導体基板120上に、本発明の前記絶縁膜材料を用いて層間絶縁膜122を形成した。層間絶縁膜122は、半導体基板120上に、配線層と交互に複数層形成されているが、図4Aにおいては、1層のみを示している。層間絶縁膜122には、開口部124が形成されており、開口部124には、前記論理回路、前記記憶回路などに電気的に接続された、例えば、アルミニウム(Al)からなる電極パッド126を配設した。
なお、本実施例では、製造コストの低減のために、半導体基板120を個々の半導体素子(半導体チップ)に切断しない状態で、以下の工程を行ったが、半導体基板120を個々の半導体素子に切断・分離した後に以下の工程を行ってもよい。
次に、図4Bに示すように、電極パッド126上に、例えば、金(Au)又は銅(Cu)等からなるスタッドバンプ128を形成した。なお、スタッドバンプ128は、ワイヤボンディング技術に用いられるボールボンディング方式を用いて電極パッド126上に形成されるバンプ電極である。スタッドバンプ128は、金(Au)等からなるワイヤの先端に放電によってボールを形成後、ワイヤボンディング用のキャピラリを用いてボールを、アルミニウム等よりなる電極パッド126上に熱圧着し、ワイヤを固定したままの状態でキャピラリを上部に引き上げ、ワイヤをボール上端部で切断することにより形成した。
なお、スタッドバンプ128を形成する前に、半導体基板120に形成された各々の半導体チップに対して検査あるいは試験を行い、検査あるいは試験に合格した半導体チップの電極パッド126上にのみスタッドバンプ128を形成するようにしてもよい。この場合、良品でない半導体チップの電極パッド126上にスタッドバンプ128を形成しないので、製造コストの低減を図ることができる。
次に、図4Cに示すように、半導体基板120上に樹脂フィルム130(厚み60μm)を載置した。樹脂フィルム130は、例えば、味の素株式会社製の絶縁層形成用フィルムABFを用いることができる。
次いで、図4Dに示すように、真空プレス装置を用いて、層間絶縁膜122等が形成された半導体基板120上に、樹脂フィルム130を貼り付けた。即ち、樹脂フィルム130を、例えば、150℃に加熱して溶解させるとともに、減圧することにより、層間絶縁膜122上に樹脂フィルム130を貼り付け、樹脂層132を形成した。ここで、スタッドバンプ128は、樹脂層132により埋め込まれた状態となった。
この後、例えば、170℃にて1時間熱処理を行うことにより、樹脂層132を硬化させた。
次に、化学的機械研磨(CMP)により、樹脂層132の表層部及びスタッドバンプ128の上部を研磨した。その結果、図5Aに示すように、樹脂層132A(以下、研磨後の樹脂層を樹脂層132Aと表示し、研磨前の樹脂層132と区別する。)の被研磨面には、スタッドバンプ128の上端面が表出された。
次に、図5Bに示すように、全面に、無電解めっき法により、銅又はニッケルからなるシード層138を形成した。シード層138の形成方法は、例えば、コンディショニング、樹脂層132A表面への触媒の付着等を行った後、無電解めっき法によりシード層138を形成した。こうして、例えば膜厚0.3〜0.5μmの無電解めっき膜よりなりシード層138が形成された。かかるシード層138は、上述したスタッドバンプ128の端面表出部と機械的に接触して形成され、電気的導通を可能とする。
次に、図6Aに示すように、全面に、スピンコート法により、フォトレジスト膜140を形成した。
次いで、フォトリソグラフィ技術を用い、シード層138に達する開口部142をフォトレジスト膜140に形成した。開口部142は、配線144(図6C参照)を形成するためのものである。
次に、図6Bに示すように、電気めっき法により、フォトレジスト膜140の開口部142内のシード層138上にCuからなる配線144を形成した。
この後、図6Cに示すように、フォトレジスト膜140を剥離した。
次に、図7Aに示すように、配線144及びシード層138上の全面に、スピンコート法により、フォトレジスト膜146を形成した。
次いで、フォトリソグラフィ技術を用い、配線144に達する開口部148を形成した。開口部148は、導体プラグ150(図7B参照)を形成するためのものである。
次に、図7Bに示すように、電気めっき法により、開口部148内にCuからなる導体プラグ150を形成した。
この後、図7Cに示すように、フォトレジスト膜146を剥離した。
次に、図8Aに示すように、配線144の周囲に表出するシード層138をウェットエッチングにより除去した。エッチング液としては、例えば1〜10%程度の過硫酸アンモニウム水溶液を用いることができる。エッチング時間は、例えば2分間程度とした。シード層138をエッチング除去する際には、配線144や導体プラグ150の表面も若干エッチングされる。ただし、シード層138の厚さは、配線144や導体プラグ150のサイズと比較して十分に小さいため、短時間でエッチングすることが可能である。このため、シード層138をエッチングする際に、配線144や導体プラグ150が過度にエッチングされてしまうことはない。
次に、半導体基板120上に樹脂フィルム152を載置した。樹脂フィルム152としては、例えば、樹脂フィルム130と同様に、味の素株式会社製の絶縁層形成用フィルムABFを用いることができる。
次に、図8Bに示すように、真空プレス装置を用い、配線144及び導体プラグ150が形成された樹脂層132A上に樹脂フィルム152を貼り付けた。具体的には、樹脂フィルム152を、例えば、150℃に加熱して溶解させるとともに、減圧することにより、樹脂層132A上に樹脂フィルム154を貼り付けた。こうして、樹脂層132A上に樹脂フィルム152からなる樹脂層154が形成された。配線144及び導体プラグ150は、樹脂層154により埋め込まれた状態となる。
次に、170℃にて1時間熱処理を行うことにより、樹脂層154を硬化させた。
次に、図9Aに示すように、化学的機械研磨(CMP)により、樹脂層154の表層部及び導体プラグ150の上部を研磨した。以下、研磨後の樹脂層を樹脂層154Aと表示し、研磨前の樹脂層154と区別する。
次に、図9Bに示すように、導体プラグ150上に、例えばSn系はんだからなる半田バンプ156を形成した。
なお、ここでは、導体プラグ150上に半田バンプ156を直接形成する場合を例に説明したが、導体プラグ150上に、ニッケル(Ni)、金(Au)等からなるバリアメタル膜(不図示)を形成するようにしてもよい。バリアメタル膜を導体プラグ150上に形成し、かかるバリアメタル膜上に半田バンプ156を形成するようにすれば、導体プラグ150の材料が半田バンプ156中に拡散するのを防止することができる。
次に、ダイヤモンド粒子などを結合材で固めて形成した薄刃のブレードを用いて、半導体基板を個々の半導体素子(半導体チップ)に切断・分離した。なお、予め半導体基板を個々の半導体素子に切断・分離しておいた場合には、かかる処理は当然必要としない。
以上により、本発明の半導体装置を製造した。
かかる構造にあっては、半導体基板120の電極パッド126は、スタッドバンプ128、シード層138を含む配線144、導体プラグ150、及び、半田バンプ156を介して、外部に電気的に接続される。
本発明の絶縁膜材料は、誘電率が低く、膜強度が高い絶縁膜、例えば、層間絶縁膜、エッチング用ストッパ膜、化学的機械研磨用ストッパ膜(CMPストッパ膜)の形成に好適に使用可能であり、多層配線基板、半導体装置に特に好適に使用可能である。
本発明の多層配線基板は、信号伝播速度の高速化が可能であり、応答速度の高速化が要求される半導体集積回路等に特に好適である。
本発明の半導体装置は、配線間の寄生容量の低下と配線抵抗の低下とが達成され、高速で信頼性が高く、フラッシュメモリ、DRAM、FRAM、MOSトランジスタ等を初めとする各種半導体装置に好適である。

Claims (2)

  1. 下記構造式(1)で表される構造を有するポリカルボシラン化合物と、トリエチルシラノールとを少なくとも含み、
    前記ポリカルボシラン化合物の重量平均分子量が、400より大きく10,000以下であり、
    前記ポリカルボシラン化合物におけるシラノール基の含有量([Si−OH]/ポリカルボシラン化合物の重量平均分子量×100)が、1重量%〜20重量%であることを特徴とする絶縁膜材料。
    ただし、前記構造式(1)中、Rは、n回の繰返しの中で、互いに同一であってもよいし異なっていてもよく、炭素数1〜4の炭化水素及び芳香族炭化水素のいずれかを表す。Rは、n回の繰返しの中で、互いに同一であってもよいし異なっていてもよく、炭素数1〜4の炭化水素及び芳香族炭化水素のいずれかを表す。nは、5〜5,000の整数を表す。
  2. 基板上に、複数の配線層と、絶縁膜とからなり、かつ前記配線層どうしが電気的に接続された多層配線構造を有してなり、請求の範囲第1項に記載の絶縁膜材料を用いてケイ素含有絶縁膜を形成し、前記ケイ素含有絶縁膜に少なくとも一種類の光を単独または組み合わせて照射して得られたことを特徴とする多層配線基板。
JP2009522546A 2007-07-06 2008-05-15 絶縁膜材料、多層配線基板及びその製造方法、並びに、半導体装置及びその製造方法 Expired - Fee Related JP5267460B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009522546A JP5267460B2 (ja) 2007-07-06 2008-05-15 絶縁膜材料、多層配線基板及びその製造方法、並びに、半導体装置及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
PCT/JP2007/063586 WO2009008041A1 (ja) 2007-07-06 2007-07-06 絶縁膜材料、多層配線基板及びその製造方法、並びに、半導体装置及びその製造方法
JPPCT/JP2007/063586 2007-07-06
PCT/JP2008/058977 WO2009008212A1 (ja) 2007-07-06 2008-05-15 絶縁膜材料、多層配線基板及びその製造方法、並びに、半導体装置及びその製造方法
JP2009522546A JP5267460B2 (ja) 2007-07-06 2008-05-15 絶縁膜材料、多層配線基板及びその製造方法、並びに、半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2009008212A1 JPWO2009008212A1 (ja) 2010-09-02
JP5267460B2 true JP5267460B2 (ja) 2013-08-21

Family

ID=49179302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009522546A Expired - Fee Related JP5267460B2 (ja) 2007-07-06 2008-05-15 絶縁膜材料、多層配線基板及びその製造方法、並びに、半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5267460B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115124351B (zh) * 2022-07-18 2023-10-20 合肥圣达电子科技实业有限公司 氮化铝多层用高温阻焊浆料及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05156176A (ja) * 1991-11-01 1993-06-22 Shin Etsu Chem Co Ltd 耐熱防汚性塗料及び耐熱防汚性塗膜
JP2005272816A (ja) * 2004-02-26 2005-10-06 Jsr Corp ポリマーおよびその製造方法、絶縁膜形成用組成物、ならびに絶縁膜およびその形成方法
WO2005108469A1 (ja) * 2004-05-11 2005-11-17 Jsr Corporation 有機シリカ系膜の形成方法、有機シリカ系膜、配線構造体、半導体装置、および膜形成用組成物
WO2005108516A1 (ja) * 2004-05-11 2005-11-17 Jsr Corporation 絶縁膜形成用組成物およびその製造方法、ならびにシリカ系絶縁膜およびその形成方法
JP2006117917A (ja) * 2004-09-22 2006-05-11 Jsr Corp ポリカルボシランおよびその製造方法
WO2007055097A1 (ja) * 2005-11-11 2007-05-18 Jsr Corporation ポリカルボシランおよびその製造方法、塗布用シリカ系組成物、およびシリカ系膜
JP2007324283A (ja) * 2006-05-31 2007-12-13 Jsr Corp 絶縁膜形成用組成物およびその製造方法、ならびにシリカ系絶縁膜およびその形成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05156176A (ja) * 1991-11-01 1993-06-22 Shin Etsu Chem Co Ltd 耐熱防汚性塗料及び耐熱防汚性塗膜
JP2005272816A (ja) * 2004-02-26 2005-10-06 Jsr Corp ポリマーおよびその製造方法、絶縁膜形成用組成物、ならびに絶縁膜およびその形成方法
WO2005108469A1 (ja) * 2004-05-11 2005-11-17 Jsr Corporation 有機シリカ系膜の形成方法、有機シリカ系膜、配線構造体、半導体装置、および膜形成用組成物
WO2005108516A1 (ja) * 2004-05-11 2005-11-17 Jsr Corporation 絶縁膜形成用組成物およびその製造方法、ならびにシリカ系絶縁膜およびその形成方法
JP2006117917A (ja) * 2004-09-22 2006-05-11 Jsr Corp ポリカルボシランおよびその製造方法
WO2007055097A1 (ja) * 2005-11-11 2007-05-18 Jsr Corporation ポリカルボシランおよびその製造方法、塗布用シリカ系組成物、およびシリカ系膜
JP2007324283A (ja) * 2006-05-31 2007-12-13 Jsr Corp 絶縁膜形成用組成物およびその製造方法、ならびにシリカ系絶縁膜およびその形成方法

Also Published As

Publication number Publication date
JPWO2009008212A1 (ja) 2010-09-02

Similar Documents

Publication Publication Date Title
KR101158185B1 (ko) 절연막 재료, 다층 배선 기판과 그 제조 방법, 및 반도체 장치와 그 제조 방법
JP5380797B2 (ja) 半導体デバイスの製造方法
JP2008117903A (ja) 半導体装置の製造方法
JP2001185547A (ja) 極限低誘電率膜のためのキャッピング層
JP2007273494A (ja) 絶縁膜形成用組成物及び半導体装置の製造方法
US7830012B2 (en) Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device
CN1728375A (zh) 半导体装置及其制造方法
JP4451457B2 (ja) 絶縁膜材料及びその製造方法、多層配線及びその製造方法、並びに、半導体装置の製造方法
JP5267460B2 (ja) 絶縁膜材料、多層配線基板及びその製造方法、並びに、半導体装置及びその製造方法
US8431464B2 (en) Process for producing silicic coating, silicic coating and semiconductor device
US7541296B2 (en) Method for forming insulating film, method for forming multilayer structure and method for manufacturing semiconductor device
JP2000273176A (ja) 絶縁膜形成方法及び半導体装置
EP2028215B1 (en) Silicon compound, ultraviolet absorbent, method for manufacturing multilayer wiring device and multilayer wiring device
JP2000340557A (ja) 絶縁膜形成材料、絶縁膜形成方法及び半導体装置
JP2004296476A (ja) 半導体装置の製造方法
WO2009118805A1 (ja) 配線基板、半導体装置及び半導体装置の製造方法
JP3957154B2 (ja) 低誘電率膜形成用組成物、低誘電率膜及びその製造方法、並びに半導体装置
KR20130014608A (ko) 반도체 장치 및 그 제조 방법
JP2006351877A (ja) 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法
JP4437820B2 (ja) 低誘電率膜の製造方法
JP2004281535A (ja) 被膜形成材料、絶縁膜の製造方法及び半導体装置
JP2007165914A (ja) 低誘電率膜形成用組成物
JP2006278512A (ja) 絶縁膜及びその製造方法、並びに、電子装置
JP2002334873A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120614

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130311

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130422

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees