JP2006351877A - 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法 - Google Patents
積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法 Download PDFInfo
- Publication number
- JP2006351877A JP2006351877A JP2005176798A JP2005176798A JP2006351877A JP 2006351877 A JP2006351877 A JP 2006351877A JP 2005176798 A JP2005176798 A JP 2005176798A JP 2005176798 A JP2005176798 A JP 2005176798A JP 2006351877 A JP2006351877 A JP 2006351877A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- manufacturing
- gas
- aqueous solution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 積層体を製造する際に、酸化力または還元力を持つ気体を溶解させて得ることのできる水溶液を用いて第一の絶縁膜の表面を処理し、その後、第一の絶縁膜上に第二の絶縁膜を形成する。
【選択図】 図2
Description
なお、式(1)において、ε(誘電率)とCの関係は式(2)の通りである。
(式(2)中、Sは電極面積、ε0は真空の誘電率、εrは絶縁膜の誘電率、dは配線間隔である。)
したがって、配線遅延を小さくするためには、絶縁膜の低誘電率化が有効な手段となる。このため、絶縁膜の低誘電率化が急速に進んでいるが、低誘電率化のためには、絶縁膜中に空孔を取り入れたり、使用される材料として有機物を用いたりするため、下地との密着性が低下して来ている。
そこで、酸化力を持つ気体、たとえばオゾンを水に溶解させ、その水溶液を用いて第一の絶縁膜の表面を処理することで、第一の絶縁膜と前記第二の絶縁膜の層間での密着性を向上させることができる。
メチル基は極性が小さいうえに反応性に乏しいため密着強度が小さいが、シラノール基は極性が大きく、他のシラノール基と脱水縮合を起こしやすいため、密着強度が向上する。
テトラエトキシシラン20.8g(0.1mol)、メチルトリエトキシシラン17.8g(0.1mol)、グリシドキシプロピルトリメトキシシラン23.6g(0.1mol)、メチルイソブチルケトン39.6gを200mLの反応容器に仕込み、その混合物中に1重量%のテトラメチルアンモニウムハイドロキサイド水溶液16.2g(0.9mol)を10分間で滴下し、滴下終了後2時間の熟成反応を行った。
有機シランを原料として、プラズマCVDによりシリコン原子を含む第一の絶縁膜(SiOC膜)(ヤング率20GPa、比誘電率3.1)をベアシリコン上に成膜し、そのシリコン基板を、種々の濃度のO3を含んだ溶液中に20秒間浸漬した。処理後大気中に1分間放置してから、この基板上に合成例1にて合成した配線分離用多孔質シリカ前駆体溶液をスピンコートで塗布し、250℃、3分でプリベークを行った後、N2ガス雰囲気の電気炉にて400℃,30分の条件でキュアを行い、第二の絶縁膜を成膜した。
実施例1と同様の第一の絶縁膜(ヤング率20GPa、比誘電率3.1)を成膜したシリコン基板を、O3を5モルppm含んだ水溶液に浸漬し、浸漬時間を種々変更した。処理後大気中に1分間放置してから、この基板上に合成例1にて合成した配線分離用多孔質シリカ前駆体溶液をスピンコートで塗布し、250℃,3分でプリベークを行った後、N2ガス雰囲気の電気炉にて400℃,30分の条件でキュアを行い、第二の絶縁膜を成膜した。
実施例1と同様の第一の絶縁膜(ヤング率20GPa、比誘電率3.1)を成膜したシリコン基板表面にプラズマ処理を13.56MHz、1000Wの条件で20秒行い、その基板上に合成例1にて合成した配線分離用多孔質シリカ前駆体溶液をスピンコートで塗布し、250℃,3分でプリベークを行った後、N2ガス雰囲気の電気炉にて400℃,30分の条件でキュアを行い、第二の絶縁膜を成膜した。
実施例1と同様の第一の絶縁膜(ヤング率20GPa、比誘電率3.1)を成膜したシリコン基板を、O3を20モルppm含んだ水溶液に5秒間浸漬した。処理後大気中に種々の時間放置してから、前記基板に合成例1にて合成した配線分離用多孔質シリカ前駆体溶液をスピンコートで塗布し、250℃,3分でプリベークを行った後、N2ガス雰囲気の電気炉にて400℃,30分の条件でキュアを行い、第二の絶縁膜を成膜した。
実施例1と同様の第一の絶縁膜(ヤング率20GPa、比誘電率3.1)を成膜したシリコン基板に、表面処理を施さず、合成例1にて合成した配線分離用多孔質シリカ前駆体溶液をスピンコートで塗布し、250℃,3分でプリベークを行った後、N2ガス雰囲気の電気炉にて400℃,30分の条件でキュアを行い、第二の絶縁膜を成膜した。
図1に本発明に係る多層配線構造を持つ半導体デバイスの模式的側断面図を示す。まず、素子間分離膜2で分離され、ソース拡散層5a、ドレイン拡散層5bおよびサイドウォール絶縁膜3を持つゲート電極4を有するトランンジスタ層が形成されたSiウェハ1に層間絶縁膜6(リンガラス)、ストッパ膜7を形成し、電極取り出し用のコンタクトホールを形成した。
実施例4において、低誘電率絶縁膜15を形成する際に本発明の方法を用いなかった以外は同様の手法により多層配線を形成した。試作した多層配線を用いて行った100万個のビアの接続テストにおける歩留まりは95%以上であったが、ワイヤボンディングを行ったところ、ボンディング圧力により低誘電率絶縁膜の界面で膜剥れが発生した。
図2に本発明に係る半導体デバイス製造におけるスピンコーティング装置の一例を示す。ウェハカセット保持部、ウェハ搬送部、コータ部、ベーク部といった通常のユニットを備えた半導体デバイス製造装置に、O3含有水溶液作製ユニット、O3含有水溶液浸漬ユニットおよび乾燥ユニットを備えたO3含有水溶液処理部を図2のように組み込むことで、本発明に係る処理をスピンコーティング装置内に一体化することができる。なお、O3含有水溶液処理部をコータ部内に設ける場合には、スピンによる水切りで乾燥ユニットを代替させることができる場合もある。
3−アミノプロピルメチルジエトキシシラン1.91g(0.01mol)をエタノール176gに溶解させ、シランカップリング剤として使用した。
3−アミノプロピルメチルジエトキシシラン1.91g(0.01mol)をエタノール176gに溶解させ、シランカップリング剤として使用した。
酸化力または還元力を持つ気体を溶解させて得ることのできる水溶液を用いて第一の絶縁膜の表面を処理し、その後、第一の絶縁膜上に第二の絶縁膜を形成する、積層体の製造方法。
前記第一の絶縁膜と第二の絶縁膜の少なくともいずれか一方がSiを含む材料からなるものである、付記1に記載の積層体の製造方法。
前記第一の絶縁膜が、SiO2膜、SiN膜、SiC膜、SiOC膜およびSiCN膜からなる群から選ばれた膜である、付記1または2に記載の積層体の製造方法。
前記第二の絶縁膜の比誘電率が2.7以下である、付記1〜3のいずれかに記載の積層体の製造方法。
前記第二の絶縁膜が、SiO2膜、フッ素添加SiO2膜、水素含有スピン−オン−ガラス膜、有機スピン−オン−ガラス膜および有機材料膜からなる群から選ばれた膜である、付記1〜4のいずれかに記載の積層体の製造方法。
前記第二の絶縁膜が、比誘電率が2.4以下の多孔質SiO2膜である、付記5に記載の積層体の製造方法。
前記気体が酸化力を持つ気体である、付記1〜6のいずれかに記載の積層体の製造方法。
前記気体がオゾンである、付記7に記載の積層体の製造方法。
前記水溶液中の前記オゾンの濃度が0.1モルppm以上である、付記8に記載の積層体の製造方法。
前記第二の絶縁膜を湿式法を用いて形成する、付記1〜9のいずれかに記載の積層体の製造方法。
前記第二の絶縁膜をスピンコート法を用いて形成する、付記1〜10のいずれかに記載の積層体の製造方法。
前記第一の絶縁膜の表面を処理した後で第一の絶縁膜上に前記第二の絶縁膜を形成する前に、第一の絶縁膜の表面にシランカップリング剤を塗布する、付記1〜11のいずれかに記載の積層体の製造方法。
前記第一の絶縁膜の表面処理後第一の絶縁膜の表面上への前記第二の絶縁膜または前記シランカップリング剤層の形成までの時間が60分以内である、付記1〜12のいずれかに記載の積層体の製造方法。
付記1〜13のいずれかに記載の積層体の製造方法を用いて製造された半導体デバイス。
酸化力または還元力を持つ気体を水に溶解させて水溶液を得る装置と、
当該水溶液で第一の絶縁膜の表面を処理する装置と、
当該第一の絶縁膜上に第二の絶縁膜を形成する装置と
を含んでなり、
付記1〜13のいずれかに記載の積層体の製造方法を実行することのできる、半導体デバイス製造装置。
2 素子間分離膜
3 サイドウォール絶縁膜
4 ゲート電極
5a ソース拡散層
5b ドレイン拡散層
6 層間絶縁膜
7 ストッパ膜
8 TiN
9 導体プラグ
10 低誘電率被膜
11 保護膜
12 SiN膜
13 SiOC膜
14 SiN膜
15 低誘電率絶縁膜
16 保護膜
17 Cu
18 Cu
Claims (5)
- 酸化力または還元力を持つ気体を溶解させて得ることのできる水溶液を用いて第一の絶縁膜の表面を処理し、その後、第一の絶縁膜上に第二の絶縁膜を形成する、積層体の製造方法。
- 前記第一の絶縁膜の表面を処理した後で第一の絶縁膜上に前記第二の絶縁膜を形成する前に、第一の絶縁膜の表面にシランカップリング剤を塗布する、請求項1に記載の積層体の製造方法。
- 前記第一の絶縁膜と第二の絶縁膜の少なくともいずれか一方がSiを含む材料からなるものである、請求項1または2に記載の積層体の製造方法。
- 請求項1〜3のいずれかに記載の積層体の製造方法を用いて製造された半導体デバイス。
- 酸化力または還元力を持つ気体を水に溶解させて水溶液を得る装置と、
当該水溶液で第一の絶縁膜の表面を処理する装置と、
当該第一の絶縁膜上に第二の絶縁膜を形成する装置と
を含んでなり、
請求項1〜3のいずれかに記載の積層体の製造方法を実行することのできる、半導体デバイス製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005176798A JP2006351877A (ja) | 2005-06-16 | 2005-06-16 | 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005176798A JP2006351877A (ja) | 2005-06-16 | 2005-06-16 | 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006351877A true JP2006351877A (ja) | 2006-12-28 |
JP2006351877A5 JP2006351877A5 (ja) | 2008-07-03 |
Family
ID=37647399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005176798A Pending JP2006351877A (ja) | 2005-06-16 | 2005-06-16 | 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006351877A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008111125A1 (ja) * | 2007-03-13 | 2008-09-18 | Fujitsu Limited | 半導体装置および半導体装置の製造方法 |
WO2009118805A1 (ja) * | 2008-03-24 | 2009-10-01 | 富士通株式会社 | 配線基板、半導体装置及び半導体装置の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09167764A (ja) * | 1995-10-09 | 1997-06-24 | Sony Corp | 絶縁膜の形成方法 |
JP2003158121A (ja) * | 2001-09-04 | 2003-05-30 | Tokyo Electron Ltd | 成膜装置及び成膜方法 |
JP2003247077A (ja) * | 2002-02-20 | 2003-09-05 | Sony Corp | 無電解めっき方法及び無電解めっき装置 |
JP2005005279A (ja) * | 2003-04-14 | 2005-01-06 | Tokyo Electron Ltd | 基板処理方法及び基板処理装置 |
JP2005113162A (ja) * | 2003-10-02 | 2005-04-28 | Ebara Corp | めっき方法及びめっき装置 |
-
2005
- 2005-06-16 JP JP2005176798A patent/JP2006351877A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09167764A (ja) * | 1995-10-09 | 1997-06-24 | Sony Corp | 絶縁膜の形成方法 |
JP2003158121A (ja) * | 2001-09-04 | 2003-05-30 | Tokyo Electron Ltd | 成膜装置及び成膜方法 |
JP2003247077A (ja) * | 2002-02-20 | 2003-09-05 | Sony Corp | 無電解めっき方法及び無電解めっき装置 |
JP2005005279A (ja) * | 2003-04-14 | 2005-01-06 | Tokyo Electron Ltd | 基板処理方法及び基板処理装置 |
JP2005113162A (ja) * | 2003-10-02 | 2005-04-28 | Ebara Corp | めっき方法及びめっき装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008111125A1 (ja) * | 2007-03-13 | 2008-09-18 | Fujitsu Limited | 半導体装置および半導体装置の製造方法 |
US8378489B2 (en) | 2007-03-13 | 2013-02-19 | Fujitsu Limited | Semiconductor device and manufacturing method therefor |
WO2009118805A1 (ja) * | 2008-03-24 | 2009-10-01 | 富士通株式会社 | 配線基板、半導体装置及び半導体装置の製造方法 |
CN101960582A (zh) * | 2008-03-24 | 2011-01-26 | 富士通株式会社 | 布线基板、半导体装置以及半导体装置的制造方法 |
KR101123522B1 (ko) * | 2008-03-24 | 2012-03-12 | 후지쯔 가부시끼가이샤 | 배선 기판, 반도체 장치 및 반도체 장치의 제조 방법 |
US8390099B2 (en) | 2008-03-24 | 2013-03-05 | Fujitsu Limited | Interconnection substrate having first and second insulating films with an adhesion enhancing layer therebetween |
JP5267552B2 (ja) * | 2008-03-24 | 2013-08-21 | 富士通株式会社 | 配線基板、半導体装置及び半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3604007B2 (ja) | 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法 | |
JP4545973B2 (ja) | シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法 | |
KR101158185B1 (ko) | 절연막 재료, 다층 배선 기판과 그 제조 방법, 및 반도체 장치와 그 제조 방법 | |
TW584916B (en) | Method of manufacturing semiconductor device having multilevel wiring | |
JP5380797B2 (ja) | 半導体デバイスの製造方法 | |
JP2001185547A (ja) | 極限低誘電率膜のためのキャッピング層 | |
JP2008117903A (ja) | 半導体装置の製造方法 | |
JP2007273494A (ja) | 絶縁膜形成用組成物及び半導体装置の製造方法 | |
JP2003142477A (ja) | 絶縁膜形成用材料、絶縁膜及びその形成方法並びに半導体装置 | |
US7728065B2 (en) | Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device | |
JP2001127152A (ja) | 低誘電率絶縁膜の形成方法及び該方法で形成された低誘電率絶縁膜及び該低誘電率絶縁膜を用いた半導体装置 | |
JP4198631B2 (ja) | 絶縁膜形成方法及び半導体装置 | |
JP5131267B2 (ja) | 表面疎水化膜形成材料、多層配線構造、半導体装置および半導体装置の製造方法 | |
JP4451457B2 (ja) | 絶縁膜材料及びその製造方法、多層配線及びその製造方法、並びに、半導体装置の製造方法 | |
JP2006351877A (ja) | 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法 | |
JP2000273176A (ja) | 絶縁膜形成方法及び半導体装置 | |
JP5267552B2 (ja) | 配線基板、半導体装置及び半導体装置の製造方法 | |
JP2004296476A (ja) | 半導体装置の製造方法 | |
JP3957154B2 (ja) | 低誘電率膜形成用組成物、低誘電率膜及びその製造方法、並びに半導体装置 | |
JP2003273098A (ja) | 低誘電率膜形成用組成物、低誘電率膜及びその製造方法、並びに半導体装置 | |
JP4778018B2 (ja) | 絶縁膜形成方法 | |
JP4257272B2 (ja) | 半導体装置及びその製造方法 | |
JP4437820B2 (ja) | 低誘電率膜の製造方法 | |
JP4935111B2 (ja) | 絶縁膜形成用組成物、半導体装置用絶縁膜、その製造方法および半導体装置 | |
JP2004281535A (ja) | 被膜形成材料、絶縁膜の製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080521 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100528 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101026 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101102 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20101126 |