JP4935111B2 - 絶縁膜形成用組成物、半導体装置用絶縁膜、その製造方法および半導体装置 - Google Patents

絶縁膜形成用組成物、半導体装置用絶縁膜、その製造方法および半導体装置 Download PDF

Info

Publication number
JP4935111B2
JP4935111B2 JP2006045144A JP2006045144A JP4935111B2 JP 4935111 B2 JP4935111 B2 JP 4935111B2 JP 2006045144 A JP2006045144 A JP 2006045144A JP 2006045144 A JP2006045144 A JP 2006045144A JP 4935111 B2 JP4935111 B2 JP 4935111B2
Authority
JP
Japan
Prior art keywords
insulating film
group
semiconductor device
carbon atoms
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006045144A
Other languages
English (en)
Other versions
JP2007224114A (ja
Inventor
忠紘 今田
義弘 中田
靖志 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006045144A priority Critical patent/JP4935111B2/ja
Priority to US11/446,120 priority patent/US7470975B2/en
Publication of JP2007224114A publication Critical patent/JP2007224114A/ja
Application granted granted Critical
Publication of JP4935111B2 publication Critical patent/JP4935111B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3125—Layers comprising organo-silicon compounds layers comprising silazane compounds
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/16—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means

Description

本発明は、低誘電性、耐クラック性、耐ストレス性に優れた塗膜を形成可能な絶縁膜形成用組成物およびそれを用いた半導体装置用絶縁膜に関する。
従来から、半導体装置用絶縁膜の寄生容量による信号伝播速度の低下が知られていたが、半導体装置の配線間隔が１μｍを超える世代では配線遅延のデバイス全体への影響は少なかった。しかしながら、配線間隔が１μｍ以下ではデバイス速度への影響が大きくなり、特に今後０．１μｍ以下の配線間隔で回路を形成すると、配線間の寄生容量がデバイス速度に大きく影響を及ぼすようになってくる。
特開２００３−２９７８１９号公報（請求の範囲） 特表２００５−５１３７７７号公報（請求の範囲）
半導体集積回路の集積度の増加および素子密度の向上に伴い、特に半導体素子の多層化への要求が高まっている。その中で、たとえば、高集積化に伴い配線間隔は狭くなり、配線間の容量増大による配線遅延が問題となってきている。配線遅延（Ｔ）は、配線抵抗（Ｒ）と配線間の容量（Ｃ）により影響を受け、下記の式７で示される。
Ｔ∝ＣＲ・・・（７）
なお、式７において、ε（誘電率）とＣの関係を式８に示す。
Ｃ＝ε０εｒＳ／ｄ・・・（８）
（Ｓは電極面積、ε０は真空の誘電率、εｒは絶縁膜の誘電率、ｄは配線間隔を表す。）
したがって、配線遅延を小さくするためには、絶縁膜の低誘電率化が有効な手段となる。絶縁膜を低誘電率化するため、絶縁膜の有機化や、絶縁膜中への空孔の導入が行われている。たとえば、触媒化成工業株式会社製のナノクラスタリングシリカ（ＮＣＳ）（型番：セラメートＮＣＳ）が用いられている。かかる絶縁膜材料では、４級アルキルアミンを触媒として用いて、クラスタ状のシリカが形成されている。また、ＣＶＤ等でやはりＳｉＯ結合を骨格とした低誘電率絶縁膜が形成されている。
このように、これら低誘電率絶縁膜の骨格はＳｉＯ結合であることが多い。しかしながら、ＳｉＯ結合を骨格とする絶縁膜には配線材料である銅が入り込むため、銅配線のキャップとなるバリア絶縁膜が必要である。
しかしながら、従来から用いられているＣＶＤによるキャップ絶縁膜は比誘電率が高く、絶縁層のさらなる低誘電率化を妨げている。一方、スピンコータによる塗布型の膜では、絶縁膜に高分子材料を使用することで比誘電率の低減が可能だが、強度が十分に得られないため、化学的機械的研磨（ＣＭＰ）プロセスや、パッドから電極を取るワイヤボンディングプロセスといった、ストレスのかかるプロセス中に絶縁膜内部における破壊が起こりやすくなっており、この耐ストレス性の不足が、歩留まり・信頼性低下の大きな一因となっている。
これらの問題を解決するため鋭意研究を行った結果、スピンコート法によりキャップ絶縁膜を成膜し、電子線を照射することで強度を向上する方法（特許文献１参照。）、側鎖に縮合して架橋する官能基をつけることで強度を向上する方法（特許文献２参照。）等を用いれば、比誘電率が３．０と小さく、ヤング率も１０ＧＰａ以上のものが得られることがわかった。
しかしながら、これらの手法と従来公知の被膜形成法（スピンコート法やその他の塗布法）とを用いて種々の半導体基板上に低誘電率シリカ系被膜を形成する試験を繰り返し行ったところ、上記の特性を有する被膜は得られるものの、キャップ膜として用いる実際の膜厚である５０ｎｍ程度の被膜を形成しようとすると、成膜時に、膜の収縮に起因すると考えられるクラックが発生し易くなることが見出された。
本発明は、これらの問題を解決し、低誘電率で、かつ、十分な強度による優れた耐ストレス性と製膜時の収縮の抑制による優れた耐クラック性とを有する絶縁膜を与えることのできる材料を提供することを目的としている。本発明のさらに他の目的および利点は、以下の説明から明らかになるであろう。
本発明の一態様によれば、実質的に炭素とケイ素と水素とのみからなる鎖部分を主鎖とし、かつ、主鎖以外の部分に窒素を含有するポリマーを含んでなる絶縁膜形成用組成物が提供される。本発明態様に係る絶縁膜形成用組成物を使用すれば、低誘電率で、かつ、優れた耐ストレス性と優れた耐クラック性とを有する半導体装置用絶縁膜を得ることができる。
前記窒素が、前記ポリマー中に、式１で表される構造要素として存在すること、
Figure 0004935111
 前記ポリマー中の窒素とケイ素とのモル比が０．１≦Ｎ／Ｓｉ≦０．５の範囲にあること、式２で表される繰り返し単位を有する含ケイ素ポリマーおよび式３で表される繰り返し単位を有する含ケイ素ポリマーの少なくともいずれか一方を含むこと、
Figure 0004935111
Figure 0004935111
 （式２、３中のＲ、Ｒ１〜Ｒ４は、互いに独立に、炭素数１〜２０のアルキレン基、炭素数２〜２０のアルケニレン基若しくはアルキニレン基、炭素数３〜２０のアルケニルアルキレン基若しくはアルキニルアルキレン基、または、炭素数６〜２０のアリーレン基である。Ｒ５〜Ｒ１０は、互いに独立に、水素、炭素数１〜２０のアルキル基、炭素数２〜２０のアルケニル基若しくはアルキニル基、炭素数３〜２０のアルケニルアルキル基若しくはアルキニルアルキル基、または、炭素数６〜２０のアリール基である。ｍ、ｎは、互いに独立に、０〜２０の整数である。Ｘは、式２、３中互いに独立に、水素または、対応するＮＨに直接結合するケイ素を含む基を表す。Ｙは、式２、３中互いに独立に、ＮＨ２または、対応するＳｉに直接結合するＮＨを含む基を表す。）
式３におけるＲ１〜Ｒ４が、互いに独立に、炭素数１〜３のアルキレン基、炭素数２〜４のアルケニレン基若しくはアルキニレン基、炭素数３〜６のアルケニルアルキレン基若しくはアルキニルアルキレン基、または、炭素数６〜１０のアリーレン基であること、式３におけるＲ５〜Ｒ１０が、互いに独立に、炭素数１〜３のアルキル基、炭素数２〜４のアルケニル基若しくはアルキニル基、炭素数３〜６のアルケニルアルキル基若しくはアルキニルアルキル基、または、炭素数６〜１０のアリール基であること、式３におけるｍ、ｎが、互いに独立に、０〜１０の整数であること、が好ましい。
本発明の他の一態様によれば、上記の絶縁膜形成用組成物をシリコン基板上に塗布し、上記シリコン基板を８０〜５００℃で２〜１８０分間加熱処理することを含む、半導体装置用絶縁膜の形成方法が提供される。本発明態様により、低誘電率で、かつ、優れた耐ストレス性と優れた耐クラック性とを有する半導体装置用絶縁膜を得ることができる。
前記加熱処理の少なくとも一部を、酸素および水蒸気を含有する雰囲気中で行うこと、前記雰囲気中の酸素濃度が１００体積ｐｐｍ〜４０体積％の範囲にあること、とりわけ、前記雰囲気中の酸素濃度が１〜２０体積％の範囲にあること、前記雰囲気中の水蒸気濃度が１０体積ｐｐｍ〜４体積％の範囲にあること、とりわけ、前記雰囲気中の水蒸気濃度が１００体積ｐｐｍ〜１体積％の範囲にあること、が好ましい。
本発明のさらに他の態様によれば、上記絶縁膜形成用組成物を加熱処理して得られる半導体装置用絶縁膜、および、上記半導体装置用絶縁膜の形成方法によって形成された半導体装置用絶縁膜が提供される。本発明態様に係る半導体装置用絶縁膜は、低誘電率で、かつ、優れた耐ストレス性と優れた耐クラック性とを有する。
これらの半導体装置用絶縁膜は層間膜であることが好ましい。組成中の酸素含有量が１〜５０モル％の範囲にあること、比誘電率が３．０以下、ヤング率が１０ＧＰａ以上であることも好ましい。
本発明のさらに他の態様によれば、上記方法を用いて半導体装置用絶縁膜を形成し、その後に、半導体装置の配線をＣＭＰにより研磨することを含む、半導体装置の製造方法や、上記方法を用いて半導体装置用絶縁膜を形成し、その直前または直後に、比誘電率が２．５以下の絶縁膜を形成することを含む、半導体装置の製造方法が提供される。本発明態様により、高品質で信頼性の高い半導体装置を歩留まりよく得ることができる。
前記比誘電率が２．５以下の絶縁膜が、テトラアルキルアンモニウムハイドロオキサイド（ＴＡＡＯＨ）の存在下で加水分解して得られる有機ケイ素化合物を含む液状組成物を基板上に塗布し、当該基板を８０〜４５０℃の温度で加熱処理することを含むプロセスで形成されることが好ましい。
本発明のさらに他の態様によれば、上記の製造方法を用いて製造された半導体装置や、上記の半導体装置用絶縁膜と、比誘電率が２．５以下の絶縁膜とが積層されてなる半導体装置が提供される。本発明態様により、高品質で信頼性の高い半導体装置が得られる。
比誘電率が２．５以下の絶縁膜が、テトラアルキルアンモニウムハイドロオキサイド（ＴＡＡＯＨ）の存在下で加水分解して得られる有機ケイ素化合物を含む液状組成物を基板上に塗布し、当該基板を８０〜４５０℃の温度で加熱処理することを含むプロセスで形成されたものであることが好ましい。
本発明により、低誘電率で、かつ、優れた耐ストレス性と優れた耐クラック性とを有する半導体装置用絶縁膜を得ることができる。従って、高品質で信頼性の高い半導体装置を歩留まりよく得ることができる。
以下に、本発明の実施の形態を図、表、式、実施例等を使用して説明する。なお、これらの図、表、式、実施例等および説明は本発明を例示するものであり、本発明の範囲を制限するものではない。本発明の趣旨に合致する限り他の実施の形態も本発明の範疇に属し得ることは言うまでもない。図中、同一の符号は同一の要素を表す。
本発明に係る絶縁膜形成用組成物は、実質的に炭素とケイ素と水素とのみからなる鎖部分を主鎖とし、かつ、主鎖以外の部分に窒素を含有するポリマーを含んでなる。
本発明における絶縁膜とは、導電体同士の電気的接触を防止するため、装置の任意の箇所に用いられる絶縁性の膜を意味する。装置としては主に半導体装置が対象であるが、その他の名前で呼ばれるものも含まれる。半導体装置に使用される場合、本発明に係る絶縁膜は、絶縁膜、絶縁層、層間膜、層間絶縁膜、層間絶縁層、キャップ層、エッチングストッパー層等と呼ばれ、絶縁機能以外の機能、たとえば、配線金属等のマイグレーションの防止機能や、エッチングストッパーとしての機能を兼ね備える場合もある。
本発明に係る絶縁膜形成用組成物に、上記ポリマーが複数種含まれるものや、その他の成分を含むものも含まれる。その他の成分としては、本発明の趣旨に反しない限りどのような物質が含まれてもよいが、溶媒が最も一般的である。溶媒の使用により、絶縁膜の形成が容易になる。使用できる溶媒についても特に制限はなく、公知の溶媒から適宜選択することができる。絶縁膜の形成方法には特に制限はなく、公知の方法から適宜選択することができるが、スピンコーティング等の塗布方法が一般的に好ましい。
本発明において「実質的に炭素とケイ素と水素とのみからなる鎖部分を主鎖とする」とは、いわゆるポリカルボシラン構造を主鎖として有することを意味する。実質的に炭素とケイ素と水素とのみからなるとは、本ポリマーの主鎖を構成する原子について、炭素、ケイ素および水素以外に存在し得る元素の濃度が１モル％以下であることを意味する。この濃度は、０．５モル％以下であることが好ましく、０．２モル％以下であることがより好ましい。炭素、ケイ素および水素以外に存在し得る元素としては酸素が考えられる。
本発明における主鎖は実質的に炭素とケイ素と水素とのみからなることを条件とするものであり、その鎖長を問わない。実質的に炭素とケイ素と水素とのみからなる鎖部分が複数ある場合は任意に決めることが可能である。また、側鎖長より短い場合もあり得る。なお、主鎖が短すぎる場合には、硬化が不十分になる場合があるので、一分子あたり主鎖中の炭素とケイ素との数がそれぞれ１０個以上であることが好ましい。上限については特に制限はないが、あまり大きいと塗布による膜形成性能が低下するので、主鎖中の炭素とケイ素との数がそれぞれ１００個以下であることが好ましい。
主鎖が実質的に炭素とケイ素と水素とのみからなり、かつ、主鎖以外の部分に窒素を含有するポリマーを含んでなる組成物は、成膜時に収縮することなくあるいは収縮し難く、従って、得られた絶縁膜にクラックが発生し難く、かつ、所望の強度を与えやすい。成膜時に収縮せずあるいは収縮し難くなるのは、絶縁膜形成時の熱処理等により、ポリマー中の窒素に関わる結合が外れて酸素にかかわる結合が生成し、硬化が進む際に系全体の収縮が抑制され、あるいは逆に膨張するからであろうと考えられている。
この窒素は、上記ポリマー中に、式１で表される構造要素として存在することが好ましい。式１中の窒素から下向きに出ている結合手に結合する基には特に制限はなく、水素、ケイ素、炭素を例示できる。ケイ素または炭素に結合する場合は、そのケイ素または炭素が、「主鎖が実質的に炭素とケイ素と水素とのみからなるポリマー構造」や、「主鎖が実質的に炭素とケイ素と水素とのみからなり、かつ、主鎖以外の部分に窒素を含有するポリマー構造」の一部を成していてもよい。
式１で表される構造はいわゆるシラザン構造である。シラザン構造は、酸素と水とを含む雰囲気中で加熱されると、式４で表される構造となって硬化するため、硬化が進む際に収縮が抑制され、クラックの発生を抑えることができるようになる。なお、窒素は通常アンモニアとなって系外に逃散する。
これに比して、式５のような結合においても同様に、酸素と水とを含む雰囲気中で加熱されるとやはり式４で表される構造となって硬化するが、シラザン構造と比べ、水や酸素との反応性が乏しく、特に膜内部における反応が進行しにくい。
また、式６で表される結合が二つあれば、上記と同様に酸素と水とを含む雰囲気中で加熱されると、やはり式４で表される構造となって硬化するが、硬化の際に、体積の変化により収縮するためにクラックが発生し易くなる。
他にも、シリコン原子がメチル基、エチル基、フェニル基等の炭化水素基等を有する場合には、上記と同様に酸素と水とを含む雰囲気中で加熱されると、式４で表される構造となって硬化する場合があるが、式６で表される結合の場合と同様、硬化の際に収縮するためにクラックが発生しやすくなる。
Figure 0004935111
Figure 0004935111
Figure 0004935111
Figure 0004935111
 前記絶縁膜形成用組成物のポリマーにおいて、原子のモル比が０．１≦Ｎ／Ｓｉ≦０．５であることが好ましい。Ｎ／Ｓｉが０．１未満の場合は、形成されるＳｉ−Ｏ結合の量が少なく、強度が不足する場合が多い。Ｎ／Ｓｉが０．５より大きい場合は、形成されるＳｉ−Ｏの結合が多すぎるため、比誘電率が大きくなりすぎる場合が多い。
前記ポリマーとしては、式２で表される繰り返し単位を有する含ケイ素ポリマーおよび式３で表される繰り返し単位を有する含ケイ素ポリマーの少なくともいずれか一方であることが好ましい。
Figure 0004935111
Figure 0004935111
 （式２、３中のＲ、Ｒ１〜Ｒ４は、互いに独立に、炭素数１〜２０のアルキレン基、炭素数２〜２０のアルケニレン基若しくはアルキニレン基、炭素数３〜２０のアルケニルアルキレン基若しくはアルキニルアルキレン基、または、炭素数６〜２０のアリーレン基である。Ｒ５〜Ｒ１０は、互いに独立に、水素、炭素数１〜２０のアルキル基、炭素数２〜２０のアルケニル基若しくはアルキニル基、炭素数３〜２０のアルケニルアルキル基若しくはアルキニルアルキル基、または、炭素数６〜２０のアリール基である。ｍ、ｎは、互いに独立に、０〜２０の整数である。Ｘは、式２、３中互いに独立に、水素または、対応するＮＨに直接結合するケイ素を含む基を表す。Ｙは、式２、３中互いに独立に、ＮＨ２または、対応するＳｉに直接結合するＮＨを含む基を表す。）
上記条件が好ましいのは、比誘電率を大きくせずに強度を効果的に向上させるために、また、銅拡散に対するバリア性を持つために、Ｓｉ−Ｏ−Ｓｉ結合による架橋部位が分散していることが重要であるためである。分子量については特に制限はないが、実用上スピンコートが可能であることが好ましいので、溶媒に溶解した場合、スピンコートに適する粘度範囲にでき、かつ適切な膜厚とできる程度のものであることが好ましい。
なお、Ｘについて、「対応するＮＨ」とは、式２，３中のＸの直下にあるＮＨのことを指す。「対応するＮＨに直接結合するケイ素を含む基」におけるケイ素を含む基については特に制限はないが、「主鎖が実質的に炭素とケイ素と水素とのみからなるポリマー構造」や、「主鎖が実質的に炭素とケイ素と水素とのみからなり、かつ、主鎖以外の部分に窒素を含有するポリマー構造」を、好ましく例示することができる。同様に、Ｙについて、「対応するＳｉ」とは、式２，３中のＹの直上にあるＳｉのことを指す。「対応するＳｉに直接結合するＮＨを含む基」におけるＮＨを含む基については特に制限はないが、このＮＨが、「主鎖が実質的に炭素とケイ素と水素とのみからなるポリマー構造」や、「主鎖が実質的に炭素とケイ素と水素とのみからなり、かつ、主鎖以外の部分に窒素を含有するポリマー構造」に結合した構造を、好ましく例示することができる。
さらに、式３において、Ｒ１〜Ｒ４が、互いに独立な炭素数１〜３のアルキレン基、炭素数２〜４のアルケニレン基若しくはアルキニレン基、炭素数３〜６のアルケニルアルキレン基若しくはアルキニルアルキレン基または炭素数６〜１０のアリーレン基であること、Ｒ５〜Ｒ１０が、互いに独立な炭素数１〜３のアルキル基、炭素数２〜４のアルケニル基若しくはアルキニル基、炭素数３〜６のアルケニルアルキル基若しくはアルキニルアルキル基または炭素数６〜１０のアリール基であること、ｍ、ｎが、互いに独立な０〜１０の整数であることが、比誘電率とヤング率の観点からより好ましい。
上記絶縁膜形成用組成物を成膜して半導体装置用絶縁膜を形成するには、上記絶縁膜形成用組成物を加熱処理すればよい。具体的には、上記絶縁膜形成用組成物をシリコン基板上に塗布し、
上記シリコン基板を８０〜５００℃で２〜１８０分間加熱処理する
ことを含む方法を挙げることができる。
このような工程を経ることで、低誘電性、耐クラック性、耐ストレス性に優れた絶縁膜を形成することが可能になる。上記加熱処理は１定の温度で行うより、徐々にあるいは段階的に昇温するようにして行う方が好ましい。２段階で行う方法を例示できる。
上記温度範囲より下の温度ではキュア不足となり得、上記温度範囲より上の温度では炭化水素基が酸化され得る。上記加熱処理時間範囲より短いとキュアが不足し得る。上記加熱処理時間範囲より長いと生成される絶縁膜には問題は無いが、プロセス時間が増加し得る。
上記加熱処理の少なくとも一部を、酸素および水蒸気を含有する雰囲気中で行うべきである。このためには通常の空気を使用することで十分な場合もあるが、人為的に水蒸気や酸素の濃度を調整することが好ましい場合も多い。加熱処理の少なくとも一部のみを酸素および水蒸気を含有する雰囲気中で行う場合の例としては、加熱処理を２段階に分け、後半のみにこの条件を適用する場合を挙げることができる。
酸素および水蒸気を含有する雰囲気を使用することにより、式１で示される結合が式４の結合となる変化が生じ、耐クラック性、耐ストレス性が向上する。その際の酸素の濃度は、特性向上のため、１００体積ｐｐｍ〜４０体積％の範囲にあることが好ましい。時間による反応制御の容易性から、１〜２０体積％の範囲にあることがより好ましい。１００体積ｐｐｍ未満では効果が不十分で耐ストレス性が不十分になり得る。４０体積％を超えても特性上のメリットが大きく向上することはない。
また、水蒸気の濃度は、特性向上のため、１０体積ｐｐｍ〜４体積％の範囲にあることが好ましい。時間による反応制御の容易性から、１００体積ｐｐｍ〜１体積％の範囲にあることがより好ましい。１０体積ｐｐｍ未満では窒素の酸素への置換が不十分になり得る。４体積％を超えても特性上のメリットが大きく向上することはない。
このようにして半導体装置用絶縁膜を得ることができる。この半導体装置用絶縁膜を上記加熱処理後の組成の観点から見ると、酸素含有量が１〜５０モル％の範囲にあることが好ましい。１モル％未満では硬化が不十分で耐ストレス性が不足し得る。５０モル％を超えると比誘電率が大きくなり得る。
この半導体装置用絶縁膜は、上述したように、耐クラック性、耐ストレス性に優れ、低誘電率を実現できる。たとえば、成膜時のクラックのない、比誘電率が３．０以下、ヤング率が１０ＧＰａ以上の膜を得ることができる。また、比誘電率が小さく、銅拡散バリアとして働くため、層間膜や配線のキャップ層として好適に用いることもできる。さらに、シリカ系の絶縁膜とはエッチングレートも異なるため、エッチングストッパとして使用することもできる。
上記半導体装置用絶縁膜の製造方法は、半導体装置を製造する際に好適に使用することができる。
本発明に係る半導体装置用絶縁膜の耐ストレス性が向上する点を利用する観点からは、絶縁膜を形成し、その後に半導体装置の配線をＣＭＰにより研磨する場合に、上記方法を用いて半導体装置用絶縁膜を形成することが好ましい。
また、本発明に係る半導体装置用絶縁膜の耐クラック性および耐ストレス性が向上する点を利用する観点からは、半導体装置を製造するに際し、本発明に係る半導体装置用絶縁膜と同等またはそれ以下の比誘電率を有する絶縁膜と組み合わせて使用することも好ましい。より具体的には、上記の方法を用いて半導体装置用絶縁膜を形成し、その直前または直後に、比誘電率が２．５以下の絶縁膜を形成することが好ましい。あるいは、上記半導体装置用絶縁膜と、本発明に係る半導体装置用絶縁膜と同等またはそれ以下の比誘電率を有する絶縁膜、とりわけ比誘電率が２．５以下の絶縁膜、とが積層されてなる半導体装置が好ましい。
本発明に係る半導体装置用絶縁膜と同等またはそれ以下の絶縁膜として使用できるものは、一般的に有機ケイ素化合物からなり、耐クラック性や耐ストレス性が小さいが、本発明に係る半導体装置用絶縁膜と併用することにより、半導体装置全体としての比誘電率を極力小さくし、かつ、全体としての耐クラック性や耐ストレス性が向上して、高品質で信頼性の高い装置を実現することができる。
このような誘電率が２．５以下の絶縁膜としては、テトラアルキルアンモニウムハイドロオキサイド（ＴＡＡＯＨ）の存在下で加水分解して得られる有機ケイ素化合物を含む液状組成物を基板上に塗布し、当該基板を８０〜４５０℃の温度で加熱処理することを含むプロセスで形成されるものを典型例として挙げることができる。この加熱処理は１定の温度で行うより、徐々にあるいは段階的に昇温するようにして行う方が好ましい。２段階で行う方法を例示できる。
このようにして、本発明に係る絶縁膜形成用組成物を利用することにより、低誘電率でかつ耐ストレス性および耐クラック性に優れた半導体装置絶縁被膜を提供でき、これにより、たとえばＩＣ、ＬＳＩ等の高集積度の半導体装置において、信頼性を高めることができる。
次に本発明の実施例および比較例を詳述する。比誘電率は水銀プローバ（ＣＶｍａｐ９２Ａ、Ｆｏｕｒ Ｄｉｍｅｎｓｉｏｎｓ Ｉｎｃ．）で測定した容量から算出し、ヤング率は押し込み法（Ｎａｎｏ Ｉｎｄｅｎｔｅｒ ＸＰ、Ｎａｎｏ Ｉｎｓｔｒｕｍｅｎｔｓ社）で測定した。
［実施例１］
式２、式３のｍ＝ｎ＝０〜１０（Ｘは、実質的に炭素とケイ素と水素とのみからなる鎖部分を主鎖とし、かつ、主鎖以外の部分に窒素を含有するポリマー構造、ＹはＮＨ、Ｒ、Ｒ１〜Ｒ４はすべてＣＨ２、Ｒ５〜Ｒ１０はすべてＣＨ３）の構造を有するポリマーからなる絶縁膜形成用組成物（平均分子量：１４００）をそれぞれ使用し、低抵抗基板上に２００ｎｍの膜厚になるようにスピンコートし、窒素雰囲気下、２５０℃，３分でプリベーク（加熱処理）を行った後、酸素が５体積％、水蒸気が１０００体積ｐｐｍで残余が窒素ガスの雰囲気の電気炉にて、４００℃，３０分の条件で加熱処理を行った。いずれの条件においてもクラックの発生は無かった。
得られた膜の特性を表１に示す。
Figure 0004935111
 ［実施例２］
実施例１における式３のｍ＝ｎ＝３の構造を有するポリマーからなる絶縁膜形成用組成物（平均分子量：１４００）を、低抵抗基板上に２００ｎｍの膜厚になるようにスピンコートし、窒素雰囲気下、２５０℃，３分でプリベークを行った後、表２に記載の雰囲気の電気炉にて４００℃，３０分の条件で加熱処理を行った。
得られた膜の特性を表２に示す。なお、加熱処理における酸素・水蒸気の濃度は表２に示すとおりである。
Figure 0004935111
 ［実施例３］
図１〜７に本発明に関わる多層配線実施例の作製法を示す。まず、素子間分離膜２で分離され、ソース拡散層５ａとドレイン拡散層５ｂ、サイドウォール絶縁膜３を有するゲート電極４を形成したトランンジスタ層を形成した（ステップ１）。このＳｉウェハ１に層間絶縁膜６（リンガラス）、ストッパ膜７を形成し（ステップ２）、電極取り出し用のコンタクトホール２１を形成した（ステップ３）。このコンタクトホ−ル２１に、スパッタ法でＴｉＮ８を５０ｎｍ形成した（ステップ４）後、ＷＦ６と水素を混合還元することで導体プラグ９を埋め込み（ステップ５）、化学的機械研磨法（ＣＭＰ）によりビア２５以外の部分を除去した（ステップ６）。続いて、有機ケイ素系化合物を使用した低誘電率被膜（配線分離絶縁膜）１０をＳｉ平板上２５０ｎｍとなる条件で成膜した後、保護膜としてＴＥＯＳ−ＳｉＯ２膜１１を５０ｎｍ積層した（ステップ７）。１層目配線パターンを施したレジスト層をマスクに、ＣＦ４／ＣＨＦ３ガスを原料としたＦプラズマにより、この膜を加工した（ステップ８）。この配線溝２２に、Ｃｕの絶縁層への拡散バリアとして働くＴｉＮ８を５０ｎｍと電解メッキの際に電極として働くシード層２３（Ｃｕ５０ｎｍ）をスパッタにより形成した（ステップ９）。さらに、電解メッキによりＣｕ層１７を６００ｎｍ積層した（ステップ１０）後、ＣＭＰにより配線パターン部以外のメタルを除去し、配線層２４を形成した（ステップ１１）。
次に、ビア層と配線層とを同時に形成するデュアルダマシン法について説明する。
第１層目配線層２４上に、Ｃｕ拡散防止を目的として、実施例１の番号５の条件で絶縁膜形成用組成物を用いて層間膜１２を５０ｎｍ成膜し、プラズマＣＶＤ法により、ＳｉＯＣ膜１３を２５０ｎｍ積層した。
続いて、シランとアンモニアガスを用いてプラズマＣＶＤによりストッパ膜としてＳｉＮ膜１４を５０ｎｍ成膜し、低誘電率絶縁膜１５をＳｉ平板上４００ｎｍとなる条件で成膜した後に、保護膜として、ＴＥＯＳ−ＳｉＯ２膜１６を５０ｎｍ積層した（ステップ１２）。ついで、ビアパターンを形成したレジスト層をマスクに、ＣＦ４／ＣＨＦ３ガスを原料としたＦプラズマにより、ガス組成を変えることで、ＳｉＯ２膜１６／低誘電率絶縁膜１５／ＳｉＮ膜１４／ＳｉＯＣ膜１３／層間膜１２の順に加工した（ステップ１３）。
続いて、第２層目配線パターンを施したレジスト層をマスクに、ＣＦ４／ＣＨＦ３ガスを原料としたＦプラズマにより、さらに加工した（ステップ１４）。このビア２８と配線溝２６とに、Ｃｕの絶縁層への拡散バリアとして働くＴｉＮ８を５０ｎｍと電解メッキの際に電極として働くシード層２７（Ｃｕ５０ｎｍ）をスパッタにより形成した（ステップ１５）。さらに、電解メッキによりＣｕ層１８を１４００ｎｍ積層した（ステップ１６）後、ＣＭＰにより配線パターン部以外のメタルを除去し、配線層２９を形成した（ステップ１７）。以下、上記工程を繰り返し、３層配線を形成した。試作した多層配線を用いて１００万個の連続ビアの歩留まりを調べたところ９５％以上であった。このことから、本発明に係る層間膜１２はステップ１７におけるＣＭＰによるストレスに対し耐性を有することが理解される。また、ワイヤボンディングを行ったところ、ボンディング圧力による破壊は見られなかった。このことも層間膜１２の耐ストレス性を裏書きしている。櫛歯パターンを測定して実効比誘電率を計算したところ、３．０であった。
［比較例１］
式（９）を繰り返し単位（Ｚは、実質的に炭素とケイ素と水素とのみからなる鎖部分を主鎖とするポリマー構造、Ｒ１１はＣＨ２、Ｒ１２はＣＨ３、この繰り返し単位に窒素は含まれない）とした絶縁膜形成用組成物（平均分子量：１４００）を、Ｓｉ基板上に２００ｎｍの膜厚になるようにスピンコートし２５０℃，３分でプリベークを行った後、Ｎ２ガス、酸素５体積％、水蒸気１０００体積ｐｐｍ雰囲気の電気炉にて４００℃，３０分の条件で加熱処理を行った。走査顕微鏡で薄膜を観察したところ、クラックの発生が確認された。
Figure 0004935111
 ［比較例２］
実施例３において、層間膜１２として、実施例１の番号５の条件で絶縁膜形成用組成物を用いる代わりに、シランとアンモニアガスを用いてプラズマＣＶＤにより成膜した５０ｎｍのＳｉＮ膜を用いた。試作した多層配線を用いて１００万個の連続ビアの歩留まりを調べたところ９５％以上と良好であり、ワイヤボンディングを行ったところ、ボンディング圧力による破壊は見られなかったが、櫛歯パターンを測定して実効比誘電率を計算したところ、３．３と実施３に比べ高かった。
なお、上記に開示した内容から、下記の付記に示した発明が導き出せる。
（付記１）
実質的に炭素とケイ素と水素とのみからなる鎖部分を主鎖とし、かつ、主鎖以外の部分に窒素を含有するポリマーを含んでなる絶縁膜形成用組成物。
（付記２）
前記窒素が、前記ポリマー中に、式１で表される構造要素として存在する、付記１に記載の絶縁膜形成用組成物。
Figure 0004935111
 （付記３）
前記ポリマー中の窒素とケイ素とのモル比が０．１≦Ｎ／Ｓｉ≦０．５の範囲にある、付記１または２に記載の絶縁膜形成用組成物。
（付記４）
式２で表される繰り返し単位を有する含ケイ素ポリマーおよび式３で表される繰り返し単位を有する含ケイ素ポリマーの少なくともいずれか一方を含む、付記１〜３のいずれかに記載の絶縁膜形成用組成物。
Figure 0004935111
Figure 0004935111
 （式２、３中のＲ、Ｒ１〜Ｒ４は、互いに独立に、炭素数１〜２０のアルキレン基、炭素数２〜２０のアルケニレン基若しくはアルキニレン基、炭素数３〜２０のアルケニルアルキレン基若しくはアルキニルアルキレン基、または、炭素数６〜２０のアリーレン基である。Ｒ５〜Ｒ１０は、互いに独立に、水素、炭素数１〜２０のアルキル基、炭素数２〜２０のアルケニル基若しくはアルキニル基、炭素数３〜２０のアルケニルアルキル基若しくはアルキニルアルキル基、または、炭素数６〜２０のアリール基である。ｍ、ｎは、互いに独立に、０〜２０の整数である。Ｘは、式２、３中互いに独立に、水素または、対応するＮＨに直接結合するケイ素を含む基を表す。Ｙは、式２、３中互いに独立に、ＮＨ２または、対応するＳｉに直接結合するＮＨを含む基を表す。）
（付記５）
式３におけるＲ１〜Ｒ４が、互いに独立に、炭素数１〜３のアルキレン基、炭素数２〜４のアルケニレン基若しくはアルキニレン基、炭素数３〜６のアルケニルアルキレン基若しくはアルキニルアルキレン基、または、炭素数６〜１０のアリーレン基である、付記１〜４のいずれかに記載の絶縁膜形成用組成物。
（付記６）
式３におけるＲ５〜Ｒ１０が、互いに独立に、炭素数１〜３のアルキル基、炭素数２〜４のアルケニル基若しくはアルキニル基、炭素数３〜６のアルケニルアルキル基若しくはアルキニルアルキル基、または、炭素数６〜１０のアリール基である、付記１〜５のいずれかに記載の絶縁膜形成用組成物。
（付記７）
式３におけるｍ、ｎが、互いに独立に、０〜１０の整数である、付記１〜６のいずれかに記載の絶縁膜形成用組成物。
（付記８）
付記１〜７のいずれかに記載の絶縁膜形成用組成物をシリコン基板上に塗布し、
上記シリコン基板を８０〜〜５００℃で２〜１８０分間加熱処理する
ことを含む、半導体装置用絶縁膜の形成方法。
（付記９）
前記加熱処理の少なくとも一部を、酸素および水蒸気を含有する雰囲気中で行う、付記８に記載の半導体装置用絶縁膜の形成方法。
（付記１０）
前記雰囲気中の酸素濃度が１００体積ｐｐｍ〜４０体積％の範囲にある、付記９に記載の半導体装置用絶縁膜の形成方法。
（付記１１）
前記雰囲気中の酸素濃度が１〜２０体積％の範囲にある、付記１０に記載の半導体装置用絶縁膜の形成方法。
（付記１２）
前記雰囲気中の水蒸気濃度が１０体積ｐｐｍ〜４体積％の範囲にある、付記９〜１１のいずれかに記載の半導体装置用絶縁膜の形成方法。
（付記１３）
前記雰囲気中の水蒸気濃度が１００体積ｐｐｍ〜１体積％の範囲にある、付記１２に記載の半導体装置用絶縁膜の形成方法。
（付記１４）
付記１〜７のいずれかに記載の絶縁膜形成用組成物を加熱処理して得られる半導体装置用絶縁膜。
（付記１５）
付記８〜１３のいずれかに記載の半導体装置用絶縁膜の形成方法によって形成された半導体装置用絶縁膜。
（付記１６）
層間膜である、付記１４または１５に記載の半導体装置用絶縁膜。
（付記１７）
酸素含有量が１〜５０モル％の範囲にある、付記１４〜１６のいずれかに記載の半導体装置用絶縁膜。
（付記１８）
比誘電率が３．０以下、ヤング率が１０ＧＰａ以上の、付記１４〜１７のいずれかに記載の半導体装置用絶縁膜。
（付記１９）
付記８〜１３のいずれかに記載の方法を用いて半導体装置用絶縁膜を形成し、
その後に、半導体装置の配線を化学的機械的研磨により研磨する
ことを含む、半導体装置の製造方法。
（付記２０）
付記８〜１３のいずれかに記載の方法を用いて半導体装置用絶縁膜を形成し、
その直前または直後に、比誘電率が２．５以下の絶縁膜を形成する
ことを含む、半導体装置の製造方法。
（付記２１）
前記比誘電率が２．５以下の絶縁膜が、
テトラアルキルアンモニウムハイドロオキサイド（ＴＡＡＯＨ）の存在下で加水分解して得られる有機ケイ素化合物を含む液状組成物を基板上に塗布し、
当該基板を８０〜４５０℃の温度で加熱処理する
ことを含むプロセスで形成される、付記２０に記載の半導体装置の製造方法。
（付記２２）
付記１９〜２１のいずれかに記載の製造方法を用いて製造された半導体装置。
（付記２３）
付記１４〜１８のいずれかに記載の半導体装置用絶縁膜と、比誘電率が２．５以下の絶縁膜とが積層されてなる半導体装置。
（付記２４）
前記比誘電率が２．５以下の絶縁膜が、
テトラアルキルアンモニウムハイドロオキサイド（ＴＡＡＯＨ）の存在下で加水分解して得られる有機ケイ素化合物を含む液状組成物を基板上に塗布し、
当該基板を８０〜４５０℃の温度で加熱処理する
ことを含むプロセスで形成されたものである、付記２３に記載の半導体装置。
本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。
符号の説明
１ Ｓｉウェハ
２ 素子間分離膜
３ サイドウォール絶縁膜
４ ゲート電極
５ａ ソース拡散層
５ｂ ドレイン拡散層
６ 層間絶縁膜
７ ストッパ膜
８ ＴｉＮ
９ 導体プラグ
１０ 低誘電率被膜（配線分離絶縁膜）
１１ ＴＥＯＳ−ＳｉＯ２膜
１２ 層間膜
１３ ＳｉＯＣ膜
１４ ＳｉＮ膜
１５ 低誘電率絶縁膜
１６ ＴＥＯＳ−ＳｉＯ２膜
１７ Ｃｕ層
２１ コンタクトホール
２２ 配線溝
２３ シード層
２４ 配線層
２５ ビア
２６ 配線溝
２７ シード層
２８ ビア
２９ 配線層

Claims (10)

  1. ポリカルボシラン構造を主鎖とし、当該主鎖を構成する原子について、炭素、ケイ素および水素以外に存在し得る元素の濃度が１モル％以下であり、かつ、主鎖以外の部分に窒素を含有するポリマーを含んでなる絶縁膜形成用組成物。
  2. 前記窒素が、前記ポリマー中に、式１で表される構造要素として存在する、請求項１に記載の絶縁膜形成用組成物。
    Figure 0004935111
  3. 前記ポリマー中の窒素とケイ素とのモル比が０．１≦Ｎ／Ｓｉ≦０．５の範囲にある、請求項１または２に記載の絶縁膜形成用組成物。
  4. 式２で表される繰り返し単位を有する含ケイ素ポリマーおよび式３で表される繰り返し単位を有する含ケイ素ポリマーの少なくともいずれか一方を含む、請求項１〜３のいずれかに記載の絶縁膜形成用組成物。
    Figure 0004935111
    Figure 0004935111
     （式２、３中のＲ、Ｒ１〜Ｒ４は、互いに独立に、炭素数１〜２０のアルキレン基、炭素数２〜２０のアルケニレン基若しくはアルキニレン基、炭素数３〜２０のアルケニルアルキレン基若しくはアルキニルアルキレン基、または、炭素数６〜２０のアリーレン基である。Ｒ５〜Ｒ１０は、互いに独立に、水素、炭素数１〜２０のアルキル基、炭素数２〜２０のアルケニル基若しくはアルキニル基、炭素数３〜２０のアルケニルアルキル基若しくはアルキニルアルキル基、または、炭素数６〜２０のアリール基である。ｍ、ｎは、互いに独立に、０〜２０の整数である。Ｘは、式２、３中互いに独立に、水素または、対応するＮＨに直接結合するケイ素を含む基を表す。Ｙは、式２、３中互いに独立に、ＮＨ２または、対応するＳｉに直接結合するＮＨを含む基を表す。）
  5. 請求項１〜４のいずれかに記載の絶縁膜形成用組成物をシリコン基板上に塗布し、
    上記シリコン基板を８０〜５００℃で２〜１８０分間加熱処理する
    ことを含む、半導体装置用絶縁膜の形成方法。
  6. 前記加熱処理の少なくとも一部を、酸素および水蒸気を含有する雰囲気中で行う、請求項５に記載の半導体装置用絶縁膜の形成方法。
  7. 請求項１〜４のいずれかに記載の絶縁膜形成用組成物を加熱処理して得られる半導体装置用絶縁膜。
  8. 請求項５または６に記載の半導体装置用絶縁膜の形成方法によって形成された半導体装置用絶縁膜。
  9. 請求項５または６に記載の方法を用いて半導体装置用絶縁膜を形成し、
    その後に、半導体装置の配線を化学的機械的研磨により研磨する
    ことを含む、半導体装置の製造方法。
  10. 請求項７または８に記載の半導体装置用絶縁膜と、比誘電率が２．５以下の絶縁膜とが積層されてなる半導体装置。
JP2006045144A 2006-02-22 2006-02-22 絶縁膜形成用組成物、半導体装置用絶縁膜、その製造方法および半導体装置 Expired - Fee Related JP4935111B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006045144A JP4935111B2 (ja) 2006-02-22 2006-02-22 絶縁膜形成用組成物、半導体装置用絶縁膜、その製造方法および半導体装置
US11/446,120 US7470975B2 (en) 2006-02-22 2006-06-05 Composition for forming insulation film, insulation film for semiconductor device, and fabrication method and semiconductor device thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006045144A JP4935111B2 (ja) 2006-02-22 2006-02-22 絶縁膜形成用組成物、半導体装置用絶縁膜、その製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2007224114A JP2007224114A (ja) 2007-09-06
JP4935111B2 true JP4935111B2 (ja) 2012-05-23

Family

ID=38428789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006045144A Expired - Fee Related JP4935111B2 (ja) 2006-02-22 2006-02-22 絶縁膜形成用組成物、半導体装置用絶縁膜、その製造方法および半導体装置

Country Status (2)

Country Link
US (1) US7470975B2 (ja)
JP (1) JP4935111B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023510050A (ja) * 2020-05-07 2023-03-10 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング ポリカルボシラザンおよびそれを含む組成物、ならびにそれを用いたケイ素含有膜の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4914500A (en) * 1987-12-04 1990-04-03 At&T Bell Laboratories Method for fabricating semiconductor devices which include sources and drains having metal-containing material regions, and the resulting devices
FR2669946B1 (fr) 1990-12-03 1993-03-19 Europ Propulsion Procede et fibres pour la fabrication de materiau composite a matrice renforcee par des fibres ceramiques.
WO1995018190A1 (en) * 1993-12-27 1995-07-06 Kawasaki Steel Corporation Isolation film of semiconductor device, coating fluid for forming the film, and process for producing the film
JP3625912B2 (ja) * 1994-08-24 2005-03-02 クラリアント ジャパン 株式会社 ケイ素含有共重合ポリマー及びその製造方法
JPH09115349A (ja) * 1995-10-18 1997-05-02 Sumitomo Electric Ind Ltd 耐熱性絶縁電線
JP3631834B2 (ja) * 1995-12-29 2005-03-23 クラリアント ジャパン 株式会社 熱硬化性ワニス
JP3916278B2 (ja) * 1996-12-27 2007-05-16 Ａｚエレクトロニックマテリアルズ株式会社 フェニルシリル基架橋ポリシラザン及びその製造方法
US7572303B2 (en) * 1997-12-08 2009-08-11 Octane International, Ltd. Fuel compositions exhibiting improved fuel stability
DE10162443A1 (de) 2001-12-19 2003-07-03 Bayer Ag Verfahren zur Herstellung von dielektrischen Schichten unter Verwendung multifunktioneller Carbosilane
JP3797260B2 (ja) 2002-03-29 2006-07-12 Ｊｓｒ株式会社 半導体装置用カルボシラン系膜の製造方法、および半導体装置用カルボシラン系絶縁膜
US7646081B2 (en) * 2003-07-08 2010-01-12 Silecs Oy Low-K dielectric material
US20050181633A1 (en) * 2004-02-17 2005-08-18 Hochberg Arthur K. Precursors for depositing silicon-containing films and processes thereof

Also Published As

Publication number Publication date
US20070197047A1 (en) 2007-08-23
US7470975B2 (en) 2008-12-30
JP2007224114A (ja) 2007-09-06

Similar Documents

Publication Publication Date Title
TW584916B (en) Method of manufacturing semiconductor device having multilevel wiring
US20060220251A1 (en) Reducing internal film stress in dielectric film
KR100974042B1 (ko) 금속간 유전체로서 사용된 낮은 ｋ 및 극도로 낮은 ｋ의 오가노실리케이트 필름의 소수성을 복원하는 방법 및 이로부터 제조된 물품
US20050245100A1 (en) Reliability improvement of SiOC etch with trimethylsilane gas passivation in Cu damascene interconnects
JP2008511711A5 (ja)
JP2003142477A (ja) 絶縁膜形成用材料、絶縁膜及びその形成方法並びに半導体装置
JPH1074755A (ja) マイクロエレクトロニク構造および形成方法
JP2004095865A (ja) 半導体装置およびその製造方法
JP4756526B2 (ja) 多孔質化低誘電率絶縁膜の形成方法及び該方法で形成された多孔質化低誘電率絶縁膜及び該多孔質化低誘電率絶縁膜を用いた半導体装置
KR100743440B1 (ko) 노광광 차폐막 형성용 재료, 다층 배선 및 이의 제조 방법,및 반도체 장치
JP2004235548A (ja) 半導体装置およびその製造方法
JP5372323B2 (ja) 界面ラフネス緩和膜、これを用いた配線層および半導体装置ならびに半導体装置の製造方法
JP5131267B2 (ja) 表面疎水化膜形成材料、多層配線構造、半導体装置および半導体装置の製造方法
JP4935111B2 (ja) 絶縁膜形成用組成物、半導体装置用絶縁膜、その製造方法および半導体装置
JP3483500B2 (ja) 絶縁膜形成材料、絶縁膜形成方法及び半導体装置
JP4223012B2 (ja) 絶縁膜の形成方法、多層構造の形成方法および半導体装置の製造方法
JP2004296476A (ja) 半導体装置の製造方法
JP2000273176A (ja) 絶縁膜形成方法及び半導体装置
JP3485425B2 (ja) 低誘電率絶縁膜の形成方法及びこの膜を用いた半導体装置
JP4493278B2 (ja) 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法
KR101401419B1 (ko) 저유전 층간 절연물질 및 그 제조방법
JP2006351877A (ja) 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法
JP2002134610A (ja) 半導体装置の製造方法
TW200523993A (en) Method for fabricating semiconductor device
US6753607B1 (en) Structure for improving interlevel conductor connections

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees