JP2008511711A5 - - Google Patents

Download PDF

Info

Publication number
JP2008511711A5
JP2008511711A5 JP2007528898A JP2007528898A JP2008511711A5 JP 2008511711 A5 JP2008511711 A5 JP 2008511711A5 JP 2007528898 A JP2007528898 A JP 2007528898A JP 2007528898 A JP2007528898 A JP 2007528898A JP 2008511711 A5 JP2008511711 A5 JP 2008511711A5
Authority
JP
Japan
Prior art keywords
monomer
thin film
organosiloxane
integrated circuit
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007528898A
Other languages
English (en)
Other versions
JP2008511711A (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from PCT/FI2005/000373 external-priority patent/WO2006024693A1/en
Publication of JP2008511711A publication Critical patent/JP2008511711A/ja
Publication of JP2008511711A5 publication Critical patent/JP2008511711A5/ja
Pending legal-status Critical Current

Links

Description

(発明の背景)
本発明は、ICの誘電体及びその他類似の用途に適した薄膜に関する。特に、本発明は、少なくとも部分的にクロスリンクされたシロキサン構造を生じるケイ素含有モノマーの重合によって得ることができる組成物を備える薄膜に関する。また、本発明は、モノマーの重合によりシロキサン組成物を調製し、この重合組成物を基板上に層の形態で塗布し、この層を硬化して膜を形成することによる薄膜の製造方法に関する。更に、本発明は集積回路装置及びその製造方法に関する。
(関連技術の記載)
半導体基板上に構築した集積回路は、誘電体内に埋設した多層レベルの垂直方向及び水平方向の配線を介して相互にまた外部の実装材料と電気的に通信する数百万のトランジスタとその他装置を備える。金属化構造中において、“ビア”は垂直方向の配線を構成し、一方“インターコネクト”は水平方向の配線を形成する。金属化の加工は、トランジスタ間及び外部実装材料との電気的な接続を実現するために、誘電体及び金属の多重層を連続的に堆積及びパターン化することを含みうる。多くの場合、特定の層に対するパターン化は、基板上での層堆積、フォトレジストスピン、フォトレジスト露光、フォトレジスト現像、層エッチング及びフォトレジスト除去を備える多段階プロセスによって行われる。或いは又、まずパターンを誘電体の層にエッチングし、該パターンを金属で充填し、その後に続けて金属を化学的/機械的に研磨して金属が誘電体の開口部にのみ充填したままにすることにより、金属をパターン化することがある。インターコネクト材料として、アルミニウムが高い伝導性、SiOへの良好な接着性、既知の加工方法(スパッタリング及びエッチング)、また低コストにより長年に渡って使用されいる。また、アルミニウム合金が、純粋なアルミニウムと較べて、融点、分散性、電荷移動及びその他の性質を改善するために長年に渡って開発されている。アルミニウムの連続層をスパニングするのに、タングステンが伝導性のビアプラグ材料として従来から役目を果たしている。
昨今のより速いマイクロプロセッサ及びより強力なす電子装置に対する駆動は、非常に高い回路密度及びより速い処理速度に帰着し、このことは、換言すれば、伝導性がより高い金属及び二酸化ケイ素に較べて誘電率が相当に低い誘電体(好ましくは3.0未満)を使用することを必要とする。過去数年において、VLSI(及びULSI)処理は銅ダマシン処理に移ってきており、ここで銅(又は銅合金)を導体配線内でのより高いコンダクタンスのために用い、またスピンオンもしくはCVD処理を導体配線周りの絶縁材料に使用可能な低誘電率の誘電体を製造するのに使用する。エッチングの問題を避けるため、障壁金属を伴う銅を、インターコネクト及びビア開口部からなる誘電体構造の凹部全面に堆積し、その後“デュアルダマシン”として既知の加工方法によって研磨する。ビア開口部の底は、通常、先の金属層からのインターコネクトの頂上であるか、場合によっては基板に対する接触層である。
シリカ系材料は、SiOの正四面体の基本構造を有する。シリカは各Si原子が4つの酸素に結合する分子構造を有する。各ケイ素原子は酸素原子の正四面体の中央に位置する、すなわち架橋性クロスリンクを形成する。完全に純粋なシリカは緻密な構造と、高い化学的安定性及び優れた熱安定性を有する。例えば、マイクロエレクトロニクスに用いる非晶質のシリカ膜は2.1から2.2g/cmの密度を有する。しかし、その誘電率は、Si−O結合の高い分極率に関連する誘電率の高周波分散により、4.0から4.2の高い範囲にある。したがって、一つ又はそれより多いSi−O−Si架橋基を、誘電率値を下げるCH3基等の含C有機基で置換することが必要である。しかしながら、これら有機単位は、立体障害による分子間の自由体積を増加させるばかりでなく架橋性クロスリンクの量を減少させる。それゆえ、その機械的強度(ヤング率<6GPa)及び耐化学性が四面体の二酸化ケイ素に較べて減少する。また、これらメチル基の付いたケイ酸塩及びSSQ(すなわち、MSQ)ポリマーは一般に約1μm以下の比較的低い割れ限界を有する。
ごく最近、MSQポリマーをシラン間に架橋アルキル基を含むジシラン、すなわちビストリメトキシシランと共重合することにより機能強化したMSQポリマーを開発する試みがなされ、その結果クロスリンク密度が増加している。しかし、これら材料は、依然として相当量のメチル基の付いたシラン、すなわちメチル−トリメトキシシランをコモノマーとして含み、メチルコポリマーの性質のために、約2.93の誘電率を有する中程度のヤング率及び硬度特性が得られるのみである。
また、本発明は、式Iを有するモノマーをホモ重合してシロキサン材料を形成し、該シロキサン材料を薄層状で堆積し、該薄層を硬化して膜を形成することを備える3.0以下の誘電率を有する薄膜を形成する方法を提供する。
最後に、本発明は、半導体基板上に多数のトランジスタを備え、また多層インターコネクトを有する種類の集積回路装置を製造するための多くの代替実施態様を提供する。かかる多層インターコネクトは、金属の層を堆積し、該金属層をパターン化し、第1のモデュラス及び第1の誘電率値を有する第1誘電体を堆積し、第1材料の第1のモデュラスよりも高い第2のモデュラス及び第1材料の第1の誘電率値よりも低い誘電率値を有する第2誘電体を堆積し、化学的機械的な平坦化を実行することなく、第1及び第2誘電体をパターン化し、ビア充填金属材料をパターン化領域に堆積することにより形成される。第1誘電体は請求項1記載の材料を含むことが好ましい。
本新規材料及びそれらの製造方法によって数多くの利点が得られる。したがって、本発明は低誘電率の誘電体ポリマーについて存在している問題、より具体的には機械的特性(モデュラス及び硬度)、割れ限界及び熱特性、特にアルミニウムリフロー加工温度(また高温アルミニウム加工としても既知)に適用できる解決策を示す。同時に、本発明は架橋性クロスリンク基が高密度であるため優れた耐化学性及び非常に低い化学吸着性をもたらす。
他の重要な利点は、新規低誘電率誘電体が、半導体基板トポグラフィー上で優れた局部的及び全体的な平坦性を生じる平坦化の優れた性質を有することであり、これにより、誘電体及び酸化物ライナーの堆積後に化学機械的平坦化の必要性を減少させるか、又はほぼ完全に取り除く。
上記式のモノマーをホモ重合し、続いて硬化してクロスリンクを達成して得られる硬化組成物は、クロスリンクされたオルガノシロキサンポリマー、すなわちポリ(オルガノシロキサン)からなる。これは薄膜に成形できる。
一つの好ましい実施態様によれば、物性を変性するために、半導体素子の基板上に堆積したシロキサン材料を加熱して更にクロスリンクさせ、これによりに10%未満、好ましくは5%未満、特に2%未満の加熱後収縮と、425℃を超える熱安定性を有する膜が得られる。
上述したように、本発明は更に集積回路装置を製造する方法を提供する。一般に、かかる方法は
−複数個のトランジスタを半導体基板上に形成し、
−金属層を堆積
金属層をパターン化し、
第1のモデュラス及び第1の誘電率値を有する第1誘電体を堆積し、
第1材料の第1のモデュラスよりも高い第2のモデュラス及び第1材料の第1の誘電率値よりも低い誘電率を有する第2誘電体を堆積し、
第1誘電体及び第2誘電体をパターン化し、ビア充填金属材料をパターン化領域に堆積することによって多層インターコネクトを形成する
工程を備える。
第1誘電層に用いる本発明の材料は、骨格に結合した第1有機置換基を有する−M−O−M−O−繰り返し骨格を有するオルガノシロキサン材料であることが好ましく、かかる材料は500から100,000g/molの分子量を有し、Mはケイ素、Oは酸素である。分子量が1500から30,000であり、以下の性質の一つ又はいくつかを示すことが好ましい:
誘電率値は3.0以下
CTEは25ppm/℃以下、及び
密度は1.2g/cm以上。
他の実施態様によれば、本発明は、
トランジスタを基板上に形成し、
電気絶縁性材料又は電気伝導性材料の一つを堆積し、
前記電気絶縁性材料又は電気伝導性材料の一方をパターン化し、
電気絶縁性部分及び電気伝導性部分の両方を有する層を前記トランジスタ上に形成するように電気絶縁性材料又は電気伝導性材料の他方を堆積する工程を備え、
ここで、電気絶縁性材料が1.5から1以上の炭素対ケイ素の比を有することを特徴とする集積回路装置の製造方法を提供する。
オルガノシロキサン材料は、第1溶媒によって形成した液体溶媒中で式Iのモノマーを重合してシロキサン材料を含む加水分解生成物を形成し、基板上に薄膜として加水分解生成物を堆積し、薄膜を硬化して厚さ0.01から10μmを有する薄膜を形成することによって堆積させることができる。
更に、オルガノシロキサン材料は3.0以下の誘電率を有する。堆積したオルガノシロキサン材料は、400℃以上、好ましくは450℃以上、特に500℃以上のガラス転移点温度を有する。
その後、両例の生成物(実施例1及び比較例I)を種々の濃度で酢酸プロピレングリコールモノメチルエーテル(PGMEA)に溶解し、シリコンウエファ上に1回スピン被覆して様々な公称厚みが得られた。なお、標準的な希釈濃度は、最終ポリマー固体濃度に対してPGMEA溶媒の約400重量%である。更に、また他の溶媒を処理溶媒又はメシチレン及びGPLのような処理補助溶媒として使用できるが、これらに限定されない。一般に、かかる材料を、溶媒濃度処方後にスピンオン材料から粒子を除去するように濾過する。また、界面活性剤及び湿潤剤をスピンオン処理前に加えても良い。固形分及び溶媒粘度(すなわち、溶媒のタイプ)を変えることにより、かかる材料をスピンオン堆積法で処理し、それらにプリベーク硬化及び高温アニール工程を施すことによって、様々な厚さの前記材料を得ることができる。材料の膜レベル特徴付けのために、標準的な処理条件、すなわち2000rpmのスピン速度、150℃で5分間のプリベーク工程及び450℃で1時間の高温硬化を施した場合、膜の厚さは常に600nmを超える。しかしながら、本発明において、該材料は、これらの処理条件に限定されない。
(材料特性)
前記のように基板上に加工及び形成した材料を試験して、堆積させ十分に硬化させた、すなわちクロスリンクさせた材料の様々な特性を求めた。また、割れ限界、誘電率、ヤング率、硬度、熱安定性、気孔率及び気孔径のような材料の物性も測定した。
本発明の誘電体を10nmから10μm(又はそれ以上)の非常に薄い層として堆積させることができる。一般に、かかる材料を0.5から3μm、好ましくは1から5μmの厚さで堆積させるが、もちろん該厚さは材料の実使用に左右されする。堆積層の厚さは、分子量、溶媒量及びスピン速度(もしスピンオンによって堆積させると)により材料の粘度を制御することによって制御できる。また、材料の厚さは、堆積溶液とスピナー(もしスピンオン堆積であれば)の両方の堆積温度を調整することによって制御できる。更に、溶媒を選択することにより溶媒の蒸気圧及び騰点を調整することは、堆積させた材料の厚さに影響を与えうる。スピンコーティング、スプレーコーティング、ディップコーティング、メニスカスコーティング、スクリーン印刷及び“ドクターブレード法”を用いて、厚さを変化させた膜を得ることができる。割れ限界は、3μmまでの様々な厚さ(硬化後測定)のスピン堆積膜によって検討したが、硬化後(この場合450℃で1時間)の本発明のポリマー材料において割れは観察されなかった。
緻密にした材料の更なる性質として、少なくとも1.2g/cm、好ましくは1.45g/cm以上、更に好ましくは1.60g/cm以上、また更に好ましくは1.75g/cm以上の密度がある。最終的な材料は、200℃より高い、特に400℃以上、とりわけ500℃以上のガラス転移温度を有する。材料の完全硬化後のガラス転移温度(また、当然熱分解温度)は、その後の半導体基板の加工温度よりも高くすべきである。同時に、誘電率は低いのが好ましく、優に3.0以下、一般的には2.9以下、また更に一般的には2.5以下である。さらに、形成後のオルガノシロキサン材料は12−22ppm/℃、通常15−20ppm/℃の熱膨張係数を有する。
ポリマーのオルガノシロキサン材料を、例えばスピンオン、スプレーコーティング、ディップコーティング等により適当に堆積できる。薄膜としての新規ポリマーのCTEは、25*10−6 1/degC未満である。かかる材料を十分に緻密な材料として特徴付けることが可能であり、このことは、本文中において特に気孔率が低く、通常10%(容量あたり)未満、好ましくは5%未満、特に3%未満であり、且つ平均気孔径が3nm未満、好ましくは2nm未満及び特に1nm未満であることを意味する。本発明において、気孔率及び気孔径は、試験溶媒としてトルエンを用いるVASE(可変角度溶媒変更測定装置)及びPALS(ポジトロニウム消滅寿命分光法)で試験した。
アニーリングし、硬化した(緻密化、クロスリンクした)材料に、金属、障壁、ライナー又は付加的な誘電体層から選択した第2の層を堆積させることができる。
材料の収縮は、特にクロスリンクを促進するための加熱後においては、5%未満、特に2%未満であった。
(高温処理)
本発明の材料は非常に高い温度で安定であるので、これは特に高温処理に適している。一般に、かかる材料を劣化することなく450℃以上、又は500℃以上の温度に露曝することができる。したがって、堆積及び硬化の後に、一つ又はそれより多い以下の処理工程を450℃以上(又は更に500℃以上)の温度にできる。一つ例として、タングステンビアの代わりに、高温アルミニウム(またアルミニウムリフロー処理としても知られている)ビア充填を、本発明のシロキサン材料の堆積に続いて実行できた。更に一つの例として、たとえ下記の処理工程の前に材料の実際の硬化を450℃以下で行っても、かかる材料は一般に500℃以上で比較的短い時間でも起こり得る下記の処理工程において変化しないことが必要である。
本発明によるタングステンビア処理において、図2aに見られるように、アルミニウム層堆積後、アルミニウムをパターン化してアルミニウム層中に“間隙”を形成する。かかる間隙に二酸化ケイ素を充填(CVDによって)し、その後シロキサン(SO)材料を堆積して間隙を充填する。追加の二酸化ケイ素をシロキサン材料上に堆積し、その後化学機械的平坦化(CMP)を行う。写真平版及びアルミニウム層上に残るTiNxまでのエッチングにより、かかる二酸化ケイ素の層内にビアを形成する。灰化、水洗い及び脱気の後、Ti/TiNxの障壁層(また、これはSiOxとすることもできた)をビア“間隙”内に堆積し、その後タングステンを堆積(300℃でのWF前駆体によるタングステンのCVD)する。次の金属層に向かう前に、最後にタングステン層を化学機械的に平坦化する。
前記方法はここに開示した材料に適した方法であるけれども、アルミニウムはタングステンに較べてよりコストが低く、またCMP工程の必要性がより少ないので、アルミニウムからタングステンビアを形成することが好ましいこともある。もっとも、ビア内にアルミニウムの均一な充填を実現するためには“高温アルミニウム”工程、通常450℃以上、又は所望に応じて500℃以上でのアルミニウムの堆積が必要である。かかる高温アルミニウム工程においては、図2bに見られるように、まず下側のアルミニウム層及びTiNx(ARC)層を堆積及びパターン化して“間隙”を形成する。かかる間隙にまず障壁SiOx層を、その後に本発明のシロキサン材料を堆積する。本発明のスピンオン誘電体シロキサン材料(SOD)を、アルミニウム層(例えば厚さ約500nmのアルミニウム層)中のパターン化間隙内のみならず、前記アルミニウム層上(例えば300nm高い)にも堆積する。SOD材料(また、これをCDVにより堆積することが可能であった)の上にSiOx(特に、これはTEOS、すなわちテトラエチルオルトシリケート/シリコンテトラエトキシドとすることができる)の層をCVDにより堆積する。化学機械的平坦化工程(すなわち平坦化によりSiOx/TEOS層の厚さの45%以下、通常35%、更に25%以下の除去)を実行することなしに、ビアの平版印刷を行ってビアをアルミニウム層に至るまで形成する。灰化、水洗い及び脱気の後、障壁層(例えばTi/TiNx)を堆積し、その後450℃以上、多くの場合500℃以上の温度で高温アルミニウムを堆積する。かかるアルミニウムを、次の金属層に向かう前に化学機械的に平坦化する。たとえ450℃以上、又は500℃以上(または露曝時間の長さに依存して更に525℃以上)の温度に露曝したとしても、本発明のシロキサン材料は誘電率値又はモデュラスの変化が検出されないこと(すなわちかかる処理に使用すべきシロキサン材料の能力に影響する実質上の変化がないこと)、またシロキサン材料がガスを放出しないことが望ましい。
本発明材料の熱安定性及び優れた填隙性により、該材料をPMD(プレメタル誘電体)及びSTI(浅い溝分離)用途における誘電体としても利用できる。かかる用途のための誘電体は、一般にHD−CVD(高密度化学蒸着)法で堆積される。しかし、HDP−CVDは、特にPMD及びSTI用途に必要な非常に狭小で高いアスペクト比の構造に対し良好で均一な填隙を形成することができない。それゆえ、上述した本発明材料は、従来の処理を超える性能及び費用における競争上の利点を有する。

Claims (39)

  1. 式I:
    Figure 2008511711
    (式中のRは加水分解可能な基、Rは分極率がSi−O結合と比較して小さい有機基、及びRは架橋性の直鎖の炭化水素残基である)を有する第1モノマーと、
    式中のR は加水分解可能な基、Rは分極率がSi−O結合と比較して小さい有機基、及びRは架橋性の分岐鎖の炭化水素残基である)を有する第2モノマー、第1モノマー対第2モノマーのモル比を95:5〜5:95として共重合してシロキサン材料を形成することによって得られる組成物を備える薄膜。
  2. はハライド、アルコキシ基及びアシルオキシ基からなる群から選択され、Rはアルキル基、アルケニル基及びアリール基から選択され、Rは直鎖及び分枝鎖のアルキレン基、アルケニレン基及びアルキニレン基から選択される請求項1記載の薄膜。
  3. 前記組成物がクロスリンクされたポリ(オルガノシロキサン)を備える請求項1記載の薄膜。
  4. 前記組成物を、式I(式中のRはメチレンを表す)を有する第1モノマーと、式I(式中のRは少なくとも2個の炭素原子を有するヒドロカルビル残基を表す)を有する第2モノマーを共重合することによって得る請求項記載の薄膜。
  5. 前記第1モノマー対第2モノマーのモル比が、50:50から0.1:99である請求項記載の薄膜。
  6. 前記第2モノマーがi−プロピレン、i−及びt−ブチレンからなる群から選択されるヒドロカルビル残基を含む請求項記載の薄膜。
  7. 0.01から50μmの厚さを有するポリ(オルガノシロキサン)の硬化薄膜を備える請求項1〜6の何れかに記載の薄膜。
  8. 少なくとも1.2g/cm の密度を有する請求項1〜7の何れかに記載の薄膜。
  9. 200℃を超えるガラス転移点温度及び3.5以下の誘電率の何れか又は両方を有する請求項1〜8の何れかに記載の薄膜。
  10. 12−22ppm/℃の熱膨張係数を有する請求項1〜9の何れかに記載の薄膜。
  11. 500から100,000g/molの(重量平均)分子量を有するオルガノシロキサン材料を備える請求項1〜10の何れかに記載の薄膜。
  12. 1−(トリクロロシリル)−2−(メチルジクロロシリル)エタンを重合することによって得た材料を備える請求項1〜11の何れかに記載の薄膜。
  13. 1−(トリメトキシシリル)−2−(メチルジクロロシリル)エタン、2,2,4,4,4,−ペンタクロロ−2,4−ジシラブタン、又は2,2,4,4,4−ペンタメトキシ−2,4−ジシラブタンの重合によって得た材料を備える請求項1から11の何れかに記載の薄膜。
  14. 1−(トリクロロシリル)−2−(メチルジクロロシリル)エタンと2,2,4,4,4−ペンタクロロ−2,4−ジシラブタン、又は1−(トリメトキシシリル)−2−(メチルジクロロシリル)エタンと2,2,4,4,4−ペンタメトキシ−2,4−ジシラブタンを共重合させることによって得た材料を備える請求項1から11の何れかに記載の薄膜。
  15. 請求項1から14の何れかに記載の材料を備える低誘電率誘電体膜からなることを特徴とする目的物。
  16. 式I:
    Figure 2008511711
    (式中のRは加水分解可能な基、Rは分極率がSi−O結合と比較して小さい有機基、及びRは架橋性の直鎖の炭化水素残基である)を有する第1モノマーと、
    式中のR は加水分解可能な基、R は分極率がSi−O結合と比較して小さい有機基、及びR は架橋性の分岐鎖の炭化水素残基である)を有する第2モノマーとを、第1モノマー対第2モノマーのモル比を95:5〜5:95として共重合してシロキサン材料を形成し、
    該シロキサン材料を薄層の形態で堆積し、
    該薄層を硬化して膜を形成する
    ことを特徴とする3.0以下の誘電率を有する薄膜を形成する方法。
  17. 第1溶媒によって形成される液体媒体中で式Iを有するモノマーを共重合してシロキサン材料を含む加水分解生成物を形成し、
    該加水分解生成物を薄層として基板上に堆積し、
    該薄層を硬化して厚さ0.01から10μmを有する薄膜を形成する
    ことを備える請求項16に記載の方法。
  18. 第1溶媒によって形成される液体媒体中で式Iを有するモノマーを共重合してシロキサン材料を含む加水分解生成物を形成し、
    該加水分解生成物を回収し、
    この加水分解生成物を第2溶媒と混合して溶液を形成し、
    該溶液を基板に塗布し、
    第2溶媒を除去して加水分解生成物を基板上に薄層として堆積し、
    該薄層を硬化して0.01から10μmの厚さを有する薄膜を形成する
    ことを備える請求項16又は17に記載の方法。
  19. 重合してポリマー生成物を形成する工程と、加水分解生成物を50から425℃の温度で硬化する工程とを備える請求項16から18の何れかに記載の方法。
  20. シロキサン材料を半導体素子の基板上に堆積し、
    該シロキサン材料をパターン化して半導体素子中に誘電体を形成する
    ことを備える請求項16から19の何れかに記載の方法。
  21. シロキサン材料を選択領域内で除去することによって該シロキサン材料をパターン化し、
    電気伝導性材料を選択領域内に堆積する
    ことを備える請求項20記載の方法。
  22. 電気伝導性材料の堆積前に障壁層を選択領域内に堆積する請求項21記載の方法。
  23. 電気伝導性材料を選択領域内に障壁層なしに堆積し、該電気伝導性材料がアルミニウムもしくは銅からなる請求項21記載の方法。
  24. シロキサン材料を半導体素子の基板上に堆積し、該シロキサン材料を加熱して更に架橋を生じさせ、これによって10%未満の加熱後収縮と、425℃以上での熱安定性とを有する膜を得る請求項16から23の何れかに記載の方法。
  25. 複数個のトランジスタを半導体基板上に形成し、
    金属の層を堆積し、
    金属層をパターン化し、
    第1誘電体を堆積し、
    第2誘電体を堆積し、
    第1及び第2誘電体をパターン化し、ビア充填金属材料をパターン化領域内に堆積することによって多層インターコネクトを形成することを備え、
    第1誘電体が
    式I:
    Figure 2008511711
    (式中のR は加水分解可能な基、R は分極率がSi−O結合と比較して小さい有機基、及びR は架橋性の直鎖の炭化水素残基である)を有する第1モノマーと、
    (式中のR は加水分解可能な基、R は分極率がSi−O結合と比較して小さい有機基、及びR は架橋性の分岐鎖の炭化水素残基である)を有する第2モノマーとを、第1モノマー対第2モノマーのモル比を95:5〜5:95として共重合して形成されるオルガノシロキサン材料である、
    ことを特徴とする集積回路装置の製造方法。
  26. トランジスタを基板上に形成し、
    電気絶縁材料又は電気伝導性材料の一方を堆積し、
    該電気絶縁材料又は電気伝導性材料の一方をパターン化し、
    電気絶縁材料又は電気伝導性材料の他方を堆積して前記トランジスタ上に電気絶縁部分及び電気伝導性部分の両方を有する層を形成することを備え、
    前記電気絶縁材料が
    式I:
    Figure 2008511711
    (式中のR は加水分解可能な基、R は分極率がSi−O結合と比較して小さい有機基、及びR は架橋性の直鎖の炭化水素残基である)を有する第1モノマーと、
    (式中のR は加水分解可能な基、R は分極率がSi−O結合と比較して小さい有機基、及びR は架橋性の分岐鎖の炭化水素残基である)を有する第2モノマーとを、第1モノマー対第2モノマーのモル比を95:5〜5:95として共重合して形成されるオルガノシロキサン材料である、
    ことを特徴とする集積回路装置の製造方法。
  27. 第1誘電体がオルガノシロキサンシロキサン材料である請求項25又は26記載の方法。
  28. 第1誘電体を、式Iに従うモノマーの異性体を共重合することによって得る請求項25から27の何れかに記載の方法。
  29. 請求項25から28の何れかの方法により製造された集積回路装置。
  30. 前記オルガノシロキサン材料がスピン被覆材料である請求項29記載の集積回路装置。
  31. 前記オルガノシロキサン材料が有機−無機材料で、12から20ppm/℃の熱膨張係数を有する請求項29又は30記載の集積回路装置。
  32. 前記オルガノシロキサン材料が3.0以下の誘電率を有する請求項29から31の何れかに記載の集積回路装置。
  33. 堆積したオルガノシロキサン材料は400℃以上のガラス転移点温度を有する請求項29から32の何れかに記載の集積回路装置。
  34. 前記オルガノシロキサン層は2.5以下の誘電率を有する請求項29から33の何れかに記載の集積回路装置。
  35. オルガノシロキサン材料は、骨格に結合する第1有機置換基を有する−M−O−M−Oの繰り返し骨格を有し、かかる材料が500から100,000g/molの分子量を有し、Mはケイ素、Oは酸素である請求項29から34の何れかに記載の集積回路装置。
  36. 前記分子量が1,500から30,000g/molである請求項29から35の何れかに記載の集積回路装置。
  37. 前記オルガノシロキサン材料が8.0GPa以上のモデュラスを有する請求項29から36の何れかに記載の集積回路装置。
  38. 前記オルガノシロキサンが1.2g/cm 以上の密度を有する請求項29から37の何れかに記載の集積回路装置。
  39. 電気伝導性領域がアルミニウム又は銅からなる請求項29から38の何れかに記載の集積回路装置。
JP2007528898A 2004-08-31 2005-08-31 新規ポリオルガノシロキサン誘電体 Pending JP2008511711A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US60555304P 2004-08-31 2004-08-31
US64430405P 2005-01-18 2005-01-18
PCT/FI2005/000373 WO2006024693A1 (en) 2004-08-31 2005-08-31 Novel polyorganosiloxane dielectric materials

Publications (2)

Publication Number Publication Date
JP2008511711A JP2008511711A (ja) 2008-04-17
JP2008511711A5 true JP2008511711A5 (ja) 2012-05-17

Family

ID=35999735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007528898A Pending JP2008511711A (ja) 2004-08-31 2005-08-31 新規ポリオルガノシロキサン誘電体

Country Status (6)

Country Link
US (2) US7504470B2 (ja)
EP (1) EP1787319A4 (ja)
JP (1) JP2008511711A (ja)
KR (1) KR101222428B1 (ja)
CN (1) CN101044604B (ja)
WO (1) WO2006024693A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060293478A1 (en) * 2005-06-13 2006-12-28 Rantala Juha T Silane monomers and siloxane polymers for semiconductor optoelectronics
US20070284687A1 (en) * 2006-06-13 2007-12-13 Rantala Juha T Semiconductor optoelectronics devices
JP2010513587A (ja) * 2006-12-13 2010-04-30 シレクス オサケユキチュア 新規ナノ粒子含有シロキサン重合体
TWI434891B (zh) * 2007-02-22 2014-04-21 Silecs Oy 積體電路用高矽含量矽氧烷聚合物
JP2008222857A (ja) * 2007-03-13 2008-09-25 Jsr Corp 絶縁膜形成用組成物、ならびにシリカ系膜およびその形成方法
WO2009060125A1 (en) * 2007-11-06 2009-05-14 Braggone Oy Carbosilane polymer compositions for anti-reflective coatings
JP5389052B2 (ja) * 2008-01-30 2014-01-15 ダウ・コーニング・コーポレイション プリンタブルエレクトロニクス用の剥離コーティングとしてのガラス状シリコーン系ハードコーティングを備える電子デバイスの製造方法
JPWO2009119583A1 (ja) * 2008-03-26 2011-07-28 Jsr株式会社 化学気相成長法用材料ならびにケイ素含有絶縁膜およびその製造方法
US20110303284A1 (en) * 2010-06-09 2011-12-15 Miasole Glass barrier for diode assemblies
CN103319204B (zh) * 2013-06-05 2014-06-18 中国科学院上海硅酸盐研究所 桥联硅氧烷作为陶质文物加固剂的应用及加固方法
US10170297B2 (en) * 2013-08-22 2019-01-01 Versum Materials Us, Llc Compositions and methods using same for flowable oxide deposition
US9257399B2 (en) * 2013-10-17 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3D integrated circuit and methods of forming the same
KR102431597B1 (ko) * 2014-12-31 2022-08-11 엘지디스플레이 주식회사 전기활성 필름을 포함하는 접촉 감응 소자, 이를 포함하는 표시 장치 및 전기활성 필름의 제조 방법
EP3040388B1 (en) 2014-12-31 2017-08-23 LG Display Co., Ltd. Touch sensitive device comprising electroactive film, display device comprising the same, and method of manufacturing the electroactive film
US10340182B2 (en) * 2015-11-30 2019-07-02 International Business Machines Corporation Enhanced via fill material and processing for dual damscene integration
US10249489B2 (en) * 2016-11-02 2019-04-02 Versum Materials Us, Llc Use of silyl bridged alkyl compounds for dense OSG films
CN111793361B (zh) * 2019-04-02 2023-03-24 四川大学 低介电常数硅橡胶复合薄膜及其制备方法、应用

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1427050A (fr) * 1964-01-29 1966-02-04 Dow Corning Procédé de préparation de polymères siloxanes à partir de silanes
US4504549A (en) * 1983-05-20 1985-03-12 Union Carbide Corporation Elastomeric silicone finishes applied to substrates and method of preparing same
JP2574403B2 (ja) * 1988-06-13 1997-01-22 富士通株式会社 有機ケイ素重合体及びその製法ならびにそれを使用した半導体装置
DE4006371A1 (de) * 1990-03-01 1991-09-05 Hoechst Ag Faserverstaerkte verbundwerkstoffe und verfahren zu ihrer herstellung
JPH0570772A (ja) * 1991-09-11 1993-03-23 Konica Corp 有機薄膜エレクトロルミネツセンス素子
US5204141A (en) * 1991-09-18 1993-04-20 Air Products And Chemicals, Inc. Deposition of silicon dioxide films at temperatures as low as 100 degree c. by lpcvd using organodisilane sources
KR940010290B1 (ko) * 1991-12-24 1994-10-22 한국과학기술연구원 비스실릴메탄 및 그들의 제조방법
KR940010291B1 (ko) * 1992-01-23 1994-10-22 한국과학기술연구원 비스실릴알칸 및 그들의 제조방법
JP2951524B2 (ja) * 1993-12-10 1999-09-20 財団法人韓国科学技術研究院 トリスシリルメタンの製造方法
JP2511244B2 (ja) * 1993-12-22 1996-06-26 財団法人韓国科学技術研究院 トリス(シリル)アルカンとその製造方法
JP4739473B2 (ja) 1999-01-28 2011-08-03 日立化成工業株式会社 シリカ系被膜形成用塗布液、シリカ系被膜及びこれを用いた半導体装置
JP3084367B1 (ja) 1999-03-17 2000-09-04 キヤノン販売株式会社 層間絶縁膜の形成方法及び半導体装置
KR100306574B1 (ko) * 1999-04-13 2001-09-13 박호군 탈할로겐화수소 반응으로 유기할로겐 화합물에 실란을 결합시키는 방법
US6696538B2 (en) * 1999-07-27 2004-02-24 Lg Chemical Ltd. Semiconductor interlayer dielectric material and a semiconductor device using the same
JP4320855B2 (ja) * 1999-08-09 2009-08-26 Jsr株式会社 絶縁膜形成用組成物
JP4022802B2 (ja) * 1999-09-29 2007-12-19 Jsr株式会社 膜形成用組成物、膜の形成方法および絶縁膜
US6558747B2 (en) * 1999-09-29 2003-05-06 Kabushiki Kaisha Toshiba Method of forming insulating film and process for producing semiconductor device
US6410150B1 (en) * 1999-09-29 2002-06-25 Jsr Corporation Composition for film formation, method of film formation, and insulating film
US6410151B1 (en) * 1999-09-29 2002-06-25 Jsr Corporation Composition for film formation, method of film formation, and insulating film
JP4195773B2 (ja) * 2000-04-10 2008-12-10 Jsr株式会社 層間絶縁膜形成用組成物、層間絶縁膜の形成方法およびシリカ系層間絶縁膜
JP2001254052A (ja) * 2000-03-13 2001-09-18 Jsr Corp 膜形成用組成物、膜形成用組成物の形成方法およびシリカ系膜
US7128976B2 (en) * 2000-04-10 2006-10-31 Jsr Corporation Composition for film formation, method of film formation, and silica-based film
JP2001308082A (ja) * 2000-04-20 2001-11-02 Nec Corp 液体有機原料の気化方法及び絶縁膜の成長方法
KR100383103B1 (ko) * 2000-04-28 2003-05-12 주식회사 엘지화학 저유전 절연재료의 제조방법
TWI291728B (en) * 2000-04-28 2007-12-21 Lg Chem Investment Ltd A process for preparing insulating material having low dielectric constant
US6465368B2 (en) * 2000-05-16 2002-10-15 Jsr Corporation Method of manufacturing insulating film-forming material, the insulating film-forming material, and insulating film
JP3705122B2 (ja) * 2000-05-16 2005-10-12 Jsr株式会社 有機ケイ素系重合体の製造方法、膜形成用組成物、膜の形成方法およびシリカ系膜
JP4368498B2 (ja) * 2000-05-16 2009-11-18 Necエレクトロニクス株式会社 半導体装置、半導体ウェーハおよびこれらの製造方法
EP1160848B1 (en) * 2000-05-22 2011-10-05 JSR Corporation Composition for silica-based film formation
US6737809B2 (en) * 2000-07-31 2004-05-18 Luxim Corporation Plasma lamp with dielectric waveguide
KR100453211B1 (ko) * 2000-11-01 2004-10-15 한국과학기술연구원 유기 실란의 제조방법
JP2002167438A (ja) * 2000-11-29 2002-06-11 Jsr Corp ケイ素ポリマー、膜形成用組成物および絶縁膜形成用材料
JP3588603B2 (ja) * 2000-12-15 2004-11-17 株式会社東芝 絶縁膜の形成方法および半導体装置の製造方法
BR0207392A (pt) * 2001-02-22 2004-02-10 Crompton Corp Composição e processo de tratar artigos têxteis
JP2002285086A (ja) * 2001-03-26 2002-10-03 Jsr Corp 膜形成用組成物、膜の形成方法およびシリカ系膜
US7132363B2 (en) * 2001-03-27 2006-11-07 Advanced Micro Devices, Inc. Stabilizing fluorine etching of low-k materials
DE60217247T2 (de) * 2001-09-28 2007-10-04 Jsr Corp. Gestapelte Schicht, isolierender Film und Substrate für Halbleiter
JP4513249B2 (ja) * 2001-09-28 2010-07-28 Jsr株式会社 銅ダマシン構造の製造方法
US7060634B2 (en) 2002-01-17 2006-06-13 Silecs Oy Materials and methods for forming hybrid organic-inorganic dielectric materials for integrated circuit applications
JPWO2003066750A1 (ja) * 2002-02-06 2005-06-02 旭化成株式会社 絶縁薄膜製造用塗布組成物
JP4424892B2 (ja) * 2002-08-06 2010-03-03 旭化成株式会社 絶縁性薄膜製造用塗布組成物
TWI240959B (en) 2003-03-04 2005-10-01 Air Prod & Chem Mechanical enhancement of dense and porous organosilicate materials by UV exposure
KR100506695B1 (ko) * 2003-06-02 2005-08-08 삼성전자주식회사 실록산계 수지 및 이를 이용한 반도체 층간 절연막
JP2005139265A (ja) * 2003-11-05 2005-06-02 Tokyo Ohka Kogyo Co Ltd シリカ系被膜形成用塗布液
JP4535280B2 (ja) * 2004-07-09 2010-09-01 Jsr株式会社 有機シリカ系膜の形成方法
US7892648B2 (en) * 2005-01-21 2011-02-22 International Business Machines Corporation SiCOH dielectric material with improved toughness and improved Si-C bonding

Similar Documents

Publication Publication Date Title
JP2008511711A5 (ja)
JP3418458B2 (ja) 半導体装置の製造方法
US7504470B2 (en) Polyorganosiloxane dielectric materials
US6395649B1 (en) Low dielectric constant polyorganosilicon coatings generated from polycarbosilanes
EP1891146B1 (en) Organo functionalized silane monomers and siloxane polymers of the same
CN1839468B (zh) 使用甲硅烷基化剂修复低k介电材料的损伤
EP1564269A1 (en) Composition for porous film formation, porous film, process for producing the same, interlayer insulation film and semiconductor device
WO2002045145A2 (en) Uv-free curing of organic dielectrica
JP2003501832A (ja) シロキサン誘電性フィルムを電子装置の有機物誘電性フィルムの集積化に使用する方法
US20050182151A1 (en) Low dielectric constant polyorganosilicon materials generated from polycarbosilanes
EP1169491A1 (en) Low dielectric nano-porous material obtainable from polymer decomposition
JP2005507015A (ja) エッチストップ樹脂
CN100552542C (zh) 由旋涂上的陶瓷薄膜组成的构图层
US7514709B2 (en) Organo-silsesquioxane polymers for forming low-k dielectrics
JP2004533517A (ja) 有機シリケート重合体の製造方法、及びこれを利用した絶縁膜の製造方法
JP3483500B2 (ja) 絶縁膜形成材料、絶縁膜形成方法及び半導体装置
EP0860462A2 (en) Composition and method for the formation of silica thin films
JP2006503165A (ja) オルガノシロキサン
JP4493278B2 (ja) 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法
KR101080630B1 (ko) 에칭 스톱퍼 층 형성용 조성물
JPH07242747A (ja) 有機珪素重合体及び半導体装置
JP2000021872A (ja) 低誘電率樹脂組成物、低誘電率絶縁膜形成方法および半導体装置の製造方法
JP2004260076A (ja) 被膜形成用塗布液、絶縁膜及びその製造方法ならびに半導体装置
KR0168461B1 (ko) 반도체장치의 제조방법
JP2004292767A (ja) 絶縁膜形成材料及びそれを用いた絶縁膜