KR101222428B1 - 폴리유기실록산 유전 물질 - Google Patents

폴리유기실록산 유전 물질 Download PDF

Info

Publication number
KR101222428B1
KR101222428B1 KR1020077007080A KR20077007080A KR101222428B1 KR 101222428 B1 KR101222428 B1 KR 101222428B1 KR 1020077007080 A KR1020077007080 A KR 1020077007080A KR 20077007080 A KR20077007080 A KR 20077007080A KR 101222428 B1 KR101222428 B1 KR 101222428B1
Authority
KR
South Korea
Prior art keywords
delete delete
thin film
groups
monomer
dielectric
Prior art date
Application number
KR1020077007080A
Other languages
English (en)
Other versions
KR20070054705A (ko
Inventor
주하 티. 란탈라
지리 파울라사아리
잔느 킬메
투로 티. 토르마넨
자르코 피에티케이넨
니겔 헤커
에드미르 헤드직
Original Assignee
질렉스 오와이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 질렉스 오와이 filed Critical 질렉스 오와이
Publication of KR20070054705A publication Critical patent/KR20070054705A/ko
Application granted granted Critical
Publication of KR101222428B1 publication Critical patent/KR101222428B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/14—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/48—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms
    • C08G77/50—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms by carbon linkages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/30—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes
    • H01B3/46—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes silicones
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Polymers & Plastics (AREA)
  • Medicinal Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Formation Of Insulating Films (AREA)
  • Silicon Polymers (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 하기 화학식(I)의 단량체를 중합하여 실록산 물질을 형성하여 수득된 조성물을 포함하는 박막에 관한 것이다:
Figure 112012043043618-pct00008
(I)
상기 식에서,
R1은 가수분해성 기이고,
R2는 분극률을 감소시키는 유기 기이고,
R3는 브릿징 탄화수소기이다.
박막은 집적 회로 디바이스에서 낮은 k의 유전물질로서 사용될 수 있다. 신규한 유전 물질은 반도체 기판 형태의 상부에 우수하나 국소적 및 전체적 평탄성을 유도하는 탁월한 평탄화 특성을 가지며, 이는 유전 물질 및 산화물 라이너 증착 후에 화학적 기계적 평탄화의 필요성을 경감시키거나 없앤다.

Description

폴리유기실록산 유전 물질 {NOVEL POLYORGANOSILOXANE DIELECTRIC MATERIALS}
본 발명은 IC 내 유전물질로서 적합하고, 그 밖의 유사한 용도를 위한 박막에 관한 것이다. 특히, 본 발명은 규소 함유 단량체를 중합하여 적어도 부분적으로 가교된 실록산 구조를 생성하므로써 수득될 수 있는 조성물을 포함하는 박막에 관한 것이다. 또한, 본 발명은 단량체를 중합하고, 중합체 조성물을 기판 상에 층의 형태로 도포하고, 이 층을 경화시켜 막을 형성시킴으로써 실록산 조성물을 제조하여 이러한 박막을 제조하는 방법에 관한 것이다. 추가로, 본 발명은 집적 회로 장치 및 이를 제조하는 방법에 관한 것이다.
반도체 기판 상에 형성되는 집적 회로는 유전 물질내 매입된 여러 수준의 수직 및 수평 배선을 통해 서로, 그리고 외부 패키징 물질과 전기적으로 소통하는 수백만개의 트랜지스터 및 그 밖의 디바이스를 포함한다. 금속배선 구조내, "바이아(via)"는 수직 배선을 구성하고, "인터커넥트(interconnects)"는 수평 배선을 형성한다. 금속배선의 제조는 유전물질 및 금속의 다중 층을 연속해서 증착하고 패턴화하여 트랜지스터 간의, 그리고, 외부 패키징 물질로의 전기적 접속을 달성하는 것을 포함할 수 있다. 소정 층에 대한 패턴화는 흔히 층 증착, 포토레지스트 스핀, 포토레지스트 노광, 포토레지스트 현상, 층 에칭, 및 기판 상의 포토레지스트 제거를 포함하는 다단계 공정에 의해 수행된다. 다르게는, 상기 금속은 때로는 먼저 유전 물질 층으로 패턴을 에칭하고, 패턴을 금속으로 충전하고, 이어서 금속을 화학적/기계적으로 연마하여 금속이 유전물질의 오프닝(opening)내에만 매입되어 남아있도록 하므로써 패턴화될 수 있다. 인터커넥트 물질로서, 알루미늄은 높은 전도도, SiO2에 대한 우수한 접착력, 공지된 처리 방법(스퍼터링 및 에칭) 및 낮은 비용으로 인해 오랫동안 이용되어 왔다. 또한, 알루미늄 합금은 순수한 알루미늄과 비교하여 융점, 확산성, 전기이동 및 그 밖의 성질을 개선시키기 위해 오랫 동안 개발되어 왔다. 알루미늄 연속층을 스패닝(spanning)할 경우, 텅스텐은 전통적으로 전도성 바이아 플러그 물질로서 역할을 하였다.
IC에서, 유전 상수가 약 4.0인 이산화규소는 알루미늄 기재 및 텅스텐 기재 인터커넥트와 함께 수년 동안에 사용되어 온, 선택된 유전물질이었다.
최근 수년 동안 보다 빠른 마이크로프로세서 및 보다 강력한 전자 디바이스에 대한 추세는 매우 높은 회로 밀도 및 보다 빠른 작업 속도를 유도하였고, 이에 따라 이산화규소와 비교하여 보다 높은 전도성 금속 및 상당히 낮은 k의 유전물질(바람직하게는 3.0 미만)을 사용할 것이 요구되었다. 지난 몇년 동안, VLSI(및 ULSI) 공정은, 구리(또는 구리 합금)가 전도체 라인에서 보다 높은 전도도를 위해 사용되고, 스핀-온(spin-on) 또는 CVD 공정이 전도체 라인을 둘러싸는 절연 물질로 사용될 수 있는 낮은 k의 유전물질을 제조하는 데 사용되는, 구리 다마신(copper damascene) 공정으로 이동하고 있다. 에칭으로 인한 문제점을 피하기 위해, 배리어 금속과 함께 구리는 인터커넥트와 바이아 오프닝으로 이루어진 리세스된 유전 구조에 대해 블랭킷 증착되고 이어서 "이중 다마신(dual damascene)"으로서 공지된 처리 방법으로 연마된다. 바이아 오프닝의 바닥은 보통 이전의 금속 층, 또는 몇몇 경우에서는 기판으로의 접촉층으로부터의 인터커넥트의 상부이다.
요약하면, 낮은 유전 상수를 지니는 것 이외에, 이상적인 유전물질은 하기 특성을 가져야 한다:
1. 특히 최종 칩 패키징 단계 뿐만 아니라 화학적 기계적 지원 연마 처리 단계에서 금속 인터커넥트와 바이아의 메이즈(maze)를 함께 결합하기 위한 높은 탄성율 및 경도.
2. 일반적으로 금속 커넥트의 열팽창율 이하의 낮은 열팽창율.
3. 일반적으로 400℃ 초과에서, 보다 흔히는 심지어 500℃ 이상에서 보다도 우수한, 탁월한 열안정성.
4. 두꺼운 막 구조임에도 크랙킹(cracking) 없음, 탁월한 충전 특성 및 평탄화 특성.
5. 유전물질, 반도체, 확산 배리어 및 금속 물질에 대한 탁월한 접착력.
6. 인터커넥트 및 바이아로부터의 주울(joule)을 소산시키기에 충분한 열 전도성.
7. 용매, 수분 또는 반응성 기체의 흡수를 막는 물질 밀도.
8. 매우 작은 치수에서 요망하는 에칭 프로파일 허용.
9. 낮은 잔류 전압, 높은 파괴 전압, 및 낮은 손실 탄젠트(loss-tangent).
10. 유전물질과 접촉 물질 사이의 안정한 인터페이스.
필요에 따라, 낮은 k 물질은 일반적으로 절충안을 기초로 하여 조작된다.
유기 중합체는 유전 상수의 거동에 대하여 두개의 상이한 그룹으로 나뉠 수 있다. 비극성 중합체는 거의 순수한 공유 결합을 지닌 분자를 함유한다. 이들 중합체는 거의 비극성 C-C 결합으로 이루어지기 때문에, 유전 상수는 오로지 밀도 및 화학적 조성을 사용하여 추산될 수 있다. 극성 중합체는 낮은 유전 손실율을 가지 않으며, 오히려 상이한 전기음성도의 원자를 지녀서 비대칭 전하 분포를 야기한다. 따라서, 극성 중합체는 보다 높은 유전 손실율 및 유전 상수를 지니는 데, 이들은 이들 중합체가 평가되는 주파수 및 온도에 의존한다. 몇몇 유기 중합체는 유전 용도로 개발되었다. 그러나, 이러한 막의 적용은 이들의 낮은 열적 안정성, 연성(softness), 및 SiO2 기재 유전물질에 대해 개발된 전통적인 기술 공정과의 부적합성으로 인해 제한된다.
그러므로, 현재 대부분의 개발은 SSQ(실세스퀴옥산 또는 실록산) 또는 실리카 기재 유전 물질에 집중되고 있다. SSQ 기재 물질에 있어서, 실세스퀴옥산(실록산)이 최소 단위이다. 실세스퀴옥산 또는 T-수지는 실험식 (R-SiO3/2)n을 갖는 유기-무기 하이브리드 중합체이다. 이러한 물질의 가장 일반적인 대표예로는 래더 타입(ladder type) 구조를 포함하고, 규소에 대해 입방체 정점에 위치한 8개의 규소 원자(T8 입방체)를 함유하는 케이지(cage) 구조는 수소, 알킬, 알케닐, 알콕시 및 아릴을 포함할 수 있다. 다수의 실세스퀴옥산은 Si에 대한 이들의 유기 치환으로 인해 통상적인 유기 용매 중에서 적절하게 우수한 용해도를 지닌다. 이러한 유기 치환체는 낮은 밀도 및 낮은 유전 상수의 매트릭스 물질을 제공한다. 매트릭스 물질의 보다 낮은 유전 상수는 또한 SiO2의 Si-O 결합과 비교하여 Si-R 결합의 낮은 분극률에 기여한다. 마이크로전자 용도를 위한 실세스퀴옥산 기재 물질은 주로 수소-실세스퀴옥산인 HSQ 및 메틸-실세스퀴옥산인 (CH3-SiO3/2)n(MSQ)이다. MSQ 물질은, CH3 기의 보다 큰 크기로 인해 HSQ와 비교하여 보다 낮은 유전 상수(각각 3.0 내지 3.2 및 약 2.8) 및 Si-H와 비교하여 Si-CH3 결합의 보다 낮은 분극률을 갖는다.
실리카 기재 물질은 SiO2의 사면체 기본 구조를 지닌다. 실리카는 각각의 Si 원자가 4개의 산소 원자에 결합되어 있는 분자 구조를 지닌다. 각각의 규소 원자는 산소 원자의 정사면체의 중심에 있다. 즉, 브릿징 가교를 형성한다. 모든 순수한 실리카는 조밀한 구조와, 높은 화학적 안정성 및 탁월한 열적 안정성을 지닌다. 예를 들어, 마이크로전자공학에 사용되는 무정형 실리카 막은 밀도가 2.1 내지 2.2g/cm3이다. 그러나, 이들의 유전 상수 또한 Si-O 결합의 높은 분극률과 관련된 유전 상수의 고주파수 산포로 인해 4.0 내지 4.2의 높은 범위이다. 그러므로, 하나 이상의 Si-O-Si 브릿징 기를 k 값을 낮추는 CH3 기와 같은 C 함유 유기로 대체하는 것이 필요하다. 그러나, 이러한 유기 단위는 브릿징 가교도를 감소시킬 뿐만 아니라 입체 장애로 인해 분자 간의 자유 체적을 증가시킨다. 이에 따라, 기계적 강도(영률 < 6 GPap) 및 화학 내성이 사면체 이산화규소에 비교하여 감소된다. 또한, 이러한 메틸 기재 실리케이트 및 SSQ(즉, MSQ) 중합체는 일반적으로 1㎛ 이하 정도로 비교적 낮은 크랙킹 한계치를 갖는다.
상당히 최근에는 MSQ 물질을 실란기 간에 브릿징 알킬기를 함유하는 디실란, 즉 비스트리메톡시실란과 중합하므로써 개선된 MSQ 중합체를 개발하려는 시도가 어느 정도 있었으며, 이에 따라 가교 밀도가 증가되었다. 그러나, 이들 물질은 공단량체로서 여전히 상당량의 메틸 기재 실란, 즉, 메틸-트리메톡시실란을 함유하며, 메틸 공중합체의 특성으로 인해, 약 2.93의 유전 상수와, 중간 정도의 영률 및 경도 특성 만이 얻어졌다.
발명의 요약
본 발명의 목적은 공지된 기술적 해결책의 문제점을 해소하여 탁월한 기계적 및 열적 특성을 지닌 신규의 박막을 제공하는 것이다.
본 발명의 또 다른 목적은 실리콘 웨이퍼 상에 유전층을 제공하는 것이다.
본 발명의 제 3의 목적은 탁월한 유전 특성을 지닌 박막을 제조하는 데 적합한 폴리(유기실록산) 조성물을 제조하는 방법을 제공하는 것이다.
본 발명의 제 4의 목적은 반도체 디바이스에서 유전 막을 패턴화하는 방법을 제공하는 것이다.
상기 목적 및 그 밖의 목적과, 하기 상세한 설명으로부터 명백하게 될, 공지된 유전 박막 및 이의 제조 방법과 비교되는 이점이 하기 기술되고 청구되는 본 발명에 의해 달성된다.
본 발명에서 상기의 이점을 달성하기 위해, 본 발명자들은 반도체 디바이스용의 층간 절연막에 대해 다중실란 분자 기재 폴리유기 실세스퀴옥산 물질을 도입하였다. 이러한 중합체는 어느 한 전구체 분자를 기초로 하나, 어떠한 공단량체도 사용되지 않는다.
일반적으로, 단량체는 브릿징 히드로카르빌 라디칼에 의해 서로연결되며, 단량체로부터 형성된 중합체의 분극률을 감소시킬 수 있는 하나 이상의 유기 기와 함께 금속 원자 둘 모두 상에 가수분해성 치환기를 나타내는 두개의 금속 원자를 포함한다. 특히, 상기 금속 원자는 규소 원자이며, 브릿징 라디칼은 두개의 규소 원자를 함께 연결시키는 선형 또는 분지형 히드로카르빌기이다. 추가로, 규소 원자 중 하나는 세개의 가수분해성 기를 포함하고, 나머지 규소 원자는 두개의 가수분해성 기와 알킬, 알케닐 또는 아릴 유기 기와 같은 분극률을 감소시키는 유기 기를 포함한다. 상기 분극률을 감소시키는 유기 기는 완전히 또는 부분적으로 플루오르화될 수 있다.
본 발명에서 사용되는 하기 화학식(I)의 전구체는 하기와 같다:
Figure 112012043043618-pct00001
(I)
상기 식에서,
R1은 할라이드, 알콕시 또는 아실옥시기와 같은 가수분해성 기이고,
R2는 알킬, 알케닐 또는 아릴기와 같은 분극률을 감소시키는 유기 기이고,
R3는 브릿징 기, 특히 (2가) 선형 또는 분지형 히드로카르빌기이다.
본 발명의 중합체는 다중실란 단량체의 가수분해성 기를 가수분해 한 후, 추가로 이를 축합 중합 공정에 의해 중합하므로써 형성된다.
상기 신규 물질은 예를 들어 (실리콘) 웨이퍼를 포함하는 대상에서 낮은 k의 유전 막으로서 사용될 수 있다.
또한, 본 발명은 유전 상수가 3.0 이하인 박막을 형성하는 방법으로서, 상기 화학식(I)의 단량체를 동종중합하여 실록산 물질을 형성하고, 실록산 물질을 박층의 형태로 증착시키고, 박층을 경화하여 막을 형성시키는 것을 포함하는 방법을 제공한다.
끝으로, 본 발명은 반도체 기판 상에 다수의 트랜지스터를 포함하며, 다층 인터커넥트를 갖는 부류의 집적 회로 디바이스를 제조하기 위한 다수의 다양한 구체예를 제공한다. 다층 인터커넥트는 금속층을 증착하고, 금속층을 패턴화하고, 제 1 탄성률 및 제 1 k 값을 갖는 제 1 유전 물질을 증착하고, 제 1 유전 물질의 제 1 탄성률보다 높은 제 2 탄성률과 제 1 유전 물질의 제 1 k 값보다 낮은 k 값을 갖는 제 2 유전 물질을 증착하고, 화학적 기계적 평탄화를 수행하지 않고 제 1 및 제 2 유전 물질을 패턴화하고, 바이아 충전 금속 물질을 패턴화된 영역에 증착시킴으로써 형성된다. 제 1 유전 물질은 바람직하게는 청구항 제 1항에 따른 물질을 포함한다.
보다 구체적으로, 본 발명에 따른 신규한 물질은 청구항 제 1항의 특징부에서 언급된 사항에 의해 특징된다.
본 발명에 따른 요지는 제 18항의 특징에서 언급된 사항에 의해 특징되며, 제 19항의 특징에 언급된 사항에 의해 유전 상수가 2.9 이하인 박막을 형성하는 방법에 의해 특징된다.
집적 회로 디바이스를 제조하는 방법은 제 28항 및 제29항에서 언급된 사항에 의해 특징되며 제 32항에서 언급된 사항에 의한 집적 회로 디바이스에 의해 특징된다.
본 발명의 신규한 물질 및 이를 제조하는 방법에 의해 상당한 이점이 달성된다. 따라서, 본 발명은 특히 알루미늄 역류 처리 온도에 적용될 수 있는(고온 알루미늄 공정으로 공지됨), 낮은 k의 유전 중합체, 보다 구체적으로는 기계적 특성(탄성률 및 경도), 크랙킹 한계치 및 열적 특성과 관련된 현존 문제점의 해결책을 제시한다. 동시에, 본 발명은 가교 브릿징기의 고밀도로 인해 매우 낮은 화학적 흡착 거동 및 탁월한 화학적 내성을 제공한다.
또 다른 중요한 이점은 신규한 낮은 k의 유전 물질이 반도체 기판 상부 형태에 대해 탁월한 국소적 및 전체적 평탄성을 유도하는 탁월한 평탄화 특성을 지녀, 유전물질 및 산화물 라이너(liner) 증착 후에 화학적 기계적 평탄화의 필요성이 감소되거나 심지어 완전히 제거된다는 것이다.
추가로, 신규한 물질은 탁월한 갭 필(gap fill) 특성을 갖는다.
이후, 본 발명은 하기 상세한 설명과 다수의 실시예를 참조하여 보다 자세히 설명될 것이다.
도 1은 실시예 1에서 제조된 중합체의 FT-IR 스펙트럼을 나타낸 것이다.
도 2a는 본 발명에 따라 처리된 텅스텐 바이아의 단면도이다.
도 2b는 고온 알루미늄 공정에 의해 형성된 바이아의 단면도이다.
본 발명은 열적 및 기계적으로 안정하고, 높은 크랙킹 한계치, 조밀하고 낮은 공극 체적 및 공극 크기의 유전 막을 형성하는 데 사용될 수 있는 유전상수가 낮은 실록산 중합체를 제공한다. 이러한 중합체는 탁월한 국소적 및 전체적 평탄성 뿐만 아니라 열 처리 후에 탁월한 전기 특성을 갖는 갭 필(gap fill)을 지닌 물 및 실란올 비함유 막을 형성한다. 본 발명의 중합체로부터 제조된 막은 최종 경화 온도 초과의 온도로 처리되는 경우에도 최종 경화 후에 구조적으로, 기계적으로, 그리고 전기적으로 변화하지 않는다. 종래의 유전 상수가 낮은 중합체에 비해 우수한 상기 모든 특성은 반도체 디바이스에 대한 유전상수가 낮은 막의 통합에 있어서 현존하는 문제점을 극복하는 데 중요하다.
본 발명은 규소 원자 사이에 하나 이상의 유기 브릿징 기를 갖는 단일 성분 다중실란 단량체를 포함하는 균질한 저유전 상수의 중합체를 제공한다. 추가로, 규소 원자중 하나는 또한 알킬, 알킬렌 또는 아릴 유기 기와 같은 하나의 분극률을 감소시키는 기를 함유한다. 규소 원자 중 하나는 두개의 가수분해성 기와, 가수분해 및 중합시에 연속되는 실록산 골격 매트릭스를 형성할 수 있는 다른 세개의 가수분해성 기, 예컨대, 할라이드, 알콕시 또는 아실옥시 기, 매우 바람직하게는 염소 기를 포함한다.
본 발명에 사용되는 화학식(I)의 전구체는 하기와 같다:
Figure 112012043043618-pct00002
(I)
상기 식에서,
R1은 가수분해성 기이고,
R2는 분극률을 감소시키는 유기 기이고,
R3는 브릿징 기, 특히 선형 또는 분지형 히드로카르빌 잔기이다.
R1은 바람직하게는 할라이드, 알콕시기 및 아실옥시기로부터 선택되며, R2는 바람직하게는 알킬기, 알케닐기 및 아릴기로부터 선택되며, R3는 바람직하게는 선형 및 분지형 알킬렌기, 알케닐렌기 및 알키닐렌기로부터 선택된다.
상기 화학식의 단량체를 실질적으로 동종중합시키고, 이어서 경화하여 가교시켜 수득된 경화된 조성물은 가교된 유기실록산 중합체, 즉, 폴리(유기실록산)을 포함한다. 이것이 박막으로 형성될 수 있다.
본원에서 사용되는 '알케닐'은 직쇄 및 측쇄 알케닐기, 예컨대, 비닐 및 알릴기를 포함한다. 본원에서 사용되는 용어 '알키닐'은 직쇄 및 측쇄 알키닐기, 적합하게는 아세틸렌을 포함한다. '아릴'은 치환되거나 비치환된 모노-, 비-, 또는 보다 고리형인 방향족 카르보시클릭기이고, 아릴의 예로는 페닐 및 나프틸이 있다. 보다 구체적으로, 알킬, 알케닐 또는 알키닐은 선형 또는 분지형일 수 있다.
알킬은 바람직하게는 1 내지 18개, 보다 바람직하게는 1 내지 14개, 특히 바람직하게는 1 내지 12개의 탄소 원자를 지닌다. 알킬은 바람직하게는 하나 이상, 바람직하게는 두개의 C1 내지 C6 알킬기, 특히 바람직하게는 할로겐화되고, 특히 부분적으로 또는 전부가 플루오르화되거나 퍼플루오르화된 알킬, 알케닐, 또는 알키닐기에 의해 알파 또는 베타 위치에서 분지된다. 몇몇 예로는 비플루오르화되거나 부분적으로 플루오르화되거나 퍼플루오르화된 i-프로필, t-부틸, 부트-2-일, 2-메틸부트-2-일, 및 1,2-디메틸부트-2-일이 있다. 특히, 알킬기는 임의로 메틸 및 할로겐으로부터 선택된 1 내지 3개의 치환기를 지닌, 1 내지 6개의 탄소 원자를 함유하는 저급 알킬이다. 메틸, 에틸, n-프로필, i-프로필, n-부틸, i-부틸 및 t-부틸이 특히 바람직하다.
알케닐은 바람직하게는 2 내지 18개, 보다 바람직하게는 2 내지 14개, 특히 바람직하게는 2 내지 12개의 탄소 원자를 포함한다. 에틸렌기, 즉, 두개의 탄소 원자가 이중 결합으로 결합된 기는 바람직하게는 분자내 Si 또는 M 원자와 관련하여 2 이상의 위치에 위치한다. 분지된 알케닐은 바람직하게는 하나 이상, 바람직하게는 두개의 C1 내지 C6 알킬, 알케닐 또는 알키닐기, 특히 바람직하게는 플루오르화되거나 퍼플루오르화된 알킬, 알케닐, 또는 알키닐기에 의해 알파 또는 베타 위치에서 분지된다.
알키닐은 바람직하게는 3 내지 18개, 보다 바람직하게는 3 내지 14개, 특히 바람직하게는 3 내지 12개의 탄소 원자를 포함한다. 에틸린기, 즉, 두개의 탄소 원자가 삼중 결합으로 결합된 기는 바람직하게는 분자내 Si 또는 M 원자와 관련하여 2 이상의 위치에 위치한다. 분지된 알키닐은 바람직하게는 하나 이상, 바람직하게는 두개의 C1 내지 C6 알킬, 알케닐 또는 알키닐기, 특히 바람직하게는 퍼플루오르화된 알킬, 알케닐, 또는 알키닐기에 의해 알파 또는 베타 위치에서 분지된다.
아릴기는 바람직하게는, 임의로 고리 상에 할로겐, 알킬 또는 알케닐로부터 선택된 1 내지 5개의 치환기를 지닌 페닐이며, 이는 임의로 고리 구조 상에 할로겐, 알킬 또는 알케닐로부터 선택된 1 내지 11개의 치환기를 지니며, 이들 치환기는 임의로 플루오르화된다(퍼플루오르화되거나 부분적으로 플루오르화되는 것을 포함함).
"가수분해성 기"는 할로겐(염소, 불소, 브롬), 알콕시(특히, C1-10 알콕시, 예컨대, 메톡시, 에톡시, 프로폭시 또는 부톡시), 아실옥시, 또는 중합, 예를 들어 축합 중합 동안에 단량체로부터 용이하게 분해될 수 있는 그 밖의 임의의 기를 나타낸다.
알콕시기는 일반적으로 화학식 R4O-(여기에서, R4는 상기 정의된 바와 같은 알킬을 나타낸다)를 나타낸다. 알콕시기의 알킬 잔기는 선형 또는 분지형일 수 있다. 일반적으로, 알콕시기는 1 내지 6개의 탄소 원자를 갖는 저급 알콕시기, 예컨대, 메톡시, 에톡시 및 t-부톡시 기로 구성된다.
아실옥시기는 화학식 R5O2-(여기에서, R5는 상기 정의된 바와 같은 알킬을 나타낸다)를 나타낸다. 특히 아실옥시기의 알킬 잔기는 알콕시기에서 상응하는 잔기와 동일한 의미를 가질 수 있다.
본 명세서에서, 유기 기 치환기인 할로겐은 F, Cl, Br 또는 I 원자일 수 있으며, 바람직하게는 F 또는 Cl일 수 있다. 일반적으로, 본원에서 용어 '할로겐'은 불소, 염소, 브롬 또는 요오드 원자를 의미한다.
화학식(I)의 단량체에서, 규소 원자는 링커기를 통해 서로 연결된다. 일반적으로, 링커는 1 내지 20개, 바람직하게는 약 1 내지 10개의 탄소 원자를 포함한다. 적합한 링커기 R3의 예에는 알킬렌, 알케닐렌 및 알키닐렌기가 포함된다. "알킬렌"기는 일반적으로 화학식 -(CH2)r-(여기에서, r은 1 내지 10의 정수이다)을 갖는다. 하나 이상의 단위 -CH2-의 하나 또는 두개의 수소는 하기에 언급된 임의의 치환기에 의해 치환될 수 있다. "알케닐렌"기는 탄화수소 주쇄에 하나 이상의 이중 결합을 함유하는 알킬렌 잔기에 상응한다. 수개의 이중 결합이 있는 경우, 알케닐렌기는 바람직하게는 컨쥬게이트된다. 대조적으로, "알키닐렌"기는 알킬렌 잔기에 상응하는 탄화수소 주쇄에 하나 이상의 삼중 결합을 포함한다.
2가 링커 잔기는 치환되거나 치환되지 않을 수 있다. 치환기는 바람직하게는 플루오로, 브로모, C1-10-알킬, C1-10-알케닐, C6-18-아릴, 아크릴, 에폭시, 카르복실 및 카르보닐기의 군으로부터 선택된다. 특히 주목되는 대안은 하나 이상의 알킬기, 바람직하게는 저급 알킬기, 또는 1 내지 4개의 탄소 원자의 알킬기로 치환된 메틸렌기를 포함한다. 치환의 결과로서, 분지된 링커 사슬이 얻어진다. 분지된 링커 사슬, 예컨대 -CH(CH3)-는 전체적으로는 실시예와 관련하여 하기에서 기재되는 바와 같이 일부 탄소 원자가 측쇄에 위치하는 경우에도 상응하는 선형 사슬, 예를 들어 -CH2CH2-와 같이 많은 탄소 원자를 포함할 수 있다. 이러한 분자는 본 발명의 목적에 맞추어 "이성질형"으로서 간주될 수 있다.
화학식(I)에 따른 특히 바람직한 화합물의 예로서, 1-(트리클로로실릴)-2-(메틸디클로로실릴)에탄 및 1-(메틸디클로로실릴)-1-(트리클로로실릴)에탄이 언급될 수 있다.
본 발명은 열적 및 기계적으로 안정하고, 높은 크랙킹 한계치, 조밀하고 낮은 공극 체적 및 공극 크기의 유전 막을 형성하는 데 사용될 수 있는 유전상수가 낮은 실록산 중합체를 제공한다. 이러한 중합체는 탁월한 국소적 및 전체적 평탄성 뿐만 아니라 열 처리 후에 탁월한 전기 특성을 갖는 갭 필(gap fill)을 지닌 물 및 실란올 비함유 막을 형성한다. 본 발명의 중합체로부터 제조된 막은 최종 경화 온도 초과의 온도로 처리되는 경우에도 최종 경화 후에 구조적으로, 기계적으로, 그리고 전기적으로 변화하지 않는다. 종래의 유전 상수가 낮은 중합체에 비해 우수한 상기 모든 특성은 반도체 디바이스에 대한 유전상수가 낮은 막의 통합에 있어서 현존하는 문제점을 극복하는 데 중요하다.
중합 합성은 가수분해 및 축합 화학 합성 기법에 기초한다. 중합은 용융 상으로 또는 액체 매질 중에서 수행될 수 있다. 온도의 약 20 내지 200℃, 일반적으로는 약 25 내지 160℃, 특히 약 80 내지 150℃의 범위이다. 일반적으로, 중합은 대기압에서 수행되고, 최고 온도는 사용되는 임의의 용매의 비점에 의해 설정된다. 중합은 환류 조건 하에서 수행될 수 있다. 촉매 없이, 또는 알칼리 촉매, 또는 특히 산성 촉매를 사용하여 본 단량체를 중합하는 것이 가능하다.
본 발명의 유기실록산 물질은 (중량 평균) 분자량이 500 내지 100,000g/mol이다. 그러한 분자량은 상기 범위 하한 부분(예를 들어, 500 내지 10,000g/mol, 또는 보다 바람직하게는 500 내지 8,000g/mol)에 있거나, 유기 실록산 물질은 상기 범위의 상한 부분(예컨대, 10,000 내지 100,000g/mol, 또는 보다 바람직하게는 15,000 내지 50,000g/mol)의 분자량을 가질 수 있다. 저분자량의 중합체 유기실록산 물질을, 고분자량을 지닌 유기실록산물질과 혼합하는 것이 바람직할 수 있다.
본 발명자들은 적합한 중합체 조성물이 선형이거나 분지형인 링커기를 포함하는 화학식(I)의 단량체를 동종중합하므로써 달성될 수 있음을 발견하였다.
그러나, 또한 화학식(I)의 제 1 단량체(여기에서, R3는 제 1 히드로카르빌 잔기를 나타낸다)를 화학식(I)의 제 2 단량체(여기에서, R3는 제 2 히드로카르빌 잔기를 나타낸다)와 공중합하므로써 적합한 조성물을 수득할 수 있으며, 여기에서 제 1 및 제 2 히드로카르빌 잔기는 서로 상이하다. 이는 조성물의 기계적 및 전기적 특성을 조절할 수 있게 한다. 기재되는 구체예는 화학식(I)의 제 1 단량체(여기에서, R3는 선형 히드로카르빌 잔기를 나타낸다)를 화학식(I)의 제 2 단량체(여기에서, R3는 분지형 히드로카르빌 잔기를 나타낸다)와 제 1 단량체와 제 2 단량체의 몰비를 95:5 내지 5:95, 특히 90:10 내지 10:90, 바람직하게는 80:20 내지 20:80로 하여 공중합시키는 것을 선택하고 있다. 또 다른 대안은, 화학식(I)의 제 1 단량체(여기에서, R3는 메틸렌을 나타낸다)를 화학식(I)의 제 2 단량체(여기에서, R3는 2개 이상, 바람직하게는 2 내지 6개의 탄소 원자를 갖는 히드로카르빌 잔기를 나타낸다)와 공중합시키는 것이다. 이 대안에서, 제 1 단량체와 제 2 단량체의 몰비를 50:50 내지 0.1:99.9, 특히 30:80 내지 1:99, 바람직하게는 20:80 내지 5:95이다. 바람직하게는, 제 2 단량체는 에틸렌, 프로필렌, i-프로필렌, 및 n-, i- 및 t-부틸렌으로부터 선택된 히드로카르빌 잔기를 포함한다. 화학식(I)의 두개의 상이한 류의 단량체를 공중합시키는 것의 이점은 하기에서 보다 자세히 기술될 것이다.
하기에서 분명하게 되는 바와 같이, 탁월한 특성을 지닌 박막은 1-(트리메톡시실릴)-2-(메틸디클로로실릴)에탄, 2,2,4,4,4-펜타클로로-2,4-디실라부탄, 또는 2,2,4,4,4-펜타메톡시-2,4-디실라부탄을 중합하므로써 수득될 수 있다.
다른 주목되는 물질은 1-(트리클로로실릴)-2-(메틸디클로로실릴)에탄 및 2,2,4,4,4-펜타클로로-2,4-디실라부탄, 또는 1-(트리메톡시실릴)-2-(메틸디클로로실릴)에탄 및 2,2,4,4,4-펜타메톡시-2,4-디실라부탄을 공중합하므로써 수득될 수 있다.
일 바람직한 구체예에 따르면, 특성을 개질시키기 위해, 반도체 디바이스의 기판 상에 증착된 실록산 물질은 추가의 가교를 유도하도록 가열되고, 이로써 가열 후에 수축율이 10% 미만, 바람직하게는 5% 미만, 특히 2% 미만이고, 425℃ 초과의 열안정성을 갖는 막이 수득된다.
본 발명의 중합체는 열처리로 처리된 후에, 유전 상수가 3 이하, 특히 2.0이하, 바람직하게는 약 2.5 내지 1.9이고, 영률이 8.0GPa 이상, 바람직하게는 10.0GPa 이상이고, 공극율이 5% 이하이고, 열처리 이후 크랙킹 한계치가 2㎛ 이상인 저유전 막을 형성할 수 있다. 또한, 상기 중합체로부터 다중실란 성분을 사용하여 형성된 막은, 막이 450℃ 이하에서 1시간 이하로 열처리된 후에 500℃ 까지 또는 그 초과의 온도에서도 반도체 구조에 대해 안정하다.
상기 언급된 바와 같이, 본 발명은 또한 집적 회로 디바이스를 제조하는 방법을 제공한다. 이 방법은 일반적으로
- 다수의 트랜지스터를 반도체 기판 상에 형성시키는 단계; 및
- ㆍ 금속 층을 증착시키고;
ㆍ 금속 층을 패턴화하고;
ㆍ 제 1 탄성률 및 제 1 k 값을 갖는 제 1 유전 물질을 증착시키고;
ㆍ 제 1 유전 물질의 제 1 탄성률보다 높은 제 2 탄성률 및 제 1 유전 물질의 제 1 k 값보다 낮은 k 값을 갖는 제 2 유전 물질을 증착시키고;
ㆍ 제 1 및 제 2 유전 물질을 패턴화하고, 바이아 충전 금속 물질을 패턴화된 영역에 증착시킴으로써 다층 인터커넥트를 형성시키는 단계를 포함한다.
제 1 유전 물질 층에 사용되는 본 발명에 따른 물질은 바람직하게는 주쇄에 제 1 유기 치환기가 결합된 반복되는 -M-O-M-O- 주쇄(여기에서, M은 규소이고, O는 산소이다)를 가지며, 분자량이 500 내지 100,000g/mol인 유기실록산 물질이다. 분자량은 1500 내지 30,000g/mol이며, 바람직하게는 하기 특성 중 하나 또는 여러 개의 특성을 나타낸다:
3.0 이하의 k 값,
25ppm 이하의 CTE 및
1.2g/cm3 이상의 밀도.
상기 제 1 유전 물질은 규소에 대한 탄소의 비가 1.5 내지 1 이상인 유기실록산 물질일 수 있다.
또 다른 구체예에 따르면, 본 발명은 집적 회로 디바이스를 제조하는 방법으로서,
기판 상에 트랜지스터를 형성시키는 단계;
전기적으로 절연이거나 전기적으로 전도성인 물질 중 어느 하나를 증착시키는 단계;
전기적으로 절연이거나 전기적으로 전도성인 물질 중 어느 하나를 패턴화시키는 단계;
전기적으로 절연이거나 전기적으로 전도성인 물질 중 나머지 하나를 증착시켜, 트랜지스터 상에 전기적으로 절연인 부분과 전기적으로 전도성인 부분을 모두 갖는 층을 형성시키는 단계를 포함하며;
전기적으로 절연인 물질의 규소에 대한 탄소의 비가 1.5 내지 1 이상인 방법을 제공한다.
탁월한 평탄화 특성으로 인해, 패턴화 단계는 선행되는 화학적 기계적 평탄화 단계 없이 수행될 수 있다. 다르게는, 제 2 유전 물질의 전체 두께의 45% 이하가 제 2 유전 물질에 대한 화학적 기계적 평탄화를 수행하므로써 제거된다.
유기실록산 물질은 제 1 용매에 의해 형성된 액체 매질 중에서 화학식(I)의 단량체를 중합하여 실록산 물질을 포함하는 가수분해된 생성물을 형성하고, 가수분해된 생성물을 기판 상에 박층으로서 증착시키고, 박층을 경화시켜 두께가 0.01 내지 10㎛의 박막을 형성시킴으로써 증착될 수 있다.
유전 물질 중 하나는 본 발명에 따른 물질을 포함하고, 다른 한 물질은 예를 들어, 명세서의 도입 부분에서 상술된 바와 같은 종류의 공지된 유기, 무기, 또는 유기/무기 물질일 수 있다.
일반적으로, 유기실록산 물질은 스핀 코팅된(spin coated) 물질이다.
유기실록산 물질은 유기-무기 물질이고, 열팽창 계수가 12 내지 20ppm이다. 유전 상수는 2.7이하일 수 있다.
추가로, 유기실록산 물질의 유전 상수는 3.0이하이다. 증착된 유기실록산 물질은 유리 전이 온도가 400℃ 이상, 바람직하게는 450℃ 이상, 특히 500℃ 이상이다.
유기실록산 층의 유전 상수는 2.5 이하인 것이 바람직하다. 탄성률은 8.0GPa 이상, 바람직하게는 10.0GPa 이상이다. 밀도는 1.2g/cm3 이상, 바람직하게는 1.45g/cm3 이상, 특히 1.65g/cm3 이상이다.
본 발명에 따른 집적 회로 디바이스에 있어서, 전기적으로 전도성인 영역은 일반적으로 알루미늄 또는 구리를 포함한다.
본 발명은 하기 실시예와 관련하여 추가로 자세히 논의될 것이다.
실시예 1
142.2g(0.880mol)의 비닐트리클로로실란 및 5ml(5.55g, 0.048mol)의 메틸디클로로실란을 500ml 용기에 도입하였다. 이 용액을 80℃까지 가열하고, 15㎕의 H2PtCl6/IPA 촉매 용액을 첨가하였다. 발열 반응이 즉시 관찰되었고, 열이 소산되었다. 나머지 메틸디클로로실란 약 20ml을 30분 동안 첨가하여, 용액의 온도가 130℃를 초과하여 상승하지 않도록 하였다. 메틸디클로로실란의 총량은 104.2g(0.906mol, 2.9% 과량) 이었다. 이 용액을 다시 110℃까지 가열하고, 1시간 동안 교반하였다. 수득된 용액을 증류시켰다. 비점은 77℃/10mbar였고, 수율은 188g(77%)였다. 생성물 1-(트리클로로실릴)-2-(메틸디클로로실릴)에탄을 GC, 13C 및 29Si NMR로 분석하였다.
합성된 분자 1-(트리클로로실릴)-2-(메틸디클로로실릴)에탄(25.00g, 0.090mol)을 칭량하고, 100ml의 메틸 t-부틸 에테르(MTBE)에 용해시켰다. 이 용액을 100ml의 물 및 100ml의 MTBE를 함유하는 용액에 적가하여 옮겼다. 첨가하는 동안, 용액을 격렬하게 혼합하자, 용액의 온도가 -1...-4℃가 되었다. 첨가 시간은 20분이었다. 첨가 후, 용액을 실온에서 20분 동안 혼합하였다.
MTBE 상을 분리되게 하여 제거하였다. 수성상을 25ml MTBE로 2회 추출하였다. MTBE 상을 100ml의 물(pH 7)로 4회 추출한 후, 여과하였다. 수득된 용액을 회전 증발기(40℃, <10mbar)로 건조시키고, 최종적으로 고진공(RT, 1mbar, 1/2시간)하에 두었다. 이 결과, 12.6g의 저분자량 물질이 수득되었다. 중량 평균 분자량은 7,650g/mol이었고, 분자량 분포도는 1.28이었다.
상기 물질을 0.146g의 트리에틸아민을 함유하는 50g의 MTBE에 용해시켰다. 용액을 60분 동안 환류시키고, 실온으로 냉각시켰다. 이후, 20g의 2% HCl 용액을 첨가하고, 30분 동안 교반하였다. MTBE 상을 분리되게 하여 제거하였다. 이 용액을 20ml의 물(pH 7)로 3회 추출하였다. 이후, 용액을 회전 증발기(40℃, < 10mbar)를 사용하여 증발 건조시키고, 끝으로 고진공(RT, 1mbar, 1h) 하에 두었다. 10.9g의 중합체가 수득되었다(이론치 수율 87%). 중량 평균 분자량은 15,400g/mol이었으며, 분자량 분포도는 1.78이었다.
본원에 기술된 본 발명의 중합체 합성 및 중합 방법은 상기 언급된 용매, 촉매 및 반응 조건으로 제한되는 것이 아니라, 유사한 용매, 촉매 및 처리 조건이 적용될 수 있다. 그러나, 본 발명의 과정에서 중요한 것은, 규소 원자를 함께 연결시키는 사슬에서가 아닌 경우에도 연결기에 동일한 수의 탄소 원자를 갖는 임의적 이성질 단량체를 제외하고, 임의의 공단량체를 사용하지 않고 단일 브릿징된 다중실릴 단량체로부터 최종 생성물을 우수한 수율로 합성하고 중합할 수 있다는 것이다.
비교예 1
트리클로로실란 메탄(25.00g, 0.167mol)을 칭량하고, 100ml의 메틸 t-부틸 에테르(MTBE)에 용해시켰다. 이 용액을 150ml의 물 및 100ml의 MTBE에 의해 형성된 용액에 적가하여 옮겼다. 첨가하는 동안, 용액을 격렬하게 혼합하자, 용액의 온도가 -1...0℃로 유지되었다. 첨가 시간은 10분이었다. 첨가 후, 용액을 실온에서 20분 동안 혼합하였다.
MTBE 상을 분리되게 하여 제거하였다. 수성 상을 50ml MTBE로 2회 추출하였다. MTBE 상을 100ml의 물(pH 7)로 4회 추출한 후, 여과하였다. 용액을 회전 증발기(40℃, <10mbar)로 건조시키고, 최종적으로 고진공(RT, 1mbar, 1/2시간)하에 두었다. 이 결과, 11.3g의 저분자량 물질이 수득되었다. 중량 평균 분자량은 4,400g/mol이었고, 분자량 분포도는 1.08이었다.
상기 물질을 0.045g의 트리에틸아민을 함유하는 44.7g의 MTBE에 용해시켰다. 용액을 45분 동안 환류시키고, 실온으로 냉각시켰다. 22.4g의 2% HCl 용액을 첨가하고, 30분 동안 교반하였다. MTBE 상을 분리되게 하여 제거하였다. 이 용액을 20ml의 물(pH 7)로 3회 추출하였다. 이후, 용액을 회전 증발기(40℃, < 10mbar)를 사용하여 증발 건조시키고, 끝으로 고진공(RT, 1mbar, 1h) 하에 두었다. 10.3g의 중합체가 수득되었다(이론치 수율 92%). 중량 평균 분자량은 6,600g/mol이었으며, 분자량 분포도는 1.27이었다.
이후, 두 실시예의 생성물(실시예 1 및 비교예 1)을 상이한 농도에서 프로필렌 글리콜 모노메틸 에테르 아세테이트(PGMEA) 중에 용해시켜 실리콘 웨이퍼 상에 스핀 코팅시 명목상 상이한 두께를 얻었다. 여전히 일반적인 희석 농도는 최종 중합체 고형물 농도에 대해 PGMEA의 약 400중량%였다. 추가로, 또한 다른 용매가 메시틸렌 및 GPL와 같은 처리 용매 또는 처리 조용매로서 사용될 수 있으나, 이들로 제한되는 것은 아니다. 일반적으로, 상기 물질은 용매 농축 포뮬레이션 이후에 여과되어 스핀-온(spin-on) 물질로부터 입자를 제거한다. 또한, 계면활성제 및 습윤제가 스핀-온 처리 전에 첨가될 수 있다. 고형물 함량 및 용매 점도(즉, 용매 타입)를 변화시킴으로써, 다양한 두께의 상기 언급된 물질이, 상기 물질을 스핀-온 증착 방법으로 처리하고, 이를 예비 베이킹 경화 및 고온 어닐링 단계로 처리하므로써 수득될 수 있다. 물질의 막 수준 특징화에 있어서, 막 두께는 표준 처리 조건, 즉, 2000rpm 스핀 속도, 5분 동안 150℃ 예비-베이킹 단계 및 1시간 동안 450℃에서 고온 경화로 처리되는 경우에 항상 600nm를 초과하였다. 그러나, 본 발명의 물질은 본 발명의 과정 동안에 이러한 공정 조건으로 제한되지 않는다.
실시예 2
본 발명은 또한 1-(트리클로로실릴)-2-(메틸디클로로실릴)에탄의 이성질체를 포함한다. 메틸디클로로실란(14.9g, 0.130mol), 비닐 트리클로로실란(21.0g, 0.130mol) 및 100mg의 테트라키스(트리페닐포스핀)팔라듐을 유리 압력 튜브에 넣고 105℃로 가열하였다. 약 20분 후에, 역시 격렬한 발열 반응이 일어났고, 용액은 흑색으로 변하였다. 내용물을 74℃/5mbar에서 증류시켜 32.3g(0.117mol, 90%)을 수득하였다. GC에 의한 순도는 99% 초과였다. 형성된 단량체는 1-(메틸디클로로실릴)-1-(트리클로로실릴)에탄이었다.
실시예 3 - 중합체에 대한 또 다른 방법
실시예 1 및 2는 중합체의 전구체로서 사용될 수 있는, 두개의 단량체, 즉, 1-(트리클로로실릴)-2-(메틸디클로로실릴)에탄 및 1-(메틸디클로로실릴)-1-(트리클로로실릴)에탄의 합성을 기술한 것이다.
Figure 112007024382235-pct00003
Figure 112007024382235-pct00004
1-(트리클로로실릴)-2-(메틸디클로로실릴)에탄 1-(메틸디클로로실릴)-1-(트리클로로실릴)에탄
하나는 선형 링커 사슬을 포함하고, 다른 하나는 분지된 링커 사슬을 포함하는 이들 이성질체 화합물은 본 발명에 따른 신규한 유전 실록산 중합체를 형성하는 임의의 비율로 사용될 수 있다. 따라서, 선형 링커 분자를 포함하는 단량체는 분지된 링커 분자를 포함하는 상응하는 단량체에 대해 1:100 내지 100:1, 바람직하게는 80:20 내지 20:80, 특히 60:40 내지 40:60의 몰비로 사용될 수 있다.
실시예 4 - 또 다른 전구체 및 중합체
2,2,4,4,4-펜타메톡시-2,4-디실라부탄이 본 발명의 공정에서 또 다른 전구체로서 사용될 수 있다. 이것은 단독으로 또는 상기 언급된 1-(트리클로로실릴)-2-(메틸디클로로실릴)에탄 및 1-(메틸디클로로실릴)-1-(트리클로로실릴)에탄 전구체와 함께 사용될 수 있다. 2,2,4,4,4-펜타메톡시-2,4-디실라부탄이 실시예 1 및 2에서 설명된 전구체에 대한 이성질체는 아니지만, 이는 중합시에 유사한 방식으로 거동하고, 이에 따라 2,2,4,4,4-펜타클로로-2,4-디실라부탄 형태로 존재하는 경우 실시예 1 및 2에 설명된 단량체와 공중합할 수 있다. 추가로, 2,2,4,4,4-펜타메톡시-2,4-디실라부탄은 동종 중합되거나 알콕시드 유도체로서 단독으로 또는 실시예 1 및 실시예 2의 알콕시 형태의 전구체와 함께 공중합될 수 있다. 2,2,4,4,4-펜타클로로-2,4-디실라부탄 및 2,2,4,4,4-펜타메톡시-2,4-디실라부탄에 대한 합성 경로는 하기와 같다:
Figure 112007024382235-pct00005
55.10g(0.337mol)의 (ClCH2)CH3SiCl2, 132.13g(0.975mol)의 HSiCl3 및 7.45g(0.025mol)의 Bu4PCl을 스테인레스강 압력 반응기에 첨가하였다. 반응기를 30분 동안 180℃까지 가열하였다. 압력 형성이 더 이상이 인지되지 않으면, 반응기를 실온으로 냉각시켰다. 용액을 증류하여 58.85g(66.5%)의 MeCl2Si-CH2-SiCl3을 수득하였다. 비점은 62℃/10mbar였다. 58.85g(0.224mol)의 2,2,4,4,4-펜타클로로-2,4,-디실라부탄을 120.0g(1.131mol)의 트리메틸 오르쏘포르메이트를 함유하는 둥근 바닥 플라스크에 소량씩 첨가하였다. 50mg의 테트라부틸포스포늄 클로라이드를 촉매로서 첨가하고, 용매를 70℃에서 교반하였다. 48시간 반응 후에, 중성으로 존재하는 소량 샘플을 증류수로 진탕시킴으로써 관찰한 바, Si-Cl 결합은 없었다. 생성물을 증류에 의해 정제하였으며, 비점은 80/2mbar였다.
특히, 2,2,4,4,4-펜타클로로-2,4-디실라부탄 및 2,2,4,4,4-펜타메톡시-2,4-디실라부탄을 사용하여 유전 매트릭스를 위한 추가의 강성을 형성시킬 수 있다. 이에 따라, 추가의 기계적 강성, 예를 들어 탄성률 및 경도가 유전 조성물에 요구되면, 2,2,4,4,4-펜타클로로-2,4,-디실라부탄 또는 2,2,4,4,4-펜타메톡시-2,4-디실라부탄을 실시예 1에 의한 1-(트리클로로실릴)-2-(메틸디클로로실리)에탄과 같은, 그러나 이로 제한되는 것은 아닌 화학식(I)에 따른 다른 전구체와 공중합시키는 것이 바람직하다. 2,2,4,4,4-펜타클로로-2,4-디실라부탄 또는 2,2,4,4,4-펜타메톡시-2,4-디실라부탄의 농도는 일반적으로 5-95몰%, 보다 바람직하게는 35몰% 미만이다. 2,2,4,4,4-펜타클로로-2,4-디실라부탄 및 2,2,4,4,4-펜타메톡시-2,4,-디실라부탄의 반응성 기의 유사성 및 개수 및 카르보실란 특성으로 인해, 이들은 함께 공중합가능하며, 매우 균질한 중합체가 수득된다.
1,1,1,3,3-펜타메톡시-1,3-디실라부탄의 중합은 예를 들어 하기와 같은 방식으로 진행될 수 있다. 1,1,1,3,3,-펜타메톡시-1,3-디실라부탄(20g, 0.083mol) 및 아세톤(130ml)를 250ml의 둥근 바닥 플라스크에 넣었다. 이후, 0.018M 질산(20ml, 1.110mol)을 첨가하고, 플라스크를 실온에서 1시간 동안 교반한 후, 48시간 동안 환류시키고, 다시 실온에서 72시간 환류시켰다. 증류수를 첨가하고(50ml), 용액의 고형물 함량이 25%가 될 때까지 용매를 감압 하에서 증발시켜 약 45ml의 중합체-물 용액을 수득하였다.
물질 특성
상기와 같이 기판 상에서 처리된 형성된 물질을 증착되고, 완전 경화된, 즉 가교된 물질의 여러 특성을 측정하기 위해 시험하였다. 또한, 크랙킹 한계치, 유전 상수, 영률 및 경도, 열적 안정성, 공극율 및 공극 크기와 같은 물질의 특성을 측정하였다.
본 발명의 유전 물질은 10nm 내지 10㎛ (또는 그 초과)의 매우 얇은 층으로서 증착될 수 있다. 일반적으로, 유전 물질은 0.5 내지 3㎛, 바람직하게는 1 내지 5㎛의 두께로 증착되나, 이러한 두께는 유전 물질의 실제 용도에 따른다. 증착된 층의 두께는 물질의 점도를 분자량, 용매 함량 및 스피닝 속도(스핀 온에 의해 증착되는 경우)에 의해 조절하므로써 조절될 수 있다. 또한, 유전 물질의 두께는 증착 용액 및 스피너(spinner)(스핀 온 증착되는 경우) 둘 모두의 증착 온도를 조절하므로써 조절될 수 있다. 또한, 용매 선택에 의한 비점 및 용매 증기압 조절은 증착된 물질의 두께에 영향을 미칠 수 있다. 스핀 코팅, 분무 코팅, 딥-코팅, 메니스쿠스(meniscus) 코팅, 스크린 프린딩 및 "독터 블레이드(doctor blade)" 방법이 막 두께를 변화시키는 데 사용될 수 있다. 크랙킹 한계치는 3㎛ 이하(경화 후 측정됨)의 다양한 두께를 갖는 막을 스핀 증착시킴으로써 조사되었으며, 경화(이 경우, 450℃에서 1시간) 후에 본 발명의 중합체 물질에서는 크랙이 관찰되지 않았다.
조밀화된 물질의 추가 특성은 1.2g/cm3 이상, 바람직하게는 1.45g/cm3 이상, 1.60g/cm3 이상, 또는 심지어 1.75g/cm3 이상의 밀도를 포함한다. 최종 물질은 200℃ 초과, 특히 400℃ 이상, 특히 500℃ 이상의 유리 전이 온도를 갖는다. 물질의 완전 경화 후 유리 전이 온도(및, 본래는 분해 온도)는 이후 반도체 기판의 처리 온도보다 높아야 한다. 동시에, 유전 상수는 유리하게는 3.0 이하, 보다 일반적으로는 2.9이하, 심지어는 2.5이하로 낮다. 또한, 형성된 후, 유기실록산 물질은 열팽창 계수가 12 내지 22ppm, 일반적으로 15 내지 20ppm이다.
중합체 유기실록산 물질은 적합하게는 예컨대 스핀-온, 분무 코팅, 딥 코팅 등에 의해 증착될 수 있다. 신규 중합체의 박막으로서의 CTE는 25*10-6ℓ/℃ 미만이다. 상기 물질은 완전히 조밀한 물질인 것으로서 특징될 수 있으며, 본 명세서에서는 특히 공극율이 일반적으로 10% 미만, 바람직하게는 5% 미만, 특히 3% 미만(부피%로)으로 낮고, 평균 공극 크기가 3nm 미만, 바람직하게는 2nm 미만, 특히 1nm 미만이다. 본 발명에서, 공극율 및 공극 크기는 시험 용매로서 톨루엔을 사용하는 VASE(variable angle solvent ellipsometry) 및 PALS(positronium annihilation life-time spectroscopy)로 시험하였다.
추가로, 완전 조밀 유전 물질을 어닐링 또는 제 2 온도, 즉, 실제 경화 온도로 가열되는 유사한 전처리 또는 후처리로 처리될 수 있다. 전처리 또는 후처리는 예를 들어, 물질을 UV선, DUV 선, 극UV 선, IR선, e-빔 선, 신속한 열적 어닐링, 또는 이들의 조합으로 처리되는 공정에 의해 수행된다. 처리된 막은 이후 공기, 질소, 아르곤, 형성 가스 또는 진공 하에서 고온에서 경화 처리될 수 있다. 그러나, 본 발명의 과정 중에, 실시예 1에서 기술된 중합체는 어떠한 추가의 처리를 필요로 하지 않고 표 1에 요약된 특성을 나타내나, 이들 추가의 처리는 중합체 막 수 준 특성을 추가로 증진시키는 것으로 간주될 수 있다.
어닐링되고 경화된(조밀화된, 가교된) 물질은 금속, 배리어, 라이너 또는 추가의 유전 층으로부터 선택된 제 2층으로 증착 처리된다.
기계적 특성, 영률 및 경도는 두께가 600nm 초과의 막으로부터 나노압흔법(nanoindentation)(MTS 나노압흔기에 의해)에 의해 시험하였다. 본 발명의 브릿징된 폴리유기실록산 타입 물질의 영률은 8.0GPa 이상, 바람직하게는 10.0Gpa 이상이다. 본 발명의 폴리유기실록산 물질의 막 경도는 1.0Gpa 이상, 보다 바람직하게는 1.5Gpa 이상이다.
또한, 상기 물질을, 반도체 기판 상의 협소하고 높은 가로세로비 피쳐(feature)의 상부에서 실시예 1에 기재된 중합체를 코팅하고, 이 중합체를 각각 5분 동안 150℃ 및 60분 동안 450℃의 사전 베이킹 및 고온 처리로 처리하므로써 갭 필링에 대해 시험하였다. 가로세로비가 10:1 이상인 35nm 로 감소된 좁은 갭 구조물이 이 실험에서 사용하였고, 완전한 갭 필이 관찰되었다. 또한, 이 갭의 상부와 저부 간에 밀도차는 관찰되지 않았다. 유사한 방식으로, 국소적 및 전체적 평탄화를 단리된, 조밀한 반도체 구조물에 대해 시험하였다. 국소적 평탄율은 95% 이상이고, 전체적 평탄율은 70% 이상인 것으로 관찰되었다.
특히 가교를 촉진하는 가열 후에, 물질의 수축율은 5% 미만, 특히 2% 미만이이었다.
전기 특성은 HP LCR 미터, 및 반도체 전기 시험 프로브 스테이션이 구비된 반도체 분석기를 사용하여 MIS(금속 절연 반도체) 구조물로부터 시험하였다.
또한, 본 발명에 따른 실시예 1에 기술된 중합체는 고온 경화 후에 물 및 실란올을 함유하지 않으며, 이는 막 수준 FT-IR 분광법에 의해 입증되었다. 도 1에 도시된 바와 같이, FT-IR 스펙트럼은 물 및 실란올 흡수 피크가 관찰될 수 있는 대략 3200cm-1 내지 3800cm-1에서 흡수 피크를 함유하지 않으므로, 필름이 실란올을 함유하지 않음을 입증한다.
본 발명의 물질 (실시예 1) 및 비교예 1의 종래 물질의 특성이 표 1에 제시된다.
표 1
실시예 1
비교예 1
영률 10.5GPa 4.8GPa
경도 1.5GPa 0.6GPa
유전 상수(k) 2.87 2.80
공극율 1.5% ± 1.5% 10% ± 2%
공극 크기(직경) 0.9nm 1.5nm
크랙킹 한계치 3000nm 1000nm
화학식(I)에서와 같은 본 발명에 따른 전구체가 비교예 1에 따른 전구체 또는 유사한 알콕시 유도체와 공중합되는 경우, 표 1의 실시예 1과 유사한 물질의 특성이 달성될 수 없으며, 오히려 그 특성은 현저히 불량할 것임이 주목되어야 한다. 그러므로, 화학식(I)에 따른 전구체를 실시예 1 내지 4에서 기술한 바와 같이 공중합하는 것이 바람직할 수 있다.
고온 처리
본 발명의 물질은 매우 고온에서 안정하기 때문에, 이들 물질은 특히 고온 처리에 대해 적합하다. 일반적으로, 본 발명의 물질은 분해되지 않으면서 450℃ 이상, 또는 500℃ 이상의 온도에 노출될 수 있다. 따라서, 증착 및 경화 후, 하나 이상의 하기 공정 단계는 450℃ 이상(또는 심지어 500℃ 이상)의 온도에 있을 수 있다. 일례로서, 텅스텐 바이아 대신에, 고온 알루미늄("알루미늄 역류 공정"으로서 공지됨) 바이아 필(via fill)이 본 발명의 실록산 물질의 증착 후에 수행될 수 있다. 다시, 일례로서, 일반적으로, 상기 물질은, 상기 후속 공정 단계 이전에 물질의 실제 경화가 450℃ 이하에서 일어나는 경우에도, 비교적 짧은 시간 동안 500℃ 이상에서도 일어날 수 있는 이러한 후속 공정 처리 단계에서 변화하지 않고 유지되는 것이 필요하다.
도 2a로 알 수 있는 바와 같이, 본 발명에 따른 텅스텐 바이아 공정에서, 알루미늄 층의 증착 이후, 알루미늄은 알루미늄 층내 "갭"을 형성하도록 패턴화된다. 이러한 갭으로 이산화규소가 증착되고(CVD에 의해), 이후 실록산(SO) 물질이 증착되어 갭을 충전한다. 추가의 이산화규소가 실록산 물질 상에 증착된 후, 화학적 기계적 평탄화(CMP)가 수행된다. 바이아는 포토리소그래피 및 알루미늄 층상의 TiNx 스탑(stop)으로의 에칭에 의해 상기 이산화규소 층에 형성된다. 애싱, 습식 세척 및 탈기 후, Ti/TiNx의 배리어 층이 바이아 "갭"내 증착되고(이는 또한 SiOx일 수 있음), 이후 텅스텐으로 증착된다(300℃에서 WF6 전구체로부터의 텅스텐의 CVD). 끝으로, 텅스텐 층은 화학적 기계적으로 평탄화된 후, 다음 금속 층으로 진행된다.
이것이 본원에 기술된 유전 물질에 대해 적합한 방법 중 하나이기는 하지만, 텅스텐과 비교하여 알루미늄의 저렴한 비용, 및 CMP 단계에 대한 보다 낮은 필요성 으로 인해, 알루미늄을 지닌 바이아 내에서 균일한 충전을 달성하는 것이 일반적으로 450℃ 이상, 또는 필요에 따라 심지어 500℃ 이상에서 알루미늄의 증착이 일어나는 "고온 알루미늄" 단계를 필요로 하더라도, 알루미늄으로부터 텅스텐 바이아를 형성하는 것이 바람직하다. 이러한 고온 알루미늄 공정에서, 도 2b로 알 수 있는 바와 같이, 먼저 보다 낮은 알루미늄 및 TiNx(ARC) 층이 증착되고 패턴화되어 "갭"을 형성한다. 이러한 갭으로 먼저 배리어 SiOx 층이 증착된 후, 본 발명의 실록산 물질이 증착된다. 본 발명의 스핀-온 유전 실록산 물질(SOD)은 알루미늄층(예를 들어, 대략 500nm 두께 Al 층)에서 패턴화된 갭으로 증착될 뿐만 아니라, 알루미늄 층(예를 들어, 300nm 초과) 위에서 증착된다. SOD 물질(이는 또한 CVD에 의해 증착될 수 있다)의 상부에는 CVD에 의해 SiOx의 층이 증착된다(보다 특히, 이는 TEOS, 즉, 테트라 에틸 오르쏘 실리케이트/실리콘 테트라 에톡시드일 수 있다). 화학적 기계적 평탄화 단계를 수행하지 않고(또는 이러한 SiOx/TEOS 층 두께의 45% 이하, 또는 일반적으로 35% 이하, 또는 심지어 25% 이하의 평판화를 통해 제거하므로써), 바이아 리소그래피가 수행되어 알루미늄 층 아래로 바이아를 형성한다. 애싱, 습식 세척 및 탈기체화 후, 배리어 층이 증착되고(예를 들어, Ti/TiNx), 이후 450℃ 이상, 때로는 500℃ 이상의 온도에서 고온 알루미늄이 증착된다. 알루미늄은 다음 금속층을 처리하기 전에 화학적으로 기계적으로 평탄화된다. 바람직하게는, 본 발명의 실록산 물질은 k 값 또는 탄성률에서 검출가능한 변화가 없었으며(또는 이러 한 공정에서 사용되는 실록산 물질의 능력에 영향을 미치는 실질적인 변화가 없었다), 450℃ 이상, 또는 500℃ 이상(또는 이러한 노광 시간의 길이에 따라 심지어 525℃ 이상)의 온도에 노광되는 경우에도 실록산 물질은 기체배출을 하지 않는다.
본 발명의 바람직한 구체예에 대한 상기 기재는 예시 및 기재의 목적으로 제시된 것이다. 본 발명의 기재된 구체적인 형태 만이 전부인 것은 아니며 이로 제한되지 않아야 한다. 명백하게도, 당분야 기술자들에게는 많은 변형 및 변경이 자명할 것이다. 본 발명의 범위는 하기 청구의 범위 및 이의 등가물에 의해 규정되어야 한다.
또한, 본 발명의 물질의 열적 안정성 및 탁월한 갭 필로 인해, 본 발명의 물질은 PMD(pre-metal dielectric) 및 STI(Shallow Trench Isolation) 적용시에 유전 물질로서 이용될 수도 있다. 이러한 분야에서 유전물질은 일반적으로 HD-CVD(high density chemical vapor deposition) 공정으로 증착된다. 그러나, HDP-CVD는 특수하게 PMD 및 STI 적용에 필요한 매우 협소하고 높은 가로세로비 구조물에 대한 우수하고 균일한 갭 필을 이룰 수 없다. 그러므로, 앞서 기술된 바와 같이 본 발명의 물질은 전통적인 방법에 비해 성능 및 비용에 있어서 경쟁력있는 이점을 갖는다.

Claims (48)

  1. 하기 화학식(I)의 제 1 단량체로서, R1은 할라이드, 알콕시기 및 아실옥시기의 군으로부터 선택되는 가수분해성 기이고, R2는 알킬기, 알케닐기 및 아릴기로부터 선택되는 분극률을 감소시키는 유기 기이고, R3는 선형 알킬렌기, 알케닐렌기 및 알키닐렌기로부터 선택되는, 브릿징(bridging) 선형 히드로카르빌 잔기인 제 1 단량체를, 하기 화학식(I)의 제 2 단량체로서, R1 및 R2는 상기 정의된 바와 같고, R3는 분지형 알킬렌기, 알케닐렌기 및 알키닐렌기로부터 선택되는, 브릿징 분지형 히드로카르빌 잔기인 제 2 단량체와 중합하되, 제 1 단량체 대 제 2 단량체의 몰비를 95:5 내지 5:95로 하여 중합하여 실록산 물질을 형성시킴으로써 수득된 조성물을 포함하는 박막:
    Figure 112012043043618-pct00006
    (I).
  2. 삭제
  3. 제 1항에 있어서, 조성물이 가교된 폴리(유기실록산)을 포함하는 박막.
  4. 삭제
  5. 삭제
  6. 제 1항에 있어서, 제 1 단량체 대 제 2 단량체의 몰비가 90:10 내지 10:90인 박막.
  7. 제 1항에 있어서, 제 1 단량체 대 제 2 단량체의 몰비가 80:20 내지 20:80인 박막.
  8. 삭제
  9. 삭제
  10. 제 1항에 있어서, 두께가 0.01 내지 50㎛인 폴리(유기실록산)의 경화된 박층을 포함하는 박막.
  11. 제 1항에 있어서, 밀도가 1.2g/cm3 이상인 박막.
  12. 제 1항에 있어서, 하기 특성 중 하나 또는 둘 모두를 갖는 박막:
    - 200℃ 초과의 유리 전이 온도, 및
    - 3.5 이하의 유전 상수.
  13. 제 1항에 있어서, 열팽창 계수가 12 내지 22ppm인 박막.
  14. 제 1항에 있어서, (중량 평균) 분자량이 500 내지 100,000g/mol인 유기실록산 물질을 포함하는 박막.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 제 1항에 따른 물질을 포함하는 낮은 k의 유전 막을 포함하는 물품.
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 제 1항에 있어서, 두께가 0.5 내지 5㎛인 폴리(유기실록산)의 경화된 박층을 포함하는 박막.
  44. 제 1항에 있어서, 두께가 1 내지 3㎛인 폴리(유기실록산)의 경화된 박층을 포함하는 박막.
  45. 제 1항에 있어서, 밀도가 1.45g/cm3 이상인 박막.
  46. 제 1항에 있어서, 밀도가 1.60g/cm3 이상인 박막.
  47. 제 1항에 있어서, 밀도가 1.60g/cm3 내지 2.5g/cm3인 박막.
  48. 제 1항에 있어서, 열팽창 계수가 15 내지 20ppm인 박막.
KR1020077007080A 2004-08-31 2005-08-31 폴리유기실록산 유전 물질 KR101222428B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US60555304P 2004-08-31 2004-08-31
US60/605,553 2004-08-31
US64430405P 2005-01-18 2005-01-18
US60/644,304 2005-01-18
PCT/FI2005/000373 WO2006024693A1 (en) 2004-08-31 2005-08-31 Novel polyorganosiloxane dielectric materials

Publications (2)

Publication Number Publication Date
KR20070054705A KR20070054705A (ko) 2007-05-29
KR101222428B1 true KR101222428B1 (ko) 2013-01-15

Family

ID=35999735

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077007080A KR101222428B1 (ko) 2004-08-31 2005-08-31 폴리유기실록산 유전 물질

Country Status (6)

Country Link
US (2) US7504470B2 (ko)
EP (1) EP1787319A4 (ko)
JP (1) JP2008511711A (ko)
KR (1) KR101222428B1 (ko)
CN (1) CN101044604B (ko)
WO (1) WO2006024693A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006134206A2 (en) * 2005-06-13 2006-12-21 Silecs Oy Functionalized silane monomers with bridging hydrocarbon group and siloxane polymers of the same
US20070284687A1 (en) * 2006-06-13 2007-12-13 Rantala Juha T Semiconductor optoelectronics devices
EP2091999B1 (en) * 2006-12-13 2020-08-12 Pibond Oy Novel nanoparticle containing siloxane polymers
TWI434891B (zh) * 2007-02-22 2014-04-21 Silecs Oy 積體電路用高矽含量矽氧烷聚合物
JP2008222857A (ja) * 2007-03-13 2008-09-25 Jsr Corp 絶縁膜形成用組成物、ならびにシリカ系膜およびその形成方法
JP2011504522A (ja) * 2007-11-06 2011-02-10 ブラゴーン オサケ ユキチュア 反射防止コーティング用カルボシランポリマー組成物
CN101932666A (zh) * 2008-01-30 2010-12-29 陶氏康宁公司 玻璃状硅氧烷基硬涂层作为可印刷电子器件的剥离涂层的用途
JPWO2009119583A1 (ja) * 2008-03-26 2011-07-28 Jsr株式会社 化学気相成長法用材料ならびにケイ素含有絶縁膜およびその製造方法
US20110303284A1 (en) * 2010-06-09 2011-12-15 Miasole Glass barrier for diode assemblies
CN103319204B (zh) * 2013-06-05 2014-06-18 中国科学院上海硅酸盐研究所 桥联硅氧烷作为陶质文物加固剂的应用及加固方法
US10170297B2 (en) * 2013-08-22 2019-01-01 Versum Materials Us, Llc Compositions and methods using same for flowable oxide deposition
US9257399B2 (en) 2013-10-17 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3D integrated circuit and methods of forming the same
EP3040388B1 (en) 2014-12-31 2017-08-23 LG Display Co., Ltd. Touch sensitive device comprising electroactive film, display device comprising the same, and method of manufacturing the electroactive film
KR102431597B1 (ko) * 2014-12-31 2022-08-11 엘지디스플레이 주식회사 전기활성 필름을 포함하는 접촉 감응 소자, 이를 포함하는 표시 장치 및 전기활성 필름의 제조 방법
US10340182B2 (en) * 2015-11-30 2019-07-02 International Business Machines Corporation Enhanced via fill material and processing for dual damscene integration
US10249489B2 (en) * 2016-11-02 2019-04-02 Versum Materials Us, Llc Use of silyl bridged alkyl compounds for dense OSG films
CN111793361B (zh) * 2019-04-02 2023-03-24 四川大学 低介电常数硅橡胶复合薄膜及其制备方法、应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0570772A (ja) * 1991-09-11 1993-03-23 Konica Corp 有機薄膜エレクトロルミネツセンス素子
KR20030029793A (ko) * 2000-07-31 2003-04-16 룩심 코포레이션 유전체 도파관을 갖는 플라즈마 램프
KR100383103B1 (ko) * 2000-04-28 2003-05-12 주식회사 엘지화학 저유전 절연재료의 제조방법
US20030216058A1 (en) * 2000-04-28 2003-11-20 Lg Chem Investment, Ltd., A Korea Corporation Process for preparing insulating material having low dielectric constant

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1427050A (fr) * 1964-01-29 1966-02-04 Dow Corning Procédé de préparation de polymères siloxanes à partir de silanes
US4504549A (en) * 1983-05-20 1985-03-12 Union Carbide Corporation Elastomeric silicone finishes applied to substrates and method of preparing same
JP2574403B2 (ja) * 1988-06-13 1997-01-22 富士通株式会社 有機ケイ素重合体及びその製法ならびにそれを使用した半導体装置
DE4006371A1 (de) * 1990-03-01 1991-09-05 Hoechst Ag Faserverstaerkte verbundwerkstoffe und verfahren zu ihrer herstellung
US5204141A (en) * 1991-09-18 1993-04-20 Air Products And Chemicals, Inc. Deposition of silicon dioxide films at temperatures as low as 100 degree c. by lpcvd using organodisilane sources
KR940010290B1 (ko) * 1991-12-24 1994-10-22 한국과학기술연구원 비스실릴메탄 및 그들의 제조방법
KR940010291B1 (ko) * 1992-01-23 1994-10-22 한국과학기술연구원 비스실릴알칸 및 그들의 제조방법
JP2951524B2 (ja) * 1993-12-10 1999-09-20 財団法人韓国科学技術研究院 トリスシリルメタンの製造方法
JP2511244B2 (ja) * 1993-12-22 1996-06-26 財団法人韓国科学技術研究院 トリス（シリル）アルカンとその製造方法
JP4739473B2 (ja) * 1999-01-28 2011-08-03 日立化成工業株式会社 シリカ系被膜形成用塗布液、シリカ系被膜及びこれを用いた半導体装置
JP3084367B1 (ja) * 1999-03-17 2000-09-04 キヤノン販売株式会社 層間絶縁膜の形成方法及び半導体装置
KR100306574B1 (ko) * 1999-04-13 2001-09-13 박호군 탈할로겐화수소 반응으로 유기할로겐 화합물에 실란을 결합시키는 방법
US6696538B2 (en) 1999-07-27 2004-02-24 Lg Chemical Ltd. Semiconductor interlayer dielectric material and a semiconductor device using the same
JP4320855B2 (ja) * 1999-08-09 2009-08-26 Ｊｓｒ株式会社 絶縁膜形成用組成物
US6410150B1 (en) * 1999-09-29 2002-06-25 Jsr Corporation Composition for film formation, method of film formation, and insulating film
US6410151B1 (en) * 1999-09-29 2002-06-25 Jsr Corporation Composition for film formation, method of film formation, and insulating film
JP4022802B2 (ja) * 1999-09-29 2007-12-19 Ｊｓｒ株式会社 膜形成用組成物、膜の形成方法および絶縁膜
US6558747B2 (en) * 1999-09-29 2003-05-06 Kabushiki Kaisha Toshiba Method of forming insulating film and process for producing semiconductor device
JP4195773B2 (ja) * 2000-04-10 2008-12-10 Ｊｓｒ株式会社 層間絶縁膜形成用組成物、層間絶縁膜の形成方法およびシリカ系層間絶縁膜
JP2001254052A (ja) * 2000-03-13 2001-09-18 Jsr Corp 膜形成用組成物、膜形成用組成物の形成方法およびシリカ系膜
US7128976B2 (en) * 2000-04-10 2006-10-31 Jsr Corporation Composition for film formation, method of film formation, and silica-based film
JP2001308082A (ja) * 2000-04-20 2001-11-02 Nec Corp 液体有機原料の気化方法及び絶縁膜の成長方法
JP3705122B2 (ja) * 2000-05-16 2005-10-12 Ｊｓｒ株式会社 有機ケイ素系重合体の製造方法、膜形成用組成物、膜の形成方法およびシリカ系膜
US6465368B2 (en) * 2000-05-16 2002-10-15 Jsr Corporation Method of manufacturing insulating film-forming material, the insulating film-forming material, and insulating film
JP4368498B2 (ja) * 2000-05-16 2009-11-18 Ｎｅｃエレクトロニクス株式会社 半導体装置、半導体ウェーハおよびこれらの製造方法
TW524883B (en) * 2000-05-22 2003-03-21 Jsr Corp Composition for film formation, process for producing composition for film formation, method of film formation, and silica-based film
KR100453211B1 (ko) * 2000-11-01 2004-10-15 한국과학기술연구원 유기 실란의 제조방법
JP2002167438A (ja) * 2000-11-29 2002-06-11 Jsr Corp ケイ素ポリマー、膜形成用組成物および絶縁膜形成用材料
JP3588603B2 (ja) * 2000-12-15 2004-11-17 株式会社東芝 絶縁膜の形成方法および半導体装置の製造方法
WO2002068752A2 (en) * 2001-02-22 2002-09-06 Crompton Corporation Water repellent textile finishes and method of making
JP2002285086A (ja) * 2001-03-26 2002-10-03 Jsr Corp 膜形成用組成物、膜の形成方法およびシリカ系膜
US7132363B2 (en) * 2001-03-27 2006-11-07 Advanced Micro Devices, Inc. Stabilizing fluorine etching of low-k materials
JP4513249B2 (ja) * 2001-09-28 2010-07-28 Ｊｓｒ株式会社 銅ダマシン構造の製造方法
DE60217247T2 (de) * 2001-09-28 2007-10-04 Jsr Corp. Gestapelte Schicht, isolierender Film und Substrate für Halbleiter
KR100985272B1 (ko) * 2002-01-17 2010-10-04 질렉스 오와이 집적 회로에 적용하기 위한 혼성 유기-무기 유전체를 위한폴리(유기실록산) 물질 및 방법
AU2003207281A1 (en) * 2002-02-06 2003-09-02 Asahi Kasei Kabushiki Kaisha Coating compositions for forming insulating thin films
JP4424892B2 (ja) * 2002-08-06 2010-03-03 旭化成株式会社 絶縁性薄膜製造用塗布組成物
TWI240959B (en) * 2003-03-04 2005-10-01 Air Prod & Chem Mechanical enhancement of dense and porous organosilicate materials by UV exposure
KR100506695B1 (ko) * 2003-06-02 2005-08-08 삼성전자주식회사 실록산계 수지 및 이를 이용한 반도체 층간 절연막
JP2005139265A (ja) * 2003-11-05 2005-06-02 Tokyo Ohka Kogyo Co Ltd シリカ系被膜形成用塗布液
JP4535280B2 (ja) * 2004-07-09 2010-09-01 Ｊｓｒ株式会社 有機シリカ系膜の形成方法
US7892648B2 (en) * 2005-01-21 2011-02-22 International Business Machines Corporation SiCOH dielectric material with improved toughness and improved Si-C bonding

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0570772A (ja) * 1991-09-11 1993-03-23 Konica Corp 有機薄膜エレクトロルミネツセンス素子
KR100383103B1 (ko) * 2000-04-28 2003-05-12 주식회사 엘지화학 저유전 절연재료의 제조방법
US20030216058A1 (en) * 2000-04-28 2003-11-20 Lg Chem Investment, Ltd., A Korea Corporation Process for preparing insulating material having low dielectric constant
KR20030029793A (ko) * 2000-07-31 2003-04-16 룩심 코포레이션 유전체 도파관을 갖는 플라즈마 램프

Also Published As

Publication number Publication date
US20060058487A1 (en) 2006-03-16
US20100317179A1 (en) 2010-12-16
US7504470B2 (en) 2009-03-17
WO2006024693A1 (en) 2006-03-09
CN101044604A (zh) 2007-09-26
JP2008511711A (ja) 2008-04-17
KR20070054705A (ko) 2007-05-29
EP1787319A1 (en) 2007-05-23
CN101044604B (zh) 2011-11-16
EP1787319A4 (en) 2011-06-29

Similar Documents

Publication Publication Date Title
KR101222428B1 (ko) 폴리유기실록산 유전 물질
EP1891146B1 (en) Organo functionalized silane monomers and siloxane polymers of the same
KR101596358B1 (ko) 폴리머층을 구비한 반도체 광전자 디바이스
EP2091999B1 (en) Novel nanoparticle containing siloxane polymers
JP2008511711A5 (ko)
US20070178319A1 (en) Composition for forming porous film, porous film and method for forming the same, interlevel insulator film, and semiconductor device
KR101097713B1 (ko) 코팅 조성물 및 이를 사용하여 제조한 저유전 실리카질재료
US7514709B2 (en) Organo-silsesquioxane polymers for forming low-k dielectrics
KR101080630B1 (ko) 에칭 스톱퍼 층 형성용 조성물
JP4324786B2 (ja) 積層体およびその製造方法ならびに絶縁膜および半導体装置
TWI473255B (zh) 半導體光電裝置
TW200521158A (en) Organo-silsesuioxane polymers for forming low-k dielectrics
TW202128847A (zh) 用於使用聚碳矽氮烷形成低k介電含矽膜之可固化配製物

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160705

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 8