JP5372323B2 - 界面ラフネス緩和膜、これを用いた配線層および半導体装置ならびに半導体装置の製造方法 - Google Patents

界面ラフネス緩和膜、これを用いた配線層および半導体装置ならびに半導体装置の製造方法 Download PDF

Info

Publication number
JP5372323B2
JP5372323B2 JP2006349409A JP2006349409A JP5372323B2 JP 5372323 B2 JP5372323 B2 JP 5372323B2 JP 2006349409 A JP2006349409 A JP 2006349409A JP 2006349409 A JP2006349409 A JP 2006349409A JP 5372323 B2 JP5372323 B2 JP 5372323B2
Authority
JP
Japan
Prior art keywords
group
film
wiring
interface roughness
roughness reducing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006349409A
Other languages
English (en)
Other versions
JP2007294854A (ja
Inventor
忠紘 今田
義弘 中田
映 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006349409A priority Critical patent/JP5372323B2/ja
Priority to EP17170157.6A priority patent/EP3240017A1/en
Priority to EP07005824A priority patent/EP1840949A3/en
Priority to US11/727,001 priority patent/US7928536B2/en
Priority to KR1020070029755A priority patent/KR100875695B1/ko
Publication of JP2007294854A publication Critical patent/JP2007294854A/ja
Application granted granted Critical
Publication of JP5372323B2 publication Critical patent/JP5372323B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体装置等における、絶縁膜と配線との間の界面における界面ラフネス（粗度）の緩和技術に関する。
従来から、配線層絶縁膜中のリーク電流による消費電力の増加が知られていたが、半導体デバイスの配線間隔が１μｍを超える世代ではリークによるデバイス全体への影響は少なかった。しかし、配線間隔が１μｍ以下では配線間隔の狭隘化と配線規模の増大から消費電力への影響が大きくなり、特に、今後０．１μｍ以下の配線間隔で回路を形成すると、配線間のリーク電流がデバイスの特性・寿命に大きく影響を及ぼすようになってくる。
現在、半導体装置の配線形成は、まずエッチングにより絶縁膜に配線の形状を持つ溝を形成し、そこにめっきで銅配線を形成するダマシン法が用いられている。しかし、このダマシン法ではエッチングの際に必ず絶縁膜が損傷を受けるため、絶縁膜内部に損傷が生じることによるリーク量の増大、配線溝ラフネスによるＴＤＤＢ（時間依存性絶縁破壊）特性の劣化等が発生し、半導体製造における歩留まり・信頼性低下の大きな一因となっている。
このような事情から、配線溝形成のためのエッチングの際の損傷を抑えるか、エッチング後にリークを減少させるための表面処理を行うこと等が必要とされている。
エッチング損傷を抑えるための表面処理としては、エッチング後の配線溝を疎水化することが行われている。たとえば、シリカ系被膜のエッチング後の表面を疎水化する方法（特許文献１〜４参照。）等を用いれば、エッチング損傷による表面への吸着水分を減少させることができ、水分による誘電率の上昇等の特性の劣化が抑えられる。
特開平６−２６７９４６号公報（請求の範囲） 特表２００４−５１１８９６号公報（請求の範囲） 特表２００４−５１３５０３号公報（請求の範囲） 特開２００４−２９２３０４号公報（請求の範囲）
しかしながら、上記方法では、ＴＤＤＢ試験等の信頼性試験を行っても必要な特性は得られず、信頼性の向上には更なる改良が必要であることが判明した。
本発明は、上記問題を解決し、配線溝形成のためのエッチングの際の損傷の影響を解消する技術を提供することを目的としている。本発明の更に他の目的および利点は、以下の説明から明らかになるであろう。
本発明の一態様によれば、絶縁膜と接触した界面ラフネス緩和膜であって、その反対側の面で配線とも接触し、当該絶縁膜と当該界面ラフネス緩和膜との間の界面ラフネスより、当該配線と当該界面ラフネス緩和膜との間の界面ラフネスの方が小さい界面ラフネス緩和膜が提供される。
前記界面ラフネス緩和膜が、前記絶縁膜の表面粗化を伴う処理の後に設けられたものであること、前記界面ラフネス緩和膜が、ケイ素を含み、更に、酸素とケイ素との少なくともいずれか一方を含むこと、前記界面ラフネス緩和膜が、ＳｉＯ骨格とＳｉＣ骨格との少なくともいずれか一方を有すること、平均膜厚が０．１〜５０ｎｍの範囲にあること、前記絶縁膜が比誘電率２．７以下、とりわけ２．５以下の低誘電率絶縁膜であること、が好ましい。
本発明態様に係る界面ラフネス緩和膜を用いれば、リーク電流量が少なく、ＴＤＤＢ耐性の高い配線層を得ることができ、これにより、消費電力が小さく、信頼性の高い半導体装置を製造することができる。
本発明の他の態様によれば、絶縁膜と接触した界面ラフネス緩和膜であって、その反対側の面で配線とも接触し、当該絶縁膜と当該界面ラフネス緩和膜との間の界面ラフネスより、当該配線と当該界面ラフネス緩和膜との間の界面ラフネスの方が小さい界面ラフネス緩和膜に用いられる界面ラフネス緩和膜形成材料であって、平均分子量が１０００以下である条件と、一分子内に含まれるケイ素原子の数が２０以下である条件との少なくともいずれか一つを満たすケイ素化合物を含有してなる界面ラフネス緩和膜形成材料が提供される。
前記界面ラフネス緩和膜が、前記絶縁膜の表面粗化を伴う処理の後に設けられたものであること、前記ケイ素化合物が、オルガノシラン、オルガノシランの加水分解物および縮合物ならびにそれらの混合物からなる群から選ばれたものであること、前記オルガノシランを加水分解して得られる生成物中に含まれる成分と同一物質である溶媒を含むこと、前記オルガノシラン、オルガノシランの加水分解物および縮合物の全量が、前記界面ラフネス緩和膜形成材料中５質量％以下であること、前記オルガノシランが下記（１）〜（４），（１’）のいずれかの式で表されること、
Ｓｉ（ＯＲ7）4・・・・・・式（１）
Ｒ1Ｓｉ（ＯＲ8）3・・・・・式（２）
Ｒ2Ｒ3Ｓｉ（ＯＲ9）2・・・式（３）
Ｒ4Ｒ5Ｒ6ＳｉＯＲ10・・・式（４）
Ｒ1' x（ＯＲ2' (4-x)）Ｓｉ−［Ｒ7'−ＳｉＲ5'Ｒ6'］n−Ｒ8'−ＳｉＲ3' y（ＯＲ4' (4-y)）・・・・・・式（１’）
（式１〜４中のＲ1〜Ｒ10は、互いに独立に、炭素数１〜２０のアルキル基、炭素数２〜２０のアルケニル基、アルキニル基、アルキルカルボニル基、アルケニルアルキル基およびアルキニルアルキル基ならびに炭素数６〜２０のアリール基からなる群から選ばれた基である。また、式１’中のＲ1'〜Ｒ6'は、互いに独立に、水素、炭素数１〜２０のアルキル基、炭素数２〜２０のアルケニル基、アルキニル基、アルキルカルボニル基、アルケニルアルキル基およびアルキニルアルキル基ならびに炭素数６〜２０のアリール基からなる群から選ばれた基である。Ｒ7'、Ｒ8'は、互いに独立に、炭素数１〜２０の炭化水素基である。ｎは０〜１８の整数、ｘ、ｙは、互いに独立に、０〜４の整数である。）、とりわけ、前記式１〜４中のＲ1〜Ｒ10が、互いに独立に、炭素数１〜３のアルキル基、炭素数２〜４のアルケニル基、アルキニル基およびアルキルカルボニル基、炭素数３〜６のアルケニルアルキル基およびアルキニルアルキル基ならびに炭素数６〜１０のアリール基からなる群から選ばれた基であり、前記式１’中のＲ1'〜Ｒ6'が、互いに独立に、炭素数１〜３のアルキル基、炭素数２〜４のアルケニル基、アルキニル基およびアルキルカルボニル基、炭素数３〜６のアルケニルアルキル基およびアルキニルアルキル基ならびに炭素数６〜１０のアリール基からなる群から選ばれた基であり、Ｒ7'、Ｒ8'は、互いに独立に、炭素数１〜３の炭化水素基であること、使用される状態におけるｐＨが４〜１０であること、が好ましい。
本発明態様に係る界面ラフネス緩和膜形成材料を用いれば、上記界面ラフネス緩和膜を好適に作製でき、また、リーク電流量が少なく、ＴＤＤＢ耐性の高い配線層を得ることができ、これにより、消費電力が小さく、信頼性の高い半導体装置を製造することができる。
本発明の他の一態様によれば、半導体装置上の絶縁膜に接して上記の界面ラフネス緩和膜形成材料を塗布することと、その後当該半導体装置を８０℃〜５００℃で０．５〜１８０分間加熱して界面ラフネス緩和膜を形成することとを含む半導体装置の製造方法が提供される。
前記絶縁膜が表面粗化を伴う処理を受けたものであること、前記塗布がスピンコーティングまたはベーパー処理であること、前記界面ラフネス緩和膜の平均膜厚が０．１〜５０ｎｍの範囲にあること、前記塗布後の熱処理を酸素を含まない雰囲気中で行うこと、前記絶縁膜が層間絶縁膜と層間絶縁膜の保護膜との少なくともいずれか一方であり、前記の表面粗化を伴う処理がエッチングまたは化学的機械研磨であること、前記絶縁膜が比誘電率２．７以下、とりわけ２．５以下の低誘電率絶縁膜であること、前記絶縁膜が、下記式（５）〜（８）で表されるシラン化合物を単独または組み合わせ、テトラアルキルアンモニウムハイドロオキサイドの存在下、加水分解して得られる有機ケイ素化合物を含む液状組成物を、被加工基材上に塗布し、当該被加工基材上に塗布された液状組成物からなる被膜を８０℃以上３５０℃以下の温度で加熱処理し、当該加熱処理により加熱された被膜を３５０℃より高く４５０℃以下の温度で焼成することを含んでなる処理により得られたものであること、
Ｓｉ（ＯＲ11）4・・・・・・式（５）
Ｘ1Ｓｉ（ＯＲ12）3・・・・式（６）
Ｘ2Ｘ3Ｓｉ（ＯＲ13）2・・・式（７）
Ｘ4Ｘ5Ｘ6ＳｉＯＲ14・・・式（８）
（式（５）〜（８）中、Ｘ1〜Ｘ6は、互いに独立に、水素原子、フッ素原子、炭素数１〜８のアルキル基、フッ素置換アルキル基、アリール基およびビニル基からなる群から選ばれる。Ｒ11〜Ｒ14は互いに独立に、炭素数１〜２０のアルキル基、炭素数２〜２０のアルケニル基、アルキニル基、アルキルカルボニル基、アルケニルアルキル基およびアルキニルアルキル基ならびに炭素数６〜２０のアリール基からなる群から選ばれた基である。）
が好ましい。
本発明態様により、消費電力が小さく、信頼性の高い半導体装置を製造することができる。
本発明によれば、リーク電流量が少なく、ＴＤＤＢ耐性の高い配線層を得ることができ、これにより、消費電力が小さく、信頼性の高い半導体装置を製造することができる。
以下に、本発明の実施の形態を図、表、実施例等を使用して説明する。なお、これらの図、表、実施例等および説明は本発明を例示するものであり、本発明の範囲を制限するものではない。本発明の趣旨に合致する限り他の実施の形態も本発明の範疇に属し得ることは言うまでもない。図中、同一の符号は同一の要素を表す。
本発明において、「界面ラフネス緩和膜」とは、ある層と接触した状態の膜であって、その層との接触面（すなわち界面）より、その層と接触していない側の表面（または界面）がより滑らかである（すなわちより粗くない）膜を意味する。
本発明の一態様によれば、絶縁膜と接触した界面ラフネス緩和膜であって、その反対側の面で配線とも接触する界面ラフネス緩和膜が設けられる。この界面ラフネス緩和膜においては、絶縁膜と界面ラフネス緩和膜との間の界面ラフネスより、その反対側の面にある配線と界面ラフネス緩和膜との間の界面ラフネスの方が小さい。このような界面ラフネス緩和膜が存在することで、このような配線を含む配線層の信頼性を向上させることができる。ラフネスは公知のどのような方法で測定してもよい。ＡＦＭ（原子間力顕微鏡）を用いて測定した表面像から得られる算術平均粗さＲａを好適に使用できる。
本発明において、「絶縁膜と接触した界面ラフネス緩和膜であって、その反対側の面で配線とも接触する界面ラフネス緩和膜」は、絶縁膜／界面ラフネス緩和膜／配線の順に構成される層構造であれば、どのような空間配置のものも含まれる。例えば半導体装置内に設けられた場合、半導体装置の基板面に対し、界面ラフネス緩和膜の面方向が、平行であっても、垂直であっても、それ以外の方向を向いていてもよい。
なお、ある絶縁膜と界面ラフネス緩和膜との間に他の層が介在する場合、その層が機能的に絶縁膜として働き得るものであれば、その層を本発明に係る絶縁膜と考えることができる。同様に、ある配線と界面ラフネス緩和膜との間に他の層が介在する場合、その層が機能的に導電性を持ち配線の一部として働き得るものであれば、その層を本発明に係る配線と考えることができる。従って、導電性のバリアメタル層が界面ラフネス緩和膜と配線との間に存在する場合には、このバリアメタル層を配線の一部と考えることができる。
上記構成を充足することにより、リーク電流量が減少し、ＴＤＤＢ耐性が高くなる等の効果が得られれば、界面ラフネス緩和膜が介在する効果が得られたと考えることができる。
絶縁膜／界面ラフネス緩和膜／配線の構造を具体的に示すと図１１，１２の例を挙げることができる。図１１には、絶縁膜／界面ラフネス緩和膜／配線の構造の平面図を、図１２には、そのような構造の側断面図を示す（図１１では、絶縁膜上の界面ラフネス緩和膜は示されていない）。図１１では、配線１１１の両側にバリアメタル層１１２があり、その両側に本発明に係る界面ラフネス緩和膜１１３があり、その両側に粗面を持つ絶縁膜１１４が配置されている。図１２では、絶縁膜１１４中に配線層１１１が埋設されており、界面ラフネス緩和膜１１３は、図中Ａ，Ｂ，Ｃの位置に形成されている。
Ａ，Ｃの位置が本発明に係る界面ラフネス緩和膜が絶縁膜と接触した面とは反対側の面で配線と接触している例である。Ｂでは、界面ラフネス緩和膜に該当する膜が絶縁膜上に設けられており、その上に配線が設けられれば本発明に係る界面ラフネス緩和膜として機能し得るが、一般的には、ＣＭＰ（化学的機械研磨法：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）による表面平坦化処理が施され、Ｂ自体が除去されてしまう。なお、この例は、配線層１１上やバリアメタル層１１２上には界面ラフネス緩和膜が形成されていない状態を示している。
Ａ，Ｃの位置の例の場合に本発明の効果が得られる理由は、恐らく、配線と接する界面ラフネス緩和膜の表面が絶縁膜と配線とが接触する場合の絶縁膜の表面（これが、絶縁膜と界面ラフネス緩和膜との間の界面ラフネスに相当する）に比べより平坦になることで、絶縁膜の荒れた表面や微細なクラック等の損傷に起因する電界集中等による、リーク量の増大、配線溝ラフネスによるＴＤＤＢ特性の劣化等を防止できるためであろうと考えられる。これにより、配線からのリーク電流量が少なくなり、従ってＴＤＤＢ耐性の高い配線層（例えばＬＳＩ配線層）を得ることができ、その結果、消費電力が小さく、信頼性の高い半導体装置を製造することができるようになる。なお、本発明における「配線層」とは配線構造を含む層を意味し、図１１，１２に示されるように、同一面内に配線以外の要素（例えば絶縁膜、界面ラフネス緩和膜、バリアメタル層等）を含む層を例示することができる。
本発明における絶縁膜は、導体間を絶縁する目的で使用される膜を意味し、具体的に「絶縁膜」と呼ばれるか否かを問わない。具体的には半導体装置の層間絶縁膜や配線分離絶縁膜やそれらの膜の保護膜（たとえばＣＭＰの終点を決めるためのストッパー膜）を挙げることができる。膜厚についても特に制限はなく、使用される場所についても特に制限はない。
本発明における絶縁膜に使用される材料についても特に制限はなく、公知の材料から適宜選択することができるが、本発明が配線間隔が１μｍ以下の用途に特に適することから、低誘電率の絶縁膜が形成できるものが好ましい。より、具体的には、絶縁膜の比誘電率が２．７以下の低誘電率絶縁膜であることが好ましく、２．５以下の低誘電率絶縁膜であることがより好ましい。一般的に、絶縁膜は比誘電率が２．７程度より小さくなると、その絶縁性・信頼性が急激に低下する傾向があるため、本発明の効果が特に有用である。
２．５以下の低誘電率絶縁膜は、下記式（５）〜（８）で表されるシラン化合物を単独または組み合わせ、テトラアルキルアンモニウムハイドロオキサイドの存在下にて加水分解して得られる有機ケイ素化合物を含む液状組成物を、被加工基材上に塗布し、被加工基材上に塗布された液状組成物からなる被膜を８０℃以上３５０℃以下の温度で加熱処理し、生成した被膜を３５０℃より高く４５０℃以下の温度で焼成することで得ることができるので、具体的にはこのような絶縁膜を使用することが好ましい。
Ｓｉ（ＯＲ11）4 式（５）
Ｘ1Ｓｉ（ＯＲ12）3 式（６）
Ｘ2Ｘ3Ｓｉ（ＯＲ13）2・・・式（７）
Ｘ4Ｘ5Ｘ6ＳｉＯＲ14・・・式（８）
（式（５）〜（８）中、Ｘ1〜Ｘ6は、互いに独立に、水素原子、フッ素原子、炭素数１〜８のアルキル基、フッ素置換アルキル基、アリール基およびビニル基からなる群から選ばれる。Ｒ11〜Ｒ14は互いに独立に、炭素数１〜２０のアルキル基、炭素数２〜２０のアルケニル基、アルキニル基、アルキルカルボニル基、アルケニルアルキル基およびアルキニルアルキル基ならびに炭素数６〜２０のアリール基からなる群から選ばれた基である。）
このようにして得られる低誘電率膜は同等の誘電率を持つ他の低誘電率膜と比較して機械的強度・絶縁性・信頼性に優れていることが多く、絶縁性・信頼性のより高い配線層（ＬＳＩ配線層等）の形成に寄与し得る。
本発明に係る配線に使用できる材料については特に制限はなく、銅、アルミニウム、金、プラチナ等の公知の材料の中から適宜選択することができる。
本発明に係る界面ラフネス緩和膜は、絶縁膜の表面粗化を伴う処理の後に設けられたものであることが好ましい。表面粗化を伴う処理には、その処理により表面が粗化するものであれば、どのような処理を含めてもよい。具体的には、エッチング等のように絶縁膜を削り取る操作が含まれる。また通常は表面を滑らかにするための処理と考えられるＣＭＰも、絶縁膜と界面ラフネス緩和膜との間の界面ラフネスより、配線と界面ラフネス緩和膜との間の界面ラフネスの方が小さい条件を満たしさえすれば、表面粗化を伴う処理の範疇に属すると考えることができる。
このような処理の後の絶縁膜は表面が粗化し、微細なクラック等の損傷も発生し得るので、リーク量の増大、配線溝ラフネスによるＴＤＤＢ特性の劣化等が発生し、半導体製造における歩留まり・信頼性低下の大きな一因となり得るが、このような場合に、界面ラフネス緩和膜を設けると、絶縁膜と配線とが直接接触する場合の界面ラフネスに比べ、絶縁膜と接触しない側の界面ラフネス緩和膜の表面ラフネスが小さくなり、絶縁膜表面に生じた微細なクラック等の損傷が配線と直接接触することもなくなるので、配線からのリーク電流量が少なくなる、従ってＴＤＤＢ耐性の高いＬＳＩ配線層を得ることができ、これにより、消費電力が小さく、信頼性の高い半導体装置を製造することができるようになる。
界面ラフネス緩和膜の厚さは、実状をみて、（より具体的には絶縁膜の表面粗さや微細な損傷をどれだけ減らせるかの観点から）任意的に決めることができる。一般的には、平均膜厚が０．１〜５０ｎｍの範囲にあることが好ましい。０．１ｎｍ未満では、ラフネス緩和効果が得られない場合が多い。５０ｎｍを超えても特段の改良が望めない場合が多い。また、ビア孔の埋め込みによるビア抵抗の上昇・配線層実効誘電率の上昇といった不具合が発生する可能性がある。
本発明に係る界面ラフネス緩和膜を形成する材料については、この膜も絶縁膜の一部として機能することになるので、絶縁膜として要求される機能を充足していれば、特に制限はないが、ケイ素および酸素を含むこと、ケイ素および炭素を含むこと、あるいは、ケイ素と酸素と炭素とを含むこと（言い換えれば、ケイ素を含み、更に、酸素とケイ素との少なくともいずれか一方を含むこと）、より具体的には、ＳｉＯ骨格とＳｉＣ骨格との少なくともいずれか一方を有することが好ましい。必要な絶縁性（特に低誘電率のもの）が得られ易いからである。
更に具体的に言えば、平均分子量が１０００以下である条件と、一分子内に含まれるケイ素原子の数が２０以下である条件との少なくともいずれか一つを満たすケイ素化合物を含有してなる材料を界面ラフネス緩和膜形成材料として使用することが好ましい。所望の膜厚の界面ラフネス緩和膜が容易に形成できるからである。平均分子量が１０００を超えおよび／または一分子内に含まれるケイ素原子の数が２０を超えると、界面ラフネス緩和膜が厚くなり、誘電率が大きくなる等、他の特性が悪化することが多い。
このようなケイ素化合物としては、オルガノシラン、オルガノシランの加水分解物および縮合物ならびにそれらの混合物からなる群から選ばれたものを好ましく例示できる。この縮合物は加水分解を経て行われるものであることが多い。この縮合物の具体的なものとしてはダイマーやオリゴマを例示できるが、必ずしも具体的に特定する必要はない。加水分解および縮合には公知の技術を適宜適用できる。
これらの剤を使用すると、絶縁膜上に界面ラフネス緩和膜を設けた場合、絶縁膜との界面に比べ界面ラフネス緩和膜の自由表面を平坦化することができる。すなわち、絶縁膜の表面にこれらの剤を用いて層を形成すると、その自由表面のラフネスは絶縁膜との界面のラフネスより小さくなる。従ってこの自由表面に接して配線を生成させれば、配線との間の界面のラフネスが絶縁膜との間の界面のラフネスより小さくなる。また、微細な損傷を修復することもできる。そこでこの界面ラフネス緩和膜上に図１１，１２のＡ〜Ｃのいずれかの構成になるように配線を形成すれば、「絶縁膜と接触した界面ラフネス緩和膜であって、その反対側の面で配線とも接触し、当該絶縁膜と当該界面ラフネス緩和膜との間の界面ラフネスより、当該配線と当該界面ラフネス緩和膜との間の界面ラフネスの方が小さい界面ラフネス緩和膜」を得ることができる。
界面ラフネス緩和膜は、通常、絶縁膜に接して界面ラフネス緩和膜形成材料を塗布し、その後、界面ラフネス緩和膜形成材料の載った絶縁膜を加熱処理することで得られる。その後、この界面ラフネス緩和膜に接して配線を形成する。加熱処理としては、８０℃〜５００℃で０．５〜１８０分間の条件が好ましい。
絶縁膜と共に配線も露出されており、絶縁膜に接して界面ラフネス緩和膜形成材料を塗布する際に、配線にも界面ラフネス緩和膜形成材料が塗布されることになる場合もあるが、その後のベーキング等で容易に除去することができ、あるいは洗浄等でも容易に除去できるので、配線層が他の導体（たとえばビア）と電気的に接続されるときに妨げとなる可能性は少なく、配線抵抗・ビアコンタクト抵抗上昇の心配は少ない。
これは、エッチングやＣＭＰで処理された絶縁膜表面に界面ラフネス緩和膜形成材料を塗布した場合に、絶縁膜としてケイ素含有化合物が使用されていれば、界面ラフネス緩和膜形成材料が絶縁膜表面に発生するシラノール基と反応することができ、強固な膜が形成できる一方、塗布の際に銅配線等が共存していても、銅等の配線材料との間に反応が生ぜず、その後容易に除去できるからである。従って、絶縁膜上に選択的に界面ラフネス緩和膜を生成させることができる。
絶縁膜の表面に界面ラフネス緩和膜を形成する方法には特に制限はなく、公知の方法から適宜選択することができる。具体的には吹き付け、スピンコーティング、ベーパー処理等の塗布を例示できる。ベーパー処理とは、界面ラフネス緩和膜形成材料を上記の状態で絶縁膜上に導くことを意味し、具体的には、系を真空にし、必要であれば加熱して、キャリアーガスに界面ラフネス緩和膜形成材料蒸気を同伴させる等、公知のどのような方法を採用してもよい。
この塗布後の熱処理は酸素を含まない雰囲気、例えば窒素雰囲気中で行うことが好ましい。この酸素を含まない雰囲気は、塗布後、熱処理が完了するまでの間の適宜の期間続行することがより好ましい。酸素等が存在することにより界面ラフネス緩和膜の誘電率が上昇することが防止できるからである。どの程度酸素を含まないかは実情に応じて適宜定めることができる。
界面ラフネス緩和膜形成材料は通常溶媒を含む。溶媒は、オルガノシランと共に存在する溶媒や加水分解や縮合に使用された溶媒が加水分解物や縮合物と共存することになったものでもよい。
この溶媒の種類については特に制限はなく、公知の溶媒から適宜選択することができる。オルガノシランを加水分解して得られる生成物中に含まれる成分と同一物質である溶媒を使用すると、オルガノシランの更なる加水分解を防ぐことができ、また、加水分解したオルガノシランが更に重合してポリマー化することも防止できる。その後の溶媒の回収が容易になる点でも有利である。
オルガノシラン、オルガノシランの加水分解物および縮合物の全量が、前記界面ラフネス緩和膜形成材料中５質量％以下であることが好ましい。この濃度が高いと、生成される緩和層が厚くなるため、配線層に求められる低誘電率等の別の特性が達成できなくなるためである。なお、オルガノシラン、オルガノシランの加水分解物および縮合物の全量以外の界面ラフネス緩和膜形成材料中に含まれる物質としては、溶媒の他、加水分解や縮合で生じる副生物もある。
上記オルガノシランとしては、下記（１）〜（４），（１’）のいずれかの式で表されるものが好ましい。
Ｓｉ（ＯＲ7）4・・・・・・式（１）
Ｒ1Ｓｉ（ＯＲ8）3・・・・・式（２）
Ｒ2Ｒ3Ｓｉ（ＯＲ9）2・・・式（３）
Ｒ4Ｒ5Ｒ6ＳｉＯＲ10・・・式（４）
Ｒ1' x（ＯＲ2' (4-x)）Ｓｉ−［Ｒ7'−ＳｉＲ5'Ｒ6'］n−Ｒ8'−ＳｉＲ3' y（ＯＲ4' (4-y)）・・・・・・式（１’）
（式１〜４中のＲ1〜Ｒ10は、互いに独立に、炭素数１〜２０のアルキル基、炭素数２〜２０のアルケニル基、アルキニル基、アルキルカルボニル基、アルケニルアルキル基およびアルキニルアルキル基ならびに炭素数６〜２０のアリール基からなる群から選ばれた基である。また、式１’中のＲ1'〜Ｒ6'は、互いに独立に、水素、炭素数１〜２０のアルキル基、炭素数２〜２０のアルケニル基、アルキニル基、アルキルカルボニル基、アルケニルアルキル基およびアルキニルアルキル基ならびに炭素数６〜２０のアリール基からなる群から選ばれた基である。Ｒ7'、Ｒ8'は、互いに独立に、炭素数１〜２０の炭化水素基である。ｎは０〜１８の整数、ｘ、ｙは、互いに独立に、０〜４の整数である。）
これらの剤は、容易に、加水分解物、縮合物およびそれらの混合物に変性することができ。これらの剤や、加水分解物、縮合物およびそれらの混合物を使用することにより、上記効果を与える界面ラフネス緩和膜を容易に作製することができる。
前記式１〜４中のＲ1〜Ｒ10が、互いに独立に、炭素数１〜３のアルキル基、炭素数２〜４のアルケニル基、アルキニル基およびアルキルカルボニル基、炭素数３〜６のアルケニルアルキル基およびアルキニルアルキル基ならびに炭素数６〜１０のアリール基からなる群から選ばれた基であることがより好ましい。また、前記式１’中のＲ1'〜Ｒ6'が、互いに独立に、炭素数１〜３のアルキル基、炭素数２〜４のアルケニル基、アルキニル基およびアルキルカルボニル基、炭素数３〜６のアルケニルアルキル基およびアルキニルアルキル基ならびに炭素数６〜１０のアリール基からなる群から選ばれた基であり、Ｒ7'、Ｒ8'は、互いに独立に、炭素数１〜３の炭化水素基であることがより好ましい。界面ラフネス緩和膜の疎水性・電気的特性・強度等が向上し、より効果があるためである。
上記界面ラフネス緩和膜形成材料は、使用される状態においてｐＨが４〜１０であることが好ましい。この範囲を外れると、材料のポリマー化が進み、生成される界面ラフネス緩和膜が厚くなるため、配線層に求められる低誘電率等の別の特性が達成できなくなるためである。なお、使用される状態においてｐＨを測定し得ない場合にはこの条件を適用することはできないが、一般的には、界面ラフネス緩和膜形成材料中に水やアルコールが含まれることになるので、ｐＨの測定は可能である。ｐＨは常温で測定される。
本発明に係る界面ラフネス緩和膜形成材料を用いる半導体装置の製造方法としては、上記の条件を満足する限り、どのような方法でもよい。具体的には、半導体装置上の絶縁膜に接して上記界面ラフネス緩和膜形成材料を塗布し、その後半導体装置を８０℃〜５００℃で０．５〜１８０分間加熱して界面ラフネス緩和膜を形成することが含まれていればよい。なお、この場合の「半導体装置」には製造途中の半導体装置も含まれる。このような範囲の下限を外れると界面ラフネス緩和膜の固化や硬化が不十分となり得る。このような範囲の上限を外れても特段の効果は得られない場合が多い。
このような加熱工程を含むことで絶縁膜と界面ラフネス緩和膜形成材料の間の反応が促進され、配線間リーク電流がより少なく、信頼性がより高い配線を得ることができる。
絶縁膜がシラノール基を有していると反応がより促進され好ましい。また、すでに述べた理由から、絶縁膜が、表面の粗化を伴う処理を受けたものであることが好ましい。
塗布の方法、界面ラフネス緩和膜の材料、塗布方法、膜厚、塗布の際の系の雰囲気、絶縁膜の種類、被誘電率等についての好ましい要件は、すでに述べたとおりである。
このようにして、本発明に係る界面ラフネス緩和膜形成材料を用いて、「絶縁膜と接触した界面ラフネス緩和膜であって、その反対側の面で配線とも接触し、当該絶縁膜と当該界面ラフネス緩和膜との間の界面ラフネスより、当該配線と当該界面ラフネス緩和膜との間の界面ラフネスの方が小さい界面ラフネス緩和膜」を形成することができ、更に、リーク電流量が少なく、ＴＤＤＢ耐性の高い配線層を得ることができる。このような配線層を用いれば消費電力が小さく、信頼性の高い半導体装置を製造することができる。本発明は、例えばＩＣ、ＬＳＩ等の高集積度の半導体装置に好適に適用できる。
本発明による界面ラフネス緩和膜形成材料は、特に、
（Ｉ）半導体装置の配線溝やビア孔をエッチングで形成する工程
（ＩＩ）次いで、界面ラフネス緩和膜を形成する工程
（ＩＩＩ）次いで、バリアメタル層を形成する工程
を含むように用いると、実際半導体装置の製造に好適に応用でき、効果的である。具体的には、エッチングによる配線溝のラフネスを低減することができ、配線間のリークがより少なく、またより信頼性の高いＬＳＩ配線層を形成可能になる。
次に本発明の実施例および比較例を詳述する。
［実施例１］
比誘電率２．５のケイ素含有化合物よりなる塗布型低誘電率絶縁材料を低抵抗基板上に２５０ｎｍの膜厚になるようにスピンコートし、２５０℃，３分でプリベークを行った後、Ｎ2雰囲気の電気炉にて、４００℃，３０分の条件でキュアを行った。その後、２００ｎｍの深さになるよう全面エッチングを行った。
その後の段階で、何の処理も行わなかったサンプルをサンプル１、何もスピンコートせずに２５０℃で１分ベークしただけのものをサンプル２、ＨＭＤＳ（ヘキサメチルジシラザン）をスピンコートしただけのものをサンプル３、ＨＭＤＳをスピンコートしたのち２５０℃で１分ベークしたものをサンプル４、１，３ジメチルテトラエトキシジシロキサン（ＤＴＤＳ）を１質量％エタノールに溶解させて平均分子量が１０００以下になるよう調節した界面ラフネス緩和膜形成材料をスピンコートしたのち２５０℃で１分ベークしたものをサンプル５、ビス（トリエトキシシリル）メタン（ＢＴＳＭ）を１重量％エタノールに溶解させて平均分子量が１０００以下になるよう調節した界面ラフネス緩和材料をスピンコートしたのち２５０℃で１分ベークしたものをサンプル６、ビス（トリエトキシシリル）エタン（ＢＴＳＥ）を１重量％エタノールに溶解させて平均分子量が１０００以下になるよう調節した界面ラフネス緩和材料をスピンコートしたのち２５０℃で１分ベークしたものをサンプル７とした。更に、上記塗布型低誘電率絶縁材料を２００ｎｍの膜厚になるように同様に成膜し、４００℃，３０分の条件でのキュアまでは行ったが、その後の処理を行わなかったものをサンプル８とした。なお、熱処理は系を窒素雰囲気下に保った。サンプル５，６の一分子内に含まれるケイ素原子の数はいずれも２０以下であった。ＢＴＳＭの構造とＢＴＳＥの構造とが式（１’）に該当する。
上記サンプル１〜８の絶縁膜表面にメタルマスクを用いて金を１００ｎｍの膜厚で蒸着し、電界−電流特性を測定した。得られた膜の０．１ＭＶ／ｃｍおよび１ＭＶ／ｃｍにおける電流密度Ｊ（Ａ／ｃｍ2）特性を表１に示す。電界−電流特性はプレシジョン半導体パラメータ・アナライザ（４１５６Ｃ、Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ）で測定を行った。また、上記サンプル１〜８の表面の表面形状測定を行った。測定にはプローブ顕微鏡（ＳＰＭ−９５００、島津製作所）を用いた。得られた表面のＲａを表１に示す。
この結果から、サンプル６，７が、ラフネスも大幅に減少し、エッチングなしの場合（サンプル８）と同等の電流密度特性が得られたことが理解される。サンプル５でも改善が見られた。ＨＭＤＳが良好な結果を与えないのは、ＨＭＤＳでは表面改質は行えても、ラフネスの減少はできなかったためと考えられる。
なお、ビス（トリエトキシシリル）メタン（ＢＴＳＭ）、ビス（トリエトキシシリル）エタン（ＢＴＳＥ）をそれぞれ１質量％エタノールに溶解させて平均分子量が１０００以下になるよう調節した界面ラフネス緩和膜形成材料のｐＨは６であり、サンプル５〜７の界面ラフネス緩和膜の膜厚は５ｎｍであった。サンプル３，４は膜そのものが形成されなかった。サンプル５〜７については、Ｓｉ−Ｏ骨格が存在することを、サンプル６，７についてはＳｉＣ骨格が存在することをＦＴ−ＩＲ（フーリエ変換赤外分光法）で確認した。
Figure 0005372323
 ［実施例２］
図１〜１０に本発明に関わる多層配線実施例の作製法を示す。まず、素子間分離膜２で分離され、ソース拡散層５ａとドレイン拡散層５ｂとサイドウォール絶縁膜３とを有するゲート電極４を形成したトランンジスタ層を形成したシリコンウェハ１（ステップ１）に、層間絶縁膜６（リンガラス）およびストッパ膜７を形成し（ステップ２）、電極取り出し用のコンタクトホール２１を形成した（ステップ３）。
このコンタクトホ−ルにスパッタ法でＴｉＮ８を５０ｎｍ形成した（ステップ４）後、ＷＦ６と水素とを混合し還元することで導体プラグ９を埋め込み（ステップ５）、ＣＭＰによりビア２５以外の部分を除去した（ステップ６）。続いて低誘電率被膜（配線分離絶縁膜）１０をシリコンウェハの平板上２５０ｎｍとなる条件で成膜を行った後、層間絶縁膜の保護膜としてＴＥＯＳ−ＳｉＯ２１１を５０ｎｍ積層した（ステップ７）。
１層目配線のパターンを有するレジスト層をマスクに、ＣＦ４／ＣＨＦ３ガスを原料としたＦプラズマにより、この膜を加工し、配線溝２２を設けた（ステップ８）。この配線溝２２に、実施例１のサンプル５の処理を行い、界面ラフネス緩和膜１２を成層した（ステップ９）。
更にこの配線溝に、Ｃｕの絶縁膜へのバリアメタルとして働くＴｉＮ８を５０ｎｍと電解メッキの際に電極として働くシード層２３（Ｃｕ５０ｎｍ）をスパッタにより形成した（ステップ１０）。更に、電解メッキによりＣｕ層１７を６００ｎｍ積層した（ステップ１１）後、ＣＭＰにより配線パターン部以外のメタルを除去し、配線層２４を形成した（ステップ１２）。
次に、ビア層と配線層とを同時に形成するデュアルダマシン法について説明する。
第１層目配線層上にＣｕ拡散防止を目的としてキャップ層１９（ＳｉＮ）を５０ｎｍ成膜し、プラズマＣＶＤ法により形成したＳＩＯＣ膜１３を２５０ｎｍ積層した。配線層部分にはまず、シランとアンモニアガスを用いてプラズマＣＶＤによりストッパ膜としてＳｉＮ膜１４を５０ｎｍ成膜し、低誘電率絶縁膜１５をシリコンウェハの平板上４００ｎｍとなる条件で成膜を行った後に層間絶縁膜の保護膜としてＴＥＯＳ−ＳｉＯ２ １６を５０ｎｍを積層した（ステップ１３）。
この絶縁膜に対し、ビアパターンを有するレジスト層をマスクに、ＣＦ４／ＣＨＦ３ガスを原料としたＦプラズマによりガス組成を変えることで、ＳｉＯ２膜１６／低誘電率絶縁膜１５／ＳｉＮ膜１４／ＳｉＯＣ膜１３／キャップ層１９の順に加工した（ステップ１４）。続いて、第２層目配線パターンを有するレジスト層をマスクに、ＣＦ４／ＣＨＦ３ガスを原料としたＦプラズマにより更に加工した（ステップ１５）。
このビア穴３０と配線溝２６に、実施例１のサンプル５の処理を行い、界面ラフネス緩和膜２０を成層し、更にこのビアと配線溝に、Ｃｕの絶縁膜へのバリアメタルとして働くＴｉＮ８を５０ｎｍと電解メッキの際に電極として働くシード層２７（Ｃｕ）を５０ｎｍスパッタにより形成した（ステップ１６）。電解メッキによりＣｕ層１８を１４００ｎｍ積層した（ステップ１７）後、ＣＭＰにより配線パターン部以外のメタルを除去し、ビア２８と配線層２９とを形成した（ステップ１８）。以下、上記工程を繰り返し、３層配線を形成した。試作した多層配線の櫛歯パターンを用いて印加電圧を３．３ＭＶ／ｃｍとしてＴＤＤＢ測定を行ったところ、ブレークダウンまでの時間のメジアン値は２２０秒であった。
［実施例３］
実施例２において、界面ラフネス緩和層１２、２０を実施例１のサンプル６を用いて作製し、他はまったく同様にして３層配線を形成した。試作した多層配線の櫛歯パターンを用いてＴＤＤＢ測定を行ったところ、ブレークダウンまでの時間のメジアンは４２６秒であった。
［実施例４］
実施例２において、界面ラフネス緩和層１２、２０を実施例１のサンプル７を用いて作製し、他はまったく同様にして３層配線を形成した。試作した多層配線の櫛歯パターンを用いてＴＤＤＢ測定を行ったところ、ブレークダウンまでの時間のメジアンは４０９秒であった。
［比較例１］
実施例２において、界面ラフネス緩和膜１２、２０を形成せず、他は全く同様にして３層配線を形成した。試作した多層配線の櫛歯パターンを用いてＥＭ測定を行ったところ、ブレークダウンまでの時間のメジアンは５８秒であった。
なお、上記に開示した内容から、下記の付記に示した発明が導き出せる。
（付記１）
絶縁膜と接触した界面ラフネス緩和膜であって、その反対側の面で配線とも接触し、当該絶縁膜と当該界面ラフネス緩和膜との間の界面ラフネスより、当該配線と当該界面ラフネス緩和膜との間の界面ラフネスの方が小さい界面ラフネス緩和膜。
（付記２）
前記界面ラフネス緩和膜が、前記絶縁膜の表面粗化を伴う処理の後に設けられたものである、付記１に記載の界面ラフネス緩和膜。
（付記３）
前記界面ラフネス緩和膜が、
ケイ素を含み、
更に、酸素とケイ素との少なくともいずれか一方を含む、
付記１または２に記載の界面ラフネス緩和膜。
（付記４）
前記界面ラフネス緩和膜が、ＳｉＯ骨格とＳｉＣ骨格との少なくともいずれか一方を有する、付記１〜３のいずれかに記載の界面ラフネス緩和膜。
（付記５）
前記絶縁膜が比誘電率２．７以下の低誘電率絶縁膜である、付記１〜４のいずれかに記載の界面ラフネス緩和膜。
（付記６）
付記１〜５のいずれかに記載の界面ラフネス緩和膜を含んでなる配線層。
（付記７）
付記１〜５のいずれかに記載の界面ラフネス緩和膜を含んでなる半導体装置。
（付記８）
絶縁膜と接触した界面ラフネス緩和膜であって、その反対側の面で配線とも接触し、当該絶縁膜と当該界面ラフネス緩和膜との間の界面ラフネスより、当該配線と当該界面ラフネス緩和膜との間の界面ラフネスの方が小さい界面ラフネス緩和膜に用いられる界面ラフネス緩和膜形成材料であって、平均分子量が１０００以下である条件と、一分子内に含まれるケイ素原子の数が２０以下である条件との少なくともいずれか一つを満たすケイ素化合物を含有してなる界面ラフネス緩和膜形成材料。
（付記９）
前記界面ラフネス緩和膜が、前記絶縁膜の表面粗化を伴う処理の後に設けられたものである、付記８に記載の界面ラフネス緩和膜形成材料。
（付記１０）
前記ケイ素化合物が、オルガノシラン、オルガノシランの加水分解物および縮合物ならびにそれらの混合物からなる群から選ばれたものである、付記８または９に記載の界面ラフネス緩和膜形成材料。
（付記１１）
前記オルガノシランを加水分解して得られる生成物中に含まれる成分と同一物質である溶媒を含む、付記１０に記載の界面ラフネス緩和膜形成材料。
（付記１２）
前記オルガノシランが下記（１）〜（４），（１’）のいずれかの式で表される、付記１１または１２に記載の界面ラフネス緩和膜形成材料。
Ｓｉ（ＯＲ7）4・・・・・・式（１）
Ｒ1Ｓｉ（ＯＲ8）3・・・・・式（２）
Ｒ2Ｒ3Ｓｉ（ＯＲ9）2・・・式（３）
Ｒ4Ｒ5Ｒ6ＳｉＯＲ10・・・式（４）
Ｒ1' x（ＯＲ2' (4-x)）Ｓｉ−［Ｒ7'−ＳｉＲ5'Ｒ6'］n−Ｒ8'−ＳｉＲ3' y（ＯＲ4' (4-y)）・・・・・・式（１’）
（式１〜４中のＲ1〜Ｒ10は、互いに独立に、炭素数１〜２０のアルキル基、炭素数２〜２０のアルケニル基、アルキニル基、アルキルカルボニル基、アルケニルアルキル基およびアルキニルアルキル基ならびに炭素数６〜２０のアリール基からなる群から選ばれた基である。また、式１’中のＲ1'〜Ｒ6'は、互いに独立に、水素、炭素数１〜２０のアルキル基、炭素数２〜２０のアルケニル基、アルキニル基、アルキルカルボニル基、アルケニルアルキル基およびアルキニルアルキル基ならびに炭素数６〜２０のアリール基からなる群から選ばれた基である。Ｒ7'、Ｒ8'は、互いに独立に、炭素数１〜２０の炭化水素基である。ｎは０〜１８の整数、ｘ、ｙは、互いに独立に、０〜４の整数である。）
（付記１３）
付記８〜１２のいずれかに記載の界面ラフネス緩和膜形成材料を用いて作製された、付記１〜５のいずれかに記載の界面ラフネス緩和膜。
（付記１４）
付記８〜１２のいずれかに記載の界面ラフネス緩和膜形成材料を用いて作製された配線層。
（付記１５）
付記８〜１２のいずれかに記載の界面ラフネス緩和膜形成材料を用いて作製された半導体装置。
（付記１６）
半導体装置上の絶縁膜に接して付記８〜１２のいずれかに記載の界面ラフネス緩和膜形成材料を塗布することと、
その後当該半導体装置を８０℃〜５００℃で０．５〜１８０分間加熱して界面ラフネス緩和膜を形成することと
を含む半導体装置の製造方法。
（付記１７）
前記絶縁膜が表面粗化を伴う処理を受けたものである、付記１６に記載の半導体装置の製造方法。
（付記１８）
前記塗布がスピンコーティングまたはベーパー処理である、付記１６また１７に記載の半導体装置の製造方法。
（付記１９）
前記絶縁膜が、下記式（５）〜（８）で表されるシラン化合物を単独または組み合わせ、テトラアルキルアンモニウムハイドロオキサイドの存在下、加水分解して得られる有機ケイ素化合物を含む液状組成物を、被加工基材上に塗布し、当該被加工基材上に塗布された液状組成物からなる被膜を８０℃以上３５０℃以下の温度で加熱処理し、当該加熱処理により加熱された被膜を３５０℃より高く４５０℃以下の温度で焼成することを含んでなる処理により得られたものである、付記１６〜１８のいずれかに記載の半導体装置の製造方法。
Ｓｉ（ＯＲ11）4・・・・・・式（５）
Ｘ1Ｓｉ（ＯＲ12）3・・・・式（６）
Ｘ2Ｘ3Ｓｉ（ＯＲ13）2・・・式（７）
Ｘ4Ｘ5Ｘ6ＳｉＯＲ14・・・式（８）
（式（５）〜（８）中、Ｘ1〜Ｘ6は、互いに独立に、水素原子、フッ素原子、炭素数１〜８のアルキル基、フッ素置換アルキル基、アリール基およびビニル基からなる群から選ばれる。Ｒ11〜Ｒ14は互いに独立に、炭素数１〜２０のアルキル基、炭素数２〜２０のアルケニル基、アルキニル基、アルキルカルボニル基、アルケニルアルキル基およびアルキニルアルキル基ならびに炭素数６〜２０のアリール基からなる群から選ばれた基である。）
（付記２０）
付記１６〜１９のいずれかに記載の製造法を用いて製造された半導体装置。
本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 絶縁膜／界面ラフネス緩和膜／配線の構造を示す模式的平面図である。 絶縁膜／界面ラフネス緩和膜／配線の構造を示す模式的断面図である。
符号の説明
１ シリコンウェハ
２ 素子間分離膜
３ サイドウォール絶縁膜
４ ゲート電極
５ａ ソース拡散層
５ｂ ドレイン拡散層
６ 層間絶縁膜
７ ストッパ膜
８ ＴｉＮ
９ 導体プラグ
１０ 低誘電率被膜（配線分離絶縁膜）
１１ ＴＥＯＳ−ＳｉＯ2膜
１２ 界面ラフネス緩和膜
１３ ＳｉＯＣ膜
１４ ＳｉＮ膜
１５ 低誘電率絶縁膜
１６ ＴＥＯＳ−ＳｉＯ2膜
１７ Ｃｕ層
１８ Ｃｕ層
１９ キャップ層
２０ 界面ラフネス緩和膜
２１ コンタクトホール
２２ 配線溝
２３ シード層
２４ 配線層
２５ ビア
２６ 配線溝
２７ シード層
２８ ビア
２９ 配線層
３０ ビア穴
１１１ 配線
１１２ バリアメタル層
１１３ 界面ラフネス緩和膜
１１４ 絶縁膜

Claims (6)

  1. 絶縁膜と接触した界面ラフネス緩和膜であって、その反対側の面で配線とも接触し、当該絶縁膜と当該界面ラフネス緩和膜との間の界面ラフネスより、当該配線と当該界面ラフネス緩和膜との間の界面ラフネスの方が小さく、
    平均分子量が１０００以下である条件と、一分子内に含まれるケイ素原子の数が２０以下である条件との少なくともいずれか一つを満たし、下記（１’）の式で表されるオルガノシランを含有してなる界面ラフネス緩和膜形成材料を用いて作製された界面ラフネス緩和膜
    Ｒ 1' x （ＯＲ 2' ） (3-x) Ｓｉ−［Ｒ 7' −ＳｉＲ 5' Ｒ 6' ］ n −Ｒ 8' −ＳｉＲ 3' y （ＯＲ 4' ） (3-y) ・・・・・・式（１’）
    （式１’中のＲ 1' 〜Ｒ 6' は、互いに独立に、水素、炭素数１〜２０のアルキル基、炭素数２〜２０のアルケニル基、アルキニル基、アルキルカルボニル基、アルケニルアルキル基およびアルキニルアルキル基ならびに炭素数６〜２０のアリール基からなる群から選ばれた基である。Ｒ 7' 、Ｒ 8' は、互いに独立に、炭素数１〜２０の炭化水素基である。ｎは１〜１８の整数、ｘ、ｙは、互いに独立に、０〜２の整数である。）。
  2. 前記界面ラフネス緩和膜形成材料が、更に、下記（１）〜（４）のいずれかの式で表されるオルガノシランも含有する、請求項１に記載の界面ラフネス緩和膜。
    Ｓｉ（ＯＲ 7 ） 4 ・・・・・・式（１）
    Ｒ 1 Ｓｉ（ＯＲ 8 ） 3 ・・・・・式（２）
    Ｒ 2 Ｒ 3 Ｓｉ（ＯＲ 9 ） 2 ・・・式（３）
    Ｒ 4 Ｒ 5 Ｒ 6 ＳｉＯＲ 10 ・・・式（４）
    （式１〜４中のＲ 1 〜Ｒ 10 は、互いに独立に、炭素数１〜２０のアルキル基、炭素数２〜２０のアルケニル基、アルキニル基、アルキルカルボニル基、アルケニルアルキル基およびアルキニルアルキル基ならびに炭素数６〜２０のアリール基からなる群から選ばれた基である。）
  3. 請求項１または２に記載の界面ラフネス緩和膜を含んでなる配線層。
  4. 請求項１または２に記載の界面ラフネス緩和膜を含んでなる半導体装置。
  5. 半導体装置上の絶縁膜に接して請求項１または２に記載の界面ラフネス緩和膜形成材料を塗布することと、
    その後当該半導体装置を８０℃〜５００℃で０．５〜１８０分間加熱して、請求項１または２に記載の界面ラフネス緩和膜を形成することと
    を含む半導体装置の製造方法。
  6. 請求項５に記載の製造法を用いて製造された半導体装置。
JP2006349409A 2006-03-29 2006-12-26 界面ラフネス緩和膜、これを用いた配線層および半導体装置ならびに半導体装置の製造方法 Active JP5372323B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006349409A JP5372323B2 (ja) 2006-03-29 2006-12-26 界面ラフネス緩和膜、これを用いた配線層および半導体装置ならびに半導体装置の製造方法
EP17170157.6A EP3240017A1 (en) 2006-03-29 2007-03-21 Method for forming a roughness reducing film at an interface and corresponding semiconductor device
EP07005824A EP1840949A3 (en) 2006-03-29 2007-03-21 Roughness reducing film at an interface between a wiring line and a dielectric, materials for forming the roughness reducing film, and method for manufacturing a semiconductor device
US11/727,001 US7928536B2 (en) 2006-03-29 2007-03-23 Roughness reducing film at interface, materials for forming roughness reducing film at interface, wiring layer and semiconductor device using the same, and method for manufacturing semiconductor device
KR1020070029755A KR100875695B1 (ko) 2006-03-29 2007-03-27 계면 러프니스 완화막, 계면 러프니스 완화막 형성 재료,이들을 이용한 배선층 및 반도체 장치, 및 반도체 장치의제조 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006091549 2006-03-29
JP2006091549 2006-03-29
JP2006349409A JP5372323B2 (ja) 2006-03-29 2006-12-26 界面ラフネス緩和膜、これを用いた配線層および半導体装置ならびに半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007294854A JP2007294854A (ja) 2007-11-08
JP5372323B2 true JP5372323B2 (ja) 2013-12-18

Family

ID=38180039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006349409A Active JP5372323B2 (ja) 2006-03-29 2006-12-26 界面ラフネス緩和膜、これを用いた配線層および半導体装置ならびに半導体装置の製造方法

Country Status (4)

Country Link
US (1) US7928536B2 (ja)
EP (2) EP3240017A1 (ja)
JP (1) JP5372323B2 (ja)
KR (1) KR100875695B1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5119832B2 (ja) 2007-09-27 2013-01-16 富士通株式会社 界面ラフネス緩和膜、配線層、半導体装置および半導体装置の製造方法
JP2010114255A (ja) * 2008-11-06 2010-05-20 Toshiba Corp 半導体装置の製造方法
WO2010064306A1 (ja) 2008-12-03 2010-06-10 富士通株式会社 半導体装置の製造方法
US9219206B2 (en) * 2010-01-19 2015-12-22 Lg Innotek Co., Ltd. Package and manufacturing method of the same
US10541172B2 (en) 2016-08-24 2020-01-21 International Business Machines Corporation Semiconductor device with reduced contact resistance
KR20210018669A (ko) * 2019-08-08 2021-02-18 삼성전자주식회사 비아 및 배선을 포함하는 반도체 소자
KR20210079034A (ko) * 2019-12-19 2021-06-29 삼성전기주식회사 전자부품 내장기판

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6415952A (en) * 1987-07-10 1989-01-19 Nec Corp Manufacture of semiconductor device
JPH06267946A (ja) 1993-03-16 1994-09-22 Kawasaki Steel Corp 金属膜の選択形成方法
JP2000109679A (ja) * 1998-10-06 2000-04-18 Sony Corp 低誘電率絶縁膜用樹脂組成物、低誘電率絶縁膜形成方法及び半導体装置の製造方法
US6770572B1 (en) 1999-01-26 2004-08-03 Alliedsignal Inc. Use of multifunctional si-based oligomer/polymer for the surface modification of nanoporous silica films
JP4195773B2 (ja) * 2000-04-10 2008-12-10 Ｊｓｒ株式会社 層間絶縁膜形成用組成物、層間絶縁膜の形成方法およびシリカ系層間絶縁膜
AU2001266998A1 (en) 2000-06-23 2002-01-08 Honeywell International, Inc. Method to restore hydrophobicity in dielectric films and materials
US6586334B2 (en) * 2000-11-09 2003-07-01 Texas Instruments Incorporated Reducing copper line resistivity by smoothing trench and via sidewalls
WO2002071476A2 (en) * 2001-03-06 2002-09-12 Advanced Micro Devices, Inc. Method of forming conductive interconnections in porous insulating films and associated device
US6541842B2 (en) 2001-07-02 2003-04-01 Dow Corning Corporation Metal barrier behavior by SiC:H deposition on porous materials
US20040077757A1 (en) * 2002-02-06 2004-04-22 Toru Araki Coating composition for use in producing an insulating thin film
US7442756B2 (en) * 2002-06-20 2008-10-28 Infineon Technologies Ag Polymer for sealing porous materials during chip production
JP4261297B2 (ja) 2002-09-09 2009-04-30 三井化学株式会社 多孔質フィルムの改質方法、改質された多孔質フィルム及びその用途
US20040109950A1 (en) * 2002-09-13 2004-06-10 Shipley Company, L.L.C. Dielectric materials
JP4081751B2 (ja) * 2002-12-11 2008-04-30 ソニー株式会社 配線構造の製造方法
US7268075B2 (en) 2003-05-16 2007-09-11 Intel Corporation Method to reduce the copper line roughness for increased electrical conductivity of narrow interconnects (<100nm)
US7057287B2 (en) * 2003-08-21 2006-06-06 International Business Machines Corporation Dual damascene integration of ultra low dielectric constant porous materials
US7244674B2 (en) * 2004-04-27 2007-07-17 Agency For Science Technology And Research Process of forming a composite diffusion barrier in copper/organic low-k damascene technology
JP4540504B2 (ja) 2005-03-03 2010-09-08 富士通セミコンダクター株式会社 半導体装置の製造方法
US8241708B2 (en) * 2005-03-09 2012-08-14 Micron Technology, Inc. Formation of insulator oxide films with acid or base catalyzed hydrolysis of alkoxides in supercritical carbon dioxide

Also Published As

Publication number Publication date
EP1840949A3 (en) 2007-11-14
US7928536B2 (en) 2011-04-19
JP2007294854A (ja) 2007-11-08
EP3240017A1 (en) 2017-11-01
KR100875695B1 (ko) 2008-12-23
US20070232075A1 (en) 2007-10-04
KR20070098577A (ko) 2007-10-05
EP1840949A2 (en) 2007-10-03

Similar Documents

Publication Publication Date Title
JP5119832B2 (ja) 界面ラフネス緩和膜、配線層、半導体装置および半導体装置の製造方法
US8927442B1 (en) SiCOH hardmask with graded transition layers
JP5372323B2 (ja) 界面ラフネス緩和膜、これを用いた配線層および半導体装置ならびに半導体装置の製造方法
US7972954B2 (en) Porous silicon dielectric
JP5567588B2 (ja) 酸素含有前駆体を用いる誘電体バリアの堆積
US7088003B2 (en) Structures and methods for integration of ultralow-k dielectrics with improved reliability
CN1311540C (zh) 半导体器件的制造方法
KR101040687B1 (ko) 손상된 유전체 물질 및 막의 보상 및 회복
KR101293896B1 (ko) 반도체 장치의 제조 방법
JPH1074755A (ja) マイクロエレクトロニク構造および形成方法
JP4675258B2 (ja) 半導体装置の製造方法および半導体装置
US8089138B2 (en) Surface-hydrophobicized film, material for formation of surface-hydrophobicized film, wiring layer, semiconductor device and process for producing semiconductor device
TW540118B (en) Method for increasing the surface wetability of low dielectric constant material
JP4935111B2 (ja) 絶縁膜形成用組成物、半導体装置用絶縁膜、その製造方法および半導体装置
CN100539114C (zh) 界面粗糙度降低膜、其原料、由其制得的布线层和半导体器件、制造半导体器件的方法
KR101401419B1 (ko) 저유전 층간 절연물질 및 그 제조방법
CN1833316A (zh) 微电子互连结构体中的多层覆盖阻隔层
JP2002134610A (ja) 半導体装置の製造方法
JP2006351877A (ja) 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法
JP5408116B2 (ja) 半導体装置の製造方法
JP2007317818A (ja) 半導体装置の製造方法
JP2005340262A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120613

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121121

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121128

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20121214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130819

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130918

R150 Certificate of patent or registration of utility model

Ref document number: 5372323

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150