KR101040687B1 - 손상된 유전체 물질 및 막의 보상 및 회복 - Google Patents

손상된 유전체 물질 및 막의 보상 및 회복 Download PDF

Info

Publication number
KR101040687B1
KR101040687B1 KR1020057013622A KR20057013622A KR101040687B1 KR 101040687 B1 KR101040687 B1 KR 101040687B1 KR 1020057013622 A KR1020057013622 A KR 1020057013622A KR 20057013622 A KR20057013622 A KR 20057013622A KR 101040687 B1 KR101040687 B1 KR 101040687B1
Authority
KR
South Korea
Prior art keywords
containing silane
silanol groups
silane compound
organic moiety
moiety containing
Prior art date
Application number
KR1020057013622A
Other languages
English (en)
Other versions
KR20050095866A (ko
Inventor
웬야 팬
빅터 루
마이클 토마스
브라이언 다니엘
티파니 엔구옌
데링 쭈
아난스 나만
레이 진
아닐 바납
Original Assignee
허니웰 인터내셔널 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 허니웰 인터내셔널 인코포레이티드 filed Critical 허니웰 인터내셔널 인코포레이티드
Publication of KR20050095866A publication Critical patent/KR20050095866A/ko
Application granted granted Critical
Publication of KR101040687B1 publication Critical patent/KR101040687B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

물질 내의 보이드 보상 방법이 본 명세서에 기술되는 바, 상기 보상 방법은, a) 복수의 반응성 실라놀기를 갖는 물질을 제공하는 단계와; b) 적어도 하나의 반응성 표면 개질제를 제공하는 단계와; c) 상기 반응성 표면 개질제중 적어도 하나로 상기 복수의 반응성 실라놀기중 적어도 일부를 화학적으로 캡핑하는 단계를 포함한다. 또한, 물질 내의 탄소 회복 방법이 기술되는 바, 상기 탄소 회복 방법은, a) 복수의 반응성 실라놀기를 갖는 탄소결핍 물질을 제공하는 단계와; b) 적어도 하나의 반응성 표면 개질제를 제공하는 단계와; c) 상기 반응성 표면 개질제중 적어도 하나로 상기 복수의 반응성 실라놀기중 적어도 일부를 화학적으로 캡핑하는 단계를 포함한다. 이에 더하여, 막 및/또는 탄소결핍 막의 축합을 감소시키는 방법이 본 명세서에 기술되는 바, 상기 축합 감소 방법은, a) 복수의 반응성 실라놀기를 갖는 막을 제공하는 단계와; b) 상기 막을 플라즈마 챔버 안으로 위치시키는 단계와; c) 복수의 반응성 유기 부분 함유 실란을 상기 챔버 안으로 도입시키는 단계와; d) 상기 실란이 상기 반응성 실라놀기들중 적어도 일부와 반응하게 하는 단계를 포함한다. 유전체 물질 및 저유전상수 유전체 물질이 본 명세서에 기술되는 바, 상기 물질은 a) 복수의 실리콘 원자를 갖는 무기 물질과; b) 복수의 유기 부분 함유 실란 화합물을 포함하고, 상기 실란 화합물은 상기 실리콘 원자들중 적어도 일부를 통해 상기 무기 물질에 연결된다.

Description

손상된 유전체 물질 및 막의 보상 및 회복{REPAIR AND RESTORATION OF DAMAGED DIELECTRIC MATERIALS AND FILMS}
기술분야
본 발명은 일반적으로 반도체 장치에 관한 것으로, 특히 유전체 또는 무기 물질을 갖는 반도체 장치에 관한 것이다.
배경기술
더 빠른 성능에 대한 요구를 만족시키기 위해, 집적회로 장치의 피처(feature)의 특성 치수가 계속해서 감소되고 있다. 더 작은 선폭(feaure size)을 갖는 장치를 제조하는 것은, 반도체 제조에 있어서 종래 이용되는 많은 공정에서 새로운 도전을 소개한다.
이들 제품 크기 감소의 결과로서, 그 제품을 이루는 소자(component) 또한 점점 작아지고 얇아져야 된다. 소형화되거나 축소될 필요가 있는 소자의 예로서, 마이크로전자 칩 배선, 반도체 칩 소자, 저항, 커패시터, 인쇄회로 또는 배선 기판, 와이어링(wiring), 키보드, 터치 패드, 및 칩 패키징이 있다.
전자 및 반도체 소자가 소형화되거나 축소될 경우, 더 큰 소자에 존재하는 어떠한 결함도 축소된 소자에서는 악화되어진다. 따라서, 더 큰 소자에 존재하거나 존재할 수 있는 결함은, 전자 제품을 더 작게 만들기 위해 그 소자를 축소하기 전에 확인되고 보정되어야 한다. 차세대의 장치에서 직접회로의 선폭이 약 0.15㎛ 미만으로 줄어들게 됨에 따라, RC 지연(RC delay) 및 신호 혼선(signal-crosstalk) 등의 문제가 주요한 문제가 될 것이다.
전자, 반도체 및 통신 소자 내의 결함을 확인하고 보정하기 위하여, 그 소자 및 사용되는 재료 그리고 그 소자의 제조 공정을 분해하고 분석하여야 한다. 전자, 반도체 및 통신/데이터 교환 소자는, 어떤 경우에는 금속, 금속 합금, 유전체층, 세라믹, 무기 재료, 폴리머, 또는 유기금속 재료 등의 재료로 된 층 및 막으로 이루어진다.
전술한 집적회로와 관련된 문제를 극복하기 위한 실행 가능한 해결책들중의 하나는, 층간 유전체(interlevel dielectric; ILD) 및 금속간 유전체막(intermetal dielectric; IMD)의 적용을 위해 약 3 미만의 유전상수를 갖는 저유전상수(low dielectric constant(k)) 물질을 사용하는 것이다. 주요한 장애물중 하나는, 저유전상수(k)의 실리콘 함유 물질의 기계적 강도이다. 전형적으로, 기계적 강도는 그러한 물질의 밀도에 비례한다. 그러나, 주어진 유전상수에서 주어진 화학적 조성에 대해 그 밀도는 변하지 않는다. 이 경우, 나노다공성(nanoporous)의 실리카의 강도는 최고의 교차결합도(degree of cross-linking)를 가짐으로써 최대화된다.
무기 유전체를 갖는, 단일 레벨의 금속이 패터닝된 웨이퍼는, 구리선들 간에 보이드(void)를 보였다. 이러한 보이드가 생기는 것은, 주위의 금속에 의해 가해지는 응력(stress)을 처리할 능력을 저감시키는 화학적 변화로 인해 재배열될 필요가 있는 물질때문이다. 이 보이드는 본래 그 크기와 형상을 예측할 수 없으며, 유전체 영역 내의 고유 결함뿐만 아니라 유전체 영역에 가해지는 응력의 양에 의해 지배받는다. 이러한 보이드는 예측할 수 없고 회로의 수율과 신뢰성을 열화시키기 때문에 바람직하지 않다.
허니웰 인터내셔널 인코포레이티드(Honeywell International Inc)에 공통으로 소유되고 양도된 미국특허 제6,208,014호는, 실리카 유전체막이 다기능 표면 개질제와 반응하는 성막 공정을 개시하고 있으며, 상기 미국특허에 개시된 내용은 참조에 의해 본 명세서에 그대로 포함된다. 상기 미국특허는, 나노다공성 실리카막이 처리 직전에 기판 상에 준비되거나 미리 준비하여 두거나 또는 다른 소스로부터 얻어질 수 있다는 것을 개시하고 있다. 또한, 상기 미국특허는, 개질 처리 전에 상기 막이 에이징되고(aged), 예를 들어, 나아가 교차결합/축합(cross-linking/condensation)될 수 있다는 것을 개시하고 있다. 그러나, 상기 미국특허는, 보이딩(voiding) 문제점이나 상기 표면 개질 처리가 집적된 막 상에 사용될 수 있다는 것을 개시하고 있지 않다.
따라서, a) 보이딩을 일으킬 수 있는 원인을 확인하고, b) 확인된 보이딩 또는 "프리보이딩(pre-voiding)"을 보상하는 방법과 조성물을 개발하고, c) 단독으로 또는 결합하여 적층 물질, 전자 소자 및 반도체 소자의 제조를 진척시키는 데에 바람직한 반도체 제조 공정의 비용 또는 복잡함을 증가시키지 않는 종래의 조성물 및 방법을 이용하는 것이 이상적이다. 또한, 1) 유사한 유전상수에서 더 낮은 공극율(porosity)을 갖고 2)집적 공정 조건에 대해 더욱 탄력적인 유기 부분(organic moieties)을 포함하는 등 강화되고 개선된 특성을 갖는 새로운 물질을 개발하거나, 탄소 부분(carbon-moieties)을 재도입함으로써 막에 가해진 손상을 "보상(repair)"하고 저유전상수(low-k)의 유전체막의 특성을 "회복(restore)"하는 것을 돕는 공정을 개발할 필요가 있다.
발명의 개요
물질 내에서의 보이드 형성을 방지하는 막의 전처리 방법이 본 명세서에 기술되는 바, 상기 막의 전처리 방법은, a) 복수의 반응성 실라놀기(silanol group)을 갖는 물질을 제공하는 단계와; b) 적어도 하나의 반응성 표면 개질제(reactive surface modification agent)를 제공하는 단계와; c) 상기 반응성 표면 개질제중 적어도 하나로 상기 복수의 반응성 실라놀기중 적어도 일부를 화학적으로 캡핑(capping)하는 단계를 포함한다. 또한, 물질 내의 탄소 회복 방법이 본 명세서에 기술되는 바, 상기 탄소 회복 방법은, a) 복수의 반응성 실라놀기를 갖는 탄소결핍(carbon-deficient) 물질을 제공하는 단계와; b) 적어도 하나의 반응성 표면 개질제를 제공하는 단계와; c) 상기 반응성 표면 개질제중 적어도 하나로 상기 복수의 반응성 실라놀기중 적어도 일부를 화학적으로 캡핑하는 단계를 포함한다.
이에 더하여, 막의 축합(condensation)을 감소시키는 방법이 본 명세서에 기술되는 바, 상기 막의 축합 감소 방법은, a) 복수의 반응성 실라놀기를 갖는 막을 제공하는 단계와; b) 상기 막을 플라즈마 챔버 안으로 위치시키는 단계와; c) 복수의 반응성 유기 부분 함유 실란(reactive organic moieties-containing silanes)을 상기 챔버 안으로 도입시키는 단계와; d) 상기 실란이 상기 반응성 실라놀기들중 적어도 일부와 반응하게 하는 단계를 포함한다. 탄소결핍 막(carbon-deficient film)의 축합을 감소시키는 방법이 본 명세서에 기술되는 바, 상기 탄소결핍 막의 축합 감소 방법은, a) 복수의 반응성 실라놀기를 갖는 탄소결핍 막을 제공하는 단계와; b) 상기 막을 플라즈마 챔버 안으로 위치시키는 단계와; c) 복수의 반응성 유기 부분 함유 실란을 상기 챔버 안으로 도입시키는 단계와; d) 상기 실란이 상기 반응성 실라놀기들중 적어도 일부와 반응하게 하는 단계를 포함한다.
유전체 물질이 본 명세서에 기술되는 바, 이 유전체 물질은, a) 복수의 실리콘 원자를 갖는 무기 물질과; b) 복수의 유기 부분 함유 실란 화합물을 포함하고, 상기 실란 화합물은 상기 실리콘 원자들중 적어도 일부를 통해 상기 무기 물질에 연결된다. 또한, 유전체 물질이 본 명세서에 기술되는 바, 이 유전체 물질은, a) 복수의 실리콘 원자를 갖는 저유전상수(low-k) 물질과; b) 복수의 유기 부분 함유 실란 화합물을 포함하고, 상기 실란 화합물은 상기 실리콘 원자들중 적어도 일부를 통해 상기 물질에 연결된다.
발명의 상세한 설명
a) 보이딩을 일으킬 수 있는 원인을 확인하고; b) 개시되는 조성물과 함께, 확인된 보이딩 또는 "프리보이딩"을 보상하고; c) 단독으로 또는 결합하여 적층 물질, 전자 소자 및 반도체 소자의 제조를 진척시키는 반도체 제조 공정의 비용 또는 복잡함을 증가시키지 않는 종래의 조성물 및 방법을 이용하는; 방법을 개발하여, 이를 본 명세서에 기술한다. 특히, 본 명세서에 기술되는 발명의 주제는 무기 물질 내의 보이드를 보상하는 방법들을 제공하는 바, 이 방법들은 a) 상기 무기 물질 내의 반응성 실라놀기를 반응성 표면 개질제로써 화학적으로 캡핑하는 단계와; b) 인시츄(in-situ)의 애시(ash) 단계 직후 축합을 최소화하는 단계를 포함한다. 본 명세서에 기술되는 상기 방법들은, 소수성(hydrophobicity)를 회복시켜주고 무기물의 밀집된(dense) 또는 다공성의(porous) 막의 구조적 완전함을 회복시켜주기 때문에 특히 유리하다.
본 명세서에서, "보이드(void)"란 용어는, 물질 내의 보이드 및 구멍(cell)과, 물질 내의 가스가 차지하는 공간을 의미하는 어떠한 다른 용어도 포함한다. 이 보이드를 차지하는 가스는 비교적 순수한 가스들과 그 혼합물을 포함한다. 주로 N2 와 O2의 혼합물인 공기는 공극들(pores)에 공통적으로 분포되어 있으나, 질소, 헬륨, 아르곤, CO2 또는 CO 등의 순수한 가스들 또한 고려될 수 있다.
보이딩의 원인들은, 잔류 불소를 초래하는 식각 단계; 플라즈마 손상, Si-F 결합의 파괴, 및 말단(terminal) 메틸기 또는 다른 알킬기 (또는 오르가노실리케이트 글래스를 이루는 다른 유기기)의 손실로 인한 실라놀(Si-OH) 결합의 형성을 초래하는 애싱(ashing) 단계; 및 응력과 열 에너지를 초래하는 구리 어닐링 단계를 포함한다. 그 메카니즘은 주로 유전체막의 다공성에 기인하는 것으로 여겨진다. 이러한 다공성은 에천트 가스(탄화불소 및 산소 또는 질소와 수소의 조합)의 더 많은 이동을 허용한다. 이와 같이 강화된 확산으로 인해, 상기 가스는 원하는 영역뿐만 아니라 식각으로부터 보호받도록 마스킹된 영역도 식각하게 된다. 이 식각의 주요한 발현은 메틸기 등의 유기 캡핑기(organic capping group)를 제거하는 것이다. 이러한 기의 제거는, 불안정한 네트워크(Si-CH3 → [Si] → SiOH)를 초래하며, 이러한 네크워크는 결국 Si-O-Si 결합의 형성으로 종결되기를 원한다. 이러한 재배열(rearrangement)의 구조적 결과로, 속박되지 않은 막에서는 막의 수축이 발생한다. 이러한 막은 금속 도전체뿐만 아니라 캡핑 하드 마스크에 의해 속박되어 있기 때문에, 갇힌 시스템 내의 재배열은 보이드를 초래하게 된다.
물질 내의 보이드 보상 방법이 본 명세서에 기술되는 바, 상기 물질 내 보이드 보상 방법은, a) 복수의 반응성 실라놀기를 갖는 물질을 제공하는 단계; b) 적어도 하나의 반응성 표면 개질제를 제공하는 단계; c) 상기 반응성 표면 개질제중 적어도 하나로 상기 복수의 반응성 실라놀기중 적어도 일부를 화학적으로 캡핑하는 단계를 포함한다. 또한 물질 내의 탄소 회복 방법이 본 명세서에 기술되는 바, 상기 탄소 회복 방법은, a) 복수의 반응성 실라놀기를 갖는 탄소결핍 물질을 제공하는 단계와; b) 적어도 하나의 반응성 표면 개질제를 제공하는 단계와; c) 상기 반응성 표면 개질제중 적어도 하나로 상기 복수의 반응성 실라놀기중 적어도 일부를 화학적으로 캡핑하는 단계를 포함한다.
이에 더하여, 막의 축합을 감소시키는 방법이 본 명세서에 기술되는 바, 상기 막의 축합 감소 방법은, a) 복수의 반응성 실라놀기를 갖는 막을 제공하는 단계와; b) 상기 막을 플라즈마 챔버 안으로 위치시키는 단계와; c) 복수의 반응성 유기 부분 함유 실란을 상기 챔버 안으로 도입시키는 단계와; d) 상기 실란이 상기 반응성 실라놀기들중 적어도 일부와 반응하게 하는 단계를 포함한다.
상기 물질, 막(film) 및/또는 반응성 표면 개질제는 어떠한 적당한 방법으로도 제공될 수 있는 바, 그 방법은, a) 공급자로부터 상기 물질, 막 및/또는 반응성 표면 개질제중의 적어도 일부를 구입하는 방법; b) 다른 소스에 의해 제공되는 화학약품 및/또는 다른 물질을 사용하여, 상기 물질, 막 및/또는 반응성 표면 개질제중 적어도 일부를 사내에서(in house) 마련하거나 제조하는 방법; 및/또는 c) 사내에서 또는 특정 장소에서 제조되거나 제공된 화학약품 및/또는 물질을 사용하여, 상기 물질, 막 및/또는 반응성 표면 개질제중 적어도 일부를 사내에서 마련하거나 제조하는 방법을 포함한다.
본 명세서에서 기술되는 상기 방법들은, 밀집된 또는 다공성의 유전체 물질에 유용하다. 고려될 수 있는 유전체 물질들은 저유전상수를 갖는 것으로 여겨지는 것들이다. 본 명세서에서, "저유전상수"란 용어는, 약 3과 같거나 이보다 더 낮은 유전상수를 의미한다. 저유전상수 물질 또는 층의 유전상수 값은 약 3 미만인 것으로 여겨진다. 다른 실시형태에서는, 저유전상수 물질 또는 층의 유전상수 값은 약 2.5 미만이다. 또 다른 실시형태에서는, 저유전상수 물질 또는 층의 유전상수 값은 약 2 미만이다.
실리콘계, 갈륨계, 게르마늄계, 비소계, 보론계 화합물 또는 이들의 조합 등의 무기계 화합물 및/또는 물질 및/또는 스핀 온(spin-on) 무기계 화합물 및/또는 물질이, 본 명세서에서 고려된다. 예를 들어 실리콘계 화합물은, 메틸실록산(methylsiloxane), 메틸실세스퀴옥산(methylsilisesquioxane), 페닐실록산(phenylsiloxane), 페닐실세스퀴옥산(phenylsilsesquioxane), 메틸페닐실록산(methylphenylsiloxane), 메틸페닐실세스퀴옥산(methylphenylsilsesquioxane), 실라잔 폴리머(silazane polymer), 디메틸실록산(dimethylsiloxane), 디페틸실록산 (diphenylsiloxane), 메틸페닐실록산, 실리케이트 폴리머, 실실산(silsilic acid) 유도체, 및 그 혼합물 등의 실록산 화합물을 포함한다. 고려될 수 있는 실라잔 폴리머는 발색단이 부착될 수 있는 "투명한" 폴리머 백본(backbone)을 갖는 퍼하이드로실라잔(perhydrosilazane)이다.
또한 본 명세서에서, 무기계 물질, 무기 화합물 및 스핀 온 글래스(spin-on-glass) 물질은, 실록산 폴리머 및 블록폴리머(blockpolymer), 일반식 (H0-1.0SiO1.5-2.0)x의 수소실록산(hydrogensiloxane) 폴리머, 일반식 (HSiO1.5)x을 갖는 수소실세스퀴옥산(hydrogensilsesquioxane) 폴리머 (여기서 x는 약 4보다 큼) 및 실실산의 유도체를 포함한다. 또한, 수소실세스퀴옥산과 알콕시하이드리도실록산(alkoxyhydridosiloxane) 또는 하이드록시하이드리도실록산(hydroxyhydridosiloxane)의 공중합체가 포함된다. 본 명세서에서 추가적으로 고려될 수 있는 물질은 오르가노실록산(organosiloxane) 폴리머, 아크릴 실록산(acrylic siloxane) 폴리머, 실세스퀴옥산계 폴리머, 실실산의 유도체, 일반식 (H0-1.0SiO1.5-2.0)n(R0-1.0SiO1.5-2.0)m의 오르가노하이드리도실록산(organohydridosiloxane) 폴리머, 및 일반식 (HSiO1.5)n(RSiO1.5)m의 오르가노하이드리도실세스퀴옥산(organohydridosilsesquioxane) 폴리머이며, 여기서 m은 0보다 크고 n과 m의 합은 약 4보다 크고 R은 알킬(alkyl) 또는 아릴(aryl)이다. 유용한 오르가노하이드리도 실록산 폴리머들 중에는, n과 m의 합이 약 4 내지 약 5000이고 R이 C1-C20 알킬기 또는 C6-C12 아릴기인 폴리머가 있다. 상기 오르가노하이드리도실록산 및 오르가노하이드리도실세스퀴옥산 폴리머는 스핀 온 폴리머(spin-on-polymer)로 대신 표시될 수 있다. 일부 특정 예는 메틸하이드리도실록산, 에틸하이드리도실록산, 프로필하이드리도실록산, t-부틸하이드리도실록산, 페닐하이드리도실록산 등의 알킬하이드리도실록산; 및 메틸하이드리도실세스퀴옥산, 에틸하이드리도실세스퀴옥산, 프로필하이드리도실세스퀴옥산, t-부틸하이드리도실세스퀴옥산, 페닐하이드리도실세스퀴옥산 및 이들의 조합 등의 알킬하이드리도실세스퀴옥산을 포함한다.
본 명세서에서, "스핀 온 물질", "스핀 온 조성물" 및 "스핀 온 무기 조성물" 이란 용어는 서로 바꾸어 사용될 수 있으며, 기판 또는 표면에 스핀 온(spin-on)될 수 있는 용액 및 조성물을 지칭한다. 또한, 스핀 온 글래스 물질은 실리콘계 화합물 및/또는 폴리머를 전체로서 또는 부분적으로 포함하는 스핀 온 물질을 나타낸다는 점에서, "스핀 온 글래스 물질" 이란 용어는 "스핀 온 무기 물질"의 부분 집합에 해당한다.
일부 실시형태에서, 이용되는 특정 오르가노하이드리도실록산 수지는 다음의 일반식을 가진다.
[H-SiO1.5]n[R-SiO1.5]m 화학식(1)
상기 일반식에서, n과 m의 합 또는 x, y 및 z의 합은 약 8 내지 약 5000이고, m 또는 y는, 탄소 함유 성분이 약 40 퍼센트 미만의 함량(저 유기 함량(Low Organic Content)=LOSP)으로 존재하거나 약 40 퍼센트 초과의 함량(고 유기 함량(High Organic Content)=HOSP)으로 존재하도록 선택되고; R은 치환된 그리고 치환되지 않은, 노르말(normal) 및 가지형(branched) 알킬(메틸, 에틸, 부틸, 프로필, 펜틸), 알케닐기(비닐, 알릴, 이소프로페닐), 시클로알킬, 시클로알케닐기, 아릴(페닐기, 벤질기, 나프탈레닐기, 안트라세닐기 및 펜안트레닐기), 및 그 혼합물로부터 선택되고; 탄소 함유 성분의 특정한 몰 퍼센트는 출발 물질들의 함량비의 함수이다. 일부 LOSP 실시형태에서, 탄소 함유 성분의 몰 퍼센트가 약 15 몰 퍼센트 내지 약 25 몰 퍼센트 범위 내에 있으면서 특히 유리한 결과가 얻어진다. 일부 HOSP 실시형태에서, 탄소 함유 성분의 몰 퍼센트가 약 55 몰 퍼센트 내지 약 75 몰 퍼센트 범위 내에 있으면서 유리한 결과가 얻어진다.
몇가지 고려될 수 있는 폴리머는, 실리콘과 산소 원자를 교대로 포함하는 폴리머 백본을 구비한다. 이미 알려진 오르가노실록산 수지와는 반대로, 본 발명에서 이용되는 폴리머와 무기계 조성물 및 물질 중 일부는, 백본 실리콘 원자에 결합된 하이드록실기 또는 알콕시기를 본질적으로 갖고 있지 않다. 오히려, 각각의 실리콘 원자가, 전술한 백본 산소 원자에 더하여, 수소 원자 및/또는 화학식 1에서 정의된 R기에만 결합된다. 수소 및/또는 R기만을 상기 폴리머의 백본 실리콘 원자에 직접 부착시킴으로써, 원하지 않는 사슬 연장(chain lengthening)과 교차결합이 방지된다. 다른 무엇보다도, 본 발명의 수지에서 원하지 않는 사슬 연장과 교차결합이 방지된다면, 이 수지 용액의 저장 수명(shelf life)은 이미 알려진 오르가노실록산 수지에 비하여 높아진다. 더욱이, 실리콘-탄소 결합은 실리콘 수소 결합보다 반응성이 더 작기 때문에, 상기 오르가노하이드리도실록산 수지 용액의 저장 수명은 이미 알려진 하이드로실록산 수지에 비하여 높아진다.
전술한 화합물들 중 일부는, 공통으로 양도된 미국특허 제6,143,855호 및 2002년 2월 19일에 출원되어 계류중에 있는 미국특허출원 제10/078919호에 교시되어 있으며; 허니웰 인터내셔널 인코포레이티드에서 시판되고 있는 HOSPⓡ제품; 공통으로 양도된 미국특허 제6,372,666호에 교시된 바와 같은 나노다공성 실리카; 허니웰 인터내셔널 인코포레이티드에서 시판되고 있는 NANOGLASSⓡE 제품; 공통으로 양도된 WO 01/29052에 교시된 오르가노실세스퀴옥산; 및 공통으로 양도된 미국특허 제6,440,550호에 교시된 플루오로실세스퀴옥산(fluorosilsesquioxane)이고, 그 교시된 내용은 참조에 의해 본 명세서에 그대로 포함된다. 고려될 수 있는 다른 화합물들이 이하의 등록된 특허 및 계류중인 출원에 개시되어 있는 바, 그 개시 내용은 참조에 의해 본 명세서에 그대로 포함된다: (2000년 6월 8일에 출원된 PCT/US00/15772; 1999년 6월 10일에 출원된 미국특허출원 제09/330248호; 1999년 6 월 10일에 출원된 미국특허출원 제09/491166호; 2002년 4월 2일에 등록된 미국특허 제6,365,765호; 2001년 7월 31일에 등록된 미국특허 제6,268,457호; 2001년 11월 10일에 출원된 미국특허출원 제10/001143호; 2000년 1월 26일에 출원된 미국특허출원 제09/491166호; 1999년 1월 7일에 출원된 PCT/US00/00523; 2001년 1월 23일에 등록된 미국특허 제6,177,199호; 2002년 3월 19일에 등록된 미국특허 제6,358,559호; 2001년 4월 17일에 등록된 미국특허 제6,218,020호; 2002년 3월 26일에 등록된 미국특허 제6,361,820호; 2001년 4월 17일에 등록된 미국특허 제6,218,497호; 2002년 3월 19일에 등록된 미국특허 제6,359,099호; 2000년 11월 7일에 등록된 미국특허 제6,143,855호; 1998년 3월 20일에 출원된 미국특허출원 제09/611528호; 및 미국특허출원 제60/043,261호). 고려될 수 있는 실리카 화합물들은 등록된 미국특허: 제6,022,812호; 제6,037,275호; 제6,042,994호; 제6,048,804호; 제6,090,448호; 제6,126,733호; 제6,140,254호; 제6,204,202호; 제6,208,041호; 제6,318,124호 및 제6,319,855호에서 발견되는 화합물들이다. 고려될 수 있는 다른 무기 물질은, ASM의 AuroraTM 오르가노실리케이트 글래스 또는 카본-도프(carbon-doped) 산화물; 미국특허 제6,383,955호, 제6,500,773호, 제6,492,731호 또는 제6,410,150호에서 발견되는 화합물; Japan Synthetic Rubber의 LKDTM 실세스퀴옥산 제품; 공통으로 양도된 미국특허 제6,472,076호에 교시되어 있는 오르가노실세스퀴옥산 막; 다공성 SiOC; Si-O, Si-C, C-H 및 Si-H 결합을 포함하는, Applied Material의 다공성 BLACK DIAMONDTM 무기물 제품; 및 (Si-O, Si-C, C-H 및 Si-H 결합을 포함하는) Novellus의 CORALTM 무기물 제품을 포함한다. 상기 특허들의 개시 내용은 모두 참조에 의해 본 명세서에 그대로 포함된다.
본 명세서에서, "교차결합"이란 용어는, 적어도 2 이상의 분자 또는 긴 분자의 적어도 2 부분이 화학적 상호작용에 의하여 함께 결합하는 프로세스를 말한다. 이러한 상호작용은 공유결합의 형성, 수소 결합의 형성, 소수성, 친수성, 이온 또는 정전기 상호작용을 포함하여 여러가지 다른 방식으로 발생한다. 또한, 분자의 상호작용은 분자와 그 자신간의 또는 2 이상의 분자간의 적어도 일시적인 물리적 연결을 특징으로 할 수 있다.
일부 실시형태에서는, 폴리머 백본 구조는 새장 형상(cage configuration)으로 되어 있다. 따라서, 새장 구조의 경우 폴리머 수지 내에는 단지 매우 낮은 레벨 또는 반응성의 말단 부분(terminal moieties)만이 있다. 또한, 새장 구조의 폴리머 백본은 원하지 않는 체인 연장 중합 반응이 용액 내에서 발생하지 않도록 보증하여, 결국 저장 수명이 연장된다. 상기 폴리머의 실리콘 원자 각각은 적어도 3개의 산소 원자에 결합된다. 상기 폴리머 백본에 결합된 부분은 수소와 본 명세서에 기술된 유기기를 포함한다. 본 명세서에서, "백본" 이란 용어는, 공유결합으로 결합된 중합체 가닥(polymeric strand)을 형성하는 원자들 또는 부분들의 연속된 체인을 말하는 것으로, 어떠한 원자 또는 부분도 이를 제거하면 상기 체인의 단절을 초 래한다.
본 명세서에서, "모노머(monomer)" 란 용어는, 그 자신 또는 다른 화합물과 반복하여 공유결합을 형성할 수 있는 임의의 화합물을 말한다. 모노머 간의 반복된 결합의 형성으로, 선형(linear), 가지형(branched), 수퍼-가지형(super-branched) 또는 3차원의 생성물에 이르게 된다. 더욱이, 모노머들은 그 자신이 반복적인 빌딩 블록(building block)을 구비할 수 있고, 중합시 이러한 모노머로부터 형성된 폴리머는 "블록폴리머(blockpolymer)"라고 불린다. 모노머는, 유기, 유기금속 또는 무기 분자를 포함한 다양한 화학적 종류의 분자에 속할 수 있다. 모노머의 분자량은 약 40 돌튼(Daton)과 20000 돌튼 사이에서 크게 변할 수 있다. 그러나, 특히 모노머가 반복적인 빌딩 블록을 구비할 때, 모노머는 더욱 더 높은 분자량을 가질 수 있다. 또한 모노머는 부가적인 기, 예컨대 교차결합을 위해 사용되는 기를 포함할 수도 있다.
일부 실시형태에서, 상기 무기계 화합물의 분자량은 물질의 용해도를 변화시키기 위해 증가될 수 있다. 물질의 용해도를 변화시키는 것은, 보이딩을 방지하는 것을 돕고 물질의 평탄화 능력을 증가시킨다.
전술한 무기 물질의 층들은, 단독으로 또는 결합하여, 스프레잉(spraying), 롤링(rolling), 딥핑(dipping), 스핀 코팅(spin-coating), 플로우 코팅(flow coating) 또는 캐스팅(casting) 등의 용액 기술에 의해 형성될 수 있으며, 스핀 코팅이 마이크로전자분야에서 바람직하다. 고려될 수 있는 실시형태에서, 상기 무기 물질은 용매에 용해된다. 고려될 수 있는 용매는, 임계 온도 등의 원하는 온도에서 휘발성인, 또는 전술한 설계 목적 또는 요구를 용이하게 할 수 있는 임의의 적절한 유기, 무기 및/또는 유기금속 분자의 순수 또는 혼합물을 포함한다. 또한, 상기 용매는 임의의 적절한 극성 및 비극성 화합물의 순수 또는 혼합물을 포함할 수 있다. 본 명세서에서, "순수(pure)"란 용어는 일정한 조성을 갖는 성분을 의미한다. 예를 들어, 순수한 물은 H2O 만으로 이루어져 있다. 본 명세서에서, "혼합물(mixture)"란 용어는 소금물과 같은, 순수하지 않은 성분을 의미한다. 본 명세서에서, "극성(polar)"란 용어는 분자 또는 화합물을 따라 또는 그 한 지점에서 고르지 않은 전하, 부분적인 전하 또는 자발적인 전하 분포를 발생시키는 분자 또는 화합물의 특성을 의미한다. 본 명세서에서, "비극성(non-polar)"란 용어는 고른 전하, 부분적인 전하 또는 자발적인 전하 분포를 발생시키는 분자 또는 화합물의 특성을 의미한다.
일부 적절한 용매는 어프로틱(aprotic) 용매를 포함하며, 예를 들어, 시클로펜타논(cyclopentanone), 시클로헥사논(cyclohexanone), 시클로헵타논(cycloheptanone) 및 시클로옥타논(cyclooctanone) 등의 시클릭 케톤(cyclic ketones); 알킬이 약 1 내지 4개의 탄소 원자를 갖는 N-알킬피롤리디논(N- alkylpyrrolidinone)등의 시클릭 아미드(cyclic amides); 및 N-시클로헥실피롤리디논(N-cyclohexylpyrrolidinone)과 이들의 혼합물을 포함한다. 코팅 용액으로서 결과물 용액의 점도를 효과적으로 제어할 수 있는 한, 다양한 종류의 다른 유기 용매가 사용될 수 있다. 다른 실시형태에서, 용매 또는 용매 혼합물은 아세톤, 디에틸 케톤, 메틸 에틸 케톤 등의 케톤, 알코올, 에스테르, 에테르 및 아민 등의 용매를 포함할 수 있다. 또 다른 실시형태에서, 용매 또는 용매 혼합물은 여기서 언급된 임의의 용매의 조합을 포함할 수 있다.
다른 적절한 용매는, 아세톤, 2-프로판올, 에탄올, 부탄올, 메탄올, 프로필 아세테이트, 에틸 락테이트, 프로필렌 글리콜 메틸 에테르 아세테이트, 및 상품명 Propasol-P로 불리는 프로필렌 글리콜 프로필 에테르, 디부틸 에테르, 시클릭 디메틸폴리실록산, 부티롤아세톤(butyrolacetone), γ-부티롤아세톤, 2-헵타논, 에틸 3-에티옥시프로피오네이트(ethyl 3-ethyoxypropionate), 폴리에틸렌 글리콜 [디]메틸 에테르, 프로필렌 글리콜 메틸 에테르 아세테이트 (PGMEA), 및 아니졸(anisole)을 포함한다. 에틸 락테이트 및 프로필렌 글리콜 프로필 에테르 등의 높은 비등점을 갖는 희석제 용매가 유리하다는 것이 발견되었다. 높은 비등점 용매는 거품막 결함(bubble film defect)의 형성 가능성을 줄여주는 것으로 여겨진다. 반면에, 낮은 비등점 용매는, 막의 교차결합된 상부층 아래에 사로잡히고, 그 후에 베이킹(baking) 공정 단계 동안 제거될 때 보이드를 생기게 할 수 있다. 본 발명에서 유용한 추가적인 용매는 글림(glyme)이라고도 불리는 에틸렌 글리콜 디메틸 에테르, 아니졸, 디부틸 에테르, 디프로필 에테르, 프로필렌 글리콜 메틸 에테르 아세테이트, 및 펜탄올을 포함한다.
일부 실시형태에서, 용매 또는 (적어도 2개의 용매를 포함하는) 용매 혼합물은, 탄화수소 계열 용매의 일부라고 여겨지는 용매를 포함한다. 탄화수소 용매는 탄소와 수소를 포함하는 용매이다. 탄화수소 용매의 대부분은 비극성임을 이해하여야 한다. 그러나, 극성으로 여겨지는 탄화수소 용매가 몇가지 있다. 일반적으로, 탄화수소 용매는 3가지 종류, 즉 지방족(aliphatic), 시클릭(cyclic) 및 방향족(aromatic)으로 나뉜다. 지방족 탄화수소 용매는 곧은 사슬형(straight-chain) 화합물과, 가지형(branched)이고 혹 교차결합될 수 있는 화합물을 양자 모두 포함할 수 있으나, 지방족 탄화수소 용매는 시클릭으로 여겨지지는 않는다. 시클릭 탄화수소 용매는, 지방족 탄화수소와 유사한 특성을 갖고 하나의 링 구조(ring structure) 내에 배치된 적어도 3개의 탄소 원자를 포함하는 용매이다. 방향족 탄화수소 용매는, 단일 링 또는 하나의 공통 결합(common bond)에 의해 접착된 다수의 링 및/또는 함께 접합된(fused) 다수의 링을 갖는 일반적으로 3개 이상의 불포화 결합을 포함하는 용매이다. 고려될 수 있는 탄화수소 용매는, 톨루엔, 크실렌, p-크실렌, m-크실렌, 메시틸렌, 나프타 H 용매, 나프타 A 용매, 그리고 펜탄, 헥산, 이소헥산, 헵탄, 노난(nonane), 옥탄, 도데칸(dodecane), 2-메틸부탄, 헥사데칸, 트리데칸, 펜타데칸, 시클로펜탄, 2,2,4-트리메틸펜탄 등의 알칸, 석유 에테르(petroleum ethers), 염화 탄화수소 등의 할로겐화 탄화수소, 질화 탄화수소, 벤 젠, 1,2-디메틸벤젠, 1,2,4-트리메틸벤젠, 미네랄 스피릿(mineral spirits), 케로신, 이소부틸벤젠, 메틸나프탈렌, 에틸톨루엔, 리그로인(ligroine)을 포함한다. 특히 고려될 수 있는 용매는, 이에 한정되는 것은 아니나, 펜탄, 헥산, 헵탄, 시클로헥산, 벤젠, 톨로엔, 크실렌 및 이들의 혼합물 또는 조합을 포함한다. 용해를 돕기 위해 교반 및/또는 가열 등의 다양한 촉진 방법이 사용될 수 있다.
더 고려될 수 있는 용매는 시클로헥사논이다. 전형적으로, 층 두께는 0.1 내지 약 15 마이크로미터이다. 마이크로전자용의 층간 유전체로서는, 일반적으로 층 두께가 약 2 마이크로미터미만이다. 본 명세서에서 기술되는 유전체 물질은, a) 복수의 실리콘 원자를 갖는 무기 물질과; b) 복수의 유기 부분 함유 실란 화합물을 포함하며, 상기 실란 화합물은 상기 실리콘 원자들 중 적어도 일부를 통해 상기 무기 물질에 연결된다. 또한, 본 명세서에서 기술되는 유전체 물질은 a) 복수의 실리콘 원자를 갖는 저유전상수(low-k) 유전체 물질과; b) 복수의 유기 부분 함유 실란 화합물을 포함하며, 상기 실란 화합물은 상기 실리콘 원자들 중 적어도 일부를 통해 상기 물질에 연결된다.
본 명세서에서 기술되는 조성물은, 이미 언급한 바와 같이, 다양한 기판에 도포되어, 특정 제조 공정에 따라, 전형적으로는 종래의 스핀 온 증착 기술에 의해 적층 물질, 반도체 공정에 사용되는 층 또는 전자 소자에 사용되는 층을 형성한다. 본 명세서에서 개시되는 무기 물질은 층간 유전체로서의 역할을 할 수 있고, 다른 유전체(SiO2) 코팅, SiO2 개질 세라믹 산화물층, 실리콘 함유 코팅, 실리콘 탄소 함유 코팅, 실리콘 질소 함유 코팅, 실리콘-질소-탄소 함유 코팅, 다이아몬드형 탄소 코팅, 티타늄 질화물 코팅, 탄탈륨 질화물 코팅, 텅스텐 질화물 코팅, 알루미늄 코팅, 구리 코팅, 탄탈륨 코팅, 오르가노실록산 코팅, 오르가노실리콘 글래스 코팅 및 불화 실리콘 글래스(fluorinated silicon glass) 코팅 등의 다른 코팅에 의해 덮여질 수 있다. 이러한 다층 코팅은 미국특허 제4,973,526호에 교시되어 있는 바, 그 개시 내용은 참조에 의해 본 명세서에 포함된다. 충분히 실증된 바와 같이, 본 무기 물질은, 제조된 전자 또는 반도체 기판 상의 이웃하는 도전체 경로들 간의 라인간 유전체층(interlined dielectric layers)으로서 용이하게 형성될 수 있다. 상기 무기 물질은, Michael E.. Thomas의 "Spin-on Stacked Films for Low keff Dielectrics", Solid State Technology (2001년 6월)에 교시된 바와 같은, 바람직한 모든 스핀 온 적층막에 사용될 수 있으며, 상기 문헌의 교시 내용은 참조에 의해 본 명세서에 그대로 포함된다.
여기서 고려될 수 있는 기판은 임의의 바람직한 실질적으로 고체인 물질을 포함할 수 있다. 특히 바람직한 기판층은 막, 유리, 세라믹, 플라스틱, 메탈 또는 코팅된 금속, 또는 복합 물질을 포함한다. 바람직한 실시형태에서, 기판은 실리콘 또는 게르마늄 비소화물(germanium arsenide) 다이 또는 웨이퍼 표면, 구리, 은, 니켈 또는 금 도금 리드프레임에서 발견되는 바와 같은 패키징 표면, 회로기판 또 는 패키지 배선 트레이스(interconnect trace), 비아-벽(via-wall) 또는 스티프너(stiffener) 계면에서 발견되는 바와 같은 구리 표면("구리"는 나동선(bare copper) 및 그 산화물을 포함함), 폴리이미드계 플렉스(flex) 패키지에서 발견되는 바와 같은 폴리머계 패키징 또는 보드 계면, 납 또는 다른 금속 합금 솔더 볼 표면, 유리 및 폴리이미드 등의 폴리머를 포함한다. 더 바람직한 실시형태에서, 기판은 실리콘, 구리, 유리 및 다른 폴리머와 같은, 패키징 및 회로기판 산업에서의 공통적인 재료를 포함한다.
고려될 수 있는 표면 개질제는 (운반 가스(carrier gas)의 도움이 있거나 없는) 비교적 온화한 조건하에서 증발되고 챔버 조건에서 실라놀기와 효율적으로 반응할 수 있는 실란을 함유한 임의의 적절한 유기 부분이다. 일부 실시형태에서, 표면 개질제는 (R1)xSi(R2)4-x 등의 실란을 포함하며, 여기서 R1은 1 내지 3개의 탄소 원자를 갖는 알킬, 비닐 또는 아릴이고, R2는 수소, 염소, 아세톡시, 메톡시, 에톡시 및 다른 아세톡시기이고, x는 1, 2 또는 3이다.
본 명세서에서 "알킬"이란 용어는, (본 명세서에서 다르게 특정하지 않는 한) 메틸, 에틸, n-프로필, 이소프로필, n-부틸, 이소부틸, t-부틸, 옥틸, 데실, 테트라데실, 헥사데실, 에이코실(eicosyl), 테트라코실(tetracosyl) 등과 같은 1 내지 24개의 탄소원자의 가지형 또는 곧은 사슬형 포화 탄화수소기 또는 치환기를 의 미하는 것으로 사용된다. 일부 실시형태에서, 고려될 수 있는 알킬기는 1 내지 12개의 탄소 원자를 포함한다. "시클릭 알킬"이란 용어는 하나 이상의 닫힌 링(cosed ring)을 특징으로 하는 구조를 갖는 알킬 화합물을 의미한다. 시클릭 알킬은 화합물 내에 존재하는 링의 개수에 따라서 모노(mono-) , 비(bi-), 트리(tri-) 또는 폴리시클릭일 수 있다.
본 명세서에서 "아릴"이란 용어는, 5 내지 7개 탄소 원자의 모노시클릭 방향족 화학종 또는 5 내지 7개 탄소 원자의 모노시클릭 방향족 화학종으로 만들어지는 화합물을 의미하는 것으로 사용되며, 전형적으로는 페닐, 나프탈릴(naphthalyl), 펜안트릴(phenanthryl), 안트라실(anthracyl) 등등이다. 선택적으로, 이 기들(groups)은 1 내지 4개, 더 바람직하게는 1 내지 2개의 알킬, 알콕시, 하이드록시, 및/또는 니트로(nitro) 치환기로 치환된다.
본 명세서에서 "알케닐" 이란 용어는 2 내지 24개의 탄소 원자와 적어도 하나의 이중 결합을 포함하는 가지형 또는 곧은 사슬형 탄소수소 사슬을 의미하는 것으로 사용된다. 바람직하게는, 아케닐기는 1 내지 12개의 탄소 원자를 포함한다.
본 명세서에서 "알콕시"란 용어는 단일의, 말단 에테르 결합을 통해 연결된 알킬기를 의미하는 것으로 사용되는데, 다시 말해서 알록시기는 -OR(여기서, R은 앞서 정의한 바와 같은 알킬기임)로 정의될 수 있다.
고려될 수 있는 코팅 물질, 코팅 용액 및 막은 하드마스크 층, 유전체 층, 식각 정지층 및 매립된 식각 정지층을 포함하여, 다양한 전자 장치, 마이크로전자 장치, 특히 반도체 집적회로와 전자 및 반도체 소자용의 다양한 적층 물질을 제조하는 데에 유용하게 이용될 수 있다. 이 코팅 물질, 코팅 용액 및 막은, 아다만탄계(adamantane-based) 화합물, 디아만탄계(diamantane-based) 화합물, 실리콘 코어(silicon-core) 화합물, 유기 유전체 및 나노다공성 유전체 등의, 적층 물질 및 소자를 위해 사용될 수 있는 다른 물질과는 상당히 융화적(compatible)이다. 본 명세서에서 고려될 수 있는 상기 코팅 물질, 코팅 용액 및 막과 상당히 융화적인 화합물은, PCT 출원으로서 2001년 10월 17에 출원된 PCT/US01/32569; 2001년 12월 31일에 출원된 PCT/US01/50812; 미국출원 제09/538276호; 미국출원 제09/544504호; 미국출원 제09/587851호; 미국특허 제6,214,746호; 미국특허 제6,171,687호; 미국특허 제6,172,128호; 미국특허 제6,156,812호, 2002년 1월 15일에 출원된 미국출원 제60/350187호; 및 2002년 1월 8일에 출원된 미국출원 제60/347195호에 개시되어 있으며, 이들 개시 내용은 모두 참조에 의해 본 명세서에 그대로 포함된다.
본 명세서에서 기술되는 화합물, 코팅, 막, 물질 등은, 전자 소자 및/또는 반도체 소자를 형성하거나, 그 일부를 형성하거나, 그 일부가 되도록 사용될 수 있다. 또한, 본 명세서에서 "전자 소자"란 용어는 어떤 원하는 전기적 작용을 얻기 위해 회로 내에 사용될 수 있는 임의의 장치(device) 또는 부분(part)을 의미한다. 본 명세서에서 고려될 수 있는 전자 소자는, 능동소자와 수동소자로 분류하는 것을 포함하여 많은 다른 방식으로 분류될 수 있다. 능동소자는, 증폭, 발진(oscillation), 또는 신호 제어와 같은, 통상적으로 그 동작을 위한 전원을 필요로 하는 어떤 동적인 기능을 할 수 있는 전자 소자이다. 예를 들어, 바이폴라 트랜지스터, 전계 효과 트랜지스터, 및 집적회로가 이에 해당한다. 수동소자는, 동작에 있어서 정적인, 즉 대개 증폭이나 발진을 할 수 없고, 통상적으로 그 특징적인 동작을 위한 전원을 필요로 하지 않는 전자 소자이다. 예를 들어, 저항, 커패시터, 인덕터, 다이오드, 정류기 및 퓨즈가 이에 해당한다.
또한, 본 조성물은, 단일 집적회로("IC") 칩과 관련된 배선 내의 층간 유전체로서 사용될 수 있다. 집적회로 칩은 전형적으로 그 표면 상에, 본 조성물로 된 복수개 층 및 금속 도전체로 된 다수의 층을 구비한다. 또한, 그것은 집적회로의 동일층 또는 레벨에서, 분리된 금속 도전체들 또는 도전체 영역들 사이에 있는 무기 조성물의 영역들을 포함할 수 있다.
또한, 본 명세서에서 고려될 수 있는 전자 소자는 도전체, 반도체, 또는 절연체로 분류될 수 있다. 여기서, 도전체는, 전류에서와 같이, (전자 등의) 전하 캐리어가 원자들 사이에서 쉽게 이동할 수 있게 하는 소자이다. 도전체 소자의 예로는, 금속을 포함하는 회로 트레이스(trace) 및 비아(via)가 있다. 절연체는, 다른 소자를 전기적으로 분리시키기 위해 사용되는 물질과 같은, 그 기능이 전류 전도에 대한 매우 큰 저항성을 갖는 물질의 능력에 실질적으로 관련되어 있는 소자이며, 이에 반하여 반도체는 도전체와 절연체 사이의 자연 비저항(natural resistivity)으로 전류를 전도하는 물질의 능력에 실질적으로 관련된 기능을 갖는 소자이다. 반도체 소자의 예로는, 트랜지스터, 다이오드, 일부 레이저, 정류기, 사이리스터 및 광센서가 있다.
또한, 본 명세서에서 고려될 수 있는 전자 소자는 전원(power source) 또는 전력 소모자(power consumer)로 분류될 수 있다. 전원 소자는 전형적으로 다른 소자에 전력을 공급하기 위해 사용되고 배터리, 커패시터, 코일 및 연료 전지를 포함한다. 전력 소모 소자는 저항, 트랜지스터, 집적회로(IC), 센서 등을 포함한다.
또한, 본 명세서에서 고려될 수 있는 전자 소자는 개별 소자 또는 집적된 소자로 분류될 수 있다. 개별 소자는 회로 내의 한 장소에 집중된 하나의 특정한 전기적 특성을 제공하는 장치이다. 그 예로는, 저항, 커패시터, 다이오드, 및 트랜지스터가 있다. 집적된 소자는 회로 내의 한 장소에 다수의 전기적 특성들을 제공할 수 있는 소자들의 조합이다. 그 예로는, 다수의 소자들 및 연결 트레이스가 결합되어 로직과 같은 다수의 또는 복합적인 기능을 수행하는 집적회로가 있다.
실시예
실시예1
본 명세서에서 기술되는 조성물을 IC에 도포하는 데에 있어서, 본 조성의 용액은 예를 들어, 스핀 코팅 등 종래의 습식 코팅 공정을 이용하여 반도체 웨이퍼에 도포되며, 특정한 경우에는 스프레이 코팅, 플로우 코팅 또는 딥 코팅(dip coaing) 등 다른 잘 알려진 코팅 기술이 이용될 수 있다. 일례로서, (비금속 라이닝을 갖는 임의의 종래 장치에서의 트레이스 금속 오염을 방지하기 위한 청결 취급 규약(clean-handling protocol)을 엄격하게 고수하여 주위 조건 하에서 준비된) 본 조성물의 시클로헥사논 용액은, 전기 전도성 소자를 갖는 기판 상으로 코팅되고, 그 후에 그 코팅된 기판은 열처리된다. 평면의(planar) 또는 지형적인(topographical) 표면 또는 기판 상으로 층을 형성하기 위한 이 조성물의 도포는, 스핀 코터(spin-coater)를 포함한, 임의의 종래의 장치를 사용하여 수행될 수 있는데, 이는 여기서 사용되는 조성물들은 이러한 코터에 적합한 제어된 점도를 갖고 있기 때문이다. 그 용매의 증발은, 스핀 코팅 동안의 단순한 공기 건조(air drying)와 같은, 임의의 적절한 방법 또는 장치에 의해, 주위 환경에 노출시킴으로써 또는 플레이트 상에서 약 350℃까지 가열함으로써 수행될 수 있다.
전자 지형적 기판에 상기 무기 물질을 도포한 후에는, 그 코팅된 구조물은, 약 50℃에서 약 450℃까지의 증가하는 온도에서 베이크(bake) 및 경화(cure) 열처리를 받아서 상기 코팅을 중합시킨다. 그 경화 온도는 적어도 약 300℃인데, 이는 이보다 더 낮은 온도는 본 명세서에서의 반응을 완성시키기에 부족하기 때문이다. 일반적으로, 경화는 약 375℃ 내지 약 425℃의 온도에서 수행되는 것이 바람직하 다. 경화는 전자로, 핫 플레이트 등과 같은 종래의 경화 챔버에서 수행될 수 있으며, 일반적으로 상기 경화 챔버 내에서 비활성 (비산화) 분위기 (질소)에서 수행된다. 또한, 핫 플레이트 경화에 더하여, 본 조성물은, 공통으로 양도된 PCT/US96/08678 및 미국특허 제6,042,994호; 제6,080,526호; 제6,177,143호 및 제6,235,353호에 교시된 바와 같이, 자외선 방사, 마이크로파 방사 또는 전자 빔 방사에 노광시킴으로써 경화될 수 있는데, 상기 교시 내용은 참조에 의해 본 명세서에 그대로 포함된다. 상기 무기 물질의 경화를 수행하는 데에 효과적이라면, 임의의 비산화 또는 환원 분위기(예컨대, 아르곤, 헬륨, 수소 및 질소 처리 가스)가 본 발명의 실시에 사용될 수 있다.
일 실시형태에서, 본 방법은 플라즈마 에칭/애싱 후에, 탄소-결핍(carbon-depletion) 손상된 무기물 막을 플라즈마 챔버 내에 배치시킴으로써 상기 막으로 하여금 탄소 회복 처리를 받게 하는 것을 포함한다. 그리고 나서, 본 명세서에 기술된 바와 같은 반응성 유기 부분 함유 실란이, 운반 가스의 도움이 있거나 운반 가스의 도움 없이 도입된다. 공정 조건을 최적화함으로써, 가스들은 상기 막으로 확산되어 잔류 실라놀기와 반응하게 된다. 자유 실라놀기가 캡핑되거나(capped) 또는 차단된(blocked) 후에는, 임의의 반응성 기의 부족에 의해 더 이상의 축합이 최소화된다. 또한, 탄소 부분을 재도입함으로써, 저유전상수 막의 소수성과 구조적 완전함이 회복된다.
이상 설명한 바와 같이, 특정 실시형태, 무기 조성물의 도포 및 보이드 보상 방법을 개시하였다. 그러나, 이미 설명한 것 이외에도 본 명세서의 발명 개념으로부터 벗어남 없이 더 많은 변형례가 가능하다는 것은 당업자에게 분명하다. 더욱이, 상세한 설명 및 청구범위를 해석하는 데에 있어서, 모든 용어는 문맥과 모순되지 않는 가능한 가장 넓은 의미로 해석되어진다. 특히, "포함한다"와 "포함하는"이란 용어는, 구성요소, 성분, 또는 단계들을 비배타적인 방식으로 언급하는 것으로, 언급된 구성요소, 성분, 또는 단계들은 명시적으로 언급되지 않은 다른 구성요소, 성분, 또는 단계들과 함께 존재하거나 이용되거나 결합될 수 있다는 것을 나타낸다.

Claims (34)

  1. 복수의 실라놀기를 갖는 물질을 제공하는 단계;
    적어도 하나의 유기부분 함유 실란 화합물을 포함하는 단량체를 포함하는 적어도 하나의 표면 개질제를 제공하는 단계;
    상기 적어도 하나의 유기부분 함유 실란 화합물을 상기 복수의 실라놀기 중 적어도 일부와 반응시키는 단계;
    상기 물질 상으로 금속 도전체를 증착시키는 단계; 및
    상기 물질에 응력 및 열 에너지를 가하는 단계, 및 상기 금속을 어닐링하는 단계를 포함하는 물질의 표면 개질 방법.
  2. 제1항에 있어서,
    상기 표면 개질제는 상기 물질에 소수성을 회복시키는 것을 특징으로 하는 물질의 표면 개질 방법.
  3. 제1항에 있어서,
    상기 물질은 무기 물질을 포함하는 것을 특징으로 하는 물질의 표면 개질 방법.
  4. 제3항에 있어서,
    상기 무기 물질은 실리콘계 무기 물질을 포함하는 것을 특징으로 하는 물질의 표면 개질 방법.
  5. 삭제
  6. 제1항에 있어서,
    상기 적어도 하나의 유기부분 함유 실란 화합물은 하기의 화학식을 갖는 화합물을 포함하고;
    (R1)xSi(R2)4-x
    상기 식에서, R1은 1 내지 3개의 탄소 원자를 갖는 알킬, 비닐 또는 아릴이고, R2는 수소, 염소, 아세톡시, 메톡시, 에톡시 또는 다른 아세톡시기이고, x는 1, 2 또는 3인 것을 특징으로 하는 물질의 표면 개질 방법.
  7. 복수의 실라놀기를 갖는 탄소결핍 손상된(carbon-depletion damaged) 물질을 제공하는 단계;
    적어도 하나의 유기부분 함유 실란 화합물을 포함하는 단량체를 포함하는 적어도 하나의 표면 개질제를 제공하는 단계;
    상기 적어도 하나의 유기부분 함유 실란 화합물을 상기 복수의 실라놀기 중 적어도 일부와 반응시키는 단계;
    상기 물질 상으로 금속 도전체를 증착시키는 단계; 및
    상기 물질에 응력 및 열 에너지를 가하는 단계, 및 상기 금속을 어닐링하는 단계를 포함하는 탄소결핍 손상된 물질 내의 탄소 회복 방법.
  8. 제7항에 있어서,
    상기 표면 개질제는 상기 물질에 소수성을 회복시키는 것을 특징으로 하는 탄소결핍 손상된 물질 내의 탄소 회복 방법.
  9. 제7항에 있어서,
    상기 탄소결핍 손상된 물질은 무기 물질을 포함하는 것을 특징으로 하는 탄소결핍 손상된 물질 내의 탄소 회복 방법.
  10. 제9항에 있어서,
    상기 무기 물질은 실리콘계 무기 물질을 포함하는 것을 특징으로 하는 탄소결핍 손상된 물질 내의 탄소 회복 방법.
  11. 삭제
  12. 제7항에 있어서,
    상기 적어도 하나의 유기부분 함유 실란 화합물은 하기의 화학식을 갖는 화합물을 포함하고;
    (R1)xSi(R2)4-x
    상기 식에서, R1은 1 내지 3개의 탄소 원자를 갖는 알킬, 비닐 또는 아릴이고, R2는 수소, 염소, 아세톡시, 메톡시, 에톡시 또는 다른 아세톡시기이고, x는 1, 2 또는 3인 것을 특징으로 하는 탄소결핍 손상된 물질 내의 탄소 회복 방법.
  13. 복수의 실라놀기를 갖는 막을 제공하는 단계;
    상기 막을 플라즈마 챔버 안으로 위치시키는 단계;
    적어도 하나의 유기부분 함유 실란 화합물을 포함하는 단량체를 포함하는 적어도 하나의 표면 개질제를 플라즈마의 형태로 상기 챔버 안으로 도입시켜, 상기 적어도 하나의 유기부분 함유 실란 화합물이 상기 실라놀기들 중 적어도 일부와 반응하는 단계;
    상기 막 상으로 금속 도전체를 증착시키는 단계; 및
    상기 막에 응력 및 열 에너지를 가하는 단계, 및 상기 금속을 어닐링하는 단계를 포함하는 막의 표면 개질 방법.
  14. 제13항에 있어서,
    상기 표면 개질제는 상기 막에 소수성을 회복시키는 것을 특징으로 하는 막의 표면 개질 방법.
  15. 제13항에 있어서,
    상기 막은 무기 물질을 포함하는 것을 특징으로 하는 막의 표면 개질 방법.
  16. 제15항에 있어서,
    상기 무기 물질은 실리콘계 무기 물질을 포함하는 것을 특징으로 하는 막의 표면 개질 방법.
  17. 제13항에 있어서,
    상기 적어도 하나의 유기부분 함유 실란 화합물은 하기의 화학식을 갖는 화합물을 포함하고;
    (R1)xSi(R2)4-x
    상기 식에서, R1은 1 내지 3개의 탄소 원자를 갖는 알킬, 비닐 또는 아릴이고, R2는 수소, 염소, 아세톡시, 메톡시, 에톡시 또는 다른 아세톡시기이고, x는 1, 2 또는 3인 것을 특징으로 하는 막의 표면 개질 방법.
  18. 복수의 실라놀기를 갖는 탄소결핍 손상된 막을 제공하는 단계;
    상기 막을 플라즈마 챔버 안으로 위치시키는 단계;
    적어도 하나의 유기부분 함유 실란 화합물을 포함하는 단량체를 포함하는 적어도 하나의 표면 개질제를 상기 챔버 안으로 도입시키는 단계;
    상기 적어도 하나의 유기부분 함유 실란 화합물을 상기 실라놀기들 중 적어도 일부와 반응시키는 단계;
    상기 막 상에 금속 도전체를 증착시키는 단계; 및
    상기 막에 응력 및 열 에너지를 가하는 단계, 및 상기 금속을 어닐링하는 단계를 포함하는 탄소결핍 손상된 막의 표면 개질 방법.
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 제1항에 있어서,
    상기 물질은 상기 금속의 어닐링에 의해 응력 및 열 에너지를 둘다 받게 되는 것을 특징으로 하는 물질의 표면 개질 방법.
  28. 제7항에 있어서,
    상기 물질은 상기 금속의 어닐링에 의해 응력 및 열 에너지를 둘다 받게 되는 것을 특징으로 하는 탄소결핍 손상된 물질 내의 탄소 회복 방법.
  29. 제1항에 있어서,
    상기 방법은 응력유도 보이딩(stress-induced voiding)을 방지하는 것을 특징으로 하는 물질의 표면 개질 방법.
  30. 제13항에 있어서,
    상기 방법은 응력유도 보이딩을 방지하는 것을 특징으로 하는 막의 표면 개질 방법.
  31. 제1항에 있어서,
    상기 적어도 하나의 유기부분 함유 실란 화합물은 알킬아세톡시실란(alkylacetoxysilane), 아릴아세톡시실란(arylacetoxysilane) 및 이들의 조합을 포함하는 것을 특징으로 하는 물질의 표면 개질 방법.
  32. 제1항에 있어서,
    상기 적어도 하나의 유기부분 함유 실란 화합물은 트리스(디메틸아미노)메틸실란(tris(dimethylamino)methylsilane), 트리스(디메틸아미노)페닐실란(tris(dimethylamino)phenylsilane), 트리스(디메틸아미노)실란(tris(dimethylamino)silane), 메틸트리스(메틸에틸케옥심)실란(methyltris(methylethylkeoxime)silane), 메틸트리아세톡시실란(methyltriacetoxysilane), 디메틸디아세톡시실란(dimethyldiacetoxysilane),페닐트리아세톡시실란(phenyltriacetoxysilane), 메틸트리메톡시실란(methyltrimethoxysilane), 디페닐디아세톡시실란(diphenyldiacetoxysilane) 및 이들의 조합을 포함하는 것을 특징으로 하는 물질의 표면 개질 방법.
  33. 제1항의 방법에 의해 제조된 물질.
  34. 제7항의 방법에 의해 제조된 물질.
KR1020057013622A 2003-01-25 2004-01-26 손상된 유전체 물질 및 막의 보상 및 회복 KR101040687B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US44247903P 2003-01-25 2003-01-25
US60/442,279 2003-01-25
US60/442,479 2003-01-25

Publications (2)

Publication Number Publication Date
KR20050095866A KR20050095866A (ko) 2005-10-04
KR101040687B1 true KR101040687B1 (ko) 2011-06-10

Family

ID=39720145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057013622A KR101040687B1 (ko) 2003-01-25 2004-01-26 손상된 유전체 물질 및 막의 보상 및 회복

Country Status (7)

Country Link
US (1) US7915181B2 (ko)
EP (1) EP1588411A4 (ko)
JP (1) JP4999454B2 (ko)
KR (1) KR101040687B1 (ko)
CN (1) CN1742363B (ko)
TW (1) TWI335072B (ko)
WO (1) WO2004068555A2 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7029826B2 (en) * 2000-06-23 2006-04-18 Honeywell International Inc. Method to restore hydrophobicity in dielectric films and materials
WO2004068555A2 (en) 2003-01-25 2004-08-12 Honeywell International Inc Repair and restoration of damaged dielectric materials and films
US7709371B2 (en) * 2003-01-25 2010-05-04 Honeywell International Inc. Repairing damage to low-k dielectric materials using silylating agents
US8475666B2 (en) 2004-09-15 2013-07-02 Honeywell International Inc. Method for making toughening agent materials
US8901268B2 (en) 2004-08-03 2014-12-02 Ahila Krishnamoorthy Compositions, layers and films for optoelectronic devices, methods of production and uses thereof
US7223704B2 (en) * 2004-08-27 2007-05-29 Infineon Technologies Ag Repair of carbon depletion in low-k dielectric films
JP4591032B2 (ja) * 2004-10-15 2010-12-01 Ｊｓｒ株式会社 表面疎水化用組成物、表面疎水化方法および半導体装置の製造方法
US7163900B2 (en) 2004-11-01 2007-01-16 Infineon Technologies Ag Using polydentate ligands for sealing pores in low-k dielectrics
US20060128163A1 (en) * 2004-12-14 2006-06-15 International Business Machines Corporation Surface treatment of post-rie-damaged p-osg and other damaged materials
JP5019714B2 (ja) * 2005-01-31 2012-09-05 大陽日酸株式会社 低誘電率膜のダメージ回復法
US7678712B2 (en) * 2005-03-22 2010-03-16 Honeywell International, Inc. Vapor phase treatment of dielectric materials
JP4716370B2 (ja) * 2006-03-27 2011-07-06 東京エレクトロン株式会社 低誘電率膜のダメージ修復方法及び半導体製造装置
US7500397B2 (en) * 2007-02-15 2009-03-10 Air Products And Chemicals, Inc. Activated chemical process for enhancing material properties of dielectric films
JP2009164198A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体装置の製造方法
EP2406267B1 (en) 2009-03-10 2019-02-20 L'Air Liquide Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Cyclic amino compounds for low-k silylation
US8557877B2 (en) 2009-06-10 2013-10-15 Honeywell International Inc. Anti-reflective coatings for optically transparent substrates
JP5404361B2 (ja) 2009-12-11 2014-01-29 株式会社東芝 半導体基板の表面処理装置及び方法
US8889544B2 (en) * 2011-02-16 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric protection layer as a chemical-mechanical polishing stop layer
US8864898B2 (en) 2011-05-31 2014-10-21 Honeywell International Inc. Coating formulations for optical elements
US9029171B2 (en) 2012-06-25 2015-05-12 Taiwan Semiconductor Manufacturing Co., Ltd. Self repairing process for porous dielectric materials
TW201403711A (zh) * 2012-07-02 2014-01-16 Applied Materials Inc 利用氣相化學暴露之低ｋ介電質損傷修復
US9330989B2 (en) 2012-09-28 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for chemical-mechanical planarization of a metal layer
JP6803842B2 (ja) 2015-04-13 2020-12-23 ハネウェル・インターナショナル・インコーポレーテッドＨｏｎｅｙｗｅｌｌ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｉｎｃ． オプトエレクトロニクス用途のためのポリシロキサン製剤及びコーティング
KR20180030280A (ko) 2016-09-12 2018-03-22 삼성전자주식회사 배선 구조체를 갖는 반도체 소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010101726A (ko) * 1999-01-26 2001-11-14 크리스 로저 에이취. 나노다공성 실리카필름의 표면개질을 위한 다관능성Ｓｉ-기제 올리고머/폴리머의 사용
KR20030062237A (ko) * 2000-06-23 2003-07-23 허니웰 인터내셔널 인코포레이티드 유전 필름에 소수성을 복원시키는 방법 및 물질
US6713382B1 (en) * 2001-01-31 2004-03-30 Advanced Micro Devices, Inc. Vapor treatment for repairing damage of low-k dielectric

Family Cites Families (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4567221A (en) * 1983-03-31 1986-01-28 Kuraray Co., Ltd. Water resistant compositions
US4654269A (en) * 1985-06-21 1987-03-31 Fairchild Camera & Instrument Corp. Stress relieved intermediate insulating layer for multilayer metalization
US4624739A (en) * 1985-08-09 1986-11-25 International Business Machines Corporation Process using dry etchant to avoid mask-and-etch cycle
WO1990010035A1 (en) * 1989-03-01 1990-09-07 Raychem Corporation Method of curing organopolysiloxane compositions and compositions and articles therefrom
US5372851A (en) * 1991-12-16 1994-12-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a chemically adsorbed film
JP2603017B2 (ja) 1991-12-16 1997-04-23 松下電器産業株式会社 化学吸着膜の製造方法
US5271777A (en) * 1991-12-17 1993-12-21 Hughes Aircraft Company High efficiency coil fabrication process
US5576247A (en) * 1992-07-31 1996-11-19 Matsushita Electric Industrial Co., Ltd. Thin layer forming method wherein hydrophobic molecular layers preventing a BPSG layer from absorbing moisture
JP3219315B2 (ja) 1992-08-21 2001-10-15 大日本印刷株式会社 位相シフトマスクの白欠陥修正方法
US5429730A (en) * 1992-11-02 1995-07-04 Kabushiki Kaisha Toshiba Method of repairing defect of structure
WO1994021386A2 (en) * 1993-03-25 1994-09-29 Research Corporation Technologies, Inc. Polymers useful in forming self-assembled bonded anisotropic ultrathin layers and their use
JPH0766287A (ja) 1993-08-23 1995-03-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JPH07335758A (ja) 1994-04-15 1995-12-22 Matsushita Electric Ind Co Ltd 多層金属配線の形成方法
US5488015A (en) 1994-05-20 1996-01-30 Texas Instruments Incorporated Method of making an interconnect structure with an integrated low density dielectric
US5479727A (en) * 1994-10-25 1996-01-02 Air Products And Chemicals, Inc. Moisture removal and passivation of surfaces
US5609629A (en) * 1995-06-07 1997-03-11 Med Institute, Inc. Coated implantable medical device
US6258972B1 (en) * 1995-08-03 2001-07-10 Matsushita Electric Industrial Co., Ltd. Pattern formation method and surface treating agent
JP3618150B2 (ja) 1995-10-09 2005-02-09 松下電器産業株式会社 半導体装置及びその製造方法
EP0775669B1 (en) 1995-11-16 2001-05-02 Texas Instruments Incorporated Low volatility solvent-based precursors for nanoporous aerogels
JP3230182B2 (ja) 1996-02-29 2001-11-19 シャープ株式会社 半導体装置の製造方法
WO1997038355A1 (en) 1996-04-08 1997-10-16 Micrion Corporation Systems and methods for deposition of dielectric films
RU2089499C1 (ru) 1996-12-11 1997-09-10 Смирнов Александр Витальевич Способ получения гидрофобного дисперсного материала
KR19980064176A (ko) 1996-12-17 1998-10-07 윌리엄비.켐플러 집적 회로 유전체
US5750610A (en) * 1997-02-24 1998-05-12 Dow Corning Corporation Hydrophobic organosilicate-modified silica gels
US5915175A (en) * 1997-06-27 1999-06-22 Siemens Aktiengesellschaft Mitigation of CMP-induced BPSG surface damage by an integrated anneal and silicon dioxide deposition
US6448331B1 (en) * 1997-07-15 2002-09-10 Asahi Kasei Kabushiki Kaisha Alkoxysilane/organic polymer composition for thin insulating film production and use thereof
EP0997497B1 (en) 1997-07-15 2004-10-27 Asahi Kasei Kabushiki Kaisha Alkoxysilane/organic polymer composition for thin insulating film production and use thereof
US6042994A (en) * 1998-01-20 2000-03-28 Alliedsignal Inc. Nanoporous silica dielectric films modified by electron beam exposure and having low dielectric constant and low water content
WO1999040615A1 (en) * 1998-02-04 1999-08-12 Semitool, Inc. Method and apparatus for low-temperature annealing of metallization micro-structures in the production of a microelectronic device
JP4521992B2 (ja) 1998-04-01 2010-08-11 旭化成株式会社 配線構造体の製造方法
US6395651B1 (en) * 1998-07-07 2002-05-28 Alliedsignal Simplified process for producing nanoporous silica
US6037275A (en) * 1998-08-27 2000-03-14 Alliedsignal Inc. Nanoporous silica via combined stream deposition
US6410149B1 (en) * 1998-08-27 2002-06-25 Alliedsignal Inc. Silane-based nanoporous silica thin films and precursors for making same
US6245690B1 (en) * 1998-11-04 2001-06-12 Applied Materials, Inc. Method of improving moisture resistance of low dielectric constant films
US6090724A (en) * 1998-12-15 2000-07-18 Lsi Logic Corporation Method for composing a thermally conductive thin film having a low dielectric property
US6177143B1 (en) * 1999-01-06 2001-01-23 Allied Signal Inc Electron beam treatment of siloxane resins
JP3266195B2 (ja) 1999-03-23 2002-03-18 日本電気株式会社 半導体装置の製造方法
US6029826A (en) * 1999-04-14 2000-02-29 Clay; Timothy H. Rotatable and releasable sports ball display mechanism
JP3229294B2 (ja) * 1999-06-04 2001-11-19 キヤノン販売株式会社 被成膜面の改質方法及び半導体装置の製造方法
KR100333546B1 (ko) 1999-06-10 2002-04-24 박종섭 반도체소자의 제조방법
US6318124B1 (en) * 1999-08-23 2001-11-20 Alliedsignal Inc. Nanoporous silica treated with siloxane polymers for ULSI applications
US6589889B2 (en) * 1999-09-09 2003-07-08 Alliedsignal Inc. Contact planarization using nanoporous silica materials
US6420193B1 (en) * 2000-03-17 2002-07-16 Advance Micro Devices, Inc. Repair of film having an SI-O backbone
US6346490B1 (en) * 2000-04-05 2002-02-12 Lsi Logic Corporation Process for treating damaged surfaces of low k carbon doped silicon oxide dielectric material after plasma etching and plasma cleaning steps
US6451512B1 (en) * 2000-05-01 2002-09-17 Advanced Micro Devices, Inc. UV-enhanced silylation process to increase etch resistance of ultra thin resists
US6566283B1 (en) * 2001-02-15 2003-05-20 Advanced Micro Devices, Inc. Silane treatment of low dielectric constant materials in semiconductor device manufacturing
KR100396889B1 (ko) * 2001-03-08 2003-09-03 삼성전자주식회사 크랙방지층을 이용한 콘택 형성방법 및 이를 이용한반도체 소자
JP2002353308A (ja) 2001-05-28 2002-12-06 Toshiba Corp 半導体装置及びその製造方法
TW483099B (en) 2001-06-15 2002-04-11 United Microelectronics Corp Method to reduce moisture absorption of porous low dielectric constant film
DE10130824C2 (de) 2001-06-27 2003-12-18 Promos Technologies Inc Reparaturverfahren für einen dielektrischen Film mit einem Lochdefekt auf einem Substrat
US6879046B2 (en) * 2001-06-28 2005-04-12 Agere Systems Inc. Split barrier layer including nitrogen-containing portion and oxygen-containing portion
US6583067B2 (en) * 2001-07-03 2003-06-24 United Microelectronics Corp. Method of avoiding dielectric layer deterioration with a low dielectric constant
US20030013211A1 (en) * 2001-07-13 2003-01-16 Chu-Chun Hu Mend method for breakage dielectric film
TW495880B (en) 2001-08-30 2002-07-21 United Microelectronics Corp Method of repairing a low dielectric constant material layer
US6521547B1 (en) * 2001-09-07 2003-02-18 United Microelectronics Corp. Method of repairing a low dielectric constant material layer
DE10145724A1 (de) * 2001-09-17 2003-04-10 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterstruktur unter Verwendung einer Schutzschicht und Halbleiterstruktur
JP2003142476A (ja) 2001-11-01 2003-05-16 Asahi Kasei Corp 絶縁薄膜用の多孔性シリカ薄膜
US6537919B1 (en) * 2001-12-19 2003-03-25 Taiwan Semiconductor Manufacturing Company Process to remove micro-scratches
US7083991B2 (en) * 2002-01-24 2006-08-01 Novellus Systems, Inc. Method of in-situ treatment of low-k films with a silylating agent after exposure to oxidizing environments
JP4246640B2 (ja) * 2002-03-04 2009-04-02 東京エレクトロン株式会社 ウェハ処理において低誘電率材料を不動態化する方法
JP4025096B2 (ja) 2002-03-08 2007-12-19 株式会社荏原製作所 基板処理方法
US6607925B1 (en) * 2002-06-06 2003-08-19 Advanced Micro Devices, Inc. Hard mask removal process including isolation dielectric refill
US20050229947A1 (en) * 2002-06-14 2005-10-20 Mykrolis Corporation Methods of inserting or removing a species from a substrate
JP2005535554A (ja) * 2002-08-14 2005-11-24 アプライド シン フィルムズ，インコーポレイティッド リン酸アルミニウム化合物、組成物、材料及び関連複合体
CN1669130A (zh) * 2002-09-20 2005-09-14 霍尼韦尔国际公司 用于低介电常数材料的夹层增粘剂
US7005390B2 (en) * 2002-10-09 2006-02-28 Intel Corporation Replenishment of surface carbon and surface passivation of low-k porous silicon-based dielectric materials
US6802944B2 (en) * 2002-10-23 2004-10-12 Applied Materials, Inc. High density plasma CVD process for gapfill into high aspect ratio features
US7404990B2 (en) * 2002-11-14 2008-07-29 Air Products And Chemicals, Inc. Non-thermal process for forming porous low dielectric constant films
WO2004068555A2 (en) 2003-01-25 2004-08-12 Honeywell International Inc Repair and restoration of damaged dielectric materials and films
US7709371B2 (en) * 2003-01-25 2010-05-04 Honeywell International Inc. Repairing damage to low-k dielectric materials using silylating agents
US20040152296A1 (en) * 2003-02-04 2004-08-05 Texas Instruments Incorporated Hexamethyldisilazane treatment of low-k dielectric films
JP2004266008A (ja) * 2003-02-28 2004-09-24 Toshiba Corp 半導体装置の製造方法
US7442412B2 (en) * 2003-05-08 2008-10-28 Texas Instruments Incorporated Hydrophobic coating for oxide surfaces
US7425505B2 (en) 2003-07-23 2008-09-16 Fsi International, Inc. Use of silyating agents
US7179758B2 (en) * 2003-09-03 2007-02-20 International Business Machines Corporation Recovery of hydrophobicity of low-k and ultra low-k organosilicate films used as inter metal dielectrics
WO2005034194A2 (en) 2003-10-08 2005-04-14 Honeywell International Inc. Repairing damage to low-k dielectric materials using silylating agents
US8475666B2 (en) * 2004-09-15 2013-07-02 Honeywell International Inc. Method for making toughening agent materials
US7553769B2 (en) 2003-10-10 2009-06-30 Tokyo Electron Limited Method for treating a dielectric film
US7345000B2 (en) * 2003-10-10 2008-03-18 Tokyo Electron Limited Method and system for treating a dielectric film
US6821880B1 (en) * 2003-12-01 2004-11-23 Taiwan Semiconductor Manufacturing Co. Ltd. Process of dual or single damascene utilizing separate etching and DCM apparati
JP2005294525A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 半導体装置の製造方法
WO2005109475A2 (en) * 2004-05-04 2005-11-17 California Institute Of Technology Zeolite films for low k applications

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010101726A (ko) * 1999-01-26 2001-11-14 크리스 로저 에이취. 나노다공성 실리카필름의 표면개질을 위한 다관능성Ｓｉ-기제 올리고머/폴리머의 사용
US6770572B1 (en) * 1999-01-26 2004-08-03 Alliedsignal Inc. Use of multifunctional si-based oligomer/polymer for the surface modification of nanoporous silica films
KR20030062237A (ko) * 2000-06-23 2003-07-23 허니웰 인터내셔널 인코포레이티드 유전 필름에 소수성을 복원시키는 방법 및 물질
US6713382B1 (en) * 2001-01-31 2004-03-30 Advanced Micro Devices, Inc. Vapor treatment for repairing damage of low-k dielectric

Also Published As

Publication number Publication date
US7915181B2 (en) 2011-03-29
KR20050095866A (ko) 2005-10-04
EP1588411A4 (en) 2008-10-01
US20060141641A1 (en) 2006-06-29
CN1742363A (zh) 2006-03-01
CN1742363B (zh) 2010-10-13
JP2006517347A (ja) 2006-07-20
WO2004068555A3 (en) 2005-02-03
EP1588411A2 (en) 2005-10-26
TW200428632A (en) 2004-12-16
JP4999454B2 (ja) 2012-08-15
TWI335072B (en) 2010-12-21
WO2004068555A2 (en) 2004-08-12

Similar Documents

Publication Publication Date Title
KR101040687B1 (ko) 손상된 유전체 물질 및 막의 보상 및 회복
US7678712B2 (en) Vapor phase treatment of dielectric materials
US8475666B2 (en) Method for making toughening agent materials
US6214748B1 (en) Semiconductor device and method for the fabrication thereof
CN1839468B (zh) 使用甲硅烷基化剂修复低k介电材料的损伤
US6962727B2 (en) Organosiloxanes
US7557035B1 (en) Method of forming semiconductor devices by microwave curing of low-k dielectric films
JP5161571B2 (ja) 処理剤物質
JP2008518460A (ja) 金属間誘電体として用いられる低ｋ及び超低ｋの有機シリケート膜の疎水性の回復
KR100898158B1 (ko) 에칭-정지 수지
US6764718B2 (en) Method for forming thin film from electrically insulating resin composition
CN100552542C (zh) 由旋涂上的陶瓷薄膜组成的构图层
US20040052948A1 (en) Electronic device manufacture
WO2004037877A9 (en) Organosiloxanes
CN100505223C (zh) 微电子互连结构体中的多层覆盖阻隔层
JP2000021872A (ja) 低誘電率樹脂組成物、低誘電率絶縁膜形成方法および半導体装置の製造方法
WO2004101651A1 (en) Minimization of coating defects for compositions comprising silicon-based compounds and methods of producing and processing
KR101064336B1 (ko) 실릴화제를 이용한 저-ｋ 유전물질로의 손상 보수
Chiu et al. Low-k materials for microelectronics interconnects

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee