JP3266195B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3266195B2 JP3266195B2 JP07769899A JP7769899A JP3266195B2 JP 3266195 B2 JP3266195 B2 JP 3266195B2 JP 07769899 A JP07769899 A JP 07769899A JP 7769899 A JP7769899 A JP 7769899A JP 3266195 B2 JP3266195 B2 JP 3266195B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- copper
- insulating film
- barrier film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 title claims description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 76
- 239000010949 copper Substances 0.000 claims description 52
- 230000004888 barrier function Effects 0.000 claims description 43
- 229910052802 copper Inorganic materials 0.000 claims description 41
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 40
- 229910052757 nitrogen Inorganic materials 0.000 claims description 39
- 239000011229 interlayer Substances 0.000 claims description 38
- 238000000137 annealing Methods 0.000 claims description 24
- 229910020177 SiOF Inorganic materials 0.000 claims description 20
- 238000004544 sputter deposition Methods 0.000 claims description 18
- 239000007789 gas Substances 0.000 claims description 13
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 238000005546 reactive sputtering Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 137
- 239000000758 substrate Substances 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 239000010410 layer Substances 0.000 description 7
- 238000007747 plating Methods 0.000 description 7
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 5
- 239000011737 fluorine Substances 0.000 description 5
- 229910052731 fluorine Inorganic materials 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- -1 copper nitride Chemical class 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000012491 analyte Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
Description
方法に関するものであり、特に銅配線を用いた半導体装
置の製造方法に関する。
積化にともない、配線の微細化及び多層化が顕著に進行
している。従来より、配線材料としてアルミニウム(A
l)又はその合金が多用されているが、配線の微細化、
高集積化に伴う、発熱や消費電力の増加が顕著となり、
Alよりも低抵抗の銅(Cu)を配線材料として用いる
ことが提案され、一部実用に供されるようになってきて
いる。
ライエッチング法などにより配線形状にパターニング
し、その後、層間絶縁膜でAl配線を埋設する方法がと
られている。しかしながら、Cu配線の形成にはドライ
エッチング法によるパターン化が困難であることから、
はじめに層間絶縁膜を形成し、これに溝を形成し、該溝
に銅を埋め込むことで配線とする方法(いわゆる、ダマ
シン法)が採られる。
線とする場合、銅が拡散して基板上に形成されたトラン
ジスタなどのデバイスに悪影響を与えることを防止する
ため、溝に銅の拡散を防止するバリア性のある薄膜を形
成しておくのが普通である。
検討されており、バリア性、銅との密着性の観点からは
Ta系バリア膜が有望視されている。
込み配線を形成する際に層間絶縁膜であるSiO2と銅
との間に六方晶相のTaN層あるいは六方晶相のTaN
とα相のTaの多層をバリア膜として使用することで、
500℃のアニール中に銅が拡散する問題を解決できる
ことが開示されている。
説明する。
クト(不図示)を形成したシリコン基板51上にSiO
2絶縁膜52を成膜し、続いて、SiN、SiONなど
のエッチングストッパ膜53を50nm程度の膜厚に成
膜した後、銅を埋め込む溝を形成するためのSiO2か
らなる層間絶縁膜54を400nm程度成膜する(図5
(a))。その上にフォトレジストを塗布形成し、露
光、現像してレジストマスク55を残し(図5
(b))、これをマスクに層間絶縁膜54をエッチング
して図5(c)に示すような溝56を形成する。
基板をスパッタ装置内に設置して、まず、Taあるいは
TaNなどのTa系のバリア膜57を30nm程度、続
いて、スパッタ法によりCuスパッタ膜58を100n
m程度の膜厚で成膜する(図5(d))。
キ法などによりCuメッキ膜59成膜する(図5
(e))。電解メッキにより成膜したCuメッキ膜59
は比抵抗が2.4μΩ・cm(20℃)とバルクの銅
(1.72μΩ・cm(20℃))と比較してやや高
く、また、粒径が小さいことからエレクトロマイグレー
ション(EM)耐性が低い。従来より、250〜400
℃程度の温度でアニール処理することで、比抵抗を1.
9μΩ・cm(20℃)程度にまで低減することが可能
であり、同時に粒成長が起こってEM耐性が向上するこ
とが知られている。
間絶縁膜54の表面が露出するまで平坦化することで、
図5(f)に示すように銅を溝に埋め込むことができ
る。
iO2を構成材料とするが、ロジック系半導体デバイス
においては、信号の伝搬遅延の短縮が必須であるため、
層間絶縁膜の低誘電率化が求められている。そのため、
高密度プラズマCVD装置(HDP−CVD)を用いて
フッ素含有ガスを導入し、低誘電率膜であるSiOF
(ε≒3.3)を成膜することが検討されている。
59号公報には、Al配線などの上に形成されるTiN
反射防止膜を覆ってSiOF膜で配線を埋め込むとTi
N膜とSiOF膜との界面で剥がれが生じることが記載
されており、この問題に対して、薄い酸化シリコン膜を
スパッタ法あるいはプラズマCVD法で形成して、その
後、SiOF膜を成膜する方法が記載されている。
iOFを用いて、バリア膜としてTa系バリア膜を用
い、Cuメッキ膜成膜後のアニール工程を経て、CMP
を行う際、CMP中にかかる負荷によりバリア膜とSi
OF層間絶縁膜との界面で生じていることを本発明者は
見いだした。アニール工程を経ずにCMP工程に供した
場合には、この現象が見られなかった。
ことで密着性が向上することが知られており、積極的に
アニール工程を行っていたが、SiOF膜の場合にアニ
ールによってTa系バリア膜との密着性が低下すること
は従来知られておらず、新規な課題である。
膜とSiOF膜との間にSiO2膜を介在させて密着性
を改善する方法も考えられるが、誘電率が上がってしま
い、SiOF膜を使用する意味が無くなると共に、工程
が煩雑化するため、実用的ではない。
導体装置において、層間絶縁膜としてSiOF膜を使用
する場合、層間絶縁膜とバリア膜との密着性を向上させ
ることにより配線の信頼性を向上させ、さらに、層間絶
縁膜全体における低誘電率化を図り、配線間容量を小さ
くしてデバイスの高速化を図る半導体装置を提供するこ
とにある。
め、本発明では、少なくともSiOFからなる層間絶縁
膜に形成された溝にバリア膜を介して埋め込み形成され
た銅配線を有する半導体装置の製造方法であって、Si
OFからなる層間絶縁膜を成膜する工程、該層間絶縁膜
に溝を形成する工程、該溝を覆って全面に窒素含量30
〜60%の窒化タンタルからなるバリア膜を形成する工
程、該バリア膜上に銅膜を成膜する工程、250〜40
0℃の温度範囲でアニールする工程、及び化学機械研磨
法により層間絶縁膜表面が露出するまで銅膜及びバリア
膜を研磨して銅配線を前記溝に埋め込む工程とを有する
ことを特徴とする半導体装置の製造方法を実施する。
より成膜されるものであって、その際の窒素流量比を前
記窒素含量の窒化タンタルを得るに必要十分量とし、コ
リメートつきスパッタ装置では15〜40%、コリメー
ト無しスパッタ装置では30〜60%とすることは好ま
しい。
より説明する。
す断面図である。なお、ここでは第1層配線に銅配線を
適用した場合を示している。
(不図示)とコンタクト(不図示)を形成したシリコン
基板1上にSiO2絶縁膜2を成膜し、続いて、Si
N、SiONなどのエッチングストッパ膜3を50nm
程度の膜厚に成膜した後、銅を埋め込む溝を形成するた
めのSiOFからなる層間絶縁膜4を400nm程度成
膜する。SiOF膜4は、通常の平行平板型PE−CV
D装置にTEOS或いはSiH4系のガスとフッ素系の
ガス(C2F6,TEFS等)、酸素、ヘリウムを導入す
ることにより、成長させる。TEOSとC2F6を使用し
た場合のSiOF膜中のフッ素濃度は、成膜パワー、温
度、原料ガス流量比等で5〜10atom%に調整す
る。具体的には、TEOS原料ガスを50〜200SC
CM、C2F6ガスを300〜600SCCM、酸素を5
00〜2000SCCM、RFパワーを800〜100
0W、基板温度を300〜400℃で調整する。各原料
ガスの流量を調整することで、膜中のフッ素濃度を任意
に制御することができるが、おおむねSiOF膜中のフ
ッ素濃度は8at%以下とするのが好ましく、低誘電率
化のためには1at%以上含まれている必要がある。そ
の上にフォトレジストを塗布形成し、露光、現像してレ
ジストマスク5を残し(図1(b))、これをマスクに
層間絶縁膜4をエッチングして図1(c)に示すような
溝6を形成する。
基板をスパッタ装置内に設置して、まず、Taあるいは
TaNなどのTa系のバリア膜7を30nm程度、続い
て、スパッタ法によりCuスパッタ膜8を100nm程
度の膜厚で成膜する(図1(d))。
キ法などによりCuメッキ膜9を成膜する(図1
(e))。250〜400℃程度の温度でアニール処理
に続いて、化学機械研磨(CMP)法にて層間絶縁膜4
の表面が露出するまで平坦化することで、図1(f)に
示すように銅を溝に埋め込むことができる。アニールす
ることで、銅の20℃での比抵抗を2μΩ・cm以下と
することができる。アニール時間については、アニール
方法により種々異なり、例えば、ランプを用いたRTA
処理では数十秒〜数分程度でよく、拡散炉を用いた場合
には数分〜数十分行う。
剥がれに対する影響を検討した。
パッタ装置(例えば、アネルバ社製、「I−1060」
(コリメート使用))を用い、溝形成された基板43を
真空チャンバ41内の陽極42上に設置し、真空チャン
バ41内を不図示の真空ポンプで3×10-8torrまで排
気し、ガス導入口46に接続されたガスボンベ48から
ArとN2とをマスフローコントローラー(MFC)4
7でそれぞれ流量を調節し、又、別途ホルダーAr流量
として4sccm供給し、絶縁体45で保持された陰極
(ターゲット)としてTaターゲット(冷却水で冷却)
を用い、高圧電源49から所定の電力(ここでは9k
W)を供給することで、放電プラズマ領域50にてTa
原子と窒素原子を反応させ、窒化タンタル膜の成膜を行
った。この時の成膜速度は約10Å/secであった。更
にこの上に100nmの銅をスパッタ成膜した。
ールした後、膜表面を軽くけがいた後、その部分にテー
プを貼って、一気に引き剥がしたとき、膜剥がれが生じ
るかどうか確認した。テスト用のテープは、住友3M社
製「スコッチテープ」(登録商標)、テープNo.5
6,接着力558g/cmを用いた。このピーリングテ
ストの評価として、全面に剥がれたものを(×)、一部
剥がれたものを(△)、わずかに剥がれが生じたが、バ
リア膜としての機能として問題ないものを(○)、全く
剥がれが生じなかなったものを(◎)として、窒素流量
比(窒素含量)との関係を以下の表に示す。
には膜剥がれは見られなかったが、アニールすること
で、窒素含量の少ないものはSiOF層間絶縁膜とバリ
ア膜との間で剥がれが生じていた。一方、窒素含量の多
いサンプル8,9では銅膜とバリア膜との間で剥がれが
生じていた。
用せずにバリア膜を成膜した以外は同様にして評価サン
プルを作製し、同様に膜剥がれを評価した。尚、成膜速
度を前記と同様にするため、高圧電源からの供給電力は
3kWとした。結果を以下に示す。
価は(×)であった。
窒素含量の少ない場合には、アニールにより界面にパイ
ルアップしたF原子によるフッ化、熱処理による界面の
酸化を受けてしまい、密着性に乏しい膜が界面に形成さ
れるためではないかと考えられる。又、窒素含量が多い
場合は、銅膜がアニールにより窒化されて銅膜とバリア
膜との界面に窒化銅が形成され、密着性を劣化させてい
るのではないかと考えられる。
特に40〜60%の窒化タンタルをバリア膜として用い
ることで、アニールによっても密着強度の劣化のない配
線の形成が可能であることが分かる。なお、TaN膜中
の窒素含量の検出方法は、ESCA分析法を用い、分析
対象物にX線を照射して、放出されてきた光電子のエネ
ルギー(eV)及びその強度(ピーク面積)を測定して
分析対象物の種類及び量を検出して行った。つまり、窒
素元素は399eVに、タンタル元素は405eVにピ
ークを示し、横軸を光電子のエネルギー、縦軸をその強
度として得られたグラフから、それぞれのピーク面積を
算出し、ピーク面積比から相対的に元素比を求めたもの
である。現在知られている窒化タンタルのうち、もっと
も窒素含量の多いものはTa3N5とされており、元素比
から計算すると窒素含量は62.5%となるが、これは
塩化タンタルをアンモニア気流中で赤熱することにより
赤色粉末として得られるもので、実際にスパッタ法で得
られる窒化タンタルとしては、高配向性、あるいはラン
ダム配向性の六方晶相のTaNであり、60%までの窒
素を含有するものである。同じ60%の窒素含量であっ
ても表1のサンプル7〜9で差が生じているのは、スパ
ッタ条件の違いによるもので、過剰量の窒素がTaN膜
の構成要素とはならずに膜中に残留し、それがアニール
時に銅を窒化して、銅膜とバリア膜界面での密着性を低
下させているのではないかと予想される。これに対し
て、サンプル7では残留窒素はあまり存在せずサンプル
8,9のような剥がれは発生しないのではないかと考え
られる。従って、製造に際してはスパッタ条件、特に窒
素流量比を制御するのが好ましい。なお、窒素流量比は
窒化タンタルからなるバリア膜中の窒素含量が上記の範
囲に入っていれば良く、どのようなスパッタ装置を用い
た場合であっても窒素を過剰に導入しない、つまり必要
十分量の窒素を導入するように行えばよいが、アルゴン
と窒素を導入ガスとして使用する条件では、窒素流量比
(窒素流量/(アルゴン流量+窒素流量))として、コ
リメートを使用する場合は15〜40%、好ましくは2
0〜30%程度の範囲、コリメートを使用しない場合
は、30〜60%、好ましくは40〜60%の範囲に設
定するのが望ましい。
は、5nm以上とするのが望ましい。5nmより薄い膜
では、バリア性が不十分である。一方、膜厚が厚くなる
と、バリア膜の内部応力の方向と銅膜の内部応力の方向
とが逆方向であることから、銅膜成膜途中からSiOF
層間絶縁膜とバリア膜との間で剥がれが生じる場合があ
る。特にこの傾向は、窒素含量が多くなるほどバリア膜
の硬度が高くなるため、応力緩和できずに剥がれやすく
なる。従って、膜厚の上限としては窒素含量にもよる
が、おおむね60nm程度とするのが望ましい。
限はなく、銅メッキ膜のシード層となる均一な膜であれ
ばよいが、おおむね、50〜200nm、好ましくは7
5〜150nm程度である。
形成には上記のガス系を使用したが、使用するガスは、
これに限定されるものではない。
用いて説明する。
するための工程断面図であり、銅配線を2段に形成した
層間絶縁膜に下層とのコンタクト部と配線部とを同時に
形成するいわゆるデュアルダマシン構造の配線形成工程
を示している。
タ部(不図示)とコンタクト(不図示)を形成したシリ
コン基板1上にSiO2絶縁膜2を成膜し、続いて、S
iN、SiONなどのエッチングストッパ膜3を50n
m程度の膜厚に成膜した後、銅を埋め込む溝を形成する
ためのSiOFからなる層間絶縁膜4を400nm程度
成膜する。更に、エッチングストッパ膜3と層間絶縁膜
4とを同様に積層する。
スク5aを形成し(図2(b))、これをマスクに上層
の層間絶縁膜4とエッチングストッパ膜3をエッチング
してコンタクト溝6aを形成する。更に配線溝パターン
に対応したレジストマスク5bを形成し(図2
(c))、コンタクト溝6a底に露出した下層の層間絶
縁膜4と上層の層間絶縁膜4とを同時にエッチングする
ことで、図2(d)に示すようなコンタクト溝6aと配
線溝6bとを有する構造が形成される。
素含量50%)バリア膜7と100nmのCuスパッタ
膜8を成膜し(図3(e))、同様に1μm程度のCu
メッキ膜9を成膜後、400℃でのアニール工程を経て
上層の層間絶縁膜表面が露出するまでCMP処理するこ
とにより図3(f)に示すようなデュアルダマシン構造
の埋め込み配線を形成することができる。
線に限定されるものではなく、多層配線にも同様に適用
可能であることは言うまでもない。
窒素含量の規定された窒化タンタルバリア膜を形成する
ことで、銅配線層の比抵抗の低減及びEM耐性の向上の
ために行われるアニール処理をCMP処理前に施して
も、CMP過程においてSiOF層間絶縁膜との密着性
が向上するため、配線の信頼性が向上し、さらに、層間
絶縁膜全体における低誘電率化を図り、配線間容量を小
さくしてデバイスの高速化を図った半導体装置が提供で
きる。
程断面図である。
る工程断面図である。
る工程断面図である。
置の一構成例を示す概略図である。
である。
Claims (4)
- 【請求項1】 少なくともSiOFからなる層間絶縁膜
に形成された溝にバリア膜を介して埋め込み形成された
銅配線を有する半導体装置の製造方法であって、 SiOFからなる層間絶縁膜を成膜する工程、 該層間絶縁膜に溝を形成する工程、 該溝を覆って全面に窒素含量30〜60%の窒化タンタ
ルからなるバリア膜を形成する工程、 該バリア膜上に銅膜を成膜する工程、 250〜400℃の温度範囲でアニールする工程、及び
化学機械研磨法により層間絶縁膜表面が露出するまで銅
膜及びバリア膜を研磨して銅配線を前記溝に埋め込む工
程とを有することを特徴とする半導体装置の製造方法。 - 【請求項2】 前記バリア膜が反応性スパッタリング法
により成膜されるものであって、その際のスパッタリン
グ成膜空間に導入するガスとしてアルゴンと窒素の混合
ガスを用い、窒素流量比を前記窒素含量の窒化タンタル
を得るに必要十分量とすることを特徴とする請求項1に
記載の半導体装置の製造方法。 - 【請求項3】 前記窒素流量比をコリメート付きスパッ
タ装置において15〜40%、もしくはコリメート無し
スパッタ装置において30〜60%とすることを特徴と
する請求項2に記載の半導体装置の製造方法。 - 【請求項4】 前記バリア膜の窒素含量が40〜60%
であることを特徴とする請求項1に記載の半導体装置の
製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07769899A JP3266195B2 (ja) | 1999-03-23 | 1999-03-23 | 半導体装置の製造方法 |
TW089105089A TW457589B (en) | 1999-03-23 | 2000-03-17 | Semiconductor device and method for production thereof |
US09/533,247 US6441489B1 (en) | 1999-03-23 | 2000-03-22 | Semiconductor device with tantalum nitride barrier film |
KR1020000014429A KR100332937B1 (ko) | 1999-03-23 | 2000-03-22 | 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07769899A JP3266195B2 (ja) | 1999-03-23 | 1999-03-23 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000277520A JP2000277520A (ja) | 2000-10-06 |
JP3266195B2 true JP3266195B2 (ja) | 2002-03-18 |
Family
ID=13641127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07769899A Expired - Lifetime JP3266195B2 (ja) | 1999-03-23 | 1999-03-23 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6441489B1 (ja) |
JP (1) | JP3266195B2 (ja) |
KR (1) | KR100332937B1 (ja) |
TW (1) | TW457589B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6536668B1 (en) | 1991-09-30 | 2003-03-25 | Ncr Corporation | Dual aperture optical scanner |
US6568598B1 (en) | 1992-07-14 | 2003-05-27 | Psc Scanning, Inc. | Multiple plane scanning system for data reading applications |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3651360B2 (ja) * | 2000-05-19 | 2005-05-25 | 株式会社村田製作所 | 電極膜の形成方法 |
KR100797202B1 (ko) | 2000-06-23 | 2008-01-23 | 허니웰 인터내셔널 인코포레이티드 | 손상된 실리카 유전 필름에 소수성을 부여하는 방법 및 손상된 실리카 유전 필름 처리 방법 |
US6979646B2 (en) * | 2000-12-29 | 2005-12-27 | Intel Corporation | Hardening of copper to improve copper CMP performance |
JP4257051B2 (ja) | 2001-08-10 | 2009-04-22 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
US7148148B2 (en) * | 2001-12-06 | 2006-12-12 | Seiko Epson Corporation | Mask forming and removing method, and semiconductor device, an electric circuit, a display module, a color filter and an emissive device manufactured by the same method |
CN1444259A (zh) | 2002-03-12 | 2003-09-24 | 株式会社东芝 | 半导体器件的制造方法 |
JP3973467B2 (ja) * | 2002-03-20 | 2007-09-12 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
CN1462069A (zh) | 2002-05-31 | 2003-12-17 | 松下电器产业株式会社 | 布线结构的形成方法 |
EP1588411A4 (en) | 2003-01-25 | 2008-10-01 | Honeywell Int Inc | REPAIR AND RESTORATION OF DAMAGED DIELECTRIC MATERIALS AND FILMS |
CN1839468B (zh) * | 2003-10-08 | 2010-11-24 | 霍尼韦尔国际公司 | 使用甲硅烷基化剂修复低k介电材料的损伤 |
US8475666B2 (en) | 2004-09-15 | 2013-07-02 | Honeywell International Inc. | Method for making toughening agent materials |
JP2006019708A (ja) * | 2004-06-04 | 2006-01-19 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
KR101167661B1 (ko) * | 2005-07-15 | 2012-07-23 | 삼성전자주식회사 | 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법 |
JP2009088548A (ja) * | 2008-12-01 | 2009-04-23 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
KR101675319B1 (ko) * | 2010-10-04 | 2016-11-14 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
US20120156885A1 (en) * | 2010-12-21 | 2012-06-21 | United Microelectronics Corp. | Method and system for processing semiconductor wafer |
KR101665784B1 (ko) * | 2014-05-23 | 2016-10-12 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 금속의 접촉 저항을 감소시키기 위한 장치 및 방법 |
DE102016101801B4 (de) * | 2016-02-02 | 2021-01-14 | Infineon Technologies Ag | Lastanschluss eines leistungshalbleiterbauelements, leistungshalbleitermodul damit und herstellungsverfahren dafür |
CN106564853A (zh) * | 2016-11-02 | 2017-04-19 | 上海集成电路研发中心有限公司 | 微电子细胞分析电极及其制备方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07130849A (ja) | 1993-10-14 | 1995-05-19 | Canon Inc | 半導体装置及びその製造方法 |
EP0751566A3 (en) | 1995-06-30 | 1997-02-26 | Ibm | Metal thin film barrier for electrical connections |
JP3309717B2 (ja) | 1996-06-26 | 2002-07-29 | 三菱電機株式会社 | 集積回路の配線の製造方法 |
JP2882380B2 (ja) | 1996-09-05 | 1999-04-12 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JPH10244227A (ja) | 1997-02-28 | 1998-09-14 | Satake Eng Co Ltd | カントリーエレベータ等の粗選機 |
JP3019021B2 (ja) | 1997-03-31 | 2000-03-13 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JPH11354464A (ja) | 1998-06-05 | 1999-12-24 | Sony Corp | 電子装置およびその製造方法 |
JP2000124310A (ja) | 1998-10-16 | 2000-04-28 | Matsushita Electronics Industry Corp | 半導体装置およびその製造方法 |
US6100195A (en) * | 1998-12-28 | 2000-08-08 | Chartered Semiconductor Manu. Ltd. | Passivation of copper interconnect surfaces with a passivating metal layer |
-
1999
- 1999-03-23 JP JP07769899A patent/JP3266195B2/ja not_active Expired - Lifetime
-
2000
- 2000-03-17 TW TW089105089A patent/TW457589B/zh not_active IP Right Cessation
- 2000-03-22 KR KR1020000014429A patent/KR100332937B1/ko not_active IP Right Cessation
- 2000-03-22 US US09/533,247 patent/US6441489B1/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6536668B1 (en) | 1991-09-30 | 2003-03-25 | Ncr Corporation | Dual aperture optical scanner |
US6568598B1 (en) | 1992-07-14 | 2003-05-27 | Psc Scanning, Inc. | Multiple plane scanning system for data reading applications |
Also Published As
Publication number | Publication date |
---|---|
KR20000076923A (ko) | 2000-12-26 |
US6441489B1 (en) | 2002-08-27 |
KR100332937B1 (ko) | 2002-04-20 |
JP2000277520A (ja) | 2000-10-06 |
TW457589B (en) | 2001-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3266195B2 (ja) | 半導体装置の製造方法 | |
US5670421A (en) | Process for forming multilayer wiring | |
KR100442023B1 (ko) | 좁은구멍의충전및결정상으로배열된라이너층을이용한금속상호연결부형성 | |
US6607982B1 (en) | High magnesium content copper magnesium alloys as diffusion barriers | |
US8765605B2 (en) | Surface treatment for a fluorocarbon film | |
US20050263902A1 (en) | Barrier free copper interconnect by multi-layer copper seed | |
US20020006468A1 (en) | Method for forming a copper film on a substrate | |
US20020024142A1 (en) | Semiconductor device and manufacturing method of the same | |
US6506668B1 (en) | Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability | |
US7145241B2 (en) | Semiconductor device having a multilayer interconnection structure and fabrication process thereof | |
US6410986B1 (en) | Multi-layered titanium nitride barrier structure | |
JPH10125782A (ja) | 半導体装置の製造方法 | |
US6797642B1 (en) | Method to improve barrier layer adhesion | |
US6734110B1 (en) | Damascene method employing composite etch stop layer | |
JP2009111251A (ja) | 半導体装置およびその製造方法 | |
US20050277292A1 (en) | Method for fabricating low resistivity barrier for copper interconnect | |
US7645698B2 (en) | Method for forming barrier layer | |
JP2002524837A (ja) | 銅相互接続の電気移動耐性が改善されるように調整されたバリヤー層 | |
US6251806B1 (en) | Method to improve the roughness of metal deposition on low-k material | |
KR100365061B1 (ko) | 반도체소자및반도체소자제조방법 | |
US20020001946A1 (en) | Method and fabricating metal interconnection with reliability using ionized physical vapor deposition | |
US7067917B2 (en) | Gradient barrier layer for copper back-end-of-line technology | |
US20050181600A1 (en) | Method of forming a semiconductor device having a Ti/TiN/Ti<002>/a1<111> laminate | |
US7498257B2 (en) | Methods for metal ARC layer formation | |
US20050062164A1 (en) | Method for improving time dependent dielectric breakdown lifetimes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080111 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140111 Year of fee payment: 12 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |