JP2882380B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2882380B2
JP2882380B2 JP8235164A JP23516496A JP2882380B2 JP 2882380 B2 JP2882380 B2 JP 2882380B2 JP 8235164 A JP8235164 A JP 8235164A JP 23516496 A JP23516496 A JP 23516496A JP 2882380 B2 JP2882380 B2 JP 2882380B2
Authority
JP
Japan
Prior art keywords
film
crn
semiconductor device
nitrogen
barrier film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8235164A
Other languages
English (en)
Other versions
JPH1079388A (ja
Inventor
泰章 土屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8235164A priority Critical patent/JP2882380B2/ja
Priority to US08/923,843 priority patent/US5959359A/en
Publication of JPH1079388A publication Critical patent/JPH1079388A/ja
Application granted granted Critical
Publication of JP2882380B2 publication Critical patent/JP2882380B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係るものであり、特にバリア膜により被覆さ
れた銅配線を有する半導体装置及びその製造方法、並び
に配線間容量の小さい絶縁膜を用いた半導体装置及びそ
の製造方法に関するものである。
【０００２】
【従来の技術】近年、急速に半導体集積回路の高速化や
サイズの縮小化のために半導体装置の高集積化が進み、
それに伴い必然的に半導体装置を微細化するが要求され
ている。そのために配線の断面積を小さくすることが考
えられるが、これまでと比較して信号電流が減少するこ
とはほとんどないため、配線断面積だけを縮小しても配
線中の電流密度が増加に耐えられず、エレクトロマイグ
レーションによる断線の問題が生じる場合がある。ま
た、配線の多層化や高集積化のための工程の増加に伴
い、配線は複雑な熱履歴を受けるようになり、ストレス
マイグレーションによる断線も問題である。よって抵抗
が低く、かつ融点が高い配線材料であれば上述の問題は
克服できる。
【０００３】現在半導体装置の配線材料は、アルミニウ
ムを主とした合金（Ａｌ−Ｓｉ−Ｃｕ合金）が多く用い
られている。この合金の比抵抗は約３μΩｃｍ、融点は
約６５０℃である。しかし高集積化によるエレクトロマ
イグレーションやストレスマイグレーションによる断線
が表面化してきており、これらを回避するためには、さ
らに低比抵抗で高融点の配線材料が必要である。
【０００４】低比抵抗かつ高融点の配線材料の一つとし
ては、銅が注目されている。ここでいう銅とは不純物を
可能な限り除去した純銅に近い、一般に用いられている
配線材料としての銅である。この銅は比抵抗が約１．６
７μΩｃｍ、融点は１０８３℃であり、比抵抗及び融点
の面でどちらもアルミニウム合金に比べて優れている。
しかしながら、銅はアルミニウム合金に比べ耐酸化性が
低くかつ拡散性が高いという欠点を持つため、銅を半導
体装置の配線材料として実用化するには、銅の酸化と拡
散を効果的に防ぐバリア膜が必要となる。
【０００５】現在、半導体装置の配線材料としてアルミ
ニウム合金が、バリア膜としては窒化チタン（ＴｉＮ）
が主に使用されている。図９には窒化チタンをバリア膜
に用いた場合の半導体装置を説明するための、半導体基
板の断面図を示す。図９（ａ）には拡散性が低いアルミ
ニウム合金を配線金属に用いた場合の一般的な半導体基
板の断面図を示す。絶縁膜４１の上層に窒化チタンバリ
ア膜４２、さらに上層に配線金属であるアルミニウム合
金４３の順に積層している。
【０００６】窒化チタンは不定比組成範囲が広いため
（Ｔｉ：Ｎ=１：０．５〜１．１６）、結晶中に格子欠
陥が多い。このような物質は外部から酸素などを取り込
み、結果的に配線材料などの金属種と反応させる恐れが
ある。また、接触する配線材料等の金属種の拡散性が高
い場合、格子欠陥を介して金属原子を容易に拡散させる
ため、バリア膜としての機能を全く成さない。アルミニ
ウム合金４３では配線金属原子の拡散性が低いため、窒
化チタンバリア膜４２との反応が起こりにくい。また、
アルミニウム合金４３は反応性が低いため、たとえ窒化
チタンの格子欠陥を介して酸素などの原子及び分子が取
り込まれたとしても、反応がほとんど起こらず安定であ
る。よって、従来のアルミニウム合金では、不定比組成
範囲の広い窒化チタンをバリア膜として用いることに問
題はない。
【０００７】一方、図９（ｂ）には拡散性が高く耐酸化
性が低い配線金属である銅を用いた場合の半導体基板の
断面図を示す。図中の矢印は原子の移動を表すものであ
る。銅配線４９の場合、窒化チタンバリア膜４２により
完全に被覆したとしても、その拡散性の高さから、窒化
チタンバリア膜４２中に銅配線４９のＣｕ原子５０が容
易に移動、拡散する。窒化チタンバリア膜４２中のＮ原
子４６とＣｕ原子５０の反応により、界面においてＣｕ
−Ｎ化合物Ｃ１が形成されたり、窒化チタンバリア膜４
２中のＴｉ原子４７とＣｕ原子５０の反応によりＴｉ−
Ｃｕ化合物Ｃ２を形成したりする。さらにＣｕ原子５０
の窒化チタンバリア膜４２への固溶Ｃ３が起こる可能性
がある。また、外部や層間絶縁膜４１より酸素（Ｏ原子
４５）が取り込まれ、酸化銅Ｃ４が形成される場合があ
る。このように化合物形成や固溶の現象が起こると銅配
線抵抗が増加し、エレクトロマイグレーションを誘発す
る恐れがある。以上の理由から半導体装置の配線材料と
して銅を用いる場合、バリア膜に窒化チタンを使用する
のは適さないことがわかる。
【０００８】従来、銅を主体とする配線を備えた半導体
装置として、図１０に示す特開平３−１１９７２７号公
報に記載された半導体装置及びその製造方法がある。こ
の方法はバリア膜に不定比組成範囲の広い窒化チタンで
はなく、窒化クロム等を用いている。その一実施例を以
下に示す。まず図１０（ａ）に示すように半導体基板６
１上にＳｉＯ2からなる層間絶縁膜６２を堆積する。次
に、図１０（ｂ）に示すように層間絶縁膜６２の上にア
ルゴンスパッタにより、銅と金属間化合物を形成しない
金属であるクロムの膜６３を５０ｎｍ堆積し、続いてア
ルゴンスパッタにより銅膜６４を４００ｎｍ堆積する。
さらに、図１０（ｃ）に示すように、得られたＣｕ／Ｃ
ｒ積層膜をエッチングにより配線パターンに加工する。
その後水素／窒素混合ガス（水素／窒素の体積比率は１
／９）中で６５０℃で３０分熱処理する。最終的には図
１０（ｄ）に示すように、配線材料であるＣｕの周囲が
３０ｎｍの窒化クロム薄膜６５で被覆され、粒界に窒化
クロム６６が拡散析出した銅膜６４とからなる配線が形
成される。このようにして窒化クロム薄膜６５により、
銅膜からのＣｕの拡散や銅膜の酸化等を防ぐ方法であ
る。また、銅と金属間化合物を形成しない金属としては
クロムの他に、バナジウム、ニオブ、タンタル、モリブ
デン、タングステン等が挙げられている。
【０００９】また、半導体集積回路の高速化も年を追う
毎に増している。半導体集積回路の処理速度を決定する
他の要因として配線遅延がある。配線遅延とは（配線抵
抗）×（配線間容量）で表され、その値が大きいほど速
度が低下する現象である。高集積化した際に処理を高速
化するためには、上述のように配線抵抗を小さくする他
に配線間容量も小さくしなければならない。現在層間絶
縁膜としてはＳｉＯ2やリン系ガラスなどが主に用いら
れているが、これらよりも配線間容量を小さくすること
ができる層間絶縁膜として、有機膜が脚光を浴びてお
り、将来的に用いられる可能性が非常に高い。
【００１０】
【発明が解決しようとする課題】しかしながら上記の方
法によって作製された半導体装置及びその製造方法に
は、以下の問題点がある。上記の方法では、気相より窒
素を供給してクロムから窒化クロム薄膜を作製してお
り、その場合の気相の窒素と水素の混合比は、少なくと
も窒素が含まれていればよいとされ、窒素の混合比が一
定ではなかった。窒化クロムを気相から合成する場合、
その組成は気相中の窒素の量に非常に敏感であり、すな
わち気相中の窒素混合比が組成を大きく左右する。十分
にクロムの窒化が行われる条件ではＣｒＮの単相が生成
されるが、供給される窒素の量によっては窒化クロム
（ＣｒＮ）の、ＣｒとＮの化学組成が定比ではなくな
る。多くの場合ＣｒＮ以外にＣｒ2Ｎが形成され、それ
らの混晶となることが知られている（T. Mills, J. Les
s-common Metals, 26(1972)223-234）。よって従来の方
法により生成した窒化クロム膜はＣｒＮ以外にＣｒ2Ｎ
（窒化二クロム）を含む混晶であると思われる。
【００１１】Ｃｒ2Ｎは不定比組成範囲がＣｒ：Ｎ=１：
０．９７９〜０．６４５と広い。そのためＣｒＮとＣｒ
2Ｎの混晶となっていた従来の技術の場合、結晶中に格
子欠陥が多く、被覆して用いても、拡散性の高い銅と接
触させると配線外部への金属の拡散が起こったり、酸素
が窒化クロム混晶膜を通って銅と反応し酸化銅を形成す
る可能性があり、バリア膜としての用をなさない。バリ
ア膜として用いる窒化クロムは、不定比組成範囲がＣ
ｒ：Ｎ=１：０．９７〜０．９９３と狭く、格子欠陥が
少ないＣｒＮ単相がバリア膜に適している。また、銅と
金属間化合物を形成しない金属としてクロムの他に、バ
ナジウム、ニオブ、タンタル、モリブデン、タングステ
ン等を用いて同様の方法により銅を被覆することも可能
であるとしているが、これらの金属の場合、ＣｒＮ単相
に比べて不定比組成範囲の非常に広い窒化物を形成する
ため、やはりバリア膜としての本質を損なう。
【００１２】他の問題点として上記の方法は、配線と不
純物拡散層をつなぐコンタクトホールや、ビアホールに
はその構造上から用いることが不可能である。その理由
として、従来の方法は粒界を抜けて銅表面にＣｒを析出
するのが特徴であるため、この方法によりクロムをコン
タクトホール内に形成した後、銅をコンタクトプラグと
してホール内に埋め込み、窒素含有雰囲気下で熱処理を
行いクロムを窒化しても、プラグの底部には窒素が十分
に供給されないため窒化が十分にされない恐れがあるか
らである。特にホールが深い場合にはホール底部のクロ
ムの窒化はほとんどされない。粒界を抜けて窒化クロム
を形成したり、クロムを選択的に窒化するという従来の
方法の特徴が生かされない上に、配線を施す部位の構造
が非常に限定されてしまう。
【００１３】さらに他の問題点として、上記の方法を含
め従来の方法では層間絶縁膜上にＣｒ膜及びＣｕ膜を堆
積した後、高温で熱処理しなければならなかった。上記
の方法では粒界を抜けて銅表面にＣｒを析出させるため
に４５０℃以上で熱処理するため、融点が３５０℃以下
の有機膜を層間絶縁膜に用いることは不可能である。半
導体集積回路の高速化のため、配線間容量の小さな有機
膜を使用して製造するのは困難である。
【００１４】本発明が解決しようとする課題は、半導体
装置において配線材料に銅を用いた場合の有効なバリア
膜を得ること、及び配線材料やバリア膜を形成する部位
の構造を問わない形成方法を提供することにある。ま
た、低融点の層間絶縁膜を用いた場合の半導体装置及び
その製造方法を提供することにある。
【００１５】
【課題を解決するための手段】前記課題を解決するた
め、請求項１に記載の半導体装置は、絶縁膜により絶縁
され少なくとも一部がバリア膜により被覆された配線材
料が銅であり、バリア膜が単相ＣｒＮの不定比組成範囲
内の組成を有するＣｒＮ膜からなることを特徴とする。
【００１６】請求項２に記載の半導体装置は、請求項１
に記載の半導体装置において、バリア膜が窒素ガス含有
混合ガススパッタの窒素ガス含有比率を制御して得られ
ることを特徴とする。
【００１７】請求項３に記載の半導体装置は、請求項１
に記載の半導体装置において、絶縁膜が有機膜からなる
ことを特徴とする。
【００１８】請求項４に記載の半導体装置の製造方法
は、絶縁膜を形成する工程と、前記絶縁膜上に第１のバ
リア膜を形成する工程と、前記第１のバリア膜上に銅膜
を形成し銅膜の露出部上に第２のバリア膜を形成する工
程からなり、前記第１及び第２のバリア膜を単相ＣｒＮ
の不定比組成範囲内のＣｒＮにより形成することを特徴
とする。
【００１９】請求項５に記載の半導体装置の製造方法
は、請求項４に記載の半導体装置の製造方法において、
絶縁膜を有機材料からなる物質により形成することを特
徴とする。
【００２０】請求項６に記載の半導体装置の製造方法
は、絶縁膜により絶縁され少なくとも一部がバリア膜に
より被覆された銅配線材料を有し、前記バリア膜が単相
ＣｒＮの不定比組成範囲内の組成を有するＣｒＮ膜から
なる半導体装置の製造方法において、Ｃｒを含有するタ
ーゲットを用い、ＣｒＮ単相を得るように管理される窒
素ガス含有混合ガススパッタを行なうことを特徴とす
る。
【００２１】請求項７に記載の半導体装置の製造方法
は、請求項６記載の半導体装置の製造方法において、Ｃ
ｒＮ単相を得るように管理される窒素ガス含有混合ガス
スパッタが窒素ガス含有比率を制御して行われることを
特徴とする。
【００２２】請求項８に記載の半導体装置の製造方法
は、Ｃｒを含有するターゲットを用い、単相ＣｒＮの不
定比組成範囲内のＣｒＮを得るように管理された窒素ガ
ス含有混合ガススパッタを行うことによりバリア膜を得
ることを特徴とする。
【００２３】請求項９に記載の半導体装置の製造方法
は、請求項８に記載の半導体装置の製造方法において、
ガス総流量３０ｓｃｃｍ、チャンバー内圧力５×１０-3
Ｔｏｒｒ、チャンバー内温度２５℃、出力１００Ｗ、窒
素／アルゴン混合ガスの窒素の混合体積比が１０〜５０
％であることを特徴とする。
【００２４】請求項１０に記載の半導体装置の製造方法
は、請求項６〜９のいずれか一に記載の半導体装置の製
造方法において、ＣｒＮ単相バリア膜の組成を磁化測定
により求めることを特徴とする。
【００２５】
【００２６】
【発明の実施の形態】本発明による半導体装置及びその
製造方法の一実施の形態について説明する。半導体装置
に銅配線を用いた場合には、前述のように銅原子の拡散
を防止するバリア膜としてはＣｒＮ単相膜が有効であ
る。本発明においてＣｒＮを形成するには、Ｃｒをター
ゲットとして窒素／アルゴンガス混合雰囲気中で特定の
条件下でスパッタリングする。この方法により窒化クロ
ム膜が半導体基板上に直接堆積される。
【００２７】混合ガススパッタリングにより基板表面に
物質を堆積させる場合、得られる物質の相は様々なパラ
メータによって左右される。考えられるパラメータとし
ては作製するチャンバー内の温度や圧力、チャンバー内
の雰囲気ガスの成分及び混合分圧（比率）、ターゲット
と基板の距離、基板表面温度、スパッタリング出力など
がある。本発明では、目的とするバリア膜を得るために
前記の条件を予め管理し、スパッタすることによって得
られる生成物の組成を測定・分析し、その条件を適用し
て、半導体装置を製造する。目的とするバリア膜とは、
半導体装置を構成する材料や求める半導体装置の特性に
よって大きく異なるが、銅配線を用いた半導体装置では
有効に銅の拡散や酸化などを抑止できる不定比組成範囲
の狭いバリア膜であり、特に単相のＣｒＮである。Ｃｒ
Ｎ単相のみを混合ガススパッタリングにより形成する場
合に、化学組成を決定づける重要なパラメータとして前
述のように気相中の窒素の混合比がある。気相中の窒素
混合比が変化すると、スパッタリングによりＣｒターゲ
ットから生成される窒化クロムは、前述のバルクＣｒＮ
の不定比組成範囲の組成を持たなくなり、またＣｒＮと
Ｃｒ2Ｎの混晶となる。特に、温度等の諸条件を半導体
装置の製造時と同一に管理した上で、窒素／アルゴンガ
ス混合雰囲気中の窒素混合比を幅広く変化させてスパッ
タリングし、あらかじめバルクの不定比組成範囲の組成
を持つＣｒＮ単相のみが形成される窒素混合比を求めて
おく。
【００２８】堆積した窒化クロムの分析には粉末Ｘ線回
折（ＸＲＤ）、組成分析、磁化測定により求める。この
うち磁化測定は、本発明者が窒化クロムについて、Ｃｒ
Ｎ膜の不定比性と反強磁性転移との関係について詳細に
検討した結果に基づく（Y. Tsuchiya et al., Material
s Transactions, JIM, 37(1996)2 121-129）。このよう
にして得たバルク不定比組成範囲内の組成を持つＣｒＮ
単相のみが形成されるように制御した窒素の混合体積比
と同じ条件を適用し、実際に半導体装置基板にＣｒＮを
スパッタリングして製造することで、銅の拡散のバリア
に優れた性能を示すＣｒＮ単相バリア膜を得ることがで
きる。
【００２９】またこの方法による半導体装置の製造は、
格段高温もしくは低温とする必要がなく室温〜１００℃
程度の範囲で十分である。スパッタリング時の半導体基
板表面はチャンバー内温度＋５℃以下であるため、この
条件での基板表面の温度は約１００℃以内に収まる。層
間絶縁膜に融点が３５０℃以下の有機膜を用いた場合に
も、有機膜に影響を及ぼさず半導体装置を製造すること
ができ、製造歩留まりや信頼性の低下を抑えることがで
きる。
【００３０】さらに直接ＣｒＮをスパッタリングにより
成膜するため、様々な形態・構造にも対応できる。従来
の方法では困難であったコンタクトホールやビアホール
内へのバリア膜の形成も容易である。
【００３１】
【実施例】
実施例１ ＣｒＮ単相が得られる窒素の混合体積比 窒素／アルゴン混合ガススパッタリングにより作製する
本発明において、バルク不定比組成範囲内の組成を持つ
ＣｒＮ単相を得るために必要な窒素混合比は、次のよう
に求めた。まず、ガラス基板をスパッタ装置に設置し、
予備排気した後窒素／アルゴン混合ガスをガス総流量３
０ｓｃｃｍで導入した。この際窒素／アルゴン混合ガス
の窒素混合比ＰNは１０〜１００％まで変化させた。窒
素混合比ＰNは、以下の式、 ＰN＝窒素ガス流量／（窒素ガス流量＋アルゴンガス流
量）×１００ で求めた。その後チャンバー内の温度を２５℃、圧力を
５×１０-3Ｔｏｒｒに管理して出力１００Ｗで放電を行
い、スパッタリングにより窒化クロム膜を２００ｎｍ堆
積させた。
【００３２】図１（ａ）は、窒素混合比ＰNを１０〜１
００％まで変えてスパッタリングした場合の、堆積膜の
Ｘ線回折パターンである。図１（ｂ）は図１（ａ）のＸ
線回折パターンから窒化クロムの格子定数を求め、窒素
混合比ＰNに対してプロットしたものである。窒素混合
比ＰNが２０％の時にバルクＣｒＮの格子定数とほぼ一
致した。
【００３３】図２は、ＲＢＳ（ラザフォード後方散乱）
法により分析した堆積膜のＮ／Ｃｕ組成比と、窒素混合
比ＰNの関係を示す図である。図１（ａ）に示した格子
定数の変化が、窒化クロム膜の組成変化に起因するもの
であることがわかる。また、窒素混合比ＰNが２０％の
時にほぼ定比組成をとることがわかり、Ｘ線回折パター
ンの結果と一致した。
【００３４】さらに、堆積膜をを前述の磁化測定で分析
したところ、窒素混合比ＰNが２０％の試料はバルクＣ
ｒＮと同じ様な反強磁性転移を示すことが明らかとなっ
た。一方窒素混合比ＰNが２０％以外の試料はバルクＣ
ｒＮのような反強磁性を示さなかった。このことから窒
素混合比ＰNが２０％以外の条件下で得られた試料であ
るバルク不定比組成範囲外の窒化クロムは、ＣｒＮとは
性質が異なることが判明した。この磁化測定による反強
磁性転移からバルクＣｒＮと同様の組成及び性質を持つ
ＣｒＮ膜は、ごく限られた条件下でのみ作製可能である
ことがわかる。よって反強磁性を利用した磁化測定によ
る組成分析は大変有効である。また、バルクＣｒＮの不
定比組成範囲外の窒化クロムは準安定相であり、熱処理
によって定比組成に相変化する傾向がある。一方、バル
クＣｒＮの不定比組成範囲の窒化クロムは組成変化しに
くく、安定である。以上の結果から、本条件においては
窒素混合比ＰNが２０％のときにバルクＣｒＮとほぼ同
じ組成範囲を持つ安定なＣｒＮ単相を得ることができる
ことがわかる。
【００３５】このように、窒素／アルゴン混合ガススパ
ッタリング時には窒素混合比ＰNを変化させることで、
堆積する窒化クロム膜の組成を制御でき、ＣｒＮ不定比
組成範囲内の組成を持つＣｒＮ膜を作製することができ
る。今回と異なる諸条件においてもあらかじめ適切な窒
素混合比ＰNを見い出すことで、バルクＣｒＮ不定比組
成範囲内の組成を持つＣｒＮ膜を作製することができ
る。例えば、スパッタリング出力を上記の１００Ｗより
も高くした場合には堆積速度が増すため、バルクＣｒＮ
不定比組成範囲内の組成を持つＣｒＮ膜を得るには、十
分な量の窒素原子を堆積膜に供給するために窒素混合比
ＰNを高くする必要がある。また、チャンバー内温度を
高くした場合堆積膜中の窒素量が減少する傾向にあるた
め、室温で成膜できる条件よりも窒素混合比ＰNを高く
する。
【００３６】実施例２ 溝配線形成時のバリア膜 図３及び図４は本発明の実施例２を説明するための半導
体装置の断面図で、（ａ）〜（ｃ）は各工程の状態図で
ある。まず図３（ａ）に示すように、あらかじめ表面に
不純物拡散層の素子が形成された半導体基板１１上に、
ＳｉＯ2からなる層間絶縁膜１２を堆積した。その後エ
ッチングにより溝配線用開口部１３を形成した。
【００３７】次に、前工程で作製した基板をスパッタ装
置にセットし、チャンバー内を予備排気した後、窒素／
アルゴン混合ガスを実施例１で求めた混合比１／５（窒
素混合比ＰN＝２０％）、ガス総流量３０ｓｃｃｍで導
入した。その後実施例１と同じ条件であるチャンバー内
圧力５×１０-3Ｔｏｒｒ、チャンバー内温度２５℃に管
理して、出力１００Ｗで放電を行い、図３（ｂ）に示す
ようにＣｒターゲットをスパッタリングによりＣｒＮ膜
１４を５０ｎｍ堆積した。
【００３８】続いてＣｕターゲットをチャンバー内の圧
力を５×１０-3Ｔｏｒｒに保持したまま、アルゴンガス
雰囲気として出力５０Ｗで放電を行い、図３（ｃ）に示
すようにスパッタリングにより銅膜１５を８００ｎｍ堆
積した。
【００３９】ＣＭＰ（化学的機械研磨）を行い、図４
（ａ）に示すようにＣｒＮ膜１４をバリア膜とする銅配
線１５’を得た。
【００４０】さらに、窒素／アルゴン混合ガスを混合比
１／５（窒素混合比ＰN＝２０％）、ガス総流量３０ｓ
ｃｃｍで導入した。その後チャンバー内圧力５×１０-3
Ｔｏｒｒ、出力１００Ｗで放電を行い、図４（ｂ）に示
すようにＣｒターゲットをスパッタリングにより、銅配
線１５’上にＣｒＮ膜１６を５０ｎｍ堆積した。
【００４１】図４（ｃ）に示すようにエッチングにより
絶縁膜上のＣｒＮ膜を取り除き、ＣｒＮ単相膜で表面を
被覆した銅溝配線を完成した。なお、本実施例において
は銅溝配線のバリア膜として用いた場合の例を示した
が、通常の積層型の配線においてもＣｒＮバリア膜の形
成が可能である。またチャンバー内温度が２５℃と低い
ため、融点が３５０℃以下の有機膜からなる層間絶縁膜
を用いた場合にも、有機膜に影響を及ぼさずに配線やバ
リア膜を形成できる。
【００４２】実施例３ ホール内へのバリア膜形成（有
機層間絶縁膜） 図５乃至図８は本発明の実施例３を説明するための半導
体装置の断面図で、（ａ）〜（ｃ）は各工程の状態図で
ある。まず図５（ａ）に示すように、実施例２と同様に
あらかじめ表面に不純物拡散層の素子が形成された半導
体基板２１上に、有機膜であるＢＣＢ（ベンゾシクロブ
テン）からなる第一の層間絶縁膜２２を堆積した。その
後エッチングにより溝配線用開口部２３を形成した。
【００４３】次に、半導体基板２１をスパッタ装置にセ
ットし、予備排気した後、窒素／アルゴン混合ガスを実
施例１で求めた混合比１／５（窒素混合比ＰN＝２０
％）、ガス総流量３０ｓｃｃｍで導入した。その後実施
例１及び２と同じ条件であるチャンバー内圧力５×１０
-3Ｔｏｒｒ、チャンバー内温度２５℃、出力１００Ｗで
放電を行い、図５（ｂ）に示すようにＣｒターゲットを
スパッタリングによりＣｒＮ膜２４を５０ｎｍ堆積し
た。
【００４４】続いてＣｕターゲットをチャンバー内の圧
力を保持したまま、アルゴンガス雰囲気として出力５０
Ｗで放電を行い、図５（ｃ）に示すようにスパッタリン
グにより銅膜２５を８００ｎｍ堆積した。
【００４５】ＣＭＰ（化学的機械研磨）を行い、図６
（ａ）に示すようにＣｒＮ膜４４をバリアとする銅配線
２５’（第一配線層）を得た。
【００４６】図６（ｂ）に示すように、その上にＳｉＮ
からなる酸化防止膜２６を５０ｎｍ堆積した後、第二の
層間絶縁膜（ＢＣＢ膜）２７を１０００ｎｍ堆積した。
続いて図６（ｃ）に示すように、エッチングによりビア
ホール２８を形成した。
【００４７】半導体基板基板２１をスパッタ装置にセッ
トし、予備排気した後、窒素／アルゴン混合ガスを混合
比１／５（窒素混合比ＰN＝２０％）、ガス総流量３０
ｓｃｃｍで導入した。その後第一配線層形成と同条件で
スパッタリングにより、図７（ａ）に示すように第二の
層間絶縁膜（ＢＣＢ膜）２７上及びビアホール２８内に
ＣｒＮ膜２９を５０ｎｍ堆積した。
【００４８】これに続いてＣｕターゲットをチャンバー
内の圧力を保持したまま、アルゴンガス雰囲気として出
力５０Ｗで放電を行い、図７（ｂ）に示すようにスパッ
タリングにより、ビアホール２８内及びＣｒＮ膜２９上
に銅膜３０を８００ｎｍ堆積した。
【００４９】ＣＭＰ（化学的機械研磨）を行い、図８に
示すようにＣｒＮ膜４４をバリアとするＣｕビア３０’
を得た。このように従来例では困難であったコンタクト
ホールやビアホール内へのバリア膜の形成が、ＣｒＮを
直接スパッタリングにより成膜するため容易に行える。
【００５０】実施例２及び３に記したとおり、スパッタ
リングによるＣｒＮの成膜工程では、窒素／アルゴン混
合ガスを混合比１／５（窒素混合比ＰN＝２０％）、ガ
ス総流量３０ｓｃｃｍ、チャンバー内圧力５×１０-3Ｔ
ｏｒｒ、チャンバー内温度２５℃、出力１００Ｗであっ
た。これは堆積するＣｒＮ膜がバルク不定比組成範囲を
持つようにして実施例１で求めた条件であり、固定され
たものではない。実際条件を変える場合、特に重要なパ
ラメータである窒素混合比ＰNのみを変化させてバルク
不定比組成範囲を持つＣｒＮ膜が得られる条件を求め
る。この場合、窒素混合比ＰNは１０〜５０％の範囲が
可能である。実施例２及び３において、それぞれ絶縁膜
にＳｉＯ2及び有機膜であるＢＣＢ膜を用いたが、Ｓｉ
ＯＦ、ＰＳＧ（リン−ケイ酸ガラス）、ＢＰＳＧ（ホウ
素−リンケイ酸ガラス）、窒化膜、その他の有機膜など
が使用可能である。
【００５１】実施例４ ＣｒＮバリア膜のバリア性 実施例２及び３で作製された銅配線を含む半導体基板に
おけるＣｒＮ膜のバリア性をそれぞれ評価した。まず実
施例２及び３で作製された半導体基板を、真空中８００
℃で熱処理を行った。ＥＤＸによる元素分析を熱処理前
及び熱処理後の試料についてそれぞれ行ったところ、実
施例２及び３で作製された試料ともにＣｒＮバリア膜中
のＣｕ原子は観測されなかった。ＣｒＮバリア膜は銅配
線からＣｒＮバリア膜中へのＣｕの拡散を防止している
ことがわかる。また、同じくＥＤＸ測定によりＣｕ膜中
に酸素が観測されなかったことから、基板外部もしくは
ＳｉＯ2層間絶縁膜等からの酸素の供給を、ＣｒＮバリ
ア膜が良好に防いでいることがわかる。
【００５２】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような優れた効果を奏する。
本発明による半導体装置及びその製造方法では、製造に
用いるバリア膜を形成する条件を予め求めておき、製造
にそのまま適用することで歩留まりが低く、高信頼性の
半導体装置が提供できる。この、形成したバリア膜の組
成分析には、特にＣｒＮの場合磁化測定による方法が有
効であり、単独であるいは既存の分析方法と併せて用い
ることで精度の高い組成分析ができる。また、低抵抗率
かつ高融点である銅配線を用いているために、エレクト
ロマイグレーションやストレスマイグレーション等によ
る断線を回避できる。ＣｒＮ単相バリア膜は、この銅の
欠点である高拡散性及び低耐酸化性を補償している。こ
のため半導体装置の性能を遺憾なく発揮することができ
る。すなわち高集積化してもなお信頼性の高い半導体装
置及び半導体集積回路を提供することができる。さら
に、製造時において雰囲気温度が室温程度であるため、
半導体装置に配線間容量の小さい有機膜を用いることが
でき、その場合製造された半導体装置の高速動作性がさ
らに向上する。
【図面の簡単な説明】
【図１】本発明の一実施の形態の半導体装置及びその製
造方法を説明するための図で、（ａ）は窒素／アルゴン
混合比を変えてスパッタリングした場合の堆積膜のＸ線
回折パターンであり、（ｂ）は（ａ）より求められた格
子定数と、窒素／アルゴン混合比との関係を示す図であ
る。
【図２】本発明の一実施の形態の半導体装置及びその製
造方法を説明するための図で、ＲＢＳ（ラザフォード後
方散乱）法で求めた窒素／アルゴン混合比を変えてスパ
ッタリングした場合の堆積膜のＮ／Ｃｕ組成比である。
【図３】本発明の実施例１の半導体装置及びその製造方
法を説明するための工程断面図で、（ａ）〜（ｃ）は各
工程の状態図である。
【図４】本発明の実施例１の半導体装置及びその製造方
法を説明するための工程断面図で、（ａ）〜（ｃ）は各
工程の状態図である。
【図５】本発明の実施例２の半導体装置及びその製造方
法を説明するための工程断面図で、（ａ）〜（ｃ）は各
工程の状態図である。
【図６】本発明の実施例２の半導体装置及びその製造方
法を説明するための工程断面図で、（ａ）〜（ｃ）は各
工程の状態図である。
【図７】本発明の実施例２の半導体装置及びその製造方
法を説明するための工程断面図で、（ａ）〜（ｂ）は各
工程の状態図である。
【図８】本発明の実施例２の半導体装置及びその製造方
法を説明するための工程断面図で、工程の状態図であ
る。
【図９】窒化チタンをバリア膜に用いた場合の半導体装
置を説明するための半導体基板の断面図で、（ａ）は配
線金属にアルミニウム合金（Ａｌ−Ｓｉ−Ｃｕ）を用い
た場合であり、（ｂ）は配線金属に銅を用いた場合を示
す図である。
【図１０】特開平３−１１９７２７号公報により開示さ
れた半導体装置及びその製造方法を説明するための工程
断面図で、（ａ）〜（ｄ）は各工程の状態図である。
【符号の説明】 １１ 半導体基板 １２ 層間絶縁膜（ＳｉＯ2） １３ 溝配線用開口部 １４ バリア膜（ＣｒＮ） １５ 銅膜 １５’ 銅配線 １６ バリア膜（ＣｒＮ） ２１ 半導体基板 ２２ 第一の層間絶縁膜（ＢＣＢ膜） ２３ 溝配線用開口部 ２４ バリア膜（ＣｒＮ） ２５ 銅膜 ２５’ 銅配線 ２６ 酸化防止膜（ＳｉＮ） ２７ 第二の層間絶縁膜（ＢＣＢ膜） ２８ ビアホール ２９ バリア膜（ＣｒＮ） ３０ 銅膜 ３０’ Ｃｕビア ４１ 絶縁膜層（ＳｉＯ2） ４２ バリア膜層（ＴｉＮ） ４３ アルミニウム合金配線層 ４４ Ｓｉ原子 ４５ Ｏ原子 ４６ Ｎ原子 ４７ Ｔｉ原子 ４８ Ａｌ原子 ４９ 銅配線層 ５０ Ｃｕ原子 ６１ 半導体基板 ６２ 層間絶縁膜 ６３ クロム膜 ６４ 銅膜 ６５ 窒化クロム薄膜 ６６ 銅粒界に拡散析出された窒化クロム Ｃ１ Ｃｕ−Ｎ化合物 Ｃ２ Ｔｉ−Ｃｕ化合物 Ｃ３ 窒化チタンバリア膜中へ固溶したＣｕ原子 Ｃ４ 酸化銅（ＣｕＯ）
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/28 - 21/288 H01L 21/3205 - 21/3213 H01L 21/768

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】絶縁膜により絶縁され少なくとも一部がバ
    リア膜により被覆された配線材料が銅であり、前記バリ
    ア膜が単相ＣｒＮの不定比組成範囲内の組成を有するＣ
    ｒＮ膜からなることを特徴とする半導体装置。
  2. 【請求項２】前記バリア膜が窒素ガス含有混合ガススパ
    ッタの窒素ガス含有比率を制御して得られる請求項１に
    記載の半導体装置。
  3. 【請求項３】前記絶縁膜が有機膜からなる請求項１に記
    載の半導体装置。
  4. 【請求項４】絶縁膜を形成する工程と、前記絶縁膜上に
    第１のバリア膜を形成する工程と、前記第１のバリア膜
    上に銅膜を形成し銅膜の露出部上に第２のバリア膜を形
    成する工程からなり、前記第１及び第２のバリア膜を単
    相ＣｒＮの不定比組成範囲内のＣｒＮにより形成するこ
    とを特徴とする半導体装置の製造方法。
  5. 【請求項５】前記絶縁膜を有機材料からなる物質により
    形成する請求項４に記載の半導体装置の製造方法。
  6. 【請求項６】絶縁膜により絶縁され少なくとも一部がバ
    リア膜により被覆された銅配線材料を有し、前記バリア
    膜が単相ＣｒＮの不定比組成範囲内の組成を有するＣｒ
    Ｎ膜からなる半導体装置の製造方法において、Ｃｒを含
    有するターゲットを用い、ＣｒＮ単相を得るように管理
    される窒素ガス含有混合ガススパッタを行なうことを特
    徴とする半導体装置の製造方法。
  7. 【請求項７】ＣｒＮ単相を得るように管理される窒素ガ
    ス含有混合ガススパッタが窒素ガス含有比率を制御して
    行われる請求項６に記載の半導体装置の製造方法。
  8. 【請求項８】Ｃｒを含有するターゲットを用い、単相Ｃ
    ｒＮの不定比組成範囲内のＣｒＮを得るように管理され
    た窒素ガス含有混合ガススパッタを行うことによりバリ
    ア膜を得ることを特徴とする半導体装置の製造方法。
  9. 【請求項９】ガス総流量３０ｓｃｃｍ、チャンバー内圧
    力５×１０-3Ｔｏｒｒ、チャンバー内温度２５℃、出力
    １００Ｗ、窒素／アルゴン混合ガスの窒素の混合体積比
    が１０〜５０％であることを特徴とする請求項８に記載
    の半導体装置の製造方法。
  10. 【請求項１０】ＣｒＮ単相バリア膜の組成を磁化測定に
    より求める請求項６〜９のいずれか一に記載の半導体装
    置の製造方法。
JP8235164A 1996-09-05 1996-09-05 半導体装置及びその製造方法 Expired - Fee Related JP2882380B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8235164A JP2882380B2 (ja) 1996-09-05 1996-09-05 半導体装置及びその製造方法
US08/923,843 US5959359A (en) 1996-09-05 1997-09-04 Semiconductor device with a copper wiring pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8235164A JP2882380B2 (ja) 1996-09-05 1996-09-05 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH1079388A JPH1079388A (ja) 1998-03-24
JP2882380B2 true JP2882380B2 (ja) 1999-04-12

Family

ID=16982012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8235164A Expired - Fee Related JP2882380B2 (ja) 1996-09-05 1996-09-05 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US5959359A (ja)
JP (1) JP2882380B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3266195B2 (ja) 1999-03-23 2002-03-18 日本電気株式会社 半導体装置の製造方法
US6406997B1 (en) * 1999-06-09 2002-06-18 Klaus Schroder Chromium films and chromium film overlayers
JP3450247B2 (ja) * 1999-12-28 2003-09-22 Ｎｅｃエレクトロニクス株式会社 金属配線形成方法
US6620720B1 (en) * 2000-04-10 2003-09-16 Agere Systems Inc Interconnections to copper IC's
US6800938B2 (en) * 2002-08-08 2004-10-05 International Business Machines Corporation Semiconductor device having amorphous barrier layer for copper metallurgy
US20080303162A1 (en) * 2007-06-07 2008-12-11 Hidetoshi Ishida Semiconductor device
WO2011034089A1 (ja) * 2009-09-18 2011-03-24 株式会社アルバック 成膜方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2839579B2 (ja) * 1989-10-02 1998-12-16 株式会社東芝 半導体装置及びその製造方法
JP2551223B2 (ja) * 1990-10-17 1996-11-06 日本電気株式会社 有機樹脂多層配線基板
JPH06250163A (ja) * 1993-02-24 1994-09-09 A G Technol Kk 表示装置用遮光膜
JPH07109561A (ja) * 1993-10-07 1995-04-25 Nissin Electric Co Ltd 窒化クロム膜被覆基体
JPH08181147A (ja) * 1994-12-26 1996-07-12 Oki Electric Ind Co Ltd 銅を主体とする配線の形成方法
JP3309717B2 (ja) * 1996-06-26 2002-07-29 三菱電機株式会社 集積回路の配線の製造方法

Also Published As

Publication number Publication date
JPH1079388A (ja) 1998-03-24
US5959359A (en) 1999-09-28

Similar Documents

Publication Publication Date Title
JP3353874B2 (ja) 半導体装置及びその製造方法
US6518177B1 (en) Method of manufacturing a semiconductor device
US5639316A (en) Thin film multi-layer oxygen diffusion barrier consisting of aluminum on refractory metal
US4910169A (en) Method of producing semiconductor device
US6121685A (en) Metal-alloy interconnections for integrated circuits
TW482826B (en) Ultra thin, single phase, diffusion barrier for metal conductors
US6054382A (en) Method of improving texture of metal films in semiconductor integrated circuits
JPS62261155A (ja) 基板装置の製造方法
EP0260906B1 (en) Method of producing semiconductor device and semiconductor device
US6569756B1 (en) Method for manufacturing a semiconductor device
JP2882380B2 (ja) 半導体装置及びその製造方法
KR20030020986A (ko) 스퍼터링 타겟
US5013526A (en) Superconducting alloys comprising tungsten, molybdenum, silicon and oxygen
Murarka et al. Copper interconnection schemes: elimination of the need of diffusion barrier/adhesion promoter by the use of corrosion-resistant low-resistivity-doped copper
US6218295B1 (en) Semiconductor structure with a titanium aluminum nitride layer and method for fabricating the same
US20050156315A1 (en) Thin films, structures having thin films, and methods of forming thin films
US20030227068A1 (en) Sputtering target
US5665209A (en) Method for forming refractory metal nitride film
US20030085470A1 (en) Semiconductor device and method of manufacturing the same
EP0601509A1 (en) Semiconductor devices and method of manufacturing the same
US10978414B2 (en) Semiconductor device and method of manufacturing a semiconductor device
JP2001250829A (ja) 金属配線製造方法
US6509265B1 (en) Process for manufacturing a contact barrier
JPH05198577A (ja) 半導体装置の製造方法
JP2004289174A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990105

LAPS Cancellation because of no payment of annual fees