KR100797202B1 - 손상된 실리카 유전 필름에 소수성을 부여하는 방법 및 손상된 실리카 유전 필름 처리 방법 - Google Patents

손상된 실리카 유전 필름에 소수성을 부여하는 방법 및 손상된 실리카 유전 필름 처리 방법 Download PDF

Info

Publication number
KR100797202B1
KR100797202B1 KR1020027017542A KR20027017542A KR100797202B1 KR 100797202 B1 KR100797202 B1 KR 100797202B1 KR 1020027017542 A KR1020027017542 A KR 1020027017542A KR 20027017542 A KR20027017542 A KR 20027017542A KR 100797202 B1 KR100797202 B1 KR 100797202B1
Authority
KR
South Korea
Prior art keywords
dielectric film
silica dielectric
damaged
film
surface modification
Prior art date
Application number
KR1020027017542A
Other languages
English (en)
Other versions
KR20030062237A (ko
Inventor
니겔 피. 해커
마이클 토마스
제임스 에스. 드라쥐
Original Assignee
허니웰 인터내셔널 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 허니웰 인터내셔널 인코포레이티드 filed Critical 허니웰 인터내셔널 인코포레이티드
Publication of KR20030062237A publication Critical patent/KR20030062237A/ko
Application granted granted Critical
Publication of KR100797202B1 publication Critical patent/KR100797202B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Silicon Compounds (AREA)

Abstract

나노다공성 포옴 실리카 유전체 또는 나노다공성 실리카 유전체이든지 실리카 유전 필름은 제조 방법 및 시약에 의해 쉽게 손상받으며 이는 유전체 표면의 소수성 특성을 감소시키거나 제거한다. 본 발명은 기판에 존재하는 이러한 손상된 실리카 유전 필름에 소수성 특성을 부여하는 방법을 제공한다. 본 발명은 또한 새로운 실리카 유전 필름 및 손상된 실리카 유전 필름 모두에 소수성을 부여하는 플라즈마-기초 방법을 제공한다. 본 발명의 방법에 의해 제조된 반도체 장치가 또한 제공된다.
유전체, 소수성, 실리카, 플라즈마, 표면 개질제

Description

손상된 실리카 유전 필름에 소수성을 부여하는 방법 및 손상된 실리카 유전 필름 처리 방법{A METHOD OF IMPARTING HYDROPHOBIC PROPERTIES TO A DAMAGED SILICA DIELECTRIC FILM AND A METHOD OF TREATING A DAMAGED SILICA DIELECTRIC FILM}
본 발명은 실리카 유전 필름의 표면에 소수성을 복원시키는 방법 및 조성물을 제공한다. 이들 필름은 집적 회로("ICs")와 같은 반도체 장치의 제조에서 필름에 낮고 안정한 유전 특성을 확실히 하기위한 절연 물질로 사용된다.
집적 회로에서 외형 크기가 0.25㎛이하에 근접함에 따라, 상호연결하는 RC 지연, 전력 소모 및 신호 크로스-토크(signal cross-talk)와 관련된 문제는 점점 해결하기 어려워졌다. 층간 유전체(ILD) 및 금속간 유전체(IMD) 적용에서 저 유전 상수 물질의 집적은 이러한 문제를 해결하는데 도움이 될 것으로 여겨진다. 집적 회로에 저 유전 상수 물질을 적용하기위한 노력이 있었지만, 제조방법 및 집적 회로의 제조에 사용되는 이러한 물질의 유전 및 기계적 특성을 모두 최적화하는데 있어서 이 기술분야에 보다 나은 개선이 계속 요구된다.
실리카 유전 필름
저 유전 상수를 갖는 한 물ㄴ질은 실리카이다. 특히, 실리카는 포옴 유전 물질로서 적용될 수 있다. 가장 낮은 유전값을 위해 공기가 실리카 유전 물질내로 도 입된다. 공기는 유전 상수 1을 가지며, 공기가 나노다공성 혹은 나노미터-스케일 공극 혹은 기공 구조의 형태로 실리카 유전 물질내로 도입되는 경우에는 상대적으로 낮은 유전 상수("k")가 획득된다.
나노다공성 실리카는 일반적으로 사용되는 스핀-온-글래스("SOG") 및 화학 증기 증착("CVD") 실리카 SiO2에 사용되는 바와 같이 예를들어, 테트라메톡시실란("TMOS") 및/또는 테트라에톡시실란("TEOS")과 같은 유기-치환 실란을 포함하는 유사한 전구체를 사용하기 때문에 유용하다.
나노다공성 실리카 필름은 종전에 다수의 방법에 의해 제조되었다.
예를들어, 본 명세서에 참고문헌으로 편입된 미국 특허 출원: 제 09/054,262(1998, 4, 3), 09/111,083(1998, 7, 7), 60/098,068(1998, 8, 27), 60/098,515(1998, 8, 31), 09/044,831(1998, 3, 20), 09/044,798(1998, 3, 20) 및 09/328,648(1999, 6, 9)에는 용매 제거에 의해 나노다공성 실리카 유전 필름을 형성하기에 적절한 실리콘-기초 전구체 조성물 및 방법이 기술되어 있다.
광범위하게, 예를들어, 하나 또는 그 이상의 제거가능한 용매를 포함하는 스핀-온-글래스 조성물 형태의 전구체가 기판에 적용된 다음, 중합되고 나노미터-스케일 공극을 포함하는 유전 필름을 형성하는 방법으로 용매 제거된다.
예를들어, 전구체가 스핀-코팅에 의해 기판에 적용되는 것과 같이 나노다공성 필름을 형성하는 경우에, 필름 코팅은 전형적으로 산 또는 염기 촉매 및 물과 촉매화되어 초기 가열단계도중 중합/겔화("에이징")를 일으킨다. 그 다음 상기 필름은 예를들어 하나 또는 그 이상의 보다 높은 온도 가열 단계에 적용됨으로써 경화되어 그중에서 특히 어떠한 잔존 용매가 제거되고 필요에 따라 중합 공정이 종료된다. 다른 경화 방법은 상기 필름을 예를들어, 자외선, 전자빔, 마이크로웨이브 에너지 등과 같은 방사성 에너지에 적용하는 것을 포함한다.
본 명세서에 참고문헌으로 편입된 미국 특허 출원 제 09/291,510 및 09/291,511(1999, 4, 14)은 전구체 조성물에 존재하는 하나 또는 그 이상의 중합체 또는 올리고머를 퇴화시키거나 증기화하여 나노다공성 실리카 유전 필름을 형성하는 실리콘-기초 전구체 조성물 및 방법을 제공한다. 미국 특허 출원 제 09/566,287(2000, 5, 5)는 전구체 조성물에 존재하는 하나 또는 그 이상의 화합물을 퇴화시키거나 증기화하여 나노다공성 실리카 유전 필름을 형성하는 실리콘-기초 전구체 조성물 및 방법을 제공한다. 미국 특허 제 5,895,263에는 예를들어, 웨이퍼와 같은 기판에 분해가능한 중합체 및 유기 폴리실리카, 즉, 응축 또는 중합된 실리콘 중합체를 포함하는 조성물을 적용하여 나노다공성 실리카 유전 필름을 형성하고, 그 조성물을 가열하여 상기 폴리실리카를 더욱 응축하고 그리고 상기 분해가능한 중합체를 분해하여 다공성 유전층을 형성하는 것이 기술되어 있다.
예를들어, 미국 특허 출원 09/392,413(1999, 9, 9), 09/054,262(1998, 4, 3) 및 09/140,855(1998, 8, 27)에는 기판에 전구체 적용, 에이징, 경화, 평탄화 및 필름에 소수성을 부여하는 방법이 기술되어 있다.
반도체 제조 공정은 소수성 기를 제거한다.
본 명세서에 언급된 나노다공성 실리카 유전 필름과 같은 실리카-기초 물질이 실라놀기가 함유된 공극 구조의 표면을 포함하는 표면과 함께 나노다공성 필름을 형성하는 경우 바람직하지 않은 특성이 생긴다. 공기로 부터 흡착될 수 있는 실라놀 및 물은 전계에서 상당히 극성화될 수 있어 따라서 필름의 유전 상수를 증가시킨다.
실질적으로 실라놀 및 물이 없는 나노다공성 필름을 제조하기위해, 두 방법 중 하나가 사용된다.
(A) 일 방법으로, 유기 시약, 즉 헥사메틸디실라잔 또는 메틸트리아세톡시실란과 같은 표면 개질제가 임의로 필름의 공극내에 도입되어 트리메틸실일기와 같은 유기, 소수성 캡핑기가 더해진다.
(B) 개시제를 포함하는 전구체 조성물 또는 전구체로 부터 필름이 제조되며, 이는 더 이상의 공정없이 소수성 실리카 유전 필름을 유용하게 생성한다.
이들 방법은 예를들어 미국 특허 출원 제 09/378,705(1999, 8, 23), 09/140,855(1998, 8, 27), 09/234,609 및 09/235,186(모두 1999, 1, 21)에 기술되 어 있다.
에칭 및 플라즈마는 소수성 작용기를 제거한다.
반도체 제조공정도중 나노다공성 실리카 유전 필름에 대한 손상은 트렌치를 에칭하고 유전필름을 경유하는 공격성 플라즈마 및/또는 에칭 시약의 적용에 의해 발생한다. 또한 플라즈마는 반도체 장치(이후 일반적으로 집적회로 또는 "ICs"로 칭한다.)의 제조도중 포토레지스트 필름을 제거하기위해 사용된다. 사용되는 플라즈마는 전형적으로 산소, 불소, 수소 또는 질소원자(프리 원자, 이온 및/또는 라디칼의 형태)로 구성된다.
트렌치 도중, 에칭 및 또는 포토레지스트 제거를 거쳐 이러한 플라즈마에 노출되는 유전 필름은 쉽게 퇴화되거나 손상된다. 다공성 유전 필름은 매우 높은 표면적을 가지며 이에 따라 특히 플라즈마 손상에 상처받기 쉽다. 특히, 유기성 성분(Si 원자에 결합된 메틸기와 같은)을 갖는 실리카 기초 유전 필름은 산소 플라즈마에 의해 쉽게 퇴화된다. 유기기는 CO2로 산화되고, 실라놀 또는 Si-OH기는 유기기가 이전에 존재하였던 유전체 표면에 남는다. 다공성 실리카 필름은 이러한 유기기에 따라 소수성을 공극 표면에 남긴다. 소수성의 소실은 유전상수를 증가시킨다(이러한 필름의 저 유전 상수는 이러한 물질의 중요한 바람직한 특성이다.).
트렌치후 또는 에칭을 통하여 남은 잔존물을 제거할 목적으로 습식 화학 처리가 또한 사용된다. 사용되는 화학물질은 종종 이들이 실리카 기초 유전 필름, 특히 다공성 실리카 필름에서 유기기를 공격하고 제거하는 것과 같이 공격적이다. 또한, 이러한 손상은 그 필름이 소수성을 잃게한다. 습식 화학 에천트는 예를들어, N-메틸피롤리디논, 디메틸포름아미드, 디메틸아세트아미드와 같은 아미드; 에탄올 및 2-프로판올과 같은 알코올; 에탄올아민과 같은 알코올아민; 트리에틸아민과 같은 아민; 에틸렌디아민 및 N,N-디에틸에틸렌디아민과 같은 디아민; 디에틸렌트리아민과 같은 트리아민, 에틸렌디아민테트라아세트산 "EDTA"와 같은 디아민산; 아세트산 및 포름산과 같은 유기산; 테트라메틸암모늄 아세테이트와 같은 유기산의 암모늄염; 황산, 인산, 불화 수소산과 같은 무기산; 암모늄 플루오라이드와 같은 플루오라이드 염; 및 암모늄 히드록시드 및 테트라메틸 암모늄 히드록시드와 같은 염기; 및 히드록실 아민; 이 기술분야에서 에천트로 알려진 EKC 505, 525, 450, 265, 270 및 630(EKC Corp., Hayward CA) 및 ACT-CMI 및 ACT-690(Ashland Chemical, Hayward, CA)와 같은 포스트 에칭 습식 세정용으로 개발된 상업적 배합물을 포함한다.
새로이 생성된 실리카 유전 필름이 우선 소수성이 되는 것을 확실히하기위한 보다 신속하고 효과적인 방법이 또한 요구된다. 지금까지, 상술한 바와 같은 모든 방법들은 액체 또는 증기상 표면 개질제를 사용한다. 플라즈마상 표면 개질제 및/또는 방법에 관하여 보고된 바는 없다.
본 발명의 요약
상기 언급된 문제를 해결하기위해 그리고 다른 개선을 제공하기위해, 본 발명은 예를들어, 전형적으로 약 1.5-3.8범위의 저 유전 상수("k")를 갖는 나노다공성 실리카 유전 필름 뿐만 아니라 이러한 유전 필름을 제조하는 새로운 방법을 제공한다. 광범위하게, 본 발명은 반도체 또는 IC 장치의 제조도중 기판에 존재하는 실리카 유전 필름에 소수성 특성을 부여하는 방법을 제공한다. 하기 예시된 바와 같이, 어떠한 상업용 스핀 온 글래스(SOG)와 같은 어떠한 다른 공지된 실리콘-기초 전구체가 쉽게 사용되나 상기 필름은 바람직하게 메틸히드리도실록산 전구체로 부터 형성된다.
전형적으로 실리카 유전 필름에 대한 손상은 전에 존재하는 필름 소수성에 실질적으로 손상을 주거나 소수성을 제거하는 식으로 최소 하나의 에천트 또는 애싱제(ashing reagent)와 접촉하여 생성된다. IC 제조에 사용되는 공지된 에천트는 예를들어, 하기 타입의 시약을 하나이상 포함하는 조성물: N-메틸피롤리디논, 디메틸포름아미드, 디메틸아세트아미드와 같은 아미드; 에탄올, 2-프로판올과 같은 알코올; 에탄올아민 및 에틸렌디아민과 같은 알코올아민; 트리에틸아민과 같은 아민; N,N-디에틸에틸렌디아민과 같은 디아민, 디에틸렌트리아민과 같은 트리아민, 에틸렌디아민테트라아세트산과 같은 아민-산; 아세트산 및 포름산과 같은 유기산; 테트라메틸암모늄 아세테이트와 같은 유기산의 암모늄염; 황산, 인산, 불화 수소산과 같은 무기산; 암모늄 플루오라이드와 같은 플루오라이드 염; 및 암모늄 히드록시드 및 테트라메틸 암모늄 히드록시드와 같은 염기; 및 히드록실 아민; 이 기술분야에서 에천트로 알려진 EKC 505, 525, 450, 265, 270 및 630(EKC Corp., Hayward CA) 및 ACT-CMI 및 ACT-690(Ashland Chemical, Hayward, CA)와 같은 포스트 에칭 습식 세정용으로 개발된 상업적 배합물 및 이들의 조합을 포함한다. 애싱제는 산소-유도 플라즈마 등을 포함한다.
본 발명의 방법은 이에 한정하는 것은 아니나, (a) 손상된 실리카 유전 필름과 표면 개질 조성물을 상기 실리카 유전 필름에 소수성을 부여하기에 효과적인 농도 및 기간동안 접촉시키는 단계; 및 (b) 미반응된 표면 개질 조성물, 반응 생성물 및 이들의 혼합물을 제거하는 단계를 포함한다. 상기 표면 개질 조성물은 최소 하나의 표면 개질제, 즉 손상된 실리카 유전 필름으로부터 실라놀 부분을 제거하기에 적절한 화합물 또는 이들의 하전된 유도체를 포함한다.
임의로, 에천트-손상된 나노다공성 실리카 유전 필름은 단계(a)전에 습식 세정된다.
일 구체화로, 상기 표면 개질 조성물은 하기 화학식을 갖는 최소 하나의 화합물을 포함한다:
R3SiNHSiR3, RxSiCly, RxSi(OH)y, R3SiOSiR3, RxSi(OR)y, MpSi(OH) [4-p], RxSi(OCOCH3)y 및 이들의 혼합물
(상기 식에서 x는 1-3의 정수이며,
y는 y=4-x이고 1-3의 정수이며,
p는 2-3의 정수이며;
각 R은 수소 및 소수성 유기부로 부터 독립적으로 선택되며;
각 M은 독립적으로 선택된 소수성 유기부이며; 그리고
R 및 M은 동일하거나 다를 수 있음)
다른 구체화로, 상기 표면 개질 조성물은 최소 하나의 하기 시약 또는 화합물: 아세톡시트리메틸실란, 아세톡시실란, 디아세톡시디메틸실란, 메틸트리아세톡시실란, 페닐트리아세톡시실란, 디페닐디아세톡시실란, 메틸트리에톡시실란, 디메틸디에톡시실란, 트리메틸에톡시실란, 메틸트리메톡시실란, 디메틸디메톡시실란, 트리메틸메톡시실란, 메틸트리클로로실란, 디메틸디클로로실란, 트리메틸클로로실란, 메틸실란, 디메틸실란, 트리메틸실란, 헥사메틸디실라잔, 2-트리메틸실록시펜트-2-엔-4-온, n-(트리메틸실일)아세트아미드, 2-(트리메틸실일) 아세트산, n-(트리메틸실일)이미다졸, 트리메틸실일프로피오네이트, 트리메틸실일(트리메틸실록시)-아세테이트, 노나메틸트리실라잔, 헥사메틸디실록산, 트리메틸실라놀, 트리에틸실라놀, 트리페닐실라놀, t-부틸디메틸실라놀, 디페 닐실란에디올, 트리메톡시실란, 트리에톡시실란, 트리클로로실란 및 이들의 혼합물을 포함한다. 하기 예시된 표면 개질제는 화합물 메틸트리아세톡시실란이다.
유리하게 본 발명의 방법은 나노다공성 실리카 유전 필름, 다른 포옴 실리카 유전체 또는 단순히 나노다공성 실리카 유전체인 실리카 유전 필름에 쉽게 적용된다. 다른 구체화로, 상기 표면 개질 조성물은 임의로 용매를 포함한다. 적절한 용매는 예를들어, 케톤, 에테르, 에스테르, 탄화수소 및 이들의 혼합물을 포함한다.
상기 표면 개질 조성물은 손상된 실리카 유전 필름과 액체, 증기 또는 가스, 및/또는 플라즈마로 접촉된다. 만일 플라즈마의 형태인 경우, 플라즈마는 실란 화합물, 탄화수소, 알데히드, 에스테르, 에테르 및/또는 이들의 혼합물로 부터 유도될 수 있다.
또한 본 발명의 방법은 새로이 적용된 필름이든지 혹은 제조공정 또는 시약에 의해 한번 손상된 필름이든, 기판에 존재하는 실리카 유전 필름에 소수성 특성을 부여하는 방법을 포함하는 것이 예상된다. 상기 방법은 (a) 실리카 유전 필름과 최소 하나의 표면 개질제를 포함하는 플라즈마를 상기 실리카 유전 필름에 소수성을 부여하기에 효과적인 농도 및 기간동안 접촉시키는 단계; 및 (b) 미반응된 표면 개질 조성물, 반응 생성물 및 이들의 혼합물을 제거하는 단계를 포함하며, 여기서 상기 표면 개질 조성물은 손상된 실리카 유전 필름으로 부터 실라놀 부분을 제거하 기에 적절한 최소 하나의 표면 개질제를 포함한다.
상술한 바와 같은 방법 및 시약을 이용하여 제조된 반도체 또는 IC 장치가 또한 제공된다.
상기 배경기술에 언급된 바와 같이, 필름 형성 도중 또는 형성 직후에 나노다공성 실리카 유전 필름의 공극 표면 소수성을 증진시키기위한 특정 시약 및 방법이 공동출원, 동시게류중인 특허 출원에 의해 개시되어 있다. 특정 표면 개질제가 새로이 떠오르는 문제, 즉 후속적인 제조단계 및 시약에 의해 반도체의 일부로 형성된 나노다공성 실리카 유전 필름에 좋지않은 손상을 주는 문제를 해결하는데 유용함을 예기치않게 발견하였다.
본 발명의 견지에 적절하게 하기위해, "SiO2" 작용기가 특별히 언급되지않는한, 용어 "실리카"가 사용되는 경우, 예를들어, 나노 다공성 유전 필름에 대한 레퍼런스와 함께 본 명세서에 사용된 용어 "실리카"는 예를들어, 하나 또는 그 이상의 실리콘-기초 유전 전구체를 함유하는 어느 적절한 출발물질과 같은 유기 또는 무기 글래스 기초 물질로 부터 본 발명의 방법으로 제조된 유전 필름을 칭하는 것으로 의도되는 것이 이해되어야 한다. 또한 본 명세서에 단수 용어의 사용은 그것으로 한정되는 것이 아니며, 적절하게 그 복수를 포함하는 것으로 이해되어야 한 다. 예를들어, 본 발명의 실시예 방법은 "필름"에 적용하고 제조하는 것과 같이 기술될 수 있으나 다수의 필름들이 원하는 대로 상세한 설명, 실시예 및 청구범위 방법에 의해 제조될 수 있는 것으로 의도된다. 본 명세서에서 실리카 유전 물질과 관련하여 사용된 용어 "필름"은 이러한 실리카 유전 물질이 임의로 사용되는 어느 적절한 형태 또는 모양을 포함하는 것으로 의도된다.
또한, 용어 "에이징"은 배치후 기판상에 혼합된 실리카-기초 전구체 조성물의 겔화 또는 중합화를 칭하며, 물 및/또는 산 혹은 염기 촉매 노출에 의해 유도된다. 겔화는 임의로 포옴, 즉 나노다공성 유전 필름, 및/또는 나노다공성 유전 필름을 형성하기위해 선택된 전구체에 적용된다. 겔화는 상기 언급된 교차결합 및/또는 용매의 증발에 의해 이루어질 수 있다.
용어 "경화"는 겔화후, 전형적으로 열 적용에 의한 필름의 굳히기 및 건조를 칭하며, 예를들어 전자 빔, 자외선 등과 같은 에너지 형태 적용에 의한 것과 같은 어느 다른 공지된 형태의 경화가 이용될 수 있다.
용어, "제(agent)" 또는 "제들"은 본 명세서에서 달리 언급되지 않는한 "시약(reagent)" 또는 "시약들"과 동일한 것으로 간주된다.
A. 유전 필름 제조방법
예를들어, 층간 유전 코팅제와 같은 유전 필름은 기판에 적용된 적절한 전구체로 부터 스핀-코팅, 딥 코팅, 브러싱, 롤링, 스프레잉 및/또는 화학 증기 증착에 의한 방법을 포함하는 공지된 방법에 의해 제조된다. 상기 전구체는 유기 중합체 전구체, 실리콘-기초 전구체 및/또는 이들의 조합일 수 있다. 그 다음 그 코팅제는 가공되어 원하는 타입 및 유전 코팅 밀도로 달성될 수 있으며, 여기서 그 공정 단계는 선택된 전구체 및 원하는 최종 생성물에 맞게 적절히 선택된다.
전형적으로, 나노다공성 실리카 유전 필름을 포함하는 실리콘-기초 유전 필름은 예를들어, 하나 또는 그 이상의 용매 및/또는 다른 성분과 혼합된 스핀-온-글래스("S.O.G.") 물질과 같은 적절한 실리콘-기초 유전 전구체로 부터 제조된다. 상기 기초 물질의 적용전, 유전 필름을 형성하기위해 기판 표면은 임의로 표준의 공지된 세정 방법에 의해 코팅용으로 제조된다.
전구체가 기판 표면에 적용된 후, 코팅된 표면은 본 명세서에 참고문헌으로 편입된 공동-출원된 제 09/549,659(2000, 4, 14)에 상세히 기술된 바와 같이, 임의로 평탄화 물체, 즉 압축 기구의 형태와 기판 표면상의 유전 코팅 또는 필름에 대하여 어느 원하는 패턴으로 전환시키기에 효과적인 시간 및 압력으로 접촉된다.
B. 표면 개질 방법 및 시약
시약
적절한 표면 개질 조성물은 실리카 유전 필름의 표면으로 부터 실라놀기를 제거할 수 있는 하나 또는 그 이상의 표면 개질제를 포함하며, 이는 소수성을 부여하는데 바람직하다. 예를들어, 표면 개질제는 화학식 I(1-8)
(1) R3SiNHSiR3, (2) RxSiCly, (3) RxSi(OH)y , (4) R3SiOSiR3, (5) RxSi(OR)y, (6) MpSi(OH)[4-p], (7) RxSi(OCOCH3)y, (8) Rx SiHy
및 이들의 조합으로 구성된 그룹으로 부터 선택된 화학식을 갖는 화합물이다.
상기 식에서, x는 1-3의 정수이며, y는 y=4-x이고 1-3의 정수이며, p는 2-3의 정수이며; 각 R은 수소 및 소수성 유기부로 부터 독립적으로 선택되며; 각 M은 독립적으로 선택된 소수성 유기부이며; 그리고 R 및 M은 동일하거나 다를 수 있다. 상기 R 및 M기는 바람직하게 알킬, 아릴 및 이들의 조합으로 구성된 유기부의 그룹으로 부터 독립적으로 선택된다.
상기 알킬부는 치환되거나 혹은 미치환된 것이며 직선형 알킬, 분지형 알킬, 고리형 알킬 및 이들의 조합으로 구성된 그룹으로 부터 선택되며, 여기서 상기 알킬부는 약 C1-C18 크기범위이다. 상기 아릴부는 치환되거나 혹은 미치환된 것이며 약 C5-C18 크기범위이다. 바람직하게 상기 표면 개질제는 아세톡시실란 혹은 예를들어, 아세톡시트리메틸실란, 아세톡시실란, 디아세톡시디메틸실란, 메틸트리아세톡시실란, 페닐트리아세톡시실란, 디페닐디아세톡시실란, 메틸트리에톡시실란, 디메틸디에톡시실란, 트리메틸에톡시실란, 메틸트리메톡시실란, 디메틸디메톡시실란, 트리 메틸메톡시실란, 메틸트리클로로실란, 디메틸디클로로실란, 트리메틸클로로실란, 메틸실란, 디메틸실란, 트리메틸실란, 헥사메틸디실라잔, 2-트리메틸실록시펜트-2-엔-4-온, n-(트리메틸실일)아세트아미드, 2-(트리메틸실일) 아세트산, n-(트리메틸실일)이미다졸, 트리메틸실일프로피오네이트, 트리메틸실일(트리메틸실록시)-아세테이트, 노나메틸트리실라잔, 헥사메틸디실록산, 트리메틸실라놀, 트리에틸실라놀, 트리에틸실라놀, 트리페닐실라놀, t-부틸디메틸실라놀, 디페닐실란에디올, 트리메톡시실란, 트리에톡시실란, 트리클로로실란과 같은 단량체 및 이들의 혼합물이다. 하기 예시된 바와 같이, 바람직한 표면 개질제는 메틸트리아세톡시실란이다.
부가적인 표면 개질제는 상기한 바와 같이 본 명세서에 참고문헌으로 편입된 미국 특허 출원 제 09/235,186에 상세히 기재된 바와 같은 다작용성 표면 개질제를 포함한다. 이러한 다작용성 표면 개질제는 증기 또는 액체 형태로 임의로 보조-용매를 사용하거나 사용하지않고 적용될 수 있다. 적절한 보조-용매는 미국 특허 출원 제 09/111,084(1998, 7, 7)에 기술된 바와 같이 예를들어, 아세톤, 디이소프로필케톤, 2-헵타논, 3-펜타논 등과 같은 케톤을 포함한다. 예를들어, 미국 특허 출원 제 09/235,186에 상세히 기술된 바와 같은 특정 바람직한 표면 개질제는 2 또는 그 이상의 작용기를 가지며 표면 실라놀 작용기와 반응하는 한편, 필름의 구조 프레임워크 외부에 존재하는 질량을 최소화하며, 예를들어
[화학식 II] R1Si(OR2)3
와 같은 적절한 실라놀을 포함한다.
상기 식에서, R1 및 R2는 H 및/또는 알킬, 아릴 또는 이들의 유도체와 같은 유기부와 같이, 독립적으로 선택된 부이다. R1 및 R2이 알킬인 경우, 알킬부는 임의로 치환되거나 혹은 치환되지않은 것이며, 그리고 직선형, 분지형 혹은 고리형일 수 있으며, 바람직하게 약 C1-C18 또는 그 이상의 크기범위이며, 보다 바람직하게 약 C1-C8이다. R1 혹은 R2가 아릴인 경우, 아릴 부는 바람직하게 임의로 치환되거나 혹은 치환되지않은 단일 방향고리로 구성되며, 그리고 약 C5-C18 또는 그 이상의 크기범위이며, 보다 바람직하게, 약 C5-C8이다. 또한 임의로 상기 아릴부는 헤테로아릴이 아니다.
따라서, R1 또는 R2는 H, 메틸, 에틸, 프로필, 페닐 및/또는 이들의 유도체로 부터 독립적으로 선택되며 R1 또는 R2중 최소 하나는 유기물이다. 일 구체화로, R1 및 R2는 모두 메틸이며, 화학식 V에 따른 삼-작용성 표면 개질제는 메틸트리메톡시실란이다.
다른 구체화로, 본 발명에 적절한 실란은 하기 화학식을 갖는다.
[화학식 III] R1Si(NR2R3)3
상기 식에서, R1, R2, R3는 독립적으로 H, 알킬 및/또는 아릴이다. R1 , R2, R3중 어느 것이 알킬 및/또는 아릴인 경우, 이들은 상기 화학식 II의 R1 및 R2에 대하여 정의된 바와 같다. 바람직한 구체화로, R1은 H, CH3, C6H5로 부터 선택되며 R2 및 R3는 모두 CH3이다. 따라서 화학식 III에 따른 삼-작용성 표면 개질제는 예를들어, 트리스(디메틸아미노)메틸실란, 트리스(디메틸아미노)페닐실란 및/또는 트리스(디메틸아미노)실란을 포함한다.
다른 구체화로, 본 발명에 따른 적절한 실란은 하기 화학식을 갖는다.
[화학식 IV] R1Si(ON=CR2R3)3
상기 식에서, R1, R2, R3는 독립적으로 H, 알킬 및/또는 아릴이다. R1 , R2, R3중 어느 것이 알킬 및/또는 아릴인 경우, 이들은 상기 화학식 II에 대하여 정의된 바와 같다. 바람직한 구체화로, R1 및 R2는 모두 CH3이며 R3는 CH2 CH3이다. 따라서 화학식 IV에 따른 삼-작용성 표면 개질제는 예를들어, 메틸트리스(메틸에틸케옥심)실란을 포함한다.
다른 구체화로, 본 발명에 따른 적절한 실란은 하기 화학식을 갖는다.
[화학식 V] R1SiCl3
상기 식에서, R1은 H, 알킬 또는 아릴이다. R1이 알킬 및/또는 아릴인 경우, 이들은 상기 화학식 II에서 정의된 바와 같다. 바람직한 구체화로, R1은 CH3이다. 따라서 화학식 V에 따른 삼-작용성 표면 개질제는 예를들어 메틸트리클로로실란을 포함한다.
다른 바람직한 구체화로, 상기 캡핑제는 하기 화학식을 갖는, 하나 또는 그 이상의 오르가노아세톡시실란을 포함한다.
[화학식 VI] (R1)xSi(OCOR2)y
바람직하게, x는 1-2범위의 정수이며, 그리고 x 및 y는 동일하거나 다를 수 있으며, y는 약 2-3범위 또는 그 이상의 정수이다.
다작용성 알킬아세톡시실란 및/또는 아릴아세톡시실란 화합물을 포함하는 유용한 유기아세톡시실란은 예를들어, 이에 한정하는 것은 아니지만 메틸트리아세톡시실란("MTAS"), 디메틸디아세톡시실란(DMDAS), 페닐트리아세톡시실란 및 디페닐디아세톡시실란 및 이들의 혼합물을 포함한다.
방법
임의로, 상기 표면 개질제(들)은 2-헵타논과 같은 적절한 용매와 혼합되고 증기 혹은 액체 형태로 나노다공성 실리카 표면에 적용된 다음 건조된다.
택일적인 구체화로, 표면 개질은 에천트-손상된 실리카 유전 필름을 상기 언급된 표면 개질제중 어느 것으로 부터 유도된 플라즈마에 노출됨으로써 이루어진다. 전형적인 방법으로, 유전 필름은 플라즈마 증진 화학 증기 증착(PECVD) 시스템과 같은 플라즈마 생성 챔버내에 놓여지고; 표면 개질제의 증기 및 아르곤 증기가 상기 플라즈마 생성 챔버를 통해 통과되고; 그 다음 RF 에너지 공급원이 활성화되어 플라즈마를 생성하고; 상기 아르곤 가스가 포함되어 플라즈마의 형성을 촉진한다. 상기 플라즈마는 예를들어, 이온 프레그먼트 CH3Si+가 메틸실란(CH3SiH 3)으로 부터 생성되는 것과 같은, 표면 개질제로 부터 유도된 이온성 프레그먼트로 구성된다. 이러한 프레그먼트는 실라놀기와 반응하여 소수성 Si-CH3 부를 형성한다. 상기 언급된 어느 표면 개질제가 이러한 플라즈마 유도 표면 처리용으로 사용될 수 있다. 가장 바람직한 실란 시약은 메틸실란이다.
플라즈마 유도 표면 개질 처리용으로 다른 적절한 표면 개질제는 C1-C12 알킬 및 방향족 탄화수소를 포함한다. 가장 바람직한 탄화수소는 메탄이다. 플라즈마 유도 표면 개질용으로서 다른 시약은 알데히드, 에스테르, 산 클로라이드 및 에테르를 포함한다. 적절한 알데히드는 아세트알데히드 및 벤즈알데히드를 포함하며; 적절한 에스테르는 에틸아세테이트 및 메틸 벤조에이트를 포함하며; 적절한 산 클로라이드는 아세틸 클로라이드 및 벤질 클로라이드를 포함하며; 그리고 적절한 에테르는 디에틸 에테르 및 아니솔을 포함한다. 광범위하게 다양한 단일 웨이퍼 또는 다중 웨이퍼(배치) 플라즈마 시스템이 이러한 방법에 사용될 수 있으며; 이러한 시스템은 Gasonic L3510 포토레지스트 애셔와 같은 소위 다운스트림 애셔라 칭하여지는 것, Applied Materials P5000 또는 반응성 이온 에칭 ("RIE") 시스템과 같은 PECVD 유전 증착 시스템을 포함한다.
광범위하게, 상기 플라즈마 공정 조건은 하기 범위내이다: 챔버 온도, 20-450℃; RF 파워, 50-1000W; 챔버 압력, 0.05-100torr, 플라즈마 처리시간, 5초-5분; 및 표면 개질 흐름속도, 100-2000sccm; 비활성 가스 흐름 속도(전형적으로 아르곤), 100-2000sccm.
숙련자는 본 발명이 또한 상기 플라즈마 표면 처리의 적용에 의해 손상되거나 손상되지않은 다공성 및/또는 나노다공성, 실리카 유전 필름에 소수성 표면을 부여하는 방법을 포함한다는 것을 명백히 알 수 있을 것이다. 또한 이러한 방법을 이용하여 제조된 반도체 장치 또는 ICs는 본 발명의 일부이다.
도 1A는 포토레지스트 패턴(좌) 및 에칭공정으로 생성된 위상(우)을 갖는 실리콘 니트리드층상의 나노다공성 실리카 유전 필름의 횡단면을 나타내며,
도 1B는 구리 전도체 및 Ta 장벽(우)을 갖는 실리콘 니트리드층상의 나노다공성 실리카 유전 필름의 횡단면을 나타내며,
도 1C는 화학 기계 연마후, 1B에 대한 패턴을 나타내며,
도 2는 실시예 10에 의해 생성된 웨이퍼의 상층 표면을 나타낸다.
* 도면의 주요부위에 대한 설명 *
10.... SiN층 20.... 실리카층
30.... PECVD 실리콘 니트리드 층 40.... 패턴
50.... 스페이스 60.... 트렌치
필름의 두께 및 굴절율: 하기 실시예에서, 타원편광법이 제조된 필름의 두께 및 굴절율(RI)을 측정하는데 사용되었다.
필름의 유전 상수: 하기 실시예에서, 유전 상수(k)는 20℃에서 금속-절연체-금속(MIM)의 전기용량 측정으로 조사되었다. MIM 구조는 상기 필름상에 알루미늄을 스퍼터링하여 형성되었으며, 이는 원형 도트 마스크를 통해 저 저항 Si 웨이퍼(0.25 옴-cm)상에 코팅되었다. 적절한 바이어스 전압이 MIM 구조에 적용되고, 상기 구조를 지나는 전기용량(C)이 1MHz에서 측정되었다. 알루미늄 도트의 면적(A)은 광학 현미경-측미법으로 측정되었다. 알루미늄 도트에 가까운 필름의 두께(Th)는 타원편광법으로 측정되었다. k 값이 다음과 같이 계산되었다:
k=(C*Th)/ε*A
(상기 식에서 ε는 자유공간의 유전율(8.86*10-14F/cm)임.)
실시예 1
MTAS로 처리된 나노다공성 실리카 필름의 형성
나노다공성 실리카 전구체를 미국 특허 출원 제 09/235,186(1999, 1, 22)에 기술된 바와 같이 합성하였다. 이에 따라, 전구체는 테트라에톡시실란 208mL, 트리에틸렌글리콜 모노메틸 에테르(TriEGMME) 94mL, 탈이온수 16.8mL 및 1N 질산 0.68mL을 둥근바닥 플라스크에 함께 첨가하여 제조하였다. 그 용액을 격렬히 혼합하고 약 80℃로 가열하고(가열 및 교반은 동시에 시작되었다.) 1.5시간동안 환류하여 투명한 용액을 형성하였다. 그 결과물인 용액을 실온으로 냉각한 다음 에탄올로 25중량%로 희석하고 0.1미크론 Teflon®필터를 통해 여과하였다.
상기 나노다공성 실리카 전구체 약 2mL을 4" 실리콘 웨이퍼상에 증착한 다음 2500rpm에서 30초동안 회전시켰다. 그 다음 필름을 하기 조건으로 진공 챔버내에서 겔화/에이징하였다:
1. 챔버를 250torr로 진공시켰다.
2. 15M 암모늄 히드록시드를 가열하고 45℃로 평형하고 상기 챔버내로 도입하여 압력을 660torr로 4시간동안 증가시켰다.
3. 상기 챔버를 공기로 다시 채운다음, 표면 처리/용매 교환을 위해 필름을 챔버로 부터 제거하였다.
필름의 표면 처리/용매 교환은 하기 조건으로 수행되었다:
1. 표면 개질용으로 사용된 시약은 메틸트리아세톡시실란, "MTAS",(Gelest, Tullytown, PA 19007) 5그램과 3-펜타논 95그램을 혼합하여 투명한 무색 용액을 형성하여 제조되었다.
2. 에이징된 필름은 스피닝 처크에 놓여져 250rpm으로 회전되었다.
3. 필름을 20초동안 건조시키지않고 상기 MTAS 용액 약 30mL이 상기 필름상에서 회전되었다.
4. 그 다음 상기 필름을 2500rpm에서 10초간 회전 건조하고 처크로부터 필름을 제거하여 하기와 같이 열처리하였다.
상기 방법으로 부터 획득된 필름을 공기하에서 175℃ 및 320℃로 각각 60초동안 가열하였다. 그 다음 이것을 질소하 400℃에서 30초동안 연소로에서 경화시켰다. 필름 특성의 시험은 상기한 바와 같이 수행되었으며 측정된 물리적 특성을 하기 실시예 9에 나타내었다.
실시예 2
비-다공성 메틸히드리도실록산 필름의 제조
전구체 조성물을 미국 특허 출원 제 09/044,798(1998, 3, 20)에 기술된 바와 같이 제조하였다. 이에 따라, 질소 주입구, 드라이 아이스 응축기 및 기계 교반기가 장착된 1리터 재킷 반응기에 헥산 1000mL, 에탄올 80mL, 물 25mL 및 Amberjet 4200 촉매(Rohm & Haas Co.) 61.3g을 장입하였다. 그 혼합물을 25℃(순환조)에서 교반하면서 0.5시간동안 평형하였다. 트리클로로실란(14.3mL, 0.142Mol) 및 메틸트리클로로실란(66.7mL, 0568Mol)의 혼합물을 연동펌프를 이용하여 35분의 기간에 걸 쳐 상기 반응기에 첨가하였다. 실란 첨가 완료시, 헥산을 10분동안 상기 라인을 통해 펌핑하였다. 반응물을 23시간동안 교반한 다음, Whatman #4 필터를 통해 여과하였다. 여과된 용액을 분별깔때기에 두어 물/에탄올층을 제거하였다. 잔존 헥산 용액을 4Å분자시브에 걸쳐 5시간동안 건조(170g)한 다음 1mm 필터를 통해 여과하였다. 헥산을 회전 증발기를 이용하여 제거하여 백색 고형 생성물(23.1g), 52% 수율을 얻었다. 폴리스티렌 스탠다드를 기준으로 하여, 이 생성물의 GPC는 Mw 11,885, 다분산성 6.5를 나타내었다.
상기 전구체는 미국 특허 출원 제 09/227498(1999, 1, 7)에 기술된 바와 같이 기판상에 나노다공성 유전 실리카 필름을 형성하는데 사용되었다. 이에 따라, 메틸 이소부틸 케톤(MIBK)(63.5g)을 4Å분자시브에 걸쳐 건조하고 비-다공성 메틸히드리도실록산 14g과 혼합하였다. 그 용액을 0.2mm로 여과하였다. 그 용액을 통상의 스핀 코터를 이용하여 베어 4인치 실리콘 웨이퍼상에 코팅하였다. 상기 중합체 용액 약 3mL을 상기 웨이퍼에 배치하였다. 3초 지연후, 웨이퍼를 2000rpm에서 20초동안 회전시켰다. 코팅된 웨이퍼를 3개의 핫 플래이트상에서 각각 150℃, 200℃, 및 350℃에서 1분동안 구웠다. 구워진 웨이퍼를 초기 300℃, 그 다음 4℃/분으로 380℃로 상승한 다음 10분간 고정, 그 다음 1℃/분으로 400℃로 상승되는 것으로 설정된, 수평 연소로내 질소 분위기하에서 경화하였다. 연소로 온도는 1시간동안 400℃로 고정한 다음 약 2시간에 걸쳐 300℃로 낮춰졌다. 완료된 필름의 특성(애싱 처리전, 참조 실시예 9)은 다음과 같다:
두께 RI k C-H Abs. Si-H Abs.
애싱전 4020 Å 1.362 2.5 0.20 0.05

실시예 3
포토레지스트 애싱
실시예 1에서 나노다공성 실리카로 코팅된 웨이퍼를 TEL 85 DRM L3510 에칭기의 챔버내에 두었다. 상기 챔버에 걸쳐 순수 산소가 500sccm미만으로 흐르도록 하였다. 웨이퍼 온도는 25℃이었다. RF 플라즈마 공급원은 1분의 기간동안 5000W의 전력 소비 수준으로 활성화되었다. 이러한 1분동안, 상기 필름은 산소로 부터 유도된 플라즈마에 노출되었다. 이 공정도중 총 압력은 500밀리토르미만이었다. 이러한 애싱 처리전 및 후 예측된 필름 특성은 다음과 같다:
두께 RI k C-H Abs.
처리전 7050Å 1.165 2.2 0.15
처리후 6960 1.160 3.8 0.02
푸리에 변환 적외선("FTIR") 분광법으로 미처리된(애싱되지않은) 필름에 비하여 애싱 처리된 필름에서 O-H 흡수 커브가 약 3500cm-1에서 진폭이 증가됨을 확인하였다. 이는 애싱 처리가 본래 필름에서 메틸기에 기인하는 대부분의 C-H 결합을 제거함을 입증하는 것이다. O-H 흡수 피크의 상대 진폭은 그 결과물인 필름(들)의 상대 k 값의 전조가 됨(모든 다른 변수는 동일)을 이미 확인한 바 있다(참조 예, 미국 특허 출원 제 09/235,186).
실시예 4
습식 세정
실시예 3에서 애싱 처리를 통해 가공된 나노다공성 실리카 코팅된 웨이퍼는 습식 세정액(EKC 630, 포스트-에칭 습식 세정액, EKC Corp. Hayward, CA)에 70℃의 온도에서 20분동안 담그어졌다. 그 다음 웨이퍼는 2-프로판올에 30초동안 담그어진 다음, 물에 30초동안 담그어졌다. 최종적으로, 웨이퍼는 175℃ 및 320℃로 설정된 핫 플래이트(각 플래이트에 1분)에서 가열되었다. 이러한 습식 세정 처리전 및 후의 필름 특성을 하기 표 3에 나타내었다.
두께 RI k C-H Abs.
처리전 6960Å 1.160 3.8 0.02
처리후 7015 1.172 7.9 0.00
처리후 425℃+1시간 6930 1.159 4.1 0.00
처리후 425℃+1일 7035 1.167 6.4 0.00

습식 세정 처리/IPA/물/175℃/320℃ 공정후 필름은 보다 높은 k값 및 보다 높은 굴절율로 나타난 바와 같이 보다 많은 물을 흡수하였다. 그 다음 웨이퍼는 연소로에서 30분동안 425℃에서(질소분위기) 가열되었다. 425℃ 처리후 1시간, k는 4.1이었다. 425℃ 가열 단계후 1일동안 필름이 흡수한 물은 6.4로 증가하였다.
실시예 5
MTAS 용액을 이용한 소수성 및 저 K의 복원
나노다공성 실리카 필름은 실시예 1에 따라 제조되었으며, 동일한 필름은 실시예 3의 애싱 공정으로 처리된 다음 실시예 4의 습식 세정 공정(425℃ 연소로 처리는 포함되지않음)으로 처리되었다. 이러한 필름으로 코팅된 웨이퍼는 메틸트리아세톡시실란(MTAS) 15%wt/wt, 및 2-헵타논 85%wt/wt으로 구성된 용액에 담그어졌으며; 그 용액의 온도는 20℃이며 담금시간은 10분이었다. 상기 MTAS를 함유하는 용액으로 부터 웨이퍼를 제거한 다음, 이를 스핀 코터에 놓았다. 부산물 및 미반응 MTAS에 의한 반응을 제거하기위해, 웨이퍼를 3000rpm에서 1분동안 회전시키는 한편, 순수 2-헵타논을 웨이퍼의 중심부상에 분배하였다. 총 30ml의 2-헵타논이 1분동안 분배되었다. 잔존 2-헵타논을 제거하기위해, 웨이퍼를 핫 플래이트에서 175℃, 1분동안 가열한 다음 320℃, 1분동안 가열하였다(모두 공기 분위기하에서). 상기 필름의 예측된 특성은 하기 표 4와 같다.
두께 RI k C-H Abs.
애싱 및 세정전 7085Å 1.165 2.2 0.16
애싱 및 세정후 6960Å 1.159 9.1 0.00
MTAS 처리후 7015 1.169 2.2 0.15

저 유전 상수의 복원은 애싱 및 습식 세정 단계후 수행된 MTAS 처리에 의해 달성된다. MTAS 용액 처리는 FTIR C-H 흡수에 의해 나타낸 바와 같이 메틸 컨텐트를 필름내로 되돌리며, 그 필름은 매우 낮은 O-H 흡수로 나타난 바와 같이 소수성이다. k는 다시 2.2이다.
실시예 6
MTAS 증기를 이용한 소수성 및 저 k의 복원
나노다공성 실리카 필름은 실시예 1에 따라 제조되며, 동일한 필름이 실시예 3의 애싱 공정 및 실시예 4의 습식 세정 공정으로 처리된다(425℃ 연소로 처리는 포함되지않음). 이러한 필름으로 코팅된 웨이퍼는 알루미늄으로 구성된 원통형 챔버(225mm 내부 직경, 30mm 내부 높이)내부에 놓여진다. 상기 챔버는 화학 퓸 후드내부에 담겨진다. 챔버의 상층부 가장자리와 챔버 뚜껑사이에 합성 고무 개스켓이 있다. 상기 챔버를 외부 챔버 표면 및 뚜껑에 연결된 전기 가열 테이프를 사용하여 가열한다. 반응 챔버에 연결된 4개의 스테인리스강(1/4인치 내부 직경) 튜브가 있으며, 각 튜브는 스테인리스강 밸브를 갖는다. 한 튜브는 진공 펌프에 연결되고, 다른 하나는 MTAS 저장부에 연결되며; 그리고 세번째 튜브는 배출 라인으로 제공되며; 네번째 튜브는 진공 게이지에 연결된다. MTAS 저장부는 스테인리스강으로된 1리터 용량 실린더이다. MTAS 저장부는 약 100g의 MTAS를 함유하며; MTAS 저장부의 외부 표면은 가열 테이프를 이용하여 70℃로 가열된다. 챔버는 또한 약 70℃로 가열된다. 상기 챔버는 약 1torr로 진공된 다음 진공 펌프 밸브를 닫는다. 그 다음, MTAS 저장부 밸브를 열어 MTAS 증기가 챔버에 들어가도록 한다. 5분후, MTAS 챔버 밸브를 닫고 진공 밸브를 연다. 1분후, 진공 밸브를 닫고 배출 밸브를 열어 공기가 챔버내로 들어오도록 한다. 그 다음 상기 웨이퍼를 제거하고 분석하며, 필름의 예측된 특성을 표 5에 나타낸다.
두께 RI k C-H Abs.
애싱 및 세정전 7025Å 1.167 2.2 0.17
애싱 및 세정후 6990 1.159 7.5 0.00
MTAS 증기처리후 7060 1.170 2.3 0.17

MTAS 증기 처리는 FTIR C-H 흡수로 나타낸 바와 같이, 메틸 컨텐트를 상기 필름내에 되돌리며, 상기 필름은 매우 낮은 FTIR O-H 흡수로 나타낸 바와 같이 소수성이다.
실시예 7
탄소-기초 플라즈마를 이용한 소수성 및 저 k 복원
나노다공성 실리카 필름은 실시예 1에 따라 제조되며, 동일한 필름은 실시예 3의 애싱 공정 및 실시예 4의 습식 세정 공정으로 처리된다(425℃ 연소로 처리는 포함되지않음). 이러한 필름으로 코팅된 웨이퍼는 Gasonics L3510 포토레지스트 애셔내부에 놓여진다. 애셔 챔버는 200mtorr로 진공되고 메탄(CH4) 가스가 이 압력에서 챔버를 통해 흐르도록 한다. 메탄 흐름 속도는 500 sccm이다. 애셔는 약 20℃로 유지된다. 그 다음 챔버의 RF 공급원이 활성화되며; 전원 설정은 100W이며, RF 주파수는 13.56MHz이다. 2분후, RF 공급원이 활성저하되며, 메탄 가스 흐름은 0으로 감소된다. 그 다음 애셔 챔버는 열려져 공기가 들어오도록 하며 웨이퍼는 제거되어 필름을 분석한다. 하기 표 6은 필름의 예측된 특성을 나타낸다.
두께 RI k C-H Abs.
애싱 및 세정전 7135Å 1.163 2.2 0.17
애싱 및 세정후 7045 1.158 10.3 0.00
MTAS C-기초 플라즈마 처리후 7090 1.174 2.2 0.20

탄소 기초 플라즈마 처리는 C-H FTR 흡수로 나타낸 바와 같이 유기 컨텐트를 필름내로 재-편입시킨다. 저 k 특성 및 소수성이 또한 복원되며; FTIR은 매우 작은 O-H 흡수를 나타낸다.
실시예 8
실란 기초 플라즈마를 이용한 소수성 및 저 k 복원
나노다공성 필름은 실시예 1에 따라 제조되며, 동일한 필름은 실시예 3의 애싱 공정 및 실시예 4의 습식 세정 공정으로 처리된다(425℃ 연소로 처리는 포함되지않음). 이러한 필름으로 코팅된 웨이퍼는 플라즈마 증진 화학 증기 증착 챔버(PECVD), Applied Materials P5000 내부에 놓여진다. 메틸실란(CH3SiH3)은 소수성 공극 표면 생성용 시약으로 사용된다. 아르곤은 플라즈마의 생성을 촉진하는데 사용된다. RF 플라즈마 공급원은 20초동안 활성화된다. 이 기간도중 사용된 조건은 하기 표 7에 상세히 나타낸다.
RF 전력 700W
CH3SiH3 흐름 속도 500 sccm
아르곤 흐름 속도 1200 sccm
처크(chuck) 온도 400℃
챔버 압력 10 torr

웨이퍼는 챔버로 부터 제거된 다음 분석되며, 필름의 예측된 특성을 하기 표 8에 나타낸다.
두께 RI k C-H Abs.
애싱 및 세정전 7010Å 1.160 2.1 0.13
애싱 및 세정후 6930 1.158 6.9 0.00
실란 플라즈마 처리후 7090 1.170 2.2 0.18

실란 플라즈마 처리후 필름은 저 k값 및 FTIR 분광법에서 매우 낮은 O-H 흡수로 나타낸 바와 같이 소수성이다. FTIR에서 C-H 흡수는 유기 컨텐트가 필름에 부가되었음을 나타낸다.
실시예 9
MTAS 용액을 이용한 비-다공성 실세스퀴옥산에 대한 소수성 및 저 K 복원
실세스퀴옥산 필름은 실시예 2에서와 같이 웨이퍼상에 형성된다. 상기 필름이 코팅된 웨이퍼는 실시예 3 및 4에서와 같이 포토레지스트 애싱 및 습식 세정 처리를 거쳐 공정된다. 그 다음 상기 필름이 코팅된 웨이퍼는 소수성 및 저 k 특성을 복원시키기위해 MTAS 용액에 노출되며; 실시예 5의 MTAS 용액 처리를 위한 방법이 사용된다. 이러한 처리전 및 후의 필름 특성을 하기 표 9에 나타낸다.
두께 RI k C-H Abs. Si-H Abs.
애싱전 4020Å 1.362 2.5 0.20 0.05
애싱후 3650 1.410 3.2 0.10 0.025
습식 세정전 3650 1.410 3.2 0.10 0.025
400℃/1시간후 3600 1.390 3.0 0.1 0.025
MTAS 처리후 3690 1.37 2.6 0.15 0.025

저 유전 상수의 복원은 애싱 및 습식 세정 단계후 수행된 MTAS 처리에 의해 달성된다. FTIR 분광법은 애싱 및 습식 세정 처리후 O-H 흡수 및 감소된 C-H 및 Si-H 흡수를 나타내며; k는 또한 보다 높다. MTAS 처리후 k 값은 2.6이며, 애싱전 본래 값에 매우 근접하며; C-H 흡수는 또한 보다 높으며, 이는 MTAS의 메틸기가 상기 필름에 부가되었으며; 상기 필름은 O-H 흡수의 부재로 나타낸 바와 같이 다시 소수성임을 나타낸다.
실시예 10
나노다공성 실리카를 이용한 다마스크 트렌치 구조물의 제조
본 실시예는 나노다공성 실리카 유전 물질이 편입되는 다마스크(damascene) 트렌치 구조물의 제조를 위한 본 발명 방법의 적용을 설명한다.
본 실시예는 도 1A, 1B 및 C를 참고로 기술된다. 200mm Si 웨이퍼가 공지 방법으로 산화되어 웨이퍼의 상층부 표면상에 SiO2층(5000Å)을 형성한다. 그 다음 상기 웨이퍼는 PECVD 실리콘 니트리드, SiN층(10)(1000Å)으로 코팅된다. 그 다음, 나노다공성 실리카층(20)(7000Å)은 실시예 1의 방법에 따라(400℃ 연소로 단계를 포함하는 전체 공정) 동일한 웨이퍼상에 코팅된다. 그 다음 또 다른 PECVD 실리콘 니트리드 층(30)(500Å)이 상기 나노다공성 실리카층상에 증착된다. 그 다음 포토레지스트 코팅 혹은 패턴(40)이 이러한 스택의 유전층에 적용되고, 포토레지스트가 통상적인 방식으로 공정되어 라인 및 스페이스(50)의 패턴이 형성된다.
그 다음 비등방성(anisotropic) 에칭 공정이 수행되어 트렌치(60)를 생성하며, 이는 폭이 0.13미크론이다. 에칭은 CF4가 주 에칭 가스이며 비등방성(아래로향한) 에칭을 일으키기에 충분한 바이어스 전압이 존재하는 플라즈마 에칭 챔버에서 수행된다. 포토레지스트층은 산소 기초 플라즈마 처리(실시예 3의 "애싱")에 의해 제거되어 도 1B의 구조물(70)을 생성한다. 이러한 애싱 단계에서 나노다공성 실리카가 화학적으로 변환되며; 산소 플라즈마종은 산화 반응에 의해 공극 표면으로 부터 메틸기를 제거하며; 그 결과 공극 표면은 친수성이 된다. 또한 습식 세정 공정이 애싱 단계후 수행된다(실시예 4와 같이).
그 다음, 탄탈륨(Ta) 장벽 라이너 필름(250Å)(80)이 상기 트렌치내에 그리 고 상기 상층부 SiN층에 걸쳐 증착되고, 이러한 증착은 물리 증기 증착(스퍼터링)기술을 이용하여 수행된다. Cu"시드층"은 Ta층상에 Cu를 스퍼터링하여 증착된다. 그 다음 상기 트렌치는 전기도금된 Cu(90)으로 채워진다. 최종 단계로, SiN층의 상부에 있는 과도한 Cu 및 Ta 라이너는 화학 기계적 연마에 의해 제거되어 구리 라인(100) 및 나노다공성 실리카 유전체(20)를 나타내는 도 1C의 구조물을 형성한다.
도 2에서 웨이퍼의 상층부 표면의 모양은 세겨진 Cu가 도 1C에 나타난 패턴을 가지며; 이 도면에 기재된 치수는 실제 구조물에 비례하는 것은 아니다. 두개의 거대 정사각 프로브 패드(각 100미크론*100미크론)가 있다. 각 프로브 패드는 병렬 라인의 "콤(comb)"으로 연결되며; 각 라인의 간격은 0.13㎛이다.
두개의 콤은 한 콤의 라인이 다른 콤의 두 라인 사이에 그리고 병렬적으로 서로 "맞물리게" 존재한다. 상기 라인은 1000㎛길이이다. 각 콤에 101 라인이 존재하며(도면에는 단순히 나타내기 위해 단지 7라인만 나타냄); 이러한 맞물린 콤 구조에 200개의 병렬 축전기(2*(101-1)=200)가 존재한다. Cu 라인사이의 나노다공성 실리카에 대한 유전 상수(k)는 병렬 플래이트 축전기에 대한 하기 식에 의해 계산된다:
C=k*ε*A/d
C=전기용량
ε= 자유공간의 유전율 = 8.86×10-14F/cm
A = 각 병렬 플래이트의 면적 = 높이×길이=0.7㎛×1000㎛=700㎛2=7×10-6㎠
d = 각 플래이트간의 거리 = 0.13㎛=1.3×10-5cm
측정된 전기용량값으로 부터 k를 계산하기위해, 상기 식은 다음과 같이 재배열된다:
k=(C/200)*d/(ε*A)
매우 큰 면적의 병렬 라인이 주어지는 경우, 기판 및 프로브 패드가 측정되는 전기용량에 미치는 영향은 k의 계산에서 무시된다. 맞물린 콤 구조에 200개의 병렬 플래이트 축전기가 존재하기 때문에, 전기용량은 200으로 나누어진다. 콤 구조에서 총 전기용량은 프로브 패드를 전기용량 측정기에 연결한 다음 두 패드를 지나는 전압을 적용하여 측정된다. 하기 표 10은 습식 포토레지스트 애싱 및 세정 단계후 소수성을 위해 MTAS 용액으로 처리(참조 상기 실시예 5)된, 도 1C 및 2에 나타낸 구조에 대한 전기용량 측정치의 예측된 결과이다. MTAS로 처리되지않은 구조물에 대한 예측값을 또한 나타낸다.
공정 예측 전기용량(패럿) 계산된 k
MTAS 용액 처리함 24×10-12 2.5
MTAS 용액 처리하지않음 60×10-12 6.3

상기 데이타는 예측된 인터라인 전기용량 및 계산된 k는 애싱 및 습식 세정 단계에 후속하는 MTAS 용액 처리를 받지않은 구조물에 대하여 거의 3배이상 높음을 보여준다. MTAS로 처리된 구조물은 나노다공성 실리카 및 SiN 유전 복합물에 대하여 2.5의 k값을 갖는 것으로 예측된다. 이 k값은 실시예 1에서 제조된 패턴화되지않은 나노다공성 필름의 k값(2.2)보다 약간 높은 것이다. 본 실시예에서, 측정된 전기용량은 모두 Cu 라인사이에 존재하는, 두꺼운 나노다공성 실리카 7000Å 필름 및 얇은 500Å 실리콘 니트리드 필름 모두에 의해 영향을 받는다. 따라서, 이러한 복합 유전 스택(나노다공성 실리카 및 SiN)의 유전 상수는 2.2보다 약간 높다.

Claims (39)

  1. (a) 손상된 실리카 유전 필름과 표면 개질 조성물을 접촉시켜 상기 손상된 실리카 유전 필름에 소수성을 부여하는 단계; 및
    (b) 미반응된 표면 개질 조성물, 반응 생성물 및 이들의 혼합물을 제거하는 단계;
    (상기 표면 개질 조성물은 손상된 실리카 유전 필름으로부터 실라놀 부분을 제거하기위한 최소 하나의 표면 개질제를 포함함)
    를 포함하는,
    최소 하나의 에천트(etchant) 또는 애싱제(ashing reagent)와 접촉되어 유전 필름에 이전에 존재하던 소수성이 실질적으로 손상 혹은 제거된 기판상에 존재하는 손상된 실리카 유전 필름에 소수성 특성을 부여하는 방법.
  2. 제 1항에 있어서, 손상된 실리카 유전 필름이 단계(a)전에 습식 세정됨을 특징으로 하는 방법.
  3. 제 1항에 있어서, 상기 표면 개질 조성물은
    R3SiNHSiR3, RxSiCly, RxSi(OH)y, R3SiOSiR3, RxSi(OR)y, MpSi(OH)[4-p], RxSi(OCOCH3)y 및 이들의 혼합물
    (상기 식에서 x는 1-3의 정수이며,
    y는 y=4-x이고 1-3의 정수이며,
    p는 2-3의 정수이며;
    각 R은 수소 및 소수성 유기부로 부터 독립적으로 선택되며;
    각 M은 독립적으로 선택된 소수성 유기부이며; 그리고
    R 및 M은 동일하거나 다를 수 있음)
    로 구성되는 그룹으로 부터 선택된 화학식을 갖는 최소 하나의 화합물을 포함함을 특징으로 하는 방법.
  4. 제 1항에 있어서, 상기 표면 개질 조성물은 아세톡시트리메틸실란, 아세톡시실란, 디아세톡시디메틸실란, 메틸트리아세톡시실란, 페닐트리아세톡시실란, 디페닐디아세톡시실란, 메틸트리에톡시실란, 디메틸디에톡시실란, 트리메틸에톡시실란, 메틸트리메톡시실란, 디메틸디메톡시실란, 트리메틸메톡시실란, 메틸트리클로로실란, 디메틸디클로로실란, 트리메틸클로로실란, 메틸실란, 디메틸실란, 트리메틸실란, 헥사메틸디실라잔, 2-트리메틸실록시펜트-2-엔-4-온, n-(트리메틸실일)아세트아미드, 2-(트리메틸실일) 아세트산, n-(트리메틸실일)이미다졸, 트리메틸실일프로피오네이트, 트리메틸실일(트리메틸실록시)-아세테이트, 노나메틸트리실라잔, 헥사메틸디실록산, 트리메틸실라놀, 트리에틸실라놀, 트리페닐실라놀, t-부틸디메틸실라놀, 디페닐실란에디올, 트리메톡시실란, 트리에톡시실란, 트리클로로실란 및 이들의 혼합물로 구성되는 그룹으로 부터 선택된 최소 하나의 화합물을 포함함을 특 징으로 하는 방법.
  5. 제 1항에 있어서, 상기 실리카 유전 필름은 나노다공성 또는 비-나노다공성임을 특징으로 하는 방법.
  6. 제 1항에 있어서, 상기 실리카 유전 필름은 메틸히드리도실록산 필름임을 특징으로 하는 방법.
  7. 제 4항에 있어서, 상기 표면 개질 조성물은 메틸트리아세톡시실란을 포함함을 특징으로 하는 방법.
  8. 제 1항에 있어서, 상기 표면 개질 조성물은 케톤, 에테르, 에스테르, 탄화수소 및 이들의 혼합물로 구성되는 그룹으로 부터 선택된 용매를 포함함을 특징으로 하는 방법.
  9. 제 1항에 있어서, 상기 에천트는 산소, 불소, 수소, 질소 및 이들의 혼합물로 구성되는 그룹으로 부터 선택된 원자, 이온 및/또는 라디칼을 포함하는 플라즈마임을 특징으로 하는 방법.
  10. 제 1항에 있어서, 상기 에천트는 아미드, 알코올, 알코올아민, 아민, 트리아 민, 산, 염기 및 이들의 혼합물로 구성되는 그룹으로 부터 선택된 최소 하나의 시약을 포함하는 습식 에천트임을 특징으로 하는 방법.
  11. 제 10항에 있어서, 상기 아미드는 N-메틸피롤리디논, 디메틸포름아미드, 디메틸아세트아미드 및 이들의 혼합물로 구성되는 그룹으로 부터 선택됨을 특징으로 하는 방법.
  12. 제 10항에 있어서, 상기 알코올은 에탄올, 2-프로판올 및 이들의 혼합물로 구성되는 그룹으로 부터 선택됨을 특징으로 하는 방법.
  13. 제 10항에 있어서, 상기 에천트는 에탄올아민, 에틸렌디아민, 트리에틸아민, N,N-디에틸에틸렌디아민, 디에틸렌트리아민, 아민, 에틸렌디아민테트라아세트산, 유기산, 아세트산, 포름산, 테트라메틸암모늄 아세테이트, 황산, 인산, 불화 수소산, 암모늄 플루오라이드, 암모늄 히드록시드, 테트라메틸 암모늄 히드록시드, 히드록실 아민 및 서로 중화되지않는 시약으로 제공되는 이들의 혼합물,로 구성되는 그룹으로 부터 선택된 최소 하나의 시약을 포함함을 특징으로 하는 방법.
  14. 제 1항에 있어서, 상기 표면 개질 조성물은 액체, 증기 혹은 가스, 및 플라즈마로 구성되는 그룹으로 부터 선택된 상태에서 상기 손상된 실리카 유전 필름과 접촉됨을 특징으로 하는 방법.
  15. 제 14항에 있어서, 실란 화합물로 부터 유도된 플라즈마가 상기 표면 개질 조성물로 사용됨을 특징으로 하는 방법.
  16. 제 14항에 있어서, 상기 표면 개질 조성물은 탄화수소, 알데히드, 에스테르, 에테르 및 이들의 혼합물로 구성되는 그룹으로 부터 선택된 화합물로 부터 유도된 플라즈마임을 특징으로 하는 방법.
  17. (a) 실리카 유전 필름과 최소 하나의 표면 개질제를 포함하는 플라즈마를 접촉시켜 상기 실리카 유전 필름에 소수성을 부여하는 단계; 및
    (b) 미반응된 표면 개질 조성물, 반응 생성물 및 이들의 혼합물을 제거하는 단계;
    (상기 표면 개질 조성물은 손상된 실리카 유전 필름으로부터 실라놀 부분을 제거하기위한 최소 하나의 표면 개질제를 포함함)
    를 포함하는, 기판상에 존재하는 실리카 유전 필름에 소수성 특성을 부여하는 방법.
  18. 제 17항에 있어서, 실란 화합물로 부터 유도된 플라즈마가 상기 표면 개질 조성물로 사용됨을 특징으로 하는 방법.
  19. 제 17항에 있어서, 상기 표면 개질 조성물은 탄화수소, 알데히드, 에스테르, 에테르 및 이들의 혼합물로 구성되는 그룹으로 부터 선택된 화합물로 부터 유도된 플라즈마임을 특징으로 하는 방법.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 실리카 유전 필름은 유전 상수 증가, 실라놀 함량 증가, 또는 유기물 성분 감소중 적어도 하나에 의해 손상된 것이며,
    (i) 상기 손상된 실리카 유전 필름의 유전 상수 감소;
    (ii) 상기 손상된 실리카 유전 필름의 실라놀 함량 감소;
    (iii) 상기 손상된 실리카 유전 필름의 유기 함량 증가
    중 하나 또는 그 이상이 이루어지도록 상기 손상된 실리카 유전 필름과 표면 개질 조성물을 접촉시키는 것을 포함하는, 기판상에 존재하는 손상된 실리카 유전 필름 처리 방법.
  24. 제 23항에 있어서, 상기 실리카 유전 필름은 적어도 하나의 에천트 또는 애싱제와 접촉되는 것에 의해 손상된 것임을 특징으로 하는 방법.
  25. 제 23항에 있어서, 상기 손상된 실리카 유전 필름의 유전 상수 감소가 이루어지도록 상기 손상된 실리카 유전 필름과 표면 개질 조성물을 접촉시키는 것을 포함하는 것을 특징으로 하는 방법.
  26. 제 23항에 있어서, 상기 손상된 실리카 유전 필름의 실라놀 함량 감소가 이루어지도록 상기 손상된 실리카 유전 필름과 표면 개질 조성물을 접촉시키는 것을 포함하는 것을 특징으로 하는 방법.
  27. 제 23항에 있어서, 상기 손상된 실리카 유전 필름의 유기 함량 증가가 이루어지도록 상기 손상된 실리카 유전 필름과 표면 개질 조성물을 접촉시키는 것을 포함하는 것을 특징으로 하는 방법.
  28. 제 23항에 있어서, 상기 손상된 실리카 유전 필름과 액체 형태의 표면 개질 조성물을 접촉시키는 것을 포함하는 것을 특징으로 하는 방법.
  29. 제 23항에 있어서, 상기 손상된 실리카 유전 필름과 증기 형태의 표면 개질 조성물을 접촉시키는 것을 포함하는 것을 특징으로 하는 방법.
  30. 제 23항에 있어서, 상기 손상된 실리카 유전 필름과 플라즈마 형태의 표면 개질 조성물을 접촉시키는 것을 포함하는 것을 특징으로 하는 방법.
  31. 제 23항에 있어서, 상기 손상된 실리카 유전 필름과 가스 형태의 표면 개질 조성물을 접촉시키는 것을 포함하는 것을 특징으로 하는 방법.
  32. 제 23항에 있어서, 미반응된 상기 표면 개질 조성물, 반응 산물 및 이의 혼합물을 제거하는 후속 단계를 더 포함하는 것을 특징으로 하는 방법.
  33. 제 23항에 있어서, 적어도 하나의 에천트 또는 애싱제와 접촉시킨 후 그리고 상기 손상된 실리카 유전 필름과 상기 표면 개질 조성물을 접촉시키기 전에 상기 손상된 실리카 유전 필름을 습식 세정하는 후속 단계를 더 포함하는 것을 특징으로 하는 방법.
  34. 제 23항에 있어서, 손상된 실리카 유전 필름의 유전 상수가 약 1.5 내지 3.8로 감소되도록 상기 손상된 실리카 유전 필름과 표면 개질 조성물을 접촉시키는 것을 포함하는 것을 특징으로 하는 방법.
  35. 제 23항에 있어서, 상기 실리카 유전 필름은 다공성 또는 나노다공성인 것을 특징으로 하는 방법.
  36. 제 23항에 있어서, 상기 유전 필름은 비다공성인 것을 특징으로 하는 방법.
  37. 제 23항에 있어서, (a) 상기 실리카 유전 필름은 손상되기 전에 제1 C-H 흡수값을 가지며; (b) 상기 손상된 실리카 유전 필름은 제2 C-H 흡수값을 가지며; 그리고 (c) 상기 실리카 유전 필름은 상기 표면 개질 조성물과 접촉 후 제3 C-H 흡수값을 가지며, 상기 제3 C-H 흡수값은 제1 C-H 흡수값의 93.75-138.46%이며 상기 제1, 제2, 및 제3 C-H 흡수값 모두는 푸리에 변환 적외선(FTIR) 분광법으로 측정된 것임을 특징으로 하는 방법.
  38. 삭제
  39. 제 23항에 있어서, 상기 표면 개질 조성물은 플라즈마 형태이며, 접촉은 20-450℃의 챔버 온도; 50-1000W의 RF 전력; 0.05-100 토르의 챔버 압력; 5초 내지 5분의 플라즈마 처리 시간; 100-2000sccm의 표면 개질 흐름 속도; 및 100-2000sccm의 비활성 가스 흐름 속도로 플라스마 발생 챔버에서 수행되는 것을 특징으로 하는 방법.
KR1020027017542A 2000-06-23 2001-06-19 손상된 실리카 유전 필름에 소수성을 부여하는 방법 및 손상된 실리카 유전 필름 처리 방법 KR100797202B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US21421900P 2000-06-23 2000-06-23
US60/214,219 2000-06-23
PCT/US2001/019466 WO2002001621A2 (en) 2000-06-23 2001-06-19 Method to restore hydrophobicity in dielectric films and materials

Publications (2)

Publication Number Publication Date
KR20030062237A KR20030062237A (ko) 2003-07-23
KR100797202B1 true KR100797202B1 (ko) 2008-01-23

Family

ID=22798248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027017542A KR100797202B1 (ko) 2000-06-23 2001-06-19 손상된 실리카 유전 필름에 소수성을 부여하는 방법 및 손상된 실리카 유전 필름 처리 방법

Country Status (9)

Country Link
US (3) US7029826B2 (ko)
EP (1) EP1292973B1 (ko)
JP (2) JP5307963B2 (ko)
KR (1) KR100797202B1 (ko)
CN (1) CN1279588C (ko)
AU (1) AU2001266998A1 (ko)
CA (1) CA2413592A1 (ko)
TW (1) TWI264040B (ko)
WO (1) WO2002001621A2 (ko)

Families Citing this family (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9904427D0 (en) 1999-02-26 1999-04-21 Trikon Holdings Ltd Method treating an insulating layer
KR100825146B1 (ko) 2000-05-05 2008-04-24 엔테그리스, 아이엔씨. 산성 중합체와 물리적 흡착 매체를 사용하는 필터
KR100797202B1 (ko) * 2000-06-23 2008-01-23 허니웰 인터내셔널 인코포레이티드 손상된 실리카 유전 필름에 소수성을 부여하는 방법 및 손상된 실리카 유전 필름 처리 방법
US7174303B2 (en) * 2000-07-31 2007-02-06 Uappoint, Inc Customer driven, sponsor controlled network-based graphical scheduling system and method
US7270941B2 (en) * 2002-03-04 2007-09-18 Tokyo Electron Limited Method of passivating of low dielectric materials in wafer processing
WO2003107411A2 (en) * 2002-06-14 2003-12-24 Trikon Technologies Limited Dielectric film
US6933246B2 (en) 2002-06-14 2005-08-23 Trikon Technologies Limited Dielectric film
US7005390B2 (en) * 2002-10-09 2006-02-28 Intel Corporation Replenishment of surface carbon and surface passivation of low-k porous silicon-based dielectric materials
US7709371B2 (en) 2003-01-25 2010-05-04 Honeywell International Inc. Repairing damage to low-k dielectric materials using silylating agents
WO2004068555A2 (en) * 2003-01-25 2004-08-12 Honeywell International Inc Repair and restoration of damaged dielectric materials and films
US6921727B2 (en) 2003-03-11 2005-07-26 Applied Materials, Inc. Method for modifying dielectric characteristics of dielectric layers
TWI257120B (en) * 2003-06-18 2006-06-21 Fujitsu Ltd Method for manufacturing semiconductor device
US20040266184A1 (en) * 2003-06-30 2004-12-30 Ramachandrarao Vijayakumar S Post-deposition modification of interlayer dielectrics
US7425505B2 (en) * 2003-07-23 2008-09-16 Fsi International, Inc. Use of silyating agents
US7122481B2 (en) * 2003-07-25 2006-10-17 Intel Corporation Sealing porous dielectrics with silane coupling reagents
US7179758B2 (en) * 2003-09-03 2007-02-20 International Business Machines Corporation Recovery of hydrophobicity of low-k and ultra low-k organosilicate films used as inter metal dielectrics
US8475666B2 (en) * 2004-09-15 2013-07-02 Honeywell International Inc. Method for making toughening agent materials
US7717929B2 (en) 2003-12-19 2010-05-18 Radi Medical Systems Ab Technique for securing a suture
US7223704B2 (en) * 2004-08-27 2007-05-29 Infineon Technologies Ag Repair of carbon depletion in low-k dielectric films
JP4903374B2 (ja) * 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
JP4903373B2 (ja) 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
US8119537B2 (en) * 2004-09-02 2012-02-21 Micron Technology, Inc. Selective etching of oxides to metal nitrides and metal oxides
KR20070060117A (ko) * 2004-09-15 2007-06-12 허니웰 인터내셔널 인코포레이티드 처리제 물질
JP2006124410A (ja) * 2004-09-30 2006-05-18 Jsr Corp 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法
JP4780276B2 (ja) * 2004-09-30 2011-09-28 Ｊｓｒ株式会社 表面疎水化方法、および半導体装置の製造方法
JP5184737B2 (ja) * 2004-09-30 2013-04-17 Ｊｓｒ株式会社 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法
JP2006104418A (ja) * 2004-10-08 2006-04-20 Jsr Corp 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法
JP4883256B2 (ja) * 2004-10-15 2012-02-22 Ｊｓｒ株式会社 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法
JP4798334B2 (ja) * 2004-10-15 2011-10-19 Ｊｓｒ株式会社 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法
JP2006114719A (ja) * 2004-10-15 2006-04-27 Jsr Corp 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法
JP4591032B2 (ja) * 2004-10-15 2010-12-01 Ｊｓｒ株式会社 表面疎水化用組成物、表面疎水化方法および半導体装置の製造方法
JP4780277B2 (ja) * 2004-10-15 2011-09-28 Ｊｓｒ株式会社 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法
JP2006111740A (ja) * 2004-10-15 2006-04-27 Jsr Corp 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法
JP2006111738A (ja) * 2004-10-15 2006-04-27 Jsr Corp 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法
KR100935620B1 (ko) * 2004-10-27 2010-01-07 인터내셔널 비지네스 머신즈 코포레이션 금속간 유전체로서 사용된 낮은 ｋ 및 극도로 낮은 ｋ의오가노실리케이트 필름의 소수성을 복원하는 방법 및이로부터 제조된 물품
WO2006049595A1 (en) * 2004-10-27 2006-05-11 International Business Machines Corporation Recovery of hydrophobicity of low-k and ultra low-k organosilicate films used as inter metal dielectrics
US20060128163A1 (en) * 2004-12-14 2006-06-15 International Business Machines Corporation Surface treatment of post-rie-damaged p-osg and other damaged materials
US20080207005A1 (en) * 2005-02-15 2008-08-28 Freescale Semiconductor, Inc. Wafer Cleaning After Via-Etching
KR100860736B1 (ko) * 2005-02-15 2008-09-29 가부시키가이샤 알박 개질 다공질 실리카막의 제조 방법, 이 제조 방법에 의해얻어진 개질 다공질 실리카막, 및 이 개질 다공질실리카막으로 이루어지는 반도체 장치
JP4877452B2 (ja) * 2005-02-22 2012-02-15 Ｊｓｒ株式会社 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法
JP4877454B2 (ja) * 2005-03-18 2012-02-15 Ｊｓｒ株式会社 表面疎水化方法、ならびに半導体装置およびその製造方法
US7678712B2 (en) 2005-03-22 2010-03-16 Honeywell International, Inc. Vapor phase treatment of dielectric materials
TWI374951B (en) * 2005-07-29 2012-10-21 Applied Materials Inc Integrated electroless deposition system
US20070054501A1 (en) * 2005-08-23 2007-03-08 Battelle Memorial Institute Process for modifying dielectric materials
JP4445448B2 (ja) * 2005-09-16 2010-04-07 株式会社東芝 回路基板の製造方法
US7405168B2 (en) * 2005-09-30 2008-07-29 Tokyo Electron Limited Plural treatment step process for treating dielectric films
JP5019741B2 (ja) 2005-11-30 2012-09-05 東京エレクトロン株式会社 半導体装置の製造方法および基板処理システム
US7945086B2 (en) * 2006-01-12 2011-05-17 Kla-Tencor Technologies Corporation Tungsten plug deposition quality evaluation method by EBACE technology
US8052885B2 (en) * 2006-01-12 2011-11-08 Kla-Tencor Corporation Structural modification using electron beam activated chemical etch
US7709792B2 (en) * 2006-01-12 2010-05-04 Kla-Tencor Technologies Corporation Three-dimensional imaging using electron beam activated chemical etch
WO2007100933A2 (en) * 2006-01-12 2007-09-07 Kla Tencor Technologies Corporation Etch selectivity enhancement, deposition quality evaluation, structural modification and three-dimensional imaging using electron beam activated chemical etch
US7879730B2 (en) * 2006-01-12 2011-02-01 Kla-Tencor Technologies Corporation Etch selectivity enhancement in electron beam activated chemical etch
US7803719B2 (en) 2006-02-24 2010-09-28 Freescale Semiconductor, Inc. Semiconductor device including a coupled dielectric layer and metal layer, method of fabrication thereof, and passivating coupling material comprising multiple organic components for use in a semiconductor device
JP4849219B2 (ja) * 2006-03-23 2012-01-11 Ｊｓｒ株式会社 表面疎水化用組成物、表面疎水化方法、および半導体装置
JP5372323B2 (ja) 2006-03-29 2013-12-18 富士通株式会社 界面ラフネス緩和膜、これを用いた配線層および半導体装置ならびに半導体装置の製造方法
US7399911B1 (en) 2006-04-24 2008-07-15 Monsanto Technology Llc Plants and seeds of corn variety I286394
US7807219B2 (en) * 2006-06-27 2010-10-05 Lam Research Corporation Repairing and restoring strength of etch-damaged low-k dielectric materials
TWI417130B (zh) * 2006-07-13 2013-12-01 Entegris Inc 過濾系統
JP5055971B2 (ja) * 2006-11-16 2012-10-24 株式会社ニコン 表面処理方法及び表面処理装置、露光方法及び露光装置、並びにデバイス製造方法
US7977121B2 (en) * 2006-11-17 2011-07-12 Air Products And Chemicals, Inc. Method and composition for restoring dielectric properties of porous dielectric materials
US7500397B2 (en) * 2007-02-15 2009-03-10 Air Products And Chemicals, Inc. Activated chemical process for enhancing material properties of dielectric films
US20100015731A1 (en) * 2007-02-20 2010-01-21 Lam Research Corporation Method of low-k dielectric film repair
WO2008111134A1 (ja) 2007-03-15 2008-09-18 Fujitsu Limited 表面疎水化膜、表面疎水化膜形成材料、配線層、半導体装置および半導体装置の製造方法
US20090026924A1 (en) * 2007-07-23 2009-01-29 Leung Roger Y Methods of making low-refractive index and/or low-k organosilicate coatings
US20090061633A1 (en) * 2007-08-31 2009-03-05 Fujitsu Limited Method of manufacturing semiconductor device
JP5119832B2 (ja) 2007-09-27 2013-01-16 富士通株式会社 界面ラフネス緩和膜、配線層、半導体装置および半導体装置の製造方法
US7867900B2 (en) * 2007-09-28 2011-01-11 Applied Materials, Inc. Aluminum contact integration on cobalt silicide junction
JP2009164198A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体装置の製造方法
KR20110021951A (ko) * 2008-05-26 2011-03-04 바스프 에스이 다공성 물질의 제조 방법 및 그 방법으로 제조된 다공성 물질
WO2010009234A1 (en) 2008-07-16 2010-01-21 Wisconsin Alumni Research Foundation Metal substrates including metal oxide nanoporous thin films and methods of making the same
JP2010027952A (ja) * 2008-07-23 2010-02-04 Toshiba Corp 半導体装置の製造方法
JP4947316B2 (ja) * 2008-08-15 2012-06-06 信越化学工業株式会社 基板の接合方法並びに３次元半導体装置
US8283260B2 (en) * 2008-08-18 2012-10-09 Air Products And Chemicals, Inc. Process for restoring dielectric properties
KR100981820B1 (ko) * 2008-09-08 2010-09-13 경희대학교 산학협력단 트리메틸클로로실란 증기를 이용한 기판 표면 처리 장치 및방법
WO2010067395A1 (ja) * 2008-12-08 2010-06-17 富士通株式会社 半導体装置の製造方法及びその製造装置
US9053924B2 (en) * 2008-12-26 2015-06-09 Central Glass Company, Limited Cleaning agent for silicon wafer
JP5533178B2 (ja) * 2009-04-24 2014-06-25 セントラル硝子株式会社 シリコンウェハ用洗浄剤
DE102008063417B4 (de) * 2008-12-31 2016-08-11 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Lokale Silizidierung an Kontaktlochunterseiten in Metallisierungssystemen von Halbleiterbauelementen
US20100178887A1 (en) 2009-01-13 2010-07-15 Millam Michael J Blast shield for use in wireless transmission system
KR101075200B1 (ko) * 2009-01-21 2011-10-19 샌트랄 글래스 컴퍼니 리미티드 실리콘 웨이퍼용 세정제, 실리콘 웨이퍼의 세정과정 중에 사용되는 발수성 세정제, 실리콘 웨이퍼 표면의 세정방법
JP5705751B2 (ja) * 2009-03-10 2015-04-22 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード ｌｏｗ−ｋシリル化用の環式アミノ化合物
DE102009023378B4 (de) 2009-05-29 2013-11-28 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Wiederherstellung einer hydrophoben Oberfläche empfindlicher dielektrischer Materialen mit kleinem ε in Mikrostrukturbauelementen
DE102009023379B4 (de) 2009-05-29 2014-08-21 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Erzeugen einer hydrophoben Oberfläche empfindlicher Dielektrika mit kleinem ε von Mikrostrukturbauelementen durch eine in-situ-Plasmabehandlung
JP5558876B2 (ja) * 2009-09-18 2014-07-23 東海ゴム工業株式会社 誘電膜、およびその製造方法、並びにそれを用いたトランスデューサ
CN102034794B (zh) * 2009-09-28 2012-10-31 中芯国际集成电路制造(上海)有限公司 测试结构及测试半导体衬底的方法
US7981699B2 (en) * 2009-10-22 2011-07-19 Lam Research Corporation Method for tunably repairing low-k dielectric damage
US20110097904A1 (en) * 2009-10-22 2011-04-28 Lam Research Corporation Method for repairing low-k dielectric damage
EP2329938A1 (en) * 2009-12-01 2011-06-08 Siemens Aktiengesellschaft Fibre-reinforced plastic material comprising fibers with at least one groove
US8329552B1 (en) * 2011-07-22 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
KR101438890B1 (ko) * 2012-06-28 2014-09-15 현대자동차주식회사 소수성을 향상한 고분자 전해질 막-전극 접합체 및 그 제조방법
CN103624032B (zh) * 2012-08-23 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种晶片的单片清洗方法
CN102856251A (zh) * 2012-09-21 2013-01-02 复旦大学 一种低介电常数介质表面去羟基化的方法
US10020185B2 (en) 2014-10-07 2018-07-10 Samsung Sdi Co., Ltd. Composition for forming silica layer, silica layer, and electronic device
US20160172188A1 (en) * 2014-12-16 2016-06-16 Samsung Sdi Co., Ltd. Rinse solution for silica thin film, method of producing silica thin film, and silica thin film
KR101833800B1 (ko) 2014-12-19 2018-03-02 삼성에스디아이 주식회사 실리카계 막 형성용 조성물, 실리카계 막의 제조방법 및 상기 실리카계 막을 포함하는 전자 소자
KR101837971B1 (ko) 2014-12-19 2018-03-13 삼성에스디아이 주식회사 실리카계 막 형성용　조성물, 실리카계 막, 및 전자 디바이스
CN105004718B (zh) * 2015-07-20 2018-09-28 新疆农业大学 一种纸基微流控芯片的制备方法
KR20170014946A (ko) 2015-07-31 2017-02-08 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
CN108022830B (zh) * 2016-10-31 2020-06-05 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法
CN108841207B (zh) * 2018-05-30 2020-09-08 杭州电子科技大学 一种超疏水白炭黑的低温等离子体制备新工艺
WO2020019277A1 (zh) * 2018-07-27 2020-01-30 湖州五爻硅基材料研究院有限公司 一种球形粉体填料的制备方法、由此得到的球形粉体填料及其应用
WO2020168542A1 (zh) * 2019-02-22 2020-08-27 湖州五爻硅基材料研究院有限公司 一种球形或角形粉体填料的制备方法、由此得到的球形或角形粉体填料及其应用
US10886166B2 (en) 2019-03-08 2021-01-05 International Business Machines Corporation Dielectric surface modification in sub-40nm pitch interconnect patterning
DE102021101486A1 (de) * 2020-03-30 2021-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Photoresistschicht-oberflächenbehandlung, abdeckschichtund herstellungsverfahren einer photoresiststruktur
CN111825480B (zh) * 2020-08-13 2022-11-04 西藏大学 一种抗紫外线超疏水防冻材料及其制备方法
CN113327775B (zh) * 2021-05-28 2022-04-29 河北工业大学 一种钾离子微型混合电容器的制备方法和电极材料

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000002233A2 (en) 1998-07-07 2000-01-13 Alliedsignal Inc. Simplified process for producing nanoporous silica

Family Cites Families (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4567221A (en) 1983-03-31 1986-01-28 Kuraray Co., Ltd. Water resistant compositions
US4654269A (en) 1985-06-21 1987-03-31 Fairchild Camera & Instrument Corp. Stress relieved intermediate insulating layer for multilayer metalization
US4624739A (en) 1985-08-09 1986-11-25 International Business Machines Corporation Process using dry etchant to avoid mask-and-etch cycle
CA2049019A1 (en) * 1989-03-01 1990-09-02 Robert S. Dubrow Method of curing organopolysiloxane compositions and compositions and articles therefrom
JP2868243B2 (ja) 1989-10-06 1999-03-10 富士通株式会社 半導体装置の製造方法
JPH03180033A (ja) * 1989-12-08 1991-08-06 Mitsubishi Electric Corp パターン形成方法
US5372851A (en) 1991-12-16 1994-12-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a chemically adsorbed film
JP2603017B2 (ja) 1991-12-16 1997-04-23 松下電器産業株式会社 化学吸着膜の製造方法
US5271777A (en) 1991-12-17 1993-12-21 Hughes Aircraft Company High efficiency coil fabrication process
JPH05304089A (ja) * 1992-04-28 1993-11-16 Dainippon Screen Mfg Co Ltd 基板表面からのレジストの除去方法並びに装置
US5709715A (en) 1992-07-23 1998-01-20 Owens-Corning Fiberglas Technology Inc. Silicon or silica substrate with a modified surface, process for producing the same, new orthoesters and process for producing the same
US5576247A (en) 1992-07-31 1996-11-19 Matsushita Electric Industrial Co., Ltd. Thin layer forming method wherein hydrophobic molecular layers preventing a BPSG layer from absorbing moisture
JP3219315B2 (ja) 1992-08-21 2001-10-15 大日本印刷株式会社 位相シフトマスクの白欠陥修正方法
US5429730A (en) 1992-11-02 1995-07-04 Kabushiki Kaisha Toshiba Method of repairing defect of structure
WO1994021386A2 (en) 1993-03-25 1994-09-29 Research Corporation Technologies, Inc. Polymers useful in forming self-assembled bonded anisotropic ultrathin layers and their use
JPH0766287A (ja) 1993-08-23 1995-03-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JPH07335758A (ja) * 1994-04-15 1995-12-22 Matsushita Electric Ind Co Ltd 多層金属配線の形成方法
US5488015A (en) 1994-05-20 1996-01-30 Texas Instruments Incorporated Method of making an interconnect structure with an integrated low density dielectric
US5479727A (en) 1994-10-25 1996-01-02 Air Products And Chemicals, Inc. Moisture removal and passivation of surfaces
US5609629A (en) 1995-06-07 1997-03-11 Med Institute, Inc. Coated implantable medical device
US6258972B1 (en) 1995-08-03 2001-07-10 Matsushita Electric Industrial Co., Ltd. Pattern formation method and surface treating agent
JP3618150B2 (ja) * 1995-10-09 2005-02-09 松下電器産業株式会社 半導体装置及びその製造方法
EP0775669B1 (en) 1995-11-16 2001-05-02 Texas Instruments Incorporated Low volatility solvent-based precursors for nanoporous aerogels
JP3230182B2 (ja) * 1996-02-29 2001-11-19 シャープ株式会社 半導体装置の製造方法
WO1997038355A1 (en) 1996-04-08 1997-10-16 Micrion Corporation Systems and methods for deposition of dielectric films
RU2089499C1 (ru) 1996-12-11 1997-09-10 Смирнов Александр Витальевич Способ получения гидрофобного дисперсного материала
KR19980064176A (ko) 1996-12-17 1998-10-07 윌리엄비.켐플러 집적 회로 유전체
US5750610A (en) 1997-02-24 1998-05-12 Dow Corning Corporation Hydrophobic organosilicate-modified silica gels
JPH10270556A (ja) * 1997-03-28 1998-10-09 Kawasaki Steel Corp 絶縁膜形成方法
US5915175A (en) 1997-06-27 1999-06-22 Siemens Aktiengesellschaft Mitigation of CMP-induced BPSG surface damage by an integrated anneal and silicon dioxide deposition
US6448331B1 (en) 1997-07-15 2002-09-10 Asahi Kasei Kabushiki Kaisha Alkoxysilane/organic polymer composition for thin insulating film production and use thereof
WO1999003926A1 (fr) 1997-07-15 1999-01-28 Asahi Kasei Kogyo Kabushiki Kaisha Composition alcoxysilane/polymere organique destinee a la production de fines pellicules isolantes et procede d'utilisation
WO1999013220A1 (en) * 1997-09-05 1999-03-18 Theodorus Istvan Van Bakkum Wind turbine mounted on buoyant wing kite
US6042994A (en) * 1998-01-20 2000-03-28 Alliedsignal Inc. Nanoporous silica dielectric films modified by electron beam exposure and having low dielectric constant and low water content
WO1999040615A1 (en) 1998-02-04 1999-08-12 Semitool, Inc. Method and apparatus for low-temperature annealing of metallization micro-structures in the production of a microelectronic device
US6479374B1 (en) 1998-04-01 2002-11-12 Asahi Kasei Kabushiki Kaisha Method of manufacturing interconnection structural body
JP3432744B2 (ja) * 1998-06-11 2003-08-04 株式会社東芝 半導体装置およびその製造方法
JP3099813B2 (ja) * 1998-07-30 2000-10-16 日本電気株式会社 半導体装置の製造方法
JP3248492B2 (ja) * 1998-08-14 2002-01-21 日本電気株式会社 半導体装置及びその製造方法
US6037275A (en) 1998-08-27 2000-03-14 Alliedsignal Inc. Nanoporous silica via combined stream deposition
US6410149B1 (en) * 1998-08-27 2002-06-25 Alliedsignal Inc. Silane-based nanoporous silica thin films and precursors for making same
US6245690B1 (en) 1998-11-04 2001-06-12 Applied Materials, Inc. Method of improving moisture resistance of low dielectric constant films
US6090724A (en) 1998-12-15 2000-07-18 Lsi Logic Corporation Method for composing a thermally conductive thin film having a low dielectric property
US6177143B1 (en) 1999-01-06 2001-01-23 Allied Signal Inc Electron beam treatment of siloxane resins
US6770572B1 (en) * 1999-01-26 2004-08-03 Alliedsignal Inc. Use of multifunctional si-based oligomer/polymer for the surface modification of nanoporous silica films
JP3266195B2 (ja) 1999-03-23 2002-03-18 日本電気株式会社 半導体装置の製造方法
JP3229294B2 (ja) * 1999-06-04 2001-11-19 キヤノン販売株式会社 被成膜面の改質方法及び半導体装置の製造方法
KR100333546B1 (ko) 1999-06-10 2002-04-24 박종섭 반도체소자의 제조방법
US6318124B1 (en) 1999-08-23 2001-11-20 Alliedsignal Inc. Nanoporous silica treated with siloxane polymers for ULSI applications
US6589889B2 (en) 1999-09-09 2003-07-08 Alliedsignal Inc. Contact planarization using nanoporous silica materials
JP2001118842A (ja) 1999-10-15 2001-04-27 Nec Corp 半導体装置とその製造方法
US6420193B1 (en) 2000-03-17 2002-07-16 Advance Micro Devices, Inc. Repair of film having an SI-O backbone
US6346490B1 (en) 2000-04-05 2002-02-12 Lsi Logic Corporation Process for treating damaged surfaces of low k carbon doped silicon oxide dielectric material after plasma etching and plasma cleaning steps
US6451512B1 (en) 2000-05-01 2002-09-17 Advanced Micro Devices, Inc. UV-enhanced silylation process to increase etch resistance of ultra thin resists
KR100797202B1 (ko) 2000-06-23 2008-01-23 허니웰 인터내셔널 인코포레이티드 손상된 실리카 유전 필름에 소수성을 부여하는 방법 및 손상된 실리카 유전 필름 처리 방법
US6395650B1 (en) 2000-10-23 2002-05-28 International Business Machines Corporation Methods for forming metal oxide layers with enhanced purity
US6500494B2 (en) 2000-12-29 2002-12-31 Kodak Polychrome Graphics Llc Spray coating matting method for printing plate precursors
US6713382B1 (en) 2001-01-31 2004-03-30 Advanced Micro Devices, Inc. Vapor treatment for repairing damage of low-k dielectric
US6566283B1 (en) 2001-02-15 2003-05-20 Advanced Micro Devices, Inc. Silane treatment of low dielectric constant materials in semiconductor device manufacturing
KR100396889B1 (ko) 2001-03-08 2003-09-03 삼성전자주식회사 크랙방지층을 이용한 콘택 형성방법 및 이를 이용한반도체 소자
JP2002353308A (ja) 2001-05-28 2002-12-06 Toshiba Corp 半導体装置及びその製造方法
TW483099B (en) 2001-06-15 2002-04-11 United Microelectronics Corp Method to reduce moisture absorption of porous low dielectric constant film
DE10130824C2 (de) 2001-06-27 2003-12-18 Promos Technologies Inc Reparaturverfahren für einen dielektrischen Film mit einem Lochdefekt auf einem Substrat
US6879046B2 (en) 2001-06-28 2005-04-12 Agere Systems Inc. Split barrier layer including nitrogen-containing portion and oxygen-containing portion
US20030008516A1 (en) 2001-07-03 2003-01-09 Ting-Chang Chang Method of reinforcing a low dielectric constant material layer against damage caused by a photoresist stripper
US6583067B2 (en) 2001-07-03 2003-06-24 United Microelectronics Corp. Method of avoiding dielectric layer deterioration with a low dielectric constant
US20030013211A1 (en) 2001-07-13 2003-01-16 Chu-Chun Hu Mend method for breakage dielectric film
TW495880B (en) 2001-08-30 2002-07-21 United Microelectronics Corp Method of repairing a low dielectric constant material layer
US6521547B1 (en) 2001-09-07 2003-02-18 United Microelectronics Corp. Method of repairing a low dielectric constant material layer
DE10145724A1 (de) 2001-09-17 2003-04-10 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterstruktur unter Verwendung einer Schutzschicht und Halbleiterstruktur
JP2003142476A (ja) 2001-11-01 2003-05-16 Asahi Kasei Corp 絶縁薄膜用の多孔性シリカ薄膜
US6537919B1 (en) 2001-12-19 2003-03-25 Taiwan Semiconductor Manufacturing Company Process to remove micro-scratches
US7083991B2 (en) 2002-01-24 2006-08-01 Novellus Systems, Inc. Method of in-situ treatment of low-k films with a silylating agent after exposure to oxidizing environments
US7270941B2 (en) 2002-03-04 2007-09-18 Tokyo Electron Limited Method of passivating of low dielectric materials in wafer processing
JP4025096B2 (ja) 2002-03-08 2007-12-19 株式会社荏原製作所 基板処理方法
JP2003282698A (ja) 2002-03-22 2003-10-03 Sony Corp 半導体装置の製造方法および半導体装置
WO2003088344A1 (en) 2002-04-10 2003-10-23 Honeywell International, Inc. Low metal porous silica dielectric for integral circuit applications
US6607925B1 (en) 2002-06-06 2003-08-19 Advanced Micro Devices, Inc. Hard mask removal process including isolation dielectric refill
US20050229947A1 (en) 2002-06-14 2005-10-20 Mykrolis Corporation Methods of inserting or removing a species from a substrate
US7682700B2 (en) 2002-08-14 2010-03-23 Applied Thin Films, Inc. Aluminum phosphate compounds, compositions, materials and related composites
JP2006500769A (ja) 2002-09-20 2006-01-05 ハネウェル・インターナショナル・インコーポレーテッド 低ｋ材料用の中間層接着促進剤
US7005390B2 (en) 2002-10-09 2006-02-28 Intel Corporation Replenishment of surface carbon and surface passivation of low-k porous silicon-based dielectric materials
US6802944B2 (en) 2002-10-23 2004-10-12 Applied Materials, Inc. High density plasma CVD process for gapfill into high aspect ratio features
US7404990B2 (en) 2002-11-14 2008-07-29 Air Products And Chemicals, Inc. Non-thermal process for forming porous low dielectric constant films
US7709371B2 (en) 2003-01-25 2010-05-04 Honeywell International Inc. Repairing damage to low-k dielectric materials using silylating agents
WO2004068555A2 (en) 2003-01-25 2004-08-12 Honeywell International Inc Repair and restoration of damaged dielectric materials and films
US20040152296A1 (en) 2003-02-04 2004-08-05 Texas Instruments Incorporated Hexamethyldisilazane treatment of low-k dielectric films
JP2004266008A (ja) 2003-02-28 2004-09-24 Toshiba Corp 半導体装置の製造方法
US7176144B1 (en) 2003-03-31 2007-02-13 Novellus Systems, Inc. Plasma detemplating and silanol capping of porous dielectric films
US7442412B2 (en) 2003-05-08 2008-10-28 Texas Instruments Incorporated Hydrophobic coating for oxide surfaces
US7119052B2 (en) 2003-06-24 2006-10-10 Advanced Technology Materials, Inc. Compositions and methods for high-efficiency cleaning/polishing of semiconductor wafers
US7425505B2 (en) 2003-07-23 2008-09-16 Fsi International, Inc. Use of silyating agents
US7179758B2 (en) 2003-09-03 2007-02-20 International Business Machines Corporation Recovery of hydrophobicity of low-k and ultra low-k organosilicate films used as inter metal dielectrics
US8475666B2 (en) 2004-09-15 2013-07-02 Honeywell International Inc. Method for making toughening agent materials
US7553769B2 (en) 2003-10-10 2009-06-30 Tokyo Electron Limited Method for treating a dielectric film
US7345000B2 (en) 2003-10-10 2008-03-18 Tokyo Electron Limited Method and system for treating a dielectric film
US6821880B1 (en) 2003-12-01 2004-11-23 Taiwan Semiconductor Manufacturing Co. Ltd. Process of dual or single damascene utilizing separate etching and DCM apparati
JP2005294525A (ja) 2004-03-31 2005-10-20 Toshiba Corp 半導体装置の製造方法
US7109130B2 (en) 2004-05-04 2006-09-19 California Institute Of Technology Zeolite films for low k applications
US7500397B2 (en) 2007-02-15 2009-03-10 Air Products And Chemicals, Inc. Activated chemical process for enhancing material properties of dielectric films

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000002233A2 (en) 1998-07-07 2000-01-13 Alliedsignal Inc. Simplified process for producing nanoporous silica

Also Published As

Publication number Publication date
CA2413592A1 (en) 2002-01-03
CN1502122A (zh) 2004-06-02
EP1292973B1 (en) 2015-09-09
WO2002001621A2 (en) 2002-01-03
US7029826B2 (en) 2006-04-18
US7858294B2 (en) 2010-12-28
TWI264040B (en) 2006-10-11
US20060078827A1 (en) 2006-04-13
US8440388B2 (en) 2013-05-14
JP2004511896A (ja) 2004-04-15
WO2002001621A3 (en) 2002-03-21
JP2012231164A (ja) 2012-11-22
CN1279588C (zh) 2006-10-11
US20070190735A1 (en) 2007-08-16
EP1292973A2 (en) 2003-03-19
JP5307963B2 (ja) 2013-10-02
US20040013858A1 (en) 2004-01-22
KR20030062237A (ko) 2003-07-23
AU2001266998A1 (en) 2002-01-08

Similar Documents

Publication Publication Date Title
KR100797202B1 (ko) 손상된 실리카 유전 필름에 소수성을 부여하는 방법 및 손상된 실리카 유전 필름 처리 방법
US7709371B2 (en) Repairing damage to low-k dielectric materials using silylating agents
KR100984195B1 (ko) 유전체 필름의 물성을 강화하기 위한 활성 화학 공정
US7915159B2 (en) Treating agent materials
US7678712B2 (en) Vapor phase treatment of dielectric materials
US6495479B1 (en) Simplified method to produce nanoporous silicon-based films
WO2005034194A2 (en) Repairing damage to low-k dielectric materials using silylating agents
US20050173803A1 (en) Interlayer adhesion promoter for low k materials
KR20020025992A (ko) Ｕｌｓｉ 적용에 사용되는 실록산 중합체로 처리된나노다공성 실리카
KR100671850B1 (ko) 다공질 필름의 개질 방법 및 개질된 다공질 필름 및 그 용도
JP5161571B2 (ja) 処理剤物質
CN1177356C (zh) 改善多孔性低介电薄膜吸水性的方法
KR101064336B1 (ko) 실릴화제를 이용한 저-ｋ 유전물질로의 손상 보수
JP2003059920A (ja) 絶縁膜形成用塗布液および半導体装置用絶縁膜の形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee