JP5019741B2 - 半導体装置の製造方法および基板処理システム - Google Patents

半導体装置の製造方法および基板処理システム Download PDF

Info

Publication number
JP5019741B2
JP5019741B2 JP2005346854A JP2005346854A JP5019741B2 JP 5019741 B2 JP5019741 B2 JP 5019741B2 JP 2005346854 A JP2005346854 A JP 2005346854A JP 2005346854 A JP2005346854 A JP 2005346854A JP 5019741 B2 JP5019741 B2 JP 5019741B2
Authority
JP
Japan
Prior art keywords
gas
film
semiconductor substrate
silylation
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005346854A
Other languages
English (en)
Other versions
JP2007157768A (ja
Inventor
竜一 浅子
薫 前川
康 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2005346854A priority Critical patent/JP5019741B2/ja
Priority to US11/564,548 priority patent/US7902077B2/en
Priority to CN2006101630009A priority patent/CN1976003B/zh
Priority to TW095144425A priority patent/TW200735214A/zh
Priority to KR1020060120123A priority patent/KR100810163B1/ko
Publication of JP2007157768A publication Critical patent/JP2007157768A/ja
Priority to US13/019,809 priority patent/US20110120650A1/en
Application granted granted Critical
Publication of JP5019741B2 publication Critical patent/JP5019741B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

本発明は、例えば、シングルダマシン法やデュアルダマシン法によって形成される半導体装置の製造方法および半導体装置を製造する際に用いられる基板処理システムに関する。
半導体デバイスの製造プロセスにおいては、配線溝または接続孔の形成にデュアルダマシン法が多用されている（例えば、特許文献１参照）。図２１に従来のデュアルダマシン法によるＣｕ配線の形成方法の一例を模式的に示す説明図を示す。
先ず、基板上に、例えば、配線層５００、層間絶縁膜５０１、反射防止膜５０２が下から順に形成され、その多層膜構造の表面に第１のレジスト膜５０３が形成される（図２１（ａ））。次いで第１のレジスト膜５０３がフォトリソグラフィー技術により所定のパターンにパターンニングされる（図２１（ｂ））。このパターニング工程では、第１のレジスト膜５０３が所定のパターンで露光され、その露光部が現像により選択的に除去される。続いて、この第１のレジスト膜５０３をマスクとしたエッチング処理により、反射防止膜５０２と層間絶縁膜５０１が蝕刻される。これにより多層膜構造の表面から配線層５００に通じる接続孔５０４が形成される（図２１（ｃ））。
続いて、例えば不要となった第１のレジスト膜５０３がアッシング処理により剥離除去され（図２１（ｄ））、代わって配線溝を形成するための新たな第２のレジスト膜５０５が形成される（図２１（ｅ））。第２のレジスト膜５０５はフォトリソグラフィー技術によりパターニングされ（図２１（ｆ））、その後、第２のレジスト膜５０５をマスクとしたエッチング処理により、反射防止膜５０２と層間絶縁膜５０１の一部が蝕刻される。こうして接続孔５０４に連通し接続孔５０４よりも幅の広い配線溝５０６が形成される（図２１（ｇ））。不要となった第２のレジスト膜５０５は剥離除去され（図２１（ｈ））、接続孔５０４と配線溝５０６の中にＣｕ材料が埋め込まれて、Ｃｕ配線５０７が形成される（図２１（ｉ））。
ところで、半導体装置の微細化にともない、層間絶縁膜のもつ寄生容量は配線のパフォーマンスを向上させる上で重要な因子となってきており、層間絶縁膜自体を低誘電率材料（Ｌｏｗ−ｋ材料）で構成することが行われている。層間絶縁膜を構成する低誘電率材料（Ｌｏｗ−ｋ材料）としては、メチル基等のアルキル基を末端基として有するものが一般的に用いられている。
しかしながら、上記のような従来のダマシンプロセスにおいては、レジスト膜剥離の際に、Ｌｏｗ−ｋ材料からなる層間絶縁膜５０１がダメージを受ける。このようなダメージは、層間絶縁膜５０１の誘電率の上昇をもたらし、Ｌｏｗ−ｋ材料を用いる効果が損なわれてしまう。
そのようなダメージを極力小さくすべく、レジスト剥離にＨｅガスおよびＨ２ガスを用いた高温アッシングが提案されている（非特許文献１）が、この技術では、ダメージの抑制効果が十分とはいえず、そればかりかレジスト剥離性が低く実用的ではないという問題がある。
特開２００２−８３８６９号公報 A.Matsushita et al. "Low damage ashing using H2/He plasma for porousultra Low-k" Proceeding IITC’03 pp147-149
本発明はこのような事情に鑑みてなされたものであり、電気的特性および信頼性に優れた半導体装置を製造することができる半導体装置の製造方法およびそのような製造方法を実現するための基板処理システム、ならびにそのような製造方法を実行する制御プログラムおよびコンピュータ読取可能な記憶媒体を提供することを目的とする。
本発明の第１の観点では、半導体基板に形成された被エッチング膜の表面に所定の回路パターンを有するエッチングマスクを形成する工程と、前記エッチングマスクを介して前記被エッチング膜をエッチングし、前記被エッチング膜に溝または孔を形成する工程と、オゾンを含むガスによる処理を少なくとも含んで前記エッチングマスクを除去する工程と、前記除去工程までの工程により前記被エッチング膜に入ったダメージを回復ガスとしてシリル化ガスを供給してシリル化処理を行うことにより回復させる工程とを有し、前記ダメージを回復させる工程は、前記シリル化ガスを供給する前および／または供給開始後に、前記半導体基板の水分量が前記シリル化処理に適したものとなるように前記半導体基板を加熱して前記水分量を調整することを含むことを特徴とする半導体装置の製造方法を提供する。
上記第１の観点において、前記エッチングマスクを除去する工程は、前記処理ガスとしてオゾンと水蒸気を用いて前記エッチングマスクを変性させた後、純水または薬液により処理するものとすること、または、前記処理ガスとしてオゾンを用いて前記エッチングマスクを変性させた後、純水または薬液により処理するものとすることができる。また、前記エッチングマスクを除去する工程の後、前記ダメージを回復させる工程に先立って前記半導体基板を洗浄する工程をさらに有してもよい。
本発明の第２の観点では、半導体基板に形成された被エッチング膜の表面に所定の回路パターンを有するエッチングマスクを形成する工程と、前記エッチングマスクを介して前記被エッチング膜をエッチングし、前記被エッチング膜に溝または孔を形成する工程と、前記エッチングマスクを除去する工程と、前記除去工程までの工程により前記被エッチング膜に入ったダメージを回復ガスとしてシリル化ガスを供給してシリル化処理を行うことにより回復させる工程とを有し、前記ダメージを回復させる工程は、前記シリル化ガスを供給する前および／または供給開始後に、前記半導体基板の水分量が前記シリル化処理に適したものとなるように前記半導体基板を加熱して前記水分量を調整することを含むことを特徴とする半導体装置の製造方法を提供する。
上記第２の観点において、前記シリル化ガスを供給する前の加熱および／または供給開始後の加熱は、５０〜２００℃で行われることが好ましい。また、前記シリル化ガスを供給する前の加熱および供給開始後の加熱の両方を行い、前記シリル化ガスを供給する前の加熱を第１の温度で行い、前記供給開始後の加熱は、第１の温度よりも高い第２の温度で行うことが好ましい。
本発明の第３の観点では、半導体基板に形成された被エッチング膜の表面に所定の回路パターンを有するエッチングマスクを形成する工程と、前記エッチングマスクを介して前記被エッチング膜をドライエッチングによりエッチングし、前記被エッチング膜に溝または孔を形成する工程と、前記エッチングに引き続きドライ処理によりエッチングマスクを除去する工程と、前記エッチングマスクを除去する工程後に半導体基板が存在する環境に水分を導入して半導体基板に水分を供給する工程と、水分が吸着された半導体基板を加熱する工程と、前記加熱工程後に、前記除去工程までの工程により前記被エッチング膜に入ったダメージを回復ガスとしてシリル化ガスを供給してシリル化処理を行うことにより回復させる工程とを有し、前記加熱工程は、前記半導体基板の水分量が前記シリル化処理に適したものとなるように前記半導体基板を加熱して前記水分量を調整することを特徴とする半導体装置の製造方法。
上記第３の観点において、前記ドライエッチングによりエッチングし、前記被エッチング膜に溝または孔を形成する工程と、前記エッチングマスクを除去する工程と、前記ダメージ回復工程とは、一つのユニット内で行うようにすることができる。また、前記エッチングマスクを除去する工程は、酸素プラズマを用いたドライアッシング処理によって行うことができ、酸素ラジカルを用いたドライ処理によって行うこともできる。さらに、前記ダメージを回復させる工程は、前記シリル化ガスの供給開始後に基板を加熱することができる。この場合に、前記水分が吸着された半導体基板を加熱する工程を第１の温度で行い、前記シリル化ガスの供給開始後の加熱を第１の温度よりも高い第２の温度で行うことが好ましい。さらに、前記回復ガスとしてのシリル化ガスを供給する前に行われる半導体基板の加熱の温度は５０〜２００℃であることが好ましい。さらに、前記半導体基板に水分を供給する工程は、半導体基板が存在する環境に大気を導入することにより行うことができる。
上記第１〜第３の観点において、前記シリル化ガスとして、分子内にシラザン結合（Ｓｉ−Ｎ）を有する化合物を用いて行なうことが好ましく、前記分子内にシラザン結合を有する化合物が、ＴＭＤＳ（1,1,3,3-Tetramethyldisilazane）、ＴＭＳＤＭＡ（Dimethylaminotrimethylsilane）、ＤＭＳＤＭＡ（Dimethylsilyldimethylamine）、ＴＭＳＰｙｒｏｌｅ（1-Trimethylsilylpyrole）、ＢＳＴＦＡ（N,O-Bis(trimethylsilyl)trifluoroacetamide）、ＢＤＭＡＤＭＳ（Bis(dimethylamino)dimethylsilane）であることが好ましい。
本発明の第４の観点では、所定パターンが形成されたエッチングマスクを介して半導体基板上の被エッチング層をエッチング装置によりエッチングして被エッチング膜に溝または孔を形成した後、半導体基板を処理する基板処理システムであって、オゾンを含む処理ガスにより前記エッチングマスクを変性させる変性装置と、変性したエッチングマスクを純水または薬液により除去する洗浄装置と、回復ガスとしてシリル化ガスを供給してシリル化処理することにより前記被エッチング膜に入ったダメージを回復させ、かつ半導体基板を加熱する機能を有する回復処理装置と、これら装置を制御する制御部とを具備し、前記制御部は、前記変性装置によりエッチングマスクの変性処理を行い、次いで、前記洗浄装置により変性した前記エッチングマスクの除去処理を行い、次いで前記回復処理装置において、前記除去処理までに前記被エッチング膜に入ったダメージをシリル化ガスによるシリル化処理によって回復させるように制御するとともに、前記回復処理装置において、前記シリル化ガスを供給する前および／または供給開始後に、前記半導体基板の水分量が前記シリル化処理に適したものとなるように半導体基板を加熱させて前記水分量を調整させることを特徴とする基板処理システムを提供する。
上記第４の観点において、前記変性装置は、処理ガスとしてオゾンと水蒸気またはオゾン単体を用いることができる。また、前記変性装置と、前記洗浄装置と、前記回復処理装置とは同一ユニット内に配置されるように構成することができる。さらに、前記制御部は、前記回復処理装置において、前記シリル化ガスを供給する前および／または供給開始後に半導体基板を加熱するように制御するようにすることができる。さらにまた、前記制御部は、前記回復処理装置において、前記シリル化ガスを供給する前に半導体基板を第１の温度に加熱し、供給開始後に半導体基板を第１の温度よりも高い第２の温度で加熱するように制御することができる。さらにまた、前記制御部は、前記シリル化ガスを供給する前の加熱および／または供給開始後の加熱の際の温度を５０〜２００℃に制御することが好ましい。
本発明の第５の観点では、所定パターンが形成されたエッチングマスクを介して半導体基板上の被エッチング層をドライエッチングして被エッチング膜に溝または孔を形成するドライエッチング装置と、ドライアッシングにより前記エッチングマスクを除去するドライアッシング装置と、回復ガスとしてシリル化ガスを供給してシリル化処理することにより前記被エッチング膜に入ったダメージを回復させる回復処理装置と、半導体基板を加熱する加熱機構と、半導体基板に水分を供給する機構とこれら装置および機構を制御する制御部とを具備し、前記ドライエッチング装置、前記ドライアッシング装置、および前記回復処理装置は、同一処理ユニット内に一体的に設けられて真空雰囲気中で処理がなされ、前記制御部は、前記ドライアッシング装置によりエッチングマスクが除去された半導体基板に前記水分を供給する機構により水分を供給し、次いで、半導体基板を前記加熱機構により加熱し、その後、前記回復処理装置において回復処理が行われるように制御するとともに、前記加熱機構による加熱の際に、前記半導体基板の水分量が前記シリル化処理に適したものとなるように前記水分量を調整させることを特徴とする基板処理システムを提供する。
上記第５の観点において、前記加熱機構は前記回復処理装置に設けられ、前記制御部は、前記回復処理装置において、前記シリル化ガスの供給開始後に前記加熱機構により半導体基板を加熱するように制御することができる。この場合に、前記制御部は、前記回復処理装置において、前記加熱機構が、前記シリル化ガスを供給する前に半導体基板を第１の温度に加熱し、供給開始後に半導体基板を第１の温度よりも高い第２の温度で加熱するように制御することが好ましい。また、前記制御部は、前記回復ガスとしてのシリル化ガスを供給する前に前記加熱機構により行われる半導体基板の加熱の温度を５０〜２００℃に制御することが好ましい。さらに、前記制御部は、前記回復ガスとしてのシリル化ガスを供給開始後に前記回復処理装置において前記加熱機構により行われる半導体基板の加熱の温度を５０〜２００℃に制御することが好ましい。さらにまた、前記半導体基板に水分を導入する機構は、前記処理ユニットに設けられた大気導入部を有する構成とすることができる。
本発明の第６の観点では、コンピュータ上で動作し、実行時に、上記第１〜第３の観点のいずれかの製造方法が行なわれるように、コンピュータに製造システムを制御させることを特徴とする制御プログラムを提供する。
本発明の第７の観点では、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読取可能な記憶媒体であって、前記制御プログラムは、実行時に、上記第１〜第３の観点のいずれかの製造方法が行われるように、コンピュータに製造システムを制御させることを特徴とするコンピュータ読取可能な記憶媒体を提供する。
本発明によれば、半導体基板上の被エッチング膜にエッチングマスクを介してエッチングにより配線溝または接続孔を形成した後に、エッチングマスクを除去する際に、オゾンを含む処理ガスによる処理を含む処理、具体的には、処理ガスとしてオゾンと水蒸気を用いてエッチングマスクを変性させた後、純水または薬液により処理するもの、または、処理ガスとしてオゾンを用いてエッチングマスクを変性させた後、純水または薬液により処理するものを採用し、その後シリル化処理のような処理ガスによる回復処理を行うことにより、実用的な速度でエッチングマスクを除去しつつ、その際の被エッチング膜のダメージを十分に回復させることができる。このため、電気的特性が改善され、信頼性に優れた半導体装置を製造することができる。
また、本発明によれば、半導体基板上の被エッチング膜にエッチングマスクを介してエッチングにより配線溝または接続孔を形成した後に、エッチングマスクを除去した後、シリル化処理のような回復ガスによる回復処理を行う際に、前記回復ガスを供給する前および／または供給開始後に半導体基板を加熱することにより、回復処理の効果を高めることができ、エッチングマスクを除去する際の被エッチング膜のダメージを十分に回復させることができる。このため、電気的特性が改善され、信頼性に優れた半導体装置を製造することができる。
以下、添付図面を参照しながら本発明の実施形態について詳細に説明する。ここでは、シングルダマシン法およびデュアルダマシン法により半導体装置を製造する際に本発明を適用した例について説明する。
図１は本発明の第１の実施形態に係る半導体装置の製造プロセスに用いられる半導体装置製造システムの概略構成を示す説明図である。この半導体装置製造システムは、ＳＯＤ（Spin On Dielectric）装置１０１と、レジスト塗布・現像装置１０２と、露光装置１０３と、レジストの変性、洗浄、および回復処理を行う変性・洗浄・回復処理装置１０４と、エッチング装置１０５と、ＰＶＤ装置の１つであるスパッタ装置１０６と、電解メッキ装置１０７と、研磨装置としてのＣＭＰ装置１０９とを備えた処理部１００と、プロセスコントローラ１１１、ユーザーインターフェース１１２、記憶部１１３を含むメイン制御部１１０を備えている。ここで、処理部１００のＳＯＤ装置１０１とスパッタ装置１０６と電解メッキ装置１０７は、成膜装置である。なお、処理部１００の装置間でウエハＷを搬送する方法としては、オペレータによる搬送方法や、図示しない搬送装置による搬送方法が用いられる。
処理部１００の各装置は、ＣＰＵを備えたプロセスコントローラ１１１に接続されて制御される構成となっている。プロセスコントローラ１１１には、工程管理者が処理部１００の各装置を管理するためにコマンドの入力操作等を行うキーボードや、処理部１００の各装置の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース１１２と、処理部１００で実行される各種処理をプロセスコントローラ１１１の制御にて実現するための制御プログラムや処理条件データ等が記録されたレシピが格納された記憶部１１３とが接続されている。
そして、必要に応じて、ユーザーインターフェース１１２からの指示等を受けて、任意のレシピを記憶部１１３から呼び出してプロセスコントローラ１１１に実行させることで、プロセスコントローラ１１１の制御下で、処理部１００において所望の各種処理が行われる。また、前記レシピは、例えば、ＣＤ−ＲＯＭ、ハードディスク、フレキシブルディスク、不揮発性メモリなどの読み出し可能な記憶媒体に格納された状態のものであってもよく、さらに、処理部１００の各装置間、あるいは外部の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
なお、メイン制御部１１０により全ての制御を行ってもよいが、メイン制御部１１０は全体的な制御のみを行って、各装置毎、または所定の装置群毎に下位の制御部を設けて制御を行うようにしてもよい。
上記ＳＯＤ装置１０１は、ウエハＷに薬液を塗布してＬｏｗ−ｋ膜等の層間絶縁膜やエッチングストッパ膜等をスピンコート法により形成するために用いられる。ＳＯＤ装置１０１の詳細な構成は図示しないが、ＳＯＤ装置１０１は、スピンコーターユニットと、塗布膜が形成されたウエハＷを熱処理する熱処理ユニットを備えている。ウエハ処理システムでは、ＳＯＤ装置１０１に代えて、化学気相蒸着法（ＣＶＤ；chemical vapor deposition）法によりウエハＷに絶縁膜等を形成するＣＶＤ装置を用いてもよい。
上記レジスト塗布・現像装置１０２は、エッチングマスクとして用いられるレジスト膜や反射防止膜等を形成するために用いられる。レジスト塗布・現像装置１０２の詳細な構成は図示しないが、レジスト塗布・現像装置１０２は、ウエハＷにレジスト液等を塗布してレジスト膜等をスピンコート成膜するレジスト塗布処理ユニットと、ウエハＷに反射防止膜（ＢＡＲＣ）を塗布するＢＡＲＣ塗布処理ユニットと、ウエハＷに犠牲膜を塗布する犠牲膜塗布処理ユニットと、露光装置１０３において所定のパターンで露光されたレジスト膜を現像処理する現像処理ユニットと、レジスト膜が成膜されたウエハＷや露光処理されたウエハＷ、現像処理が施されたウエハＷをそれぞれ熱的に処理する熱的処理ユニット等を有している。露光装置１０３は、レジスト膜が形成されたウエハＷに所定の回路パターンを露光するために用いられる。
変性・洗浄・回復処理装置１０４は、後に詳細に説明するように、エッチング処理後のレジスト膜等の変性処理、変性処理後のレジスト膜等の純水または薬液での洗浄除去、およびレジスト膜除去の際の層間絶縁膜のダメージを回復させる回復処理を行うものである。
エッチング装置１０５は、ウエハＷ上に形成された層間絶縁膜等にエッチング処理を施すためのものである。エッチング処理は、プラズマを利用するものであってもよく、薬液を用いるものであってもよい。
スパッタ装置１０６は、例えば、拡散防止膜やＣｕシードを形成するために用いられる。電解メッキ装置１０７ではＣｕシードが形成された配線溝等にＣｕが埋め込まれ、ＣＭＰ装置１０９はＣｕが埋め込まれた配線等の表面の平坦化処理を行うためのものである。
次に、本実施形態にとって重要な役割を果たす変性・洗浄・回復処理装置１０４について詳細に説明する。図２は変性・洗浄・回復処理装置１０４の概略平面図であり、図３はその概略正面図であり、図４はその概略背面図である。変性・洗浄・回復処理装置１０４は、ウエハＷが収容されたキャリアが他の処理装置等から順次搬入され、逆に変性・洗浄・回復処理装置１０４における処理の終了したウエハＷを収容したキャリアを次の処理を行う処理装置等へ搬出するためのキャリアステーション４と、洗浄処理や変性処理、回復処理をそれぞれ行う複数の処理ユニットが設けられた処理ステーション２と、処理ステーション２とキャリアステーション４との間でウエハＷの搬送を行う搬送ステーション３と、処理ステーション２で使用する薬液や純水、ガス等の製造、調製、貯留を行うケミカルステーション５とを具備している。また、変性・洗浄・回復処理装置１０４の各構成部を制御するための制御部２６が設けられている。
キャリアＣの内部において、ウエハＷは略水平姿勢で鉛直方向（Ｚ方向）に一定の間隔で収容されている。このようなキャリアＣに対するウエハＷの搬入出はキャリアＣの一側面を通して行われ、この側面は蓋体１０ａ（図２には図示せず。図３および図４に蓋体１０ａが取り外された状態を示す）によって開閉自在となっている。
図２に示すように、キャリアステーション４は、図中Ｙ方向に沿って３箇所にキャリアＣを載置できる載置台６を有している。キャリアＣは蓋体１０ａが設けられた側面がキャリアステーション４と搬送ステーション３との間の境界壁８ａ側を向くようにして載置台６に載置される。境界壁８ａにおいてキャリアＣの載置場所に対応する位置には窓部９ａが形成されており、各窓部９ａの搬送ステーション３側には窓部９ａを開閉するシャッタ１０が設けられている。このシャッタ１０はキャリアＣの蓋体１０ａを把持する把持手段（図示せず）を有しており、図３および図４に示すように、蓋体１０ａを把持した状態で搬送ステーション３側に、蓋体１０ａを退避させることができるようになっている。
搬送ステーション３に設けられたウエハ搬送装置７はウエハＷを保持可能なウエハ搬送ピック７ａを有している。ウエハ搬送装置７は搬送ステーション３の床にＹ方向に延在するように設けられたガイド（図３および図４参照）７ｂに沿ってＹ方向に移動可能である。また、ウエハ搬送ピック７ａは、Ｘ方向にスライド自在であり、かつ、Ｚ方向に昇降自在であり、かつ、Ｘ−Ｙ平面内で回転自在（θ回転）である。
このような構造により、キャリアＣの内部と搬送ステーション３とが窓部９ａを介して連通するようにシャッタ１０を退避させた状態において、ウエハ搬送ピック７ａは、載置台６に載置された全てのキャリアＣにアクセス可能であり、キャリアＣ内の任意の高さ位置にあるウエハＷをキャリアＣから搬出することができ、逆にキャリアＣの任意の位置にウエハＷを搬入することができる。
処理ステーション２は、搬送ステーション３側に２台のウエハ載置ユニット（ＴＲＳ）１３ａ，１３ｂを有している。例えば、ウエハ載置ユニット（ＴＲＳ）１３ｂは搬送ステーション３からウエハＷを受け入れる際にウエハＷを載置するために用いられ、ウエハ載置ユニット（ＴＲＳ）１３ａは処理ステーション２において所定の処理が終了したウエハＷを搬送ステーション３に戻す際にウエハＷを載置するために用いられる。
処理ステーション２の背面側には、エッチング処理後の反射防止膜およびレジストマスクをオゾン（Ｏ３）を含む処理ガス、例えばオゾンと水蒸気との混合ガスまたはオゾン単体により、純水または所定の薬液に対して可溶化するように変性させる変性処理ユニット（ＶＯＳ）１５ａ〜１５ｆが配置されている。この変性処理ユニット（ＶＯＳ）１５ａ〜１５ｆでは、エッチング処理後のレジスト膜の形状はそのままに維持されつつ、その化学的性質のみが純水または所定の薬液に可溶化するように変化する。
変性処理ユニット（ＶＯＳ）１５ａ，１５ｄの上には、変性処理および洗浄処理によるレジスト除去によって層間絶縁膜が受けたダメージを回復させるための回復処理としてシリル化処理を行うシリル化処理ユニット（ＳＣＨ）１１ａ，１１ｂが設けられている。
処理ステーション２の正面側には、変性処理ユニット（ＶＯＳ）１５ａ〜１５ｆにおける処理が終了したウエハＷに薬液処理や水洗処理を施して、変性したレジスト膜を除去し、あるいは除去後の洗浄処理を行う洗浄ユニット（ＣＮＵ）１２ａ〜１２ｄが配置されている。
処理ステーション２において、主ウエハ搬送装置１４を挟んでウエハ載置ユニット（ＴＲＳ）１３ａ，１３ｂと対向する位置には、洗浄処理ユニット（ＣＮＵ）１２ａ〜１２ｄでの処理を終えたウエハＷを加熱乾燥するホットプレートユニット（ＨＰ）１９ａ〜１９ｄが４段に積み重ねられて配置されている。さらにまた、ウエハ載置ユニット（ＴＲＳ）１３ａの上側には、加熱乾燥処理されたウエハＷを冷却するクーリングプレートユニット（ＣＯＬ）２１ａ，２１ｂが積み重ねられている。なお、ウエハ載置ユニット（ＴＲＳ）１３ｂは、クーリングプレートユニットとして用いることが可能である。処理ステーション２の上部には処理ステーション２の内部に清浄な空気を送風するファンフィルターユニット（ＦＦＵ）２５が設けられている。
処理ステーション２の略中央部には、処理ステーション２内においてウエハＷを搬送する主ウエハ搬送装置１４が設けられている。主ウエハ搬送装置１４は、ウエハＷを搬送するウエハ搬送アーム１４ａを有している。主ウエハ搬送装置１４はＺ軸周りに回転自在である。また、ウエハ搬送アーム１４ａは水平方向で進退自在であり、かつＺ方向に昇降自在である。このような構造により、主ウエハ搬送装置１４は、それ自体をＸ方向に移動させることなく、処理ステーション２に設けられた各ユニットにアクセスすることができ、これら各ユニット間でウエハＷを搬送することができるようになっている。
ケミカルステーション５には、処理ステーション２に設けられた変性処理ユニット（ＶＯＳ）１５ａ〜１５ｆへ処理ガスとしてオゾンや水蒸気等を供給する処理ガス供給部１６と、洗浄ユニット（ＣＮＵ）１２ａ〜１２ｄへ洗浄液を供給する洗浄液供給部１７と、シリル化処理ユニット（ＳＣＨ）１１ａ，１１ｂにシリル化剤やキャリアガス等を供給するシリル化剤供給部１８とを有している。
次に、変性処理ユニット（ＶＯＳ）１５ａの構造について、図５に示す概略断面図を参照しながら詳細に説明する。この変性処理ユニット（ＶＯＳ）１５ａは、ウエハＷを収容する密閉式のチャンバ３０を有しており、チャンバ３０は固定された下部容器４１ａと、下部容器４１ａの上面を覆う蓋体４１ｂから構成され、蓋体４１ｂは膜変性処理ユニット（ＶＯＳ）１５ａのフレーム４２に固定されたシリンダ４３によって昇降自在である。図５は蓋体４１ｂを下部容器４１ａに密接させた状態と、蓋体４１ｂを下部容器４１ａの上方に待避させた状態を示している。
下部容器４１ａ周縁の立起部の上面にはＯリング５１が配置されている。シリンダ４３を駆動して蓋体４１ｂを降下させると、蓋体４１ｂの裏面周縁が下部容器４１ａ周縁の立起部の上面に当接するとともに、Ｏリング５１が圧縮されてチャンバ３０内に密閉された処理空間が形成される。
下部容器４１ａにはウエハＷを載置するステージ３３が設けられており、このステージ３３の表面には、ウエハＷを支持するプロキシミティピン４４が複数箇所に設けられている。
ステージ３３の内部にはヒータ４５ａが、蓋体４１ｂにはヒータ４５ｂがそれぞれ埋設されており、ステージ３３と蓋体４１ｂをそれぞれ所定温度で保持することができるようになっている。これによりウエハＷの温度が一定に保持される。
蓋体４１ｂの裏面には、ウエハＷを保持する爪部材４６が、例えば３箇所（図５では２箇所のみ図示）に設けられている。ウエハ搬送アーム１４ａはこの爪部材４６に対してウエハＷの受け渡しを行う。爪部材４６がウエハＷを保持した状態で蓋体４１ｂを降下させると、その降下途中でウエハＷは、ステージ３３に設けられたプロキシミティピン４４に受け渡しされる。
チャンバ３０では、処理ガスを内部に導入するガス導入口３４ａおよび処理ガスを外部へ排気するガス排出口３４ｂが下部容器４１ａに設けられている。処理ガス供給部１６はガス導入口３４ａに接続され、ガス排出口３４ｂには排気装置３２が接続されている。処理ガス供給部１６からは、オゾンと水蒸気との混合ガス、または水蒸気を停止してオゾン単体が供給されるようになっている。なお、処理ガス供給部１６からは希釈ガス等としてのＮ２ガスも供給可能となっている。
ウエハＷの処理ガスによる処理は、チャンバ３０の内部を一定の陽圧に保持して行うことが好ましい。このために下部容器４１ａと蓋体４１ｂとをシリンダ４３により押圧力するだけでなく、これらの端面に設けられた突起部４７ａ，４７ｂどうしをロック機構３５によって締め付ける。
このロック機構３５は、支持軸５２と、回転装置５４によって回転自在にされた回転筒５５と、回転筒５５に固定された円板５６と、円板５６の周縁に設けられた挟持部材５７とを有している。挟持部材５７は、押圧ローラ５９ａ，５９ｂと、回転軸５８を保持するローラ保持部材４８とを有している。
突起部４７ａ，４７ｂは、等間隔に４カ所に設けられており、これらの間には間隙部４９が形成されている。突起部４７ａ，４７ｂはそれぞれ重なる位置に配置される。この間隙部４９の位置に挟持部材５７が配置されている状態では、蓋体４１ｂの昇降を自由に行うことができる。
回転筒５５とともに円板５６を所定角度回転させると、押圧ローラ５９ｂは突起部４７ｂの上面で静止し、押圧ローラ５９ａは突起部４７ａの下側で静止する。なお、他の変性処理ユニットも全く同様の構造を有している。
次に、シリル化処理ユニット（ＳＣＨ）１１ａについて、図６に示す概略断面図を参照しながら詳細に説明する。シリル化処理ユニット（ＳＣＨ）１１ａは、ウエハＷを収容するチャンバ６１を備えており、チャンバ６１は、固定された下部容器６１ａと、下部容器６１ａを覆う蓋体６１ｂから構成され、蓋体６１ｂは図示しない昇降装置により昇降自在である。下部容器６１ａにはホットプレート６２が設けられており、ホットプレート６２の周囲からシリル化剤、例えばＤＭＳＤＭＡ（Dimethylsilyldimethylamine）の蒸気がチャンバ６１内に供給されるようになっている。ＤＭＳＤＭＡは気化器６３によって気化されて蒸気状になり、Ｎ２ガスにキャリアされてチャンバ６１に供給される。
ホットプレート６２内には、ヒータ６２ａが埋設されており、このヒータ６２ａによって、例えば、室温〜２００℃の範囲で温度調節が可能であり、その表面にはウエハＷを支持するピン６４が設けられている。ウエハＷをホットプレート６２に直接載置しないことで、ウエハＷの裏面の汚染が防止される。下部容器６１ａの外周部上面には第１シールリング６５が設けられており、蓋体６１ｂの外周部下面には、蓋体６１ｂを下部容器６１ａに押し付けた際に第１シールリング６５と接触する第２シールリング６６が設けられている。これら第１および第２シールリング６５，６６のペアーは内側と外側に２組設けられており、これらの間の空間は減圧可能となっていて、この空間を減圧することにより、チャンバ６１の気密性が確保される。蓋体６１ｂの略中心部には、チャンバ６１に供給されたＤＭＳＤＭＡを含む窒素ガスを排気するための排気口６７が設けられており、この排気口６７は圧力調整装置６８を介して、真空ポンプ６９に接続されている。
本実施形態では、後述するように、好ましくは、シリル化剤がチャンバ６１に導入される前および／または導入開始後に、ヒータ６２ａによりウエハＷが加熱されるように制御部２６によって制御される。この際の加熱温度は５０〜１５０℃が好適である。
なお、図６では、液体のＤＭＳＤＭＡガスを気化器６３により気化させ、Ｎ２ガスによりキャリアさせてチャンバ６１に供給するようにしたが、ＤＭＳＤＭＡを気化させたガス（つまりＤＭＳＤＭＡ蒸気）のみをチャンバ６１に供給する構成としてもよい。ＤＭＳＤＭＡをチャンバ６１内に供給する際には、チャンバ６１内は所定の真空度に保持されているので、気化器６３とチャンバ６１の圧力差を利用して、ＤＭＳＤＭＡガスをチャンバ６１に導入することは容易に行うことができる。また、シリル化処理ユニット（ＳＣＨ）１１ｂもシリル化処理ユニット（ＳＣＨ）１１ａと全く同様の構造を有している。
次に、洗浄ユニット１２ａについて、図７に示す概略断面図を参照しながら詳細に説明する。この洗浄ユニット（ＣＮＵ）１２ａは、その中央部に環状のカップ（ＣＰ）が配置され、カップ（ＣＰ）の内側にはスピンチャック７１が配置されている。スピンチャック７１は真空吸着によってウエハＷを固定保持した状態で駆動モータ７２によって回転駆動される。カップ（ＣＰ）の底部には洗浄液、純水を排出するドレイン７３が設けられている。
駆動モータ７２は、ユニット底板７４に設けられた開口７４ａに昇降移動可能に配置され、キャップ状のフランジ部材７５を介して例えばエアシリンダからなる昇降駆動機構７６および昇降ガイド７７と結合されている。駆動モータ７２の側面には、筒状の冷却ジャケット７８が取り付けられ、フランジ部材７５は、この冷却ジャケット７８の上半部を覆うように取り付けられている。
薬液等をウエハＷに供給する際には、フランジ部材７５の下端７５ａは、開口７４ａの周縁付近でユニット底板７４に密着し、これによってユニット内部が密閉される。スピンチャック７１とウエハ搬送アーム１４ａとの間でウエハＷの受け渡しが行われるときは、昇降駆動機構７６が駆動モータ７２およびスピンチャック７１を上方へ持ち上げることでフランジ部材７５の下端７５ａがユニット底板７４から浮くようになっている。
カップ（ＣＰ）の上方には、変性処理ユニット（ＶＯＳ）１５ａ〜１５ｆのいずれかで変性されたレジスト膜が存在するウエハＷの表面に、当該変性物質を溶解する所定の洗浄液を供給する洗浄液供給機構８０を備えている。
洗浄液供給機構８０は、スピンチャック７１に保持されたウエハＷの表面に洗浄液を吐出する洗浄液吐出ノズル８１と、洗浄液吐出ノズル８１に所定の洗浄液を送液する上述した洗浄液供給部１７と、洗浄液吐出ノズル８１を保持し、Ｙ方向に進退自在なスキャンアーム８２と、スキャンアーム８２を支持する垂直支持部材８５と、ユニット底板７４の上でＸ軸方向に敷設されたガイドレール８４に取り付けられ、垂直支持部材８５をＸ軸方向へ移動させるＸ軸駆動機構９６とを有している。スキャンアーム８２はＺ軸駆動機構９７によって上下方向（Ｚ方向）に移動可能であり、これにより洗浄液吐出ノズル８１をウエハＷ上の任意の位置に移動させ、またカップ（ＣＰ）外の所定位置に退避させることができるようになっている。
洗浄液供給部１７は、変性処理ユニット（ＶＯＳ）１５ａ〜１５ｆのいずれかで変性された犠牲膜等の変性物質を溶解する例えば希フッ酸、アミン系薬液等の溶解除去液と、リンス液として用いられる純水とを選択的に洗浄液吐出ノズル８１へ送液することができるようになっている。なお、洗浄処理ユニット（ＣＮＵ）１２ｂ〜１２ｄも洗浄処理ユニット（ＣＮＵ）１２ａと同様に構成されている。
次に、上記図１の半導体装置製造システムを用いたシングルダマシン法による半導体装置の製造プロセスの一例について説明する。図８はこのような製造プロセスを示すフローチャート、図９は図８のフローを示す工程断面図である。
まず、Ｓｉ基板（図示せず）上に絶縁膜１２０が形成され、その中の上部にバリアメタル層１２１を介して下部銅配線１２２が形成され、絶縁膜１２０および下部銅配線１２２の上にストッパ層（例えばＳｉＮ膜やＳｉＣ膜）１２３が形成されているウエハを準備し、このウエハＷをＳＯＤ装置１０１に搬入して、そこでストッパ膜１２３上に低誘電率材料（Ｌｏｗ−ｋ材料）からなる層間絶縁膜（以下、Ｌｏｗ−ｋ膜と記す）１２４を形成する（ステップ１）。これにより、図９（ａ）の状態が形成される。
次いで、Ｌｏｗ−ｋ膜１２４が形成されたウエハＷを、レジスト塗布・現像装置１０２に搬入し、そこでＬｏｗ−ｋ膜１２４上に反射防止膜１２５ａとレジスト膜１２５ｂを逐次形成し、引き続き、ウエハＷを露光装置１０３に搬送して、そこで所定のパターンで露光処理し、さらに、ウエハＷをレジスト塗布・現像装置１０２に戻して、現像処理ユニットにおいてレジスト膜１２５ｂを現像処理することによって、レジスト膜１２５ｂに所定の回路パターンを形成する（ステップ２）。これにより、図９（ｂ）の状態が形成される。
次いで、ウエハＷをエッチング装置１０５に搬送して、そこでエッチング処理を行う（ステップ３）。これによりストッパ膜１２３に達するビア１２８ａがＬｏｗ−ｋ膜１２４に形成される（図９（ｃ））。
エッチング処理が終了したウエハＷは、変性・洗浄・回復処理装置１０４へ搬送され、最初に、変性処理ユニット（ＶＯＳ）１５ａ〜１５ｆのいずれかにおいて、オゾンを含むガス、例えばオゾンと水蒸気との混合ガスまたはオゾン単体により、反射防止膜１２５ａおよびレジスト膜１２５ｂを水溶性または所定の薬液に溶解可能に変性して変性膜１２５ａ′、１２５ｂ′とする処理が行われる（ステップ４、図９（ｄ））。
具体的には、まず、キャリアＣの所定位置にある１枚のウエハＷがウエハ載置ユニット（ＴＲＳ）１３ｂへ搬送され、ウエハ載置ユニット（ＴＲＳ）１３ｂに載置されたウエハをウエハ搬送アーム１４ａによって変性処理ユニット（ＶＯＳ）１５ａ〜１５ｆのいずれか（例えば１５ａ）に搬入する。蓋体４１ｂを下部容器４１ａの上方に退避させた状態で、蓋体４１ｂに設けられた爪部材４６のウエハＷを保持する部分（水平方向に突出した部分）よりも僅かに高い位置へウエハＷを進入させ、爪部材４６に受け渡す。そして、蓋体４１ｂを降下させて、蓋体４１ｂを下部容器４１ａに密着させ、さらにロック機構３５を動作させて、チャンバ３０を密閉状態とする。蓋体４１ｂを降下させる途中で、ウエハＷは爪部材４６からプロキシミティピン４４へ受け渡され、ヒータ４５ａ，４５ｂにてステージ３３を所定の温度に保持する。この際のウエハ温度は、好ましくは、１００〜１５０℃、典型的には、基板温度１０５℃とする。
ステージ３３および蓋体４１ｂが所定温度に保持され、かつ、ウエハＷの温度分布がほぼ一定となったら、最初に処理ガス供給部１６からオゾン／窒素混合ガス（例えば、オゾン含有量が９％で、流量が４Ｌ／ｍｉｎ）のみをチャンバ３０内に供給して、チャンバ３０の内部がオゾン／窒素混合ガスで充満され、かつ所定圧力になるように調節する。この場合のオゾン濃度は、好ましくは１〜２０％、典型的には９％であり、オゾン流量は、濃度が９％のときには１〜１０Ｌ／ｍｉｎが好ましく、典型的には４Ｌ／ｍｉｎである。チャンバ３０内の圧力は２００ｋＰａ以下が好ましく、所定の陽圧となるように調節することができる。その後、オゾン／窒素混合ガスに水蒸気を混合させた処理ガスを、処理ガス供給部１６からチャンバ３０内に供給する。この際の水蒸気流量は０〜１０ｍＬ／ｍｉｎが好ましく、典型的には５ｍＬ／ｍｉｎである。水蒸気量が０ｍＬ／ｍｉｎの場合には、オゾン／窒素混合ガスのみの処理となる。このような処理ガスによってウエハＷに形成されている反射防止膜１２５ａおよびレジスト膜１２５ｂは水溶性または特定の薬液に溶解され易い性質へと変性される。この際の処理時間は、例えば３０〜６００ｓｅｃであり、典型的には３００ｓｅｃである。
ウエハＷの処理ガスによる処理が終了したら、処理ガスの供給を停止して、処理ガス供給部１６からチャンバ３０内に窒素ガスを供給し、チャンバ３０内を窒素ガスでパージする。このパージ処理時には、その後にチャンバ３０を開いたときに、排気装置３２からオゾン／窒素混合ガスが逆流してオゾン／窒素混合ガスがチャンバ３０から排出されないように、排気装置３２内からもオゾン／窒素混合ガスを完全に排出する。
このような変性処理後のウエハＷは、洗浄ユニット（ＣＮＵ）１２ａ〜１２ｄのいずれかへ搬送されて、変性された反射防止膜およびレジスト膜である変性膜１２５ａ′、１２５ｂ′を溶解除去する処理が行われる（ステップ５、図９（ｅ））。この場合に、反射防止膜１２５ａおよびレジスト膜１２５ｂが水溶性になっていれば純水を供給することにより溶解除去可能であるが、水溶性にはならずに、他の所定の薬液に溶解可能となる場合であっても、そのような薬液を供給することにより溶解される。
このようにして、反射防止膜１２５ａおよびレジスト膜１２５ｂを除去する際には、Ｌｏｗ−ｋ膜１２４に形成されたビア１２８ａの側壁がダメージを受け、図９（ｅ）に示すようなダメージ部１２９ａが形成される。具体的には、図１０に示すように、末端基がメチル基（Ｍｅ）であり疎水性であるＬｏｗ−ｋ膜１２４が、変性処理の際に水分と反応してビア１２８ａの側壁近傍におけるメチル基が減少し、水酸基が増加しダメージが入った状態となって誘電率が上昇する。
なお、図９（ｅ）には、ダメージ部１２９ａを模式的に示しているが、実際は、ダメージ部１２９ａとダメージを受けていない部分との境界は図示のように明確ではない。
ビア１２８ａの側壁にこのようなダメージ部１２９ａが形成された状態で、その後にビア１２８ａを金属材料で埋めて接続孔を形成すると、配線間の寄生容量が増大するため、信号遅延や配線間の絶縁性が低下する等の問題が生ずる。
そこで、レジスト膜等を除去した後のＬｏｗ−ｋ膜１２４のダメージを回復させるために、ウエハＷをシリル化処理ユニット（ＳＣＨ）１１ａ、１１ｂのいずれかに搬送し、そこでダメージ部の回復処理としてシリル化処理を行う（ステップ６、図９（ｆ））。これにより、ダメージが回復してＬｏｗ−ｋ膜１２４の比誘電率をイニシャルに近い値まで回復させることができる。シリル化処理の条件は、シリル化剤（シリル化ガス）の種類に応じて選択すればよく、例えば気化器６３の温度は室温〜５０℃、シリル化剤流量は０．１〜１．０ｇ／ｍｉｎ、Ｎ２ガス（パージガス）流量は１〜１０Ｌ／ｍｉｎ、処理圧力は６６６〜９６０００Ｐａ（５〜７２０Ｔｏｒｒ）、ホットプレート６２の温度は室温〜２００℃などの範囲から適宜設定することができる。
この場合に、シリル化剤の導入に先立ってヒータ６２ａによりウエハＷを加熱（プリベーク）することが好ましい。この加熱によりウエハＷに残存している水分を除去して水分量を調節することができる。ウエハＷに残存している水分が多すぎる状態でシリル化剤を導入すると、シリル化剤とＨ２Ｏとが反応してパーティクルが発生して処理不良となるおそれがあるが、このようにウエハＷのプリベークを行うことにより、処理不良を回避することができる。ただし、プリベークの温度が高すぎると、レジスト除去等によりダメージを受けたＬｏｗ−ｋ膜で以下の脱水縮合が起こり、その後にシリル化ガスを導入してもシリル化反応が阻害される。
−Ｓｉ−ＯＨ ＋ ＯＨ−Ｓｉ− → −Ｓｉ−Ｏ−Ｓｉ− ＋ Ｈ２Ｏ
また、ウエハＷが所定温度よりも高温になった状態でシリル化剤（シリル化ガス）を導入すると、ウエハＷの表面近傍のみで反応が進むのに対し、ウエハＷの温度がより低い適切な温度でシリル化剤を導入すると、特に誘電率の低いポーラスＬｏｗ−ｋ膜の場合に、Ｌｏｗ−ｋ膜の細孔にシリル化剤が入り込んで膜内部においてシリル化反応が発生するようになるため、ダメージ回復がより促進されることとなる。
このような観点から、上記プリベークを行う場合には、ウエハＷの温度は、上記効果が生じる５０℃以上で、上記不都合が生じない２００℃以下であること、すなわち５０〜２００℃の範囲であることが好ましい。
シリル化剤導入開始後は、反応を促進する観点からウエハＷを加熱することが好ましい。この際に、適度な反応促進効果を発揮させるためにはウエハ温度は５０〜１５０℃が好ましい。
シリル化剤導入前の加熱（プリヒート）およびシリル化剤導入後の加熱は、いずれか一方でも効果があるが、両方行うことにより大きな効果を得ることができる。この場合に、シリル化剤導入前の加熱の温度よりもシリル化剤導入後の加熱の温度が高いほうが好ましい。このような２段階の加熱を実現するためには、ヒータ６２ａによりホットプレート６２をシリル化剤導入開始後の温度に対応する第２の温度に加熱しておき、図６において図示しないリフトピンを上昇させた状態でウエハＷを支持し、第２の温度よりも低い第１の温度にウエハＷを加熱しておき、シリル化剤の供給開始後、ウエハＷを降下させて第２の温度に昇温させる方法を採用することができる。また、加熱手段としてランプを設け、ウエハを載置台に載せた状態で第１の温度で加熱してプリベークを行い、シリル化剤の供給開始後、ランプの出力を上げてウエハを第２の温度まで加熱する方法を採用することもできる。
シリル化剤としてＤＭＳＤＭＡを用いる場合は、例えば、ホットプレート６２の温度を所定の温度にし、チャンバ６１内圧力を５Ｔｏｒｒ（＝６６６Ｐａ）に減圧し、その後ＤＭＳＤＭＡの蒸気を窒素ガスにキャリアさせてチャンバ６１内圧力が５５Ｔｏｒｒになるまで供給し、その圧力を維持しながら、例えば３分間保持し、処理する方法が挙げられる。ＤＭＳＤＭＡを用いたシリル化反応は、下記化１式で示される。
Figure 0005019741
シリル化剤としては、以上のＤＭＳＤＭＡに限らず、シリル化反応を起こす物質であれば特に制限なく使用可能であるが、分子内にシラザン結合（Ｓｉ−Ｎ結合）を有する化合物群の中で比較的小さな分子構造を持つもの、例えば分子量が２６０以下のものが好ましく、分子量１７０以下のものがより好ましい。具体的には、例えば、前記ＤＭＳＤＭＡ、ＨＭＤＳのほか、ＴＭＳＤＭＡ（Dimethylaminotrimethylsilane）、ＴＭＤＳ（1,1,3,3-Tetramethyldisilazane）、ＴＭＳＰｙｒｏｌｅ（1-Trimethylsilylpyrole）、ＢＳＴＦＡ（N,O-Bis(trimethylsilyl)trifluoroacetamide）、ＢＤＭＡＤＭＳ（Bis(dimethylamino)dimethylsilane）等を用いることが可能である。これらの化学構造を以下に示す。
Figure 0005019741
上記化合物の中でも、誘電率の回復効果やリーク電流の低減効果が高いものとして、ＴＭＳＤＭＡおよびＴＭＤＳを用いることが好ましい。また、シリル化後の安定性の観点からは、シラザン結合を構成するＳｉが３つのアルキル基（例えばメチル基）と結合している構造のもの（例えばＴＭＳＤＭＡ、ＨＭＤＳなど）が好ましい。
なお、シリル化処理による回復効果をより高める観点からは、レジスト膜等を除去した後、アルカリ薬液等の薬液により洗浄処理し、その後シリル化処理を行うことが好ましい。
このようなシリル化処理が終了したウエハＷは、エッチング装置１０５に搬送され、そこでストッパ膜１２３を除去するためのエッチング処理が行われる（ステップ７、図９（ｇ））。次いで、ウエハＷは変性・洗浄・回復処理装置１０４へ搬送され、洗浄ユニット（ＣＮＵ）１２ａ〜１２ｄのいずれかにおいて洗浄処理される（ステップ８）。このようなエッチング処理や洗浄処理によっても、Ｌｏｗ−ｋ膜１２４がダメージを受ける場合があるが、その場合には、上記と同様にしてシリル化処理を施してもよい。
その後、ウエハＷをスパッタ装置１０６へ搬送して、そこでビア１２８ａの内壁にバリアメタル膜およびＣｕシード層（つまり、メッキシード層）を形成し、次いで、ウエハＷを電解メッキ装置１０７に搬送して、そこで電解メッキによりビア１２８ａに配線金属として銅１２６を埋め込む（ステップ９、図９（ｈ））。その後、ウエハＷを熱処理することによってビア１２８ａに埋め込まれた銅１２６のアニール処理を行い（アニール装置は図１に示さず）、さらにウエハＷをＣＭＰ装置１０９へ搬送し、そこでＣＭＰ法による平坦化処理が行われる（ステップ１０）。これにより所望の半導体装置が製造される。
このようにして半導体装置を製造することにより、オゾンを含む処理ガスによる変性処理および洗浄処理によって、アッシングの場合よりもレジスト膜等の除去の際におけるＬｏｗ−ｋ膜へのダメージを少なくすることができるとともに、シリル化処理によるダメージ回復効果が高く、比誘電率を十分に回復させることができ、電気的特性に優れた半導体装置を得ることができる。このため、半導体装置の信頼性を向上させることができる。
次に、上記図１の半導体装置製造システムを用いたデュアルダマシン法による半導体装置の製造プロセスについて説明する。図１１はこのような製造プロセスを示すフローチャート、図１２は図１１のフローを示す工程断面図である。ここでは、各工程で使用される装置は先の説明で明らかであるので、装置の説明は省略する。
まず、上記シングルダマシン法を用いた例と同様、Ｓｉ基板（図示せず）上に絶縁膜１２０が形成され、その中の上部にバリアメタル層１２１を介して下部銅配線１２２が形成され、絶縁膜１２０および下部銅配線１２２の上にストッパ層（例えばＳｉＮ膜やＳｉＣ膜）１２３が形成されているウエハを準備し、このウエハＷのストッパ膜１２３に低誘電率材料（Ｌｏｗ−ｋ材料）からなるＬｏｗ−ｋ膜１２４を形成する（ステップ１０１、図１２（ａ））。
次いで、Ｌｏｗ−ｋ膜１２４上に反射防止膜１２５ａとレジスト膜１２５ｂを逐次形成し、引き続き、所定のパターンで露光処理し、さらに、レジスト膜１２５ｂを現像処理することによって、レジスト膜１２５ｂに所定の回路パターンを形成する（ステップ１０２、図１２（ｂ））。
次いで、レジスト膜１２５ｂをエッチングマスクとしてエッチング処理を行い、ストッパ膜１２３に達するビア１２８ａを形成する（ステップ１０３、図１２（ｃ））。
次いで、オゾンを含むガス、例えばオゾンと水蒸気との混合ガスまたはオゾン単体により、反射防止膜１２５ａおよびレジスト膜１２５ｂを水溶性または所定の薬液に溶解可能に変性した後（ステップ１０４）、純水または所定の薬液により変性された反射防止膜およびレジスト膜を溶解除去し（ステップ１０５）、図１２（ｄ）の状態とする。
このようにして、反射防止膜１２５ａおよびレジスト膜１２５ｂを除去する際には、上記例と同様に、Ｌｏｗ−ｋ膜１２４に形成されたビア１２８ａの側壁がダメージを受け、図１２（ｄ）に示すようなダメージ部１２９ａが形成される。そこで、レジスト膜等を除去した後のＬｏｗ−ｋ膜１２４のダメージを回復させるために、上記例と同様に、ウエハＷに対して回復処理としてシリル化処理を行い、ダメージを回復させる（ステップ１０６、図１２（ｅ））。
次いで、Ｌｏｗ−ｋ膜１２４の表面に保護膜（犠牲膜）１３１を形成し（ステップ１０７）、この保護膜１３１上に反射防止膜１３２ａおよびレジスト膜１３２ｂを逐次形成し、レジスト膜１３２ｂを所定パターンで露光し、現像して、レジスト膜１３２ｂに回路パターンを形成する（ステップ１０８、図１２（ｆ））。なお、保護膜１３１はＳＯＤ装置１０１において、所定の薬液をスピンコートすることで形成することができる。また、保護膜１３１は必ずしも必要ではなく、Ｌｏｗ−ｋ膜１２４上に直接に反射防止膜１３２ａおよびレジスト膜１３２ｂを形成してもよい。
次いで、レジスト膜１３２ｂをエッチングマスクとしてエッチング処理を行うことにより、Ｌｏｗ−ｋ膜１２４にトレンチ１２８ｂを形成する（ステップ１０９、図１２（ｇ））。
その後、オゾンを含むガス、例えばオゾンと水蒸気との混合ガスまたはオゾン単体により、反射防止膜１３２ａおよびレジスト膜１３２ｂ、さらには保護膜１３１を水溶性または所定の薬液に溶解可能に変性した後（ステップ１１０）、純水または所定の薬液により変性された反射防止膜およびレジスト膜、さらには保護膜を溶解除去し（ステップ１１１）、図１２（ｈ）の状態とする。
このようにして、反射防止膜１３２ａおよびレジスト膜１３２ｂ、さらには保護膜１３１を除去する際には、Ｌｏｗ−ｋ膜１２４に形成されたトレンチ１２８ｂの側壁およびビア１２８ａの側壁がダメージを受け、図１２（ｈ）に示すようなダメージ部１２９ｂが形成される。そこで、レジスト膜等を除去した後のＬｏｗ−ｋ膜１２４のダメージを回復させるために、上ステップ１０６と同様に、ウエハＷに対して回復処理としてシリル化処理を行い、ダメージを回復させる（ステップ１１２、図１２（ｉ））。
このようなシリル化処理が終了したウエハＷは、ストッパ膜１２３を除去するためのエッチング処理が行われ（ステップ１１３、図１２（ｊ））、次いで、洗浄処理される（ステップ１１４）。このようなエッチング処理や洗浄処理によっても、Ｌｏｗ−ｋ膜１２４がダメージを受ける場合があるが、その場合には、上記と同様にしてシリル化処理を施してもよい。
その後、トレンチ１２８ｂおよびビア１２８ａの内壁にバリアメタル膜およびＣｕシード層（つまり、メッキシード層）を形成し、次いで、電解メッキによりトレンチ１２８ｂおよびビア１２８ａに配線金属として銅１２６を埋め込む（ステップ１１５、図１２（ｋ））。その後、ウエハＷを熱処理することによってビア１２８ａ、トレンチ１２８ｂに埋め込まれた銅１２６のアニール処理を行い（アニール装置は図１に示さず）、さらにウエハＷをＣＭＰ装置１０９へ搬送し、そこでＣＭＰ法による平坦化処理が行われる（ステップ１１６）。これにより所望の半導体装置が製造される。
このようなデュアルダマシン法により半導体装置を製造する場合にも、シングルダマシン法の場合と同様、オゾンを含む処理ガスによる変性処理および洗浄処理によって、アッシングの場合よりもレジスト膜等の除去の際におけるＬｏｗ−ｋ膜へのダメージを少なくすることができるとともに、シリル化処理によるダメージ回復効果が高く、比誘電率を十分に回復させることができ、電気的特性に優れた半導体装置を得ることができる。このため、半導体装置の信頼性を向上させることができる。
次に、第１の実施形態の効果を把握した実験結果について説明する。
まず、図１３の（ａ）に示すように、低抵抗のＳｉ基板１４０上に、Ｌｏｗ−ｋ膜１４１を成膜したサンプルを用意した。そして、未処理のものをリファレンス（サンプル１）とし、オゾンと蒸気で処理したもの（サンプル２）、オゾンと蒸気で処理した後にシリル化処理を行ったもの（サンプル３、４）、オゾンと蒸気で処理した後にアルカリ系薬液（コリン）で処理し、その後シリル化処理を行ったもの（サンプル５）について、図１３（ｂ）に示すように、Ｌｏｗ−ｋ膜１４１上にＡｌスパッタ電極１４２を形成し、図１３（ｃ）に示すように、Ａｌスパッタ電極１４２とＳｉ基板１４０との間に電圧を印加し、Ｌｏｗ−ｋ膜１４１の比誘電率およびリーク電流値を測定した。
なお、Ｌｏｗ−ｋ膜としてはＳＯＤ膜またはＣＶＤ膜を用い、オゾンと蒸気による処理の条件は、１０５℃、７５ｋＰａとした。また、シリル化処理の条件については、サンプル３では１５０℃（条件１）とし、サンプル４では１８０℃（条件２）とし、サンプル５では上記条件１とした。
結果を表１に示す。表１に示すように、オゾンと蒸気との処理により比誘電率およびリーク電流値は上昇するが、回復処理としてシリル化処理を行うことにより、ほぼリファレンスと同等の比誘電率およびリーク電流値が得られることが確認された。また、アルカリ系薬液洗浄してからシリル化処理を行ったサンプル５では、比誘電率がさらに低下した。なお、リファレンスであるサンプル１は、表層に若干の変質層が残っているため、比誘電率が材料本来の値よりも多少高い値となっている。
Figure 0005019741
次に、オゾン処理において蒸気の有無の影響を確認した実験を行った。ここでは、図１３（ａ）に示す構造のサンプルを用意し、未処理のものをリファレンス（サンプル６）とし、上記条件１によりオゾンと蒸気による処理を行ったもの（サンプル７）、サンプル７にさらにシリル化処理を行ったもの（サンプル８）、サンプル７の条件から水蒸気のみを除いたもの（サンプル９）、サンプル９にさらにシリル化処理を行ったもの（サンプル１０）、比較例としてエッチング後にＯ２アッシングを行ったもの（サンプル１１）、サンプル１１にさらにシリル化処理をおこなったもの（サンプル１２）について、同様にして、Ａｌスパッタ電極を形成し、Ｌｏｗ−ｋ膜の比誘電率およびリーク電流値を測定した。なお、Ｌｏｗ−ｋ膜の材料およびシリル化処理の条件は上述したものと同様とした。
結果を表２に示す。表２に示すように、蒸気を用いずにオゾンのみで処理した場合もオゾンと蒸気との処理と同じく比誘電率およびリーク電流値は上昇するが、上昇の度合いは蒸気を用いない場合のほうが小さく、蒸気を用いずにオゾンのみを用いたほうがダメージが小さいことが確認された。また、シリル化処理による回復後の比誘電率およびリーク電流値は、ほぼリファレンスと同程度に回復された。一方、エッチング後、Ｏ２アッシングを行ったものは、シリル化処理による回復の程度がオゾン処理の場合よりも低い結果となった。
Figure 0005019741
次に、第２の実施形態について説明する。
図１４は本発明の第２の実施形態に係る半導体装置の製造プロセスに用いられる半導体装置製造システムの概略構成を示す説明図である。図１４において、図１と同じものには同じ符号を付して説明を省略する。この半導体装置製造システムは、第１の実施形態と同じＳＯＤ（Spin On Dielectric）装置１０１と、レジスト塗布・現像装置１０２と、露光装置１０３と、スパッタ装置１０６と、電解メッキ装置１０７と、研磨装置としてのＣＭＰ装置１０９とを有し、さらに、ドライエッチング、ドライアッシング、および回復処理を行うエッチング・アッシング・回復処理装置１０８と、洗浄処理装置１０４′を有する処理部１００′と、図１と同じ構成のメイン制御部１１０とを備えている。
すなわち、本実施形態の半導体装置製造システムは、図１のエッチング装置１０５および変性・洗浄・回復処理装置１０４の代わりに、エッチング・アッシング・回復処理装置１０８、洗浄処理装置１０４′を設けた点が第１の実施形態の半導体装置製造システムと異なっている。
洗浄処理装置１０４′は、図７に示す洗浄処理ユニットと加熱機構および搬送系からなるものであり、ウエハＷに対して洗浄処理を行うものである。
エッチング・アッシング・回復処理装置１０８は、以下に説明するように、層間絶縁膜（Ｌｏｗ−ｋ膜）に所定のパターンのビアまたはトレンチを形成するためのドライエッチング、レジスト膜を除去するためのドライアッシング、および層間絶縁膜のダメージを回復させる回復処理を行うものであり、これらを真空中におけるドライプロセスにより連続的に行うものである。
図１５は、このようなエッチング・アッシング・回復処理装置１０８の概略構造を示す平面図である。エッチング・アッシング・回復処理装置１０８は、ドライエッチング（プラズマエッチング）を行うためのエッチングユニット１５１，１５２と、ドライアッシング（プラズマアッシング）を行うためのアッシングユニット１５３と、シリル化処理ユニット（ＳＣＨ）１５４を備えており、これらの各ユニット１５１〜１５４は六角形をなすウエハ搬送室１５５の４つの辺にそれぞれ対応して設けられている。また、ウエハ搬送室１５５の他の２つの辺にはそれぞれロードロック室１５６、１５７が設けられている。これらロードロック室１５６、１５７のウエハ搬送室１５５と反対側にはウエハ搬入出室１５８が設けられており、ウエハ搬入出室１５８のロードロック室１５６、１５７と反対側にはウエハＷを収容可能な３つのキャリアＣを取り付けるポート１５９、１６０、１６１が設けられている。
エッチングユニット１５１，１５２、アッシングユニット１５３およびシリル化処理ユニット（ＳＣＨ）１５４およびロードロック室１５６，１５７は、同図に示すように、ウエハ搬送室１５５の各辺にゲートバルブＧを介して接続され、これらは対応するゲートバルブＧを開放することによりウエハ搬送室１５５と連通され、対応するゲートバルブＧを閉じることによりウエハ搬送室１５５から遮断される。また、ロードロック室１５６，１５７のウエハ搬入出室１５８に接続される部分にもゲートバルブＧが設けられており、ロードロック室１５６，１５７は、対応するゲートバルブＧを開放することによりウエハ搬入出室１５８に連通され、対応するゲートバルブＧを閉じることによりウエハ搬入出室１５８から遮断される。
ウエハ搬送室１５５内には、エッチングユニット１５１，１５２、アッシングユニット１５３、シリル化処理ユニット（ＳＣＨ）１５４、ロードロック室１５６，１５７に対して、ウエハＷの搬入出を行うウエハ搬送装置１６２が設けられている。このウエハ搬送装置１６２は、ウエハ搬送室１５５の略中央に配設されており、回転および伸縮可能な回転・伸縮部１６３の先端にウエハＷを保持する２つのブレード１６４ａ，１６４ｂを有しており、これら２つのブレード１６４ａ，１６４ｂは互いに反対方向を向くように回転・伸縮部１６３に取り付けられている。なお、このウエハ搬送室１５５内は所定の真空度に保持されるようになっている。
ウエハ搬入出室１５８の天井部には図示しないＨＥＰＡフィルタが設けられており、このＨＥＰＡフィルタを通過した清浄な空気がウエハ搬入出室１５８内にダウンフロー状態で供給され、大気圧の清浄空気雰囲気でウエハＷの搬入出が行われるようになっている。ウエハ搬入出室１５８のキャリアＣ取り付け用の３つのポート１５９，１６０、１６１にはそれぞれ図示しないシャッタが設けられており、これらポート１５９，１６０，１６１にウエハＷを収容したまたは空のキャリアＣが直接取り付けられ、取り付けられた際にシャッタが外れて外気の侵入を防止しつつウエハ搬入出室１５８と連通するようになっている。また、ウエハ搬入出室１５８の側面にはアライメントチャンバ１６５が設けられており、そこでウエハＷのアライメントが行われる。
ウエハ搬入出室１５８内には、キャリアＣに対するウエハＷの搬入出およびロードロック室１５６，１５７に対するウエハＷの搬入出を行うウエハ搬送装置１６６が設けられている。このウエハ搬送装置１６６は、多関節アーム構造を有しており、キャリアＣの配列方向に沿ってレール１６８上を走行可能となっており、その先端のハンド１６７上にウエハＷを載せてその搬送を行う。ウエハ搬送装置１６２，１６６の動作等、システム全体の制御は制御部１６９によって行われる。
次に、各ユニットについて説明する。
まず、アッシングユニット１５３について説明する。なお、エッチングユニット１５１，１５２は、処理ガスが異なるだけで概略構造がアッシングユニットと同様であるため、説明を省略する。
図１６に概略構成を示すように、このアッシングユニット１５３は、プラズマアッシングを行うものであり、略円筒状に形成された処理チャンバ２１１を具備し、その底部には、絶縁板２１３を介して、サセプタ支持台２１４が配置され、その上に、サセプタ２１５が配置されている。サセプタ２１５は下部電極を兼ねたものであり、その上面に静電チャック２２０を介してウエハＷが載置されるようになっている。符号２１６はハイパスフィルタ（ＨＰＦ）である。
サセプタ支持台２１４の内部には温度調節媒体が循環する温度調節媒体室２１７が設けられ、これによりサセプタ２１５が所望の温度に調整される。温度調節媒体室２１７には導入管２１８および排出管２１９が接続されている。
静電チャック２２０は絶縁材２２１の間に電極２２２が配置された構造となっており、電極２２２に直流電源２２３から直流電圧が印加されることによって、ウエハＷが静電チャック２２０上に静電吸着される。ウエハＷの裏面にはガス通路２２４を介してＨｅガスからなる伝熱ガスが供給され、その伝熱ガスを介してウエハＷが所定温度に温度調節される。サセプタ２１５の上端周縁部には、静電チャック２２０上に載置されたウエハＷの周囲を囲むように、環状のフォーカスリング２２５が配置されている。
サセプタ２１５の上方には、サセプタ２１５と対向して、絶縁材２３２を介してプラズマ処理チャンバ２１１の内部に支持された状態で上部電極２３１が設けられている。上部電極２３１は、多数の吐出口２３３を有する電極板２３４と、この電極板２３４を支持する電極支持体２３５とから構成されており、シャワー状をなしている。
電極支持体２３５の中央には、ガス導入口２３６が設けられ、そこにガス供給管２３７が接続されている。ガス供給管２３７は、バルブ２３８およびマスフローコントローラ２３９を介して、アッシングのための処理ガスを供給する処理ガス供給源２４０に接続されている。処理ガス供給源２４０からは、アッシングガスとして、例えば、Ｏ２ガス、ＮＨ３ガス、ＣＯ２ガス等が処理チャンバ２１１内に供給される。
処理チャンバ２１１の底部には、排気管２４１が接続され、この排気管２４１には排気装置２４５が接続されている。排気装置２４５はターボ分子ポンプ等の真空ポンプを備えており、処理チャンバ２１１内を所定の減圧雰囲気に設定可能となっている。処理チャンバ２１１の側壁部分には、ゲートバルブ２４２が設けられている。
上部電極２３１には、第１の整合器２５１を介してプラズマ生成用の高周波電力を供給する第１の高周波電源２５０が接続されている。また、上部電極２３１にはローパスフィルタ（ＬＰＦ）２５２が接続されている。下部電極としてのサセプタ２１５には、第２の整合器２６１を介してプラズマ中のイオンを引き込んでアッシングを進行させるための第２の高周波電源２６０が接続されている。
このように構成されるアッシングユニット１５３では、処理ガス供給源２４０から所定のアッシングガスがチャンバ２１１内に導入され、第１の高周波電源２５０からの高周波電力によりプラズマ化され、このプラズマにより、ウエハＷのレジスト膜等を灰化して除去する。
次に、シリル化処理ユニット（ＳＣＨ）１５４について、図１７に示す概略断面図を参照しながら詳細に説明する。シリル化処理ユニット（ＳＣＨ）１５４は、ウエハＷを収容するチャンバ３０１を備えており、チャンバ３０１の下部にはウエハ載置台３０２が設けられている。ウエハ載置台３０２には、ヒータ３０３が埋設されており、その上に載置されたウエハＷを所望の温度に加熱可能となっている。ウエハ載置台３０２には、ウエハリフトピン３０４が突没可能に設けられており、ウエハＷの搬入出の際等にウエハＷをウエハ載置台３０２から上方へ離隔した所定位置に位置させることが可能となっている。
チャンバ３０１内には、ウエハＷを含む狭い処理空間Ｓを区画するように内部容器３０５が設けられており、この処理空間Ｓにシリル化剤（シリル化ガス）が供給されるようになっている。この内部容器３０５の中央には鉛直に延びるガス導入路３０６が形成されている。
このガス導入路３０６の上部にはガス供給配管３０７が接続されており、このガス供給配管３０７には、ＤＭＳＤＭＡ（Dimethylsilyldimethylamine）等のシリル化剤を供給するシリル化剤供給源３０８から延びる配管３０９と、ＡｒやＮ２ガス等からなるキャリアガスを供給するキャリアガス供給源３１０から延びる配管３１１が接続されている。配管３０９には、シリル化剤供給源３０８側から順に、シリル化剤を気化させる気化器３１２、マスフローコントローラ３１３および開閉バルブ３１４が設けられている。一方、配管３１１にはマスフローコントローラ３１５および開閉バルブ３１６がキャリアガス供給源３１０側から順に設けられている。そして、気化器３１２により気化されたシリル化剤がキャリアガスにキャリアされてガス供給配管３０７およびガス導入路３０６を通って、内部容器３０５に囲繞された処理空間Ｓ内に導入される。処理の際にはヒータ３０３により、ウエハＷが所定温度に加熱される。この場合に、ウエハ温度は、例えば室温〜３００℃まで制御可能となっている。
チャンバ３０１外の大気雰囲気からチャンバ３０１内の内部容器３０５内に延びるように大気導入配管３１７が設けられている。この大気導入配管３１７にはバルブ３１８が設けられており、バルブ３１８を開くことにより大気がチャンバ３０１内の内部容器３０５に囲繞された処理空間Ｓに導入されるようになっている。これにより、ウエハＷに所定の水分が供給される。
チャンバ３０１の側壁には、ゲートバルブ３１９が設けられており、このゲートバルブ３１９を開にすることによりウエハＷの搬入出がなされる。チャンバ３０１の底部の周縁部には、排気管３２０が設けられており、図示しない真空ポンプにより排気管３２０を介してチャンバ３０１内を排気して、例えば１０Ｔｏｒｒ（２６６Ｐａ）以下に制御することが可能となっている。排気管３２０には、コールドトラップ３２１が設けられている。また、ウエハ載置台３０２の上部のチャンバ壁との間の部分にはバッフルプレート３２２が設けられている。
エッチング・アッシング・回復処理装置１０８は、エッチング、アッシング、回復処理を連続して真空雰囲気内で行うことから、そのままではウエハＷの存在空間には水分がほとんど存在しないため、シリル化処理ユニット（ＳＣＨ）１５３において上述のシリル化反応が生じ難く、十分な回復効果を得難くなるおそれがある。そこで、後で詳細に説明するように、制御部１６９により、シリル化剤の導入に先立って、大気導入配管３１７のバルブ３１８を開にして大気を導入してウエハＷに水分を吸着させ、その後、ヒータ３０３によりウエハ載置台３０２上のウエハＷを加熱して水分調整を行ってからシリル化剤を導入するように制御する。この際の加熱温度は５０〜２００℃が好適である。また、シリル化反応を促進する観点から、シリル化剤を導入開始後にもウエハＷを加熱するように制御してもよい。
次に、上記図１４の半導体装置製造システムを用いたシングルダマシン法による半導体装置の製造プロセスについて説明する。図１８はこのような製造プロセスを示すフローチャート、図１９は図１８のフローを示す工程断面図である。この際の半導体装置を製造する際の膜の構成は図９と同じなので、同じ膜には同じ符号を付して説明する。
まず、Ｓｉ基板（図示せず）上に絶縁膜１２０が形成され、その中の上部にバリアメタル層１２１を介して下部銅配線１２２が形成され、絶縁膜１２０および下部銅配線１２２の上にストッパ層（例えばＳｉＮ膜やＳｉＣ膜）１２３が形成されているウエハを準備し、このウエハＷをＳＯＤ装置１０１に搬入して、そこでストッパ膜１２３上に低誘電率材料（Ｌｏｗ−ｋ材料）からなる層間絶縁膜（以下、Ｌｏｗ−ｋ膜と記す）１２４を形成する（ステップ２０１）。これにより、図１９（ａ）の状態が形成される。
次いで、Ｌｏｗ−ｋ膜１２４が形成されたウエハＷを、レジスト塗布・現像装置１０２に搬入し、そこでＬｏｗ−ｋ膜１２４上に反射防止膜１２５ａとレジスト膜１２５ｂを逐次形成し、引き続き、ウエハＷを露光装置１０３に搬送して、そこで所定のパターンで露光処理し、さらに、ウエハＷをレジスト塗布・現像装置１０２に戻して、現像処理ユニットにおいてレジスト膜１２５ｂを現像処理することによって、レジスト膜１２５ｂに所定の回路パターンを形成する（ステップ２０２）。これにより、図１９（ｂ）の状態が形成される。
次いで、ウエハＷをエッチング・アッシング・回復処理装置１０８に搬送して、そこで真空中のドライプロセスによりエッチング、アッシング、回復処理を連続して行う。具体的には、まず、ウエハＷをエッチングユニット１５１に搬送して、プラズマエッチングを行う（ステップ２０３）。これによりストッパ膜１２３に達するビア１２８ａがＬｏｗ−ｋ膜１２４に形成される（図１９（ｃ））。
エッチング処理が終了したウエハＷは、アッシングユニット１５３に搬送され、反射防止膜１２５ａおよびレジスト膜１２５ｂがプラズマアッシング処理により除去される（ステップ２０４、図１９（ｄ））。
このようにして、反射防止膜１２５ａおよびレジスト膜１２５ｂをプラズマアッシングにより除去する際には、第１の実施形態の場合と同様、Ｌｏｗ−ｋ膜１２４に形成されたビア１２８ａの側壁がダメージを受け、図１９（ｄ）に示すようなダメージ部１２９ａが形成される。
そこで、レジスト膜等を除去した後のＬｏｗ−ｋ膜１２４のダメージを回復させるために、ウエハＷをシリル化処理ユニット（ＳＣＨ）１５４に搬入してシリル化処理を行うが、この場合に、プラズマアッシング処理の後は、Ｌｏｗ−ｋ膜１２４が受けるダメージは上記のオゾン含有ガスによる変性処理に比べて大きいため、回復処理をより効果的に行う必要がある。しかしながら、エッチング・アッシング・回復処理装置１０８は、真空中での連続処理でエッチング、アッシング、回復処理を行うこととなるため、装置内にはほとんど水分が存在せず、このままではシリル化反応が生じ難く、効果的な回復処理を行うことが困難である。
このため、本実施形態では、ウエハＷをシリル化処理ユニット（ＳＣＨ）１５４に搬入後、シリル化処理に先立ってウエハＷに水分を供給するために、バルブ３１８を開いて大気導入配管３１７から大気を導入する（ステップ２０５）。
このように大気を導入することにより、ウエハＷに水分が供給されるが、ウエハＷに残存している水分量が多すぎる状態でシリル化剤を導入すると、シリル化剤とＨ２Ｏとが反応してパーティクルが発生して処理不良となるおそれがある。このため、大気導入後、シリル化剤導入に先立って加熱処理（プリベーク）を行い、水分量を調整する（ステップ２０６）。このとき、プリベークの温度が高すぎると、上述したように、レジスト除去等によりダメージを受けたＬｏｗ−ｋ膜で以下の脱水縮合が起こり、その後にシリル化ガスを導入してもシリル化反応が阻害される。また、上述したように、ウエハＷの温度が高すぎるとシリル化剤（シリル化ガス）を導入した際にウエハ表面近傍のみで反応が進むのに対し、適度な温度でウエハＷを加熱することにより、ポーラスＬｏｗ−ｋ膜の場合に、Ｌｏｗ−ｋ膜の細孔にシリル化剤が入り込んで膜内部においてシリル化反応が発生するようになるため、ダメージ回復がより促進されることとなる。以上からプリベークは５０〜２００℃で行うことが好ましい。
このような処理後、シリル化剤を導入してシリル化処理を行う（ステップ２０７、図１９（ｅ））。このようにウエハＷの水分が調整された後にシリル化処理を行うことにより、Ｌｏｗ−ｋ膜１２４のダメージの回復が促進され、レジスト膜１２５ｂ等の除去に際してプラズマアッシングのようなダメージの大きい処理を行った後でもＬｏｗ−ｋ膜１２４の比誘電率をイニシャルに近い値まで回復させることができる。
シリル化処理は、シリル化処理ユニット（ＳＣＨ）１５４において、まず、ゲートバルブ３１９を開いてチャンバ３０１内にウエハＷを導入し、ウエハ載置台３０２に載置し、チャンバ３０１内を所定の圧力に減圧にした状態で、気化器で気化された状態のシリル化剤をキャリアガスでキャリアさせてウエハＷに供給することにより行われる。シリル化処理ユニット（ＳＣＨ）１５４でのシリル化処理についても、シリル化剤（シリル化ガス）の種類に応じて選択すればよく、例えば気化器３１２の温度は室温〜２００℃、シリル化剤流量は７００ｓｃｃｍ（ｍＬ／ｍｉｎ）以下、処理圧力は１０ｍＴｏｒｒ〜１００Ｔｏｒｒ（１．３３〜１３３３０Ｐａ）、載置台３０２の温度は室温〜２００℃などの範囲から適宜設定することができる。
シリル化剤を導入開始後も、反応を促進する観点から、ヒータ３０３によりウエハＷを加熱することが好ましい。この際に、適度な反応促進効果を発揮させるためにはウエハ温度は５０〜２００℃が好ましい。
この場合に、シリル化剤導入前の加熱の温度よりもシリル化剤導入後の加熱の温度が高いほうが好ましい。このような２段階の加熱を実現するためには、ヒータ３０３によりウエハ載置台３０２をシリル化剤導入開始後の温度に対応する第２の温度に加熱しておき、図２０（ａ）に示すようにリフトピン３０４を上昇させた状態としてウエハＷをウエハ載置台３０２から離隔させてウエハＷの温度を、第２の温度よりも低い第１の温度にし、この状態で図２０（ｂ）に示すように、シリル化剤の供給を開始し、その後、図２０（ｃ）に示すように、リフトピン３０４を降下させてウエハＷをウエハ載置台３０２に載置させ第２の温度に昇温させる方法を採用することができる。また、上述したように、加熱手段としてランプを設け、ウエハを載置台に載せた状態で第１の温度で加熱してプリベークを行い、シリル化剤の供給開始後、ランプの出力を上げてウエハを第２の温度まで加熱する方法を採用することもできる。
このようなシリル化処理が終了したウエハＷは、エッチングユニット１５２に搬送され、そこでストッパ膜１２３を除去するためのエッチング処理が行われる（ステップ２０８、図１９（ｆ））。次いで、ウエハＷは洗浄処理装置１０４′へ搬送され、洗浄処理される（ステップ２０９）。このようなエッチング処理や洗浄処理によっても、Ｌｏｗ−ｋ膜１２４がダメージを受ける場合があるが、その場合には、上記と同様にしてシリル化処理を施してもよい。
その後、上記実施形態と同様、ウエハＷをスパッタ装置１０６へ搬送して、そこでビア１２８ａの内壁にバリアメタル膜およびＣｕシード層を形成し、次いで、ウエハＷを電解メッキ装置１０７に搬送して、そこで電解メッキによりビア１２８ａに配線金属として銅１２６を埋め込む（ステップ２１０、図１９（ｇ））。その後、ウエハＷを熱処理することによってビア１２８ａに埋め込まれた銅１２６のアニール処理を行い（アニール装置は図１に示さず）、さらにウエハＷをＣＭＰ装置１０９へ搬送し、そこでＣＭＰ法による平坦化処理が行われる（ステップ２１１）。これにより所望の半導体装置が製造される。
このようにして半導体装置を製造することにより、回復処理を効果的に行うことができ、アッシング処理のようなダメージの大きい処理によってレジスト膜等を除去した場合であっても、比誘電率を十分に回復させることができ、電気的特性に優れた半導体装置を得ることができる。このため、半導体装置の信頼性を向上させることができる。なお、デュアルダマシン法による半導体装置の製造に関しては、図１８，１９の手順に準じて行うことができる。
次に、第２の実施形態の効果を把握した実験結果について説明する。
上述した図１３（ａ）に示すようなサンプルを用意し、成膜したままのもの（サンプル２１）、エッチングプロセス条件に暴露し、次いでレジスト膜除去処理としてのアッシング条件に暴露したもの（サンプル２２）、さらに大気導入およびプリヒートを行った後シリル化剤を供給してシリル化処理を行ったもの（サンプル２３）、プリヒート後さらにシリル化剤導入開始後に加熱処理を行ったもの（サンプル２４）について、上述した図１３（ｂ）に示すようなＡｌスパッタ電極１４２を形成し、Ａｌスパッタ電極１４２とＳｉ基板１４０との間に電圧を印加し、Ｌｏｗ−ｋ膜１４１の比誘電率を測定した。
なお、Ｌｏｗ−ｋ膜としてはＳＯＤ膜を用いた。また、エッチングプロセスにはＣＦ４／Ａｒガス系を用い、アッシングプロセスには、Ｏ２ガス系を用いた。プリヒート温度は約１００℃とし、シリル化剤導入開始後の加熱温度は１５０℃とした。
結果を表３に示す。表３に示すように、エッチングプロセス暴露およびアッシングプロセス暴露後、比誘電率が成膜ままの状態から上昇するが、大気導入およびプリヒートを行った後に回復処理を行ったサンプル２３については、比誘電率が５０％回復し、さらにシリル化剤導入開始後に加熱を行ったサンプル２４については、比誘電率が８０％回復した。
Figure 0005019741
上記第２の実施形態では、Ｏ２ガス系のプラズマを用いたアッシング処理によってレジスト膜を灰化して除去したが、主にプラズマ中の酸素ラジカルを用いてレジスト膜を除去することもできる。
通常のアッシング処理では、第２の高周波電源２６０によってプラズマ中の酸素イオンを引き込むことでアッシングを促進している。この場合、酸素イオンがＬｏｗ−ｋ膜へダメージを与え、Ｌｏｗ−ｋ膜表面が緻密な構造へ変化することもある。Ｌｏｗ−ｋ膜が緻密であると、ダメージ回復処理のためのシリル化剤がＬｏｗ−ｋ膜の内部まで侵入することができずに、ダメージ回復の程度が限定されてしまう。
これに対し、同様のプロセス条件において、第２の高周波電源２６０による高周波の印加をしない場合には、プラズマ中の酸素ラジカルによるレジスト膜への作用が支配的となり、酸素イオンによるＬｏｗ−ｋ膜へのダメージを低減し、Ｌｏｗ−ｋ膜表面の構造が緻密になるのを抑制することができる。一方、Ｌｏｗ−ｋ膜が緻密にならない分、Ｌｏｗ−ｋ膜内部への酸素ラジカルの影響が大きく、深い部分でのダメージが大きくなる可能性がある。しかし、シリル化剤がＬｏｗ−ｋ膜内部の深い部分にまで侵入することができるので、ダメージの回復は可能である。
表４は、酸素ラジカルを用いてレジスト膜を除去した場合の実験結果である。表４中サンプルＮｏ．３１はリファレンスである。サンプルＮｏ．３２はリファレンスに対してアッシング処理を行ったものである。その際の条件は、アッシング処理の際に第２の高周波電源２６０による高周波の印加をしない点を除いては、表３に示したサンプルＮｏ．２１と同様である。また、サンプルＮｏ．３３はアッシング処理の後シリル化剤による回復処理を行ったもの、Ｎｏ．３４は、酸素ラジカルによるレジスト膜除去処理の後、洗浄処理を行ってからシリル化剤による回復処理を行ったものである。
表４に示すように、酸素ラジカルでレジスト膜を除去した段階では比誘電率は上昇するが、シリル化剤による回復処理を行うことによって比誘電率は大幅に回復される。また、レジスト除去後、洗浄処理を行ってからシリル化剤による回復処理を行うことにより、リファレンスのサンプルＮｏ．３１と略同等にまで比誘電率が回復されている。これは、洗浄処理を経ることによって、シリル化反応に必要な水分が供給されて回復処理が促進されたためと考えられる。また、上述したアッシング処理の際に生じる可能性のあるＬｏｗ−ｋ膜表面の緻密な層は、エッチングの際にも生じる可能性があり、洗浄処理を行うことでこの緻密な構造の層が除去されて回復処理が促進されたとも考えられる。
Figure 0005019741
なお、酸素ラジカルを用いたレジスト膜除去を行った場合にも、上述したＯ２ガス系のプラズマを用いたアッシング処理の実施形態と同様、シリル化処理に先立ってチャンバ３０１内に大気を導入し、プリベークを行ってシリル化反応を促進するための水分量を調節することができる。また、シリル化剤が導入された後にウエハをプリベーク温度よりも高い温度に加熱して、シリル化反応を促進することができる。
なお、第２の実施形態において、アッシングユニット１５３として示した図１６の装置は、エッチング処理、アッシング処理、回復処理のうちいずれか２つ、またはこれら全部を行う装置として機能させることができる。すなわち、処理ガス供給源２４０としてエッチング処理用のガスおよびアッシング処理用のガスを供給可能なものを用いれば、最初にエッチング処理用のガスによりエッチングを行い、次いでアッシング処理用のガスに切り替えてアッシング処理を行うようにすることができる。また、処理ガス供給源２４０としてエッチング処理用のガス、アッシング処理用のガス、およびシリル化剤を供給可能なものを用いれば、最初にエッチング処理用のガスによりエッチングを行い、次いでアッシング処理用のガスに切り替えてアッシング処理を行い、さらにシリル化剤に切り替えてシリル化処理を行うようにすることができる。ただし、シリル化処理を行う場合には、ウエハＷに対して水分を供給する手段を設ける必要がある。
また、上記エッチング・アッシング・回復処理装置１０８において、シリル化処理に先立って、シリル化処理ユニット（ＳＣＨ）１５４に大気を導入するようにしたが、他のユニット、例えばウエハ搬送室１５５に大気を導入してウエハに水分を供給するようにしてもよい。さらに、水分を供給する手段として、大気以外のもの、例えば精製した水蒸気を供給するように構成してもよい。
なお、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、回復処理としてシリル化処理について示したが他の回復ガスによる回復処理であってもよい。また、本発明に適用される被エッチング膜としては、上述のようにＬｏｗ−ｋ膜が好適であり、Ｌｏｗ−ｋ膜としては、ＳＯＤ装置で形成されるポーラスＭＳＱ（Porous methyl-hydrogen-SilsesQuioxane）の他、ＣＶＤで形成される無機絶縁膜の１つであるＳｉＯＣ系膜（従来のＳｉＯ２膜のＳｉ−Ｏ結合にメチル基（−ＣＨ３）を導入して、Ｓｉ−ＣＨ３結合を混合させたもので、Black Diamond（Applied Materials社）、Coral（Novellus社）、Aurora（ASM社）等がこれに該当し、緻密質のものおよびポーラス（多孔質）なものの両方存在する）等を適用可能であるが、Ｌｏｗ−ｋ膜に限るものではない。
さらに、上記実施形態ではシングルダマシン法、デュアルダマシン法による銅配線を含む半導体装置の製造プロセスに本発明を適用した例について示したが、これに限らず、被エッチング膜の上のエッチングマスクを除去する工程が存在する半導体装置の製造プロセス全般に適用可能である。
本発明の第１の実施形態に係る半導体装置の製造プロセスに用いられる半導体装置製造システムの概略構成を示す説明図。 図１の半導体装置製造システムに用いられる変性・洗浄・回復処理装置の概略構造を示す平面図。 図２の変性・洗浄・回復処理装置の概略構造を示す正面図。 図２の変性・洗浄・回復処理装置の概略構造を示す背面図。 変性・洗浄・回復処理装置に搭載された変性処理ユニットを示す概略断面図。 変性・洗浄・回復処理装置に搭載されたシリル化ユニットを示す概略断面図。 変性・洗浄・回復処理装置に搭載された洗浄ユニットを示す概略断面図。 図１の半導体装置製造システムを用いたシングルダマシン法による半導体装置の製造プロセスの一例を示すフローチャート。 図８に示すフローの工程断面図。 Ｌｏｗ−ｋ膜のダメージおよびシリル化による回復のメカニズムを説明するための図。 図１の半導体装置製造システムを用いたデュアルダマシン法による半導体装置の製造プロセスの一例を示すフローチャート。 図１１に示すフローの工程断面図。 第１の実施形態の効果を確認するためのサンプルを示す断面図。 本発明の第２の実施形態に係る半導体装置の製造プロセスに用いられる半導体装置製造システムの概略構成を示す説明図。 図１４の半導体装置製造システムに用いられるエッチング・アッシング・回復処理装置の概略構造を示す平面図。 エッチング・アッシング・回復処理装置に搭載されたアッシングユニットを示す概略断面図。 エッチング・アッシング・回復処理装置に搭載されたシリル化処理ユニットを示す概略断面図。 図１４の半導体装置製造システムを用いたシングルダマシン法による半導体装置の製造プロセスの一例を示すフローチャート。 図１８に示すフローの工程断面図。 シリル化処理の際にプリヒートおよびシリル化剤導入開始後の加熱を連続して行う方法を説明するための図。 従来のデュアルダマシン法による半導体装置の製造工程を示す工程断面図。
符号の説明
１１ａ・１１ｂ；シリル化処理ユニット（ＳＣＨ）
１２ａ〜１２ｄ；洗浄ユニット（ＣＮＵ）
１５ａ〜１５ｆ；変性処理ユニット（ＶＯＳ）
１００，１００′；処理部
１０１；ＳＯＤ装置
１０２；レジスト塗布／現像装置
１０３；露光装置
１０４；変性・洗浄・回復処理装置
１０５；エッチング装置
１０６；スパッタ装置
１０７；電解メッキ装置
１０８；エッチング・アッシング・回復処理装置
１０９；ＣＭＰ装置
１１０；メイン制御部
１１１；プロセスコントローラ
１１２；ユーザーインターフェース
１１３；記憶部
１２０；絶縁膜
１２２；下部配線
１２３；ストッパ膜
１２４；層間絶縁膜
１２５ａ；反射防止膜
１２５ｂ；レジスト膜
１２８ａ：ビア
１２８ｂ；トレンチ
１２９ａ，１２９ｂ；ダメージ部
１３１；保護膜
Ｗ；ウエハ（基板）

Claims (30)

  1. 半導体基板に形成された被エッチング膜の表面に所定の回路パターンを有するエッチングマスクを形成する工程と、
    前記エッチングマスクを介して前記被エッチング膜をエッチングし、前記被エッチング膜に溝または孔を形成する工程と、
    オゾンを含むガスによる処理を少なくとも含んで前記エッチングマスクを除去する工程と、
    前記除去工程までの工程により前記被エッチング膜に入ったダメージを回復ガスとしてシリル化ガスを供給してシリル化処理を行うことにより回復させる工程と
    を有し、
    前記ダメージを回復させる工程は、前記シリル化ガスを供給する前および／または供給開始後に、前記半導体基板の水分量が前記シリル化処理に適したものとなるように前記半導体基板を加熱して前記水分量を調整することを含むことを特徴とする半導体装置の製造方法。
  2. 前記エッチングマスクを除去する工程は、前記処理ガスとしてオゾンと水蒸気を用いて前記エッチングマスクを変性させた後、純水または薬液により処理することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記エッチングマスクを除去する工程は、前記処理ガスとしてオゾンを用いて前記エッチングマスクを変性させた後、純水または薬液により処理することを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記エッチングマスクを除去する工程の後、前記ダメージを回復させる工程に先立って前記半導体基板を洗浄する工程をさらに有することを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置の製造方法。
  5. 半導体基板に形成された被エッチング膜の表面に所定の回路パターンを有するエッチングマスクを形成する工程と、
    前記エッチングマスクを介して前記被エッチング膜をエッチングし、前記被エッチング膜に溝または孔を形成する工程と、
    前記エッチングマスクを除去する工程と、
    前記除去工程までの工程により前記被エッチング膜に入ったダメージを回復ガスとしてシリル化ガスを供給してシリル化処理を行うことにより回復させる工程と
    を有し、
    前記ダメージを回復させる工程は、前記シリル化ガスを供給する前および／または供給開始後に、前記半導体基板の水分量が前記シリル化処理に適したものとなるように前記半導体基板を加熱して前記水分量を調整することを含むことを特徴とする半導体装置の製造方法。
  6. 前記シリル化ガスを供給する前の加熱および／または供給開始後の加熱は、５０〜２００℃で行われることを特徴とする請求項１から請求項５のいずれか１項に記載の半導体装置の製造方法。
  7. 前記シリル化ガスを供給する前の加熱および供給開始後の加熱の両方を行い、前記シリル化ガスを供給する前の加熱を第１の温度で行い、前記供給開始後の加熱は、第１の温度よりも高い第２の温度で行うことを特徴とする請求項１から請求項６のいずれか１項に記載の半導体装置の製造方法。
  8. 半導体基板に形成された被エッチング膜の表面に所定の回路パターンを有するエッチングマスクを形成する工程と、
    前記エッチングマスクを介して前記被エッチング膜をドライエッチングによりエッチングし、前記被エッチング膜に溝または孔を形成する工程と、
    前記エッチングに引き続きドライ処理によりエッチングマスクを除去する工程と、
    前記エッチングマスクを除去する工程後に半導体基板が存在する環境に水分を導入して半導体基板に水分を供給する工程と、
    水分が吸着された半導体基板を加熱する工程と、
    前記加熱工程後に、前記除去工程までの工程により前記被エッチング膜に入ったダメージを回復ガスとしてシリル化ガスを供給してシリル化処理を行うことにより回復させる工程と
    を有し、
    前記加熱工程は、前記半導体基板の水分量が前記シリル化処理に適したものとなるように前記半導体基板を加熱して前記水分量を調整することを特徴とする半導体装置の製造方法。
  9. 前記ドライエッチングによりエッチングし、前記被エッチング膜に溝または孔を形成する工程と、前記エッチングマスクを除去する工程と、前記ダメージ回復工程とは、一つのユニット内で行われることを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記エッチングマスクを除去する工程は、酸素プラズマを用いたドライアッシング処理によって行うことを特徴とする請求項８または請求項９に記載の半導体装置の製造方法。
  11. 前記エッチングマスクを除去する工程は、酸素ラジカルを用いたドライ処理によって行うことを特徴とする請求項８または請求項９に記載の半導体装置の製造方法。
  12. 前記ダメージを回復させる工程は、前記シリル化ガスの供給開始後に基板を加熱することを含むことを特徴とする請求項８から請求項１１のいずれか１項に記載の半導体装置の製造方法。
  13. 前記水分が吸着された半導体基板を加熱する工程を第１の温度で行い、前記シリル化ガスの供給開始後の加熱を第１の温度よりも高い第２の温度で行うことを特徴とする請求項１２に記載の半導体装置の製造方法。
  14. 前記水分が吸着された半導体基板を加熱する工程の加熱の温度は５０〜２００℃であることを特徴とする請求項８から請求項１３のいずれか１項に記載の半導体装置の製造方法。
  15. 前記半導体基板に水分を供給する工程は、半導体基板が存在する環境に大気を導入することにより行われることを特徴とする請求項８から請求項１４のいずれか１項に記載の半導体装置の製造方法。
  16. 前記シリル化処理は、シリル化ガスとして、分子内にシラザン結合（Ｓｉ−Ｎ）を有する化合物を用いて行なうことを特徴とする請求項１から請求項１５のいずれか１項に記載の半導体装置の製造方法。
  17. 前記分子内にシラザン結合を有する化合物が、ＴＭＤＳ（1,1,3,3-Tetramethyldisilazane）、ＴＭＳＤＭＡ（Dimethylaminotrimethylsilane）、ＤＭＳＤＭＡ（Dimethylsilyldimethylamine）、ＴＭＳＰｙｒｏｌｅ（1-Trimethylsilylpyrole）、ＢＳＴＦＡ（N,O-Bis(trimethylsilyl)trifluoroacetamide）、ＢＤＭＡＤＭＳ（Bis(dimethylamino)dimethylsilane）であることを特徴とする請求項１６に記載の半導体装置の製造方法。
  18. 所定パターンが形成されたエッチングマスクを介して半導体基板上の被エッチング層をエッチング装置によりエッチングして被エッチング膜に溝または孔を形成した後、半導体基板を処理する基板処理システムであって、
    オゾンを含む処理ガスにより前記エッチングマスクを変性させる変性装置と、
    変性したエッチングマスクを純水または薬液により除去する洗浄装置と、
    回復ガスとしてシリル化ガスを供給してシリル化処理することにより前記被エッチング膜に入ったダメージを回復させ、かつ半導体基板を加熱する機能を有する回復処理装置と、
    これら装置を制御する制御部と
    を具備し、
    前記制御部は、前記変性装置によりエッチングマスクの変性処理を行い、次いで、前記洗浄装置により変性した前記エッチングマスクの除去処理を行い、次いで前記回復処理装置において、前記除去処理までに前記被エッチング膜に入ったダメージをシリル化ガスによるシリル化処理によって回復させるように制御するとともに、前記回復処理装置において、前記シリル化ガスを供給する前および／または供給開始後に、前記半導体基板の水分量が前記シリル化処理に適したものとなるように半導体基板を加熱させて前記水分量を調整させることを特徴とする基板処理システム。
  19. 前記変性装置は、処理ガスとしてオゾンと水蒸気またはオゾン単体を用いることを特徴とする請求項１８に記載の基板処理システム。
  20. 前記変性装置と、前記洗浄装置と、前記回復処理装置とは同一ユニット内に配置されていることを特徴とする請求項１８または請求項１９に記載の基板処理システム。
  21. 前記制御部は、前記回復処理装置において、前記シリル化ガスを供給する前に半導体基板を第１の温度に加熱し、供給開始後に半導体基板を第１の温度よりも高い第２の温度で加熱するように制御することを特徴とする請求項１８から請求項２０のいずれか１項に記載の基板処理システム。
  22. 前記制御部は、前記シリル化ガスを供給する前の加熱および／または供給開始後の加熱の際の温度を５０〜２００℃に制御することを特徴とする請求項１８から請求項２１のいずれか１項に記載の基板処理システム。
  23. 所定パターンが形成されたエッチングマスクを介して半導体基板上の被エッチング層をドライエッチングして被エッチング膜に溝または孔を形成するドライエッチング装置と、
    ドライアッシングにより前記エッチングマスクを除去するドライアッシング装置と、
    回復ガスとしてシリル化ガスを供給してシリル化処理することにより前記被エッチング膜に入ったダメージを回復させる回復処理装置と、
    半導体基板を加熱する加熱機構と、
    半導体基板に水分を供給する機構と
    これら装置および機構を制御する制御部と
    を具備し、
    前記ドライエッチング装置、前記ドライアッシング装置、および前記回復処理装置は、同一処理ユニット内に一体的に設けられて真空雰囲気中で処理がなされ、
    前記制御部は、前記ドライアッシング装置によりエッチングマスクが除去された半導体基板に前記水分を供給する機構により水分を供給し、次いで、半導体基板を前記加熱機構により加熱し、その後、前記回復処理装置において回復処理が行われるように制御するとともに、前記加熱機構による加熱の際に、前記半導体基板の水分量が前記シリル化処理に適したものとなるように前記水分量を調整させることを特徴とする基板処理システム。
  24. 前記加熱機構は前記回復処理装置に設けられ、前記制御部は、前記回復処理装置において、前記シリル化ガスの供給開始後に前記加熱機構により半導体基板を加熱するように制御することを特徴とする請求項２３に記載の基板処理システム。
  25. 前記制御部は、前記回復処理装置において、前記加熱機構が、前記シリル化ガスを供給する前に半導体基板を第１の温度に加熱し、供給開始後に半導体基板を第１の温度よりも高い第２の温度で加熱するように制御することを特徴とする請求項２４に記載の基板処理システム。
  26. 前記制御部は、前記回復ガスとしてのシリル化ガスを供給する前に前記加熱機構により行われる半導体基板の加熱の温度を５０〜２００℃に制御することを特徴とする請求項２３から請求項２５のいずれか１項に記載の基板処理システム。
  27. 前記制御部は、前記回復ガスとしてのシリル化ガスを供給開始後に前記回復処理装置において前記加熱機構により行われる半導体基板の加熱の温度を５０〜２００℃に制御することを特徴とする請求項２４から請求項２６のいずれか１項に記載の基板処理システム。
  28. 前記半導体基板に水分を導入する機構は、前記処理ユニットに設けられた大気導入部を有することを特徴とする請求項２３から請求項２７のいずれか１項に記載の基板処理システム。
  29. コンピュータ上で動作し、実行時に、請求項１から請求項１７のいずれか１項に記載の製造方法が行なわれるように、コンピュータに製造システムを制御させることを特徴とする制御プログラム。
  30. コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読取可能な記憶媒体であって、
    前記制御プログラムは、実行時に、請求項１から請求項１７のいずれか１項に記載の製造方法が行われるように、コンピュータに製造システムを制御させることを特徴とするコンピュータ読取可能な記憶媒体。
JP2005346854A 2005-11-30 2005-11-30 半導体装置の製造方法および基板処理システム Expired - Fee Related JP5019741B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005346854A JP5019741B2 (ja) 2005-11-30 2005-11-30 半導体装置の製造方法および基板処理システム
US11/564,548 US7902077B2 (en) 2005-11-30 2006-11-29 Semiconductor device manufacturing method that recovers damage of the etching target while supplying a predetermined recovery gas
CN2006101630009A CN1976003B (zh) 2005-11-30 2006-11-30 半导体装置的制造方法及基板处理系统
TW095144425A TW200735214A (en) 2005-11-30 2006-11-30 Making method for semiconductor device and the substrate handling system
KR1020060120123A KR100810163B1 (ko) 2005-11-30 2006-11-30 반도체 장치의 제조 방법, 기판 처리 시스템 및 기록 매체
US13/019,809 US20110120650A1 (en) 2005-11-30 2011-02-02 Semiconductor device manufacturing method and substrate processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005346854A JP5019741B2 (ja) 2005-11-30 2005-11-30 半導体装置の製造方法および基板処理システム

Publications (2)

Publication Number Publication Date
JP2007157768A JP2007157768A (ja) 2007-06-21
JP5019741B2 true JP5019741B2 (ja) 2012-09-05

Family

ID=38121907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005346854A Expired - Fee Related JP5019741B2 (ja) 2005-11-30 2005-11-30 半導体装置の製造方法および基板処理システム

Country Status (5)

Country Link
US (2) US7902077B2 (ja)
JP (1) JP5019741B2 (ja)
KR (1) KR100810163B1 (ja)
CN (1) CN1976003B (ja)
TW (1) TW200735214A (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5057647B2 (ja) * 2004-07-02 2012-10-24 東京エレクトロン株式会社 半導体装置の製造方法および半導体装置の製造装置
JP2009010043A (ja) * 2007-06-26 2009-01-15 Tokyo Electron Ltd 基板処理方法，基板処理装置，記録媒体
JP4578507B2 (ja) 2007-07-02 2010-11-10 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
US20090061633A1 (en) * 2007-08-31 2009-03-05 Fujitsu Limited Method of manufacturing semiconductor device
JP5304033B2 (ja) * 2007-08-31 2013-10-02 富士通株式会社 半導体装置の製造方法
JP2009065000A (ja) 2007-09-07 2009-03-26 Tokyo Electron Ltd 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP5299605B2 (ja) * 2007-11-19 2013-09-25 日揮触媒化成株式会社 低誘電率シリカ系被膜のダメージ修復方法および該方法により修復された低誘電率シリカ系被膜
US8282984B2 (en) * 2007-12-03 2012-10-09 Tokyo Electron Limited Processing condition inspection and optimization method of damage recovery process, damage recovering system and storage medium
JP5173396B2 (ja) * 2007-12-25 2013-04-03 大陽日酸株式会社 絶縁膜のダメージ回復処理方法
JP5425404B2 (ja) * 2008-01-18 2014-02-26 東京エレクトロン株式会社 アモルファスカーボン膜の処理方法およびそれを用いた半導体装置の製造方法
KR101293896B1 (ko) * 2008-12-03 2013-08-06 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법
US8133664B2 (en) * 2009-03-03 2012-03-13 Micron Technology, Inc. Methods of forming patterns
WO2010104979A2 (en) 2009-03-10 2010-09-16 L'air Liquide - Société Anonyme Pour L'Étude Et L'exploitation Des Procédes Georges Claude Cyclic amino compounds for low-k silylation
JP2010248032A (ja) * 2009-04-16 2010-11-04 Shin-Etsu Chemical Co Ltd 合成石英ガラス基板の微細加工方法
JP5261291B2 (ja) * 2009-06-01 2013-08-14 東京エレクトロン株式会社 処理方法および記憶媒体
JP5592083B2 (ja) 2009-06-12 2014-09-17 アイメック 基板処理方法およびそれを用いた半導体装置の製造方法
JP5698043B2 (ja) * 2010-08-04 2015-04-08 株式会社ニューフレアテクノロジー 半導体製造装置
JP5782279B2 (ja) * 2011-01-20 2015-09-24 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP2012222329A (ja) * 2011-04-14 2012-11-12 Tokyo Electron Ltd 液処理方法及び液処理装置
US8962469B2 (en) 2012-02-16 2015-02-24 Infineon Technologies Ag Methods of stripping resist after metal deposition
JP5898549B2 (ja) * 2012-03-29 2016-04-06 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
US20170178758A1 (en) * 2015-12-18 2017-06-22 Applied Materials, Inc. Uniform wafer temperature achievement in unsymmetric chamber environment
US10903083B2 (en) * 2016-01-13 2021-01-26 Tokyo Electron Limited Substrate processing method, substrate processing apparatus and substrate processing system
JP6236105B2 (ja) * 2016-03-04 2017-11-22 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP6875811B2 (ja) * 2016-09-16 2021-05-26 株式会社Ｓｃｒｅｅｎホールディングス パターン倒壊回復方法、基板処理方法および基板処理装置
JP6754257B2 (ja) * 2016-09-26 2020-09-09 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
JP2018163980A (ja) * 2017-03-24 2018-10-18 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP6906439B2 (ja) * 2017-12-21 2021-07-21 東京エレクトロン株式会社 成膜方法
JP7169866B2 (ja) * 2018-12-14 2022-11-11 東京エレクトロン株式会社 基板処理方法
KR20220103330A (ko) 2021-01-15 2022-07-22 삼성전자주식회사 웨이퍼 클리닝 장치 및 방법
US11862461B2 (en) * 2021-12-28 2024-01-02 Changxin Memory Technologies, Inc. Method of forming oxide layer on a doped substrate using nitridation and oxidation process

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0792195A4 (en) 1994-11-22 1999-05-26 Complex Fluid Systems Inc NON-AMINIC PHOTOSENSITIVE RESIN ADHESION PROMOTERS FOR MICROELECTRONIC APPLICATIONS
JP3159257B2 (ja) * 1998-12-07 2001-04-23 日本電気株式会社 半導体装置の製造方法
JP2000183040A (ja) * 1998-12-15 2000-06-30 Canon Inc 有機層間絶縁膜エッチング後のレジストアッシング方法
EP1292973B1 (en) 2000-06-23 2015-09-09 Honeywell International, Inc. Method to restore hydrophobicity in dielectric films and materials
US6949829B2 (en) * 2000-09-11 2005-09-27 Tokyo Electron Limited Semiconductor device and fabrication method therefor
JP4484345B2 (ja) 2000-09-11 2010-06-16 東京エレクトロン株式会社 半導体装置及びその製造方法
TW554405B (en) 2000-12-22 2003-09-21 Seiko Epson Corp Pattern generation method and apparatus
JP2002353308A (ja) * 2001-05-28 2002-12-06 Toshiba Corp 半導体装置及びその製造方法
CN1205654C (zh) 2001-09-20 2005-06-08 联华电子股份有限公司 一种修复低介电常数材料层的方法
US7387868B2 (en) * 2002-03-04 2008-06-17 Tokyo Electron Limited Treatment of a dielectric layer using supercritical CO2
JP4038557B2 (ja) * 2002-04-16 2008-01-30 リアライズ・アドバンストテクノロジ株式会社 レジスト除去装置及びレジスト除去方法
KR100992803B1 (ko) * 2002-07-25 2010-11-09 도쿄엘렉트론가부시키가이샤 기판 처리 용기
JP4080272B2 (ja) * 2002-08-01 2008-04-23 東京エレクトロン株式会社 基板処理方法
JP2003151964A (ja) * 2002-08-02 2003-05-23 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US20040152296A1 (en) * 2003-02-04 2004-08-05 Texas Instruments Incorporated Hexamethyldisilazane treatment of low-k dielectric films
US7179758B2 (en) * 2003-09-03 2007-02-20 International Business Machines Corporation Recovery of hydrophobicity of low-k and ultra low-k organosilicate films used as inter metal dielectrics
US7345000B2 (en) * 2003-10-10 2008-03-18 Tokyo Electron Limited Method and system for treating a dielectric film
US7553769B2 (en) * 2003-10-10 2009-06-30 Tokyo Electron Limited Method for treating a dielectric film
EP1761946A2 (en) * 2004-06-04 2007-03-14 International Business Machines Corporation Fabrication of interconnect structures
JP2006086411A (ja) * 2004-09-17 2006-03-30 Dainippon Screen Mfg Co Ltd 基板処理装置
US7482281B2 (en) * 2005-09-29 2009-01-27 Tokyo Electron Limited Substrate processing method
US7387968B2 (en) * 2005-11-08 2008-06-17 Tokyo Electron Limited Batch photoresist dry strip and ash system and process

Also Published As

Publication number Publication date
US20110120650A1 (en) 2011-05-26
TW200735214A (en) 2007-09-16
TWI375271B (ja) 2012-10-21
JP2007157768A (ja) 2007-06-21
US7902077B2 (en) 2011-03-08
US20070122752A1 (en) 2007-05-31
KR100810163B1 (ko) 2008-03-06
CN1976003A (zh) 2007-06-06
CN1976003B (zh) 2010-12-15
KR20070057057A (ko) 2007-06-04

Similar Documents

Publication Publication Date Title
JP5019741B2 (ja) 半導体装置の製造方法および基板処理システム
JP5100057B2 (ja) 半導体装置の製造方法
KR101049491B1 (ko) 기판 처리 방법 및 컴퓨터 판독 가능한 기억 매체
JP5057647B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
JP5342811B2 (ja) 半導体装置の製造方法
JP5497278B2 (ja) 銅の異方性ドライエッチング方法および装置
JP5452894B2 (ja) 基板処理方法、基板処理装置および記憶媒体
JP4999419B2 (ja) 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体
JP4800235B2 (ja) 処理方法
JP2012195613A (ja) 基板処理方法および記憶媒体
JP5247999B2 (ja) 基板処理方法およびコンピュータ読取可能な記憶媒体
JP2004252054A (ja) 基板処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120612

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees