JP2003151964A

JP2003151964A - 半導体装置の製造方法

Info

Publication number: JP2003151964A
Application number: JP2002225786A
Authority: JP
Inventors: Kiyoshi Arita; 潔有田; Hiroshi Haji; 宏土師
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-08-02
Filing date: 2002-08-02
Publication date: 2003-05-23

Abstract

(57)【要約】【課題】シリコン基板のエッチングを効率よく低コス
トで均一に行い、コストダウンを図ることができる半導
体装置の製造方法を提供することを目的とする。【解決手段】酸化膜３１ａが形成されたシリコン基板
３１からＳＯＩ構造を有するシリコン基板３２を作製
し、この酸化膜３１ａが形成されたシリコン基板３１を
削って薄膜化する工程を含む半導体装置の製造方法にお
いて、前記薄膜化する工程に適用するプラズマエッチン
グの条件を、処理室内に供給される酸素とフッ素ガスを
含む混合ガスの放電圧力Ｐと電極間距離Ｌの積ＰＬが
２．５［Ｐａ・ｍ］〜１５［Ｐａ・ｍ］の範囲の値とな
る条件下でこの平行平板電極間でプラズマ放電を行わせ
るようにした。これにより、低コスト・高効率のエッチ
ングを行って半導体装置のコストダウンを図ることがで
きる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、シリコン基板にプ
ラズマエッチング加工を行って半導体装置を製造する半
導体装置の製造方法に関するものである。

【０００２】

【従来の技術】半導体装置などに用いられるシリコン基
板の加工方法としてプラズマエッチングが知られてい
る。この方法は被処理物を減圧された処理室内に置き、
処理室内にプラズマ発生用のガスを供給して処理室内に
配置された電極に高周波電圧を印加することによりプラ
ズマを発生させ、この結果発生したイオンや電子などの
エッチング作用を加工に利用するものである。従来プラ
ズマエッチングに用いられる条件として、プラズマ放電
を発生させる電極間距離を３０〜８０ｍｍ程度に設定
し、処理室内の圧力を１〜１０Ｐａ程度まで減圧した状
態でプラズマエッチングが行われていた。

【０００３】

【発明が解決しようとする課題】ところが、上記従来の
プラズマエッチングには以下に述べるような問題点があ
った。まず、上記のような高真空度でプラズマエッチン
グを行った場合には、エッチングによって表面が除去さ
れる速度を示すエッチングレートが０．１μｍ／分程度
であり、所要除去量が多い場合にはエッチング処理に長
時間を要するとともに、高真空度が求められるため各処
理サイクルごとに長い排気時間を必要とし、前述のエッ
チングレートの低さと相まって全体の処理効率を更に低
下させることとなっていた。

【０００４】また高真空度を必要とするため真空系に高
い設備コストを要すること、および処理対象物は高真空
下に置かれるためこの対象物の保持に真空吸着を用いる
ことができず、高価な静電吸着や機械的な固定方法が用
いられていたことなどから、設備の簡略化が困難で設備
費用の低減が困難であった。更に、従来のプラズマエッ
チングには、電極間に発生するプラズマを均一に発生さ
せることが困難で、処理対象物に部分的なエッチング効
果のばらつきがが生じ、安定したエッチング処理が困難
であった。このように従来の半導体装置の製造方法にお
いては、シリコン基板のエッチング加工を効率よく低コ
ストでしかも均一に行うことが困難であり、半導体装置
のコストダウンを阻害するという問題点があった。

【０００５】そこで本発明は、シリコン基板のエッチン
グを効率よく低コストで均一に行い、コストダウンを図
ることができる半導体装置の製造方法を提供することを
目的とする。

【０００６】

【課題を解決するための手段】請求項１記載の半導体装
置の製造方法は、シリコン基板の表面に回路を形成する
工程と、このシリコン基板の表面に保護膜を形成する工
程と、このシリコン基板の裏面を研磨加工して薄化する
工程と、前記研磨加工によって前記裏面に残留した加工
歪層をプラズマエッチングにより除去する工程を含み、
加工歪層をプラズマエッチングにより除去する工程にお
いて、処理室内に対向して配置された平行平板電極を構
成する下部電極上に前記シリコン基板を載置し、前期下
部電極を冷却装置で冷却しながら前記平行平板電極の電
極間距離Ｌ［ｍ］と前記処理室内の圧力Ｐ［Ｐａ］の積
ＰＬが２．５［Ｐａ・ｍ］〜１５［Ｐａ・ｍ］の範囲の
値となる条件下でプラズマ放電を行なってフッ素系ガス
よりフッ素ラジカルを生成し、前記このフッ素ラジカル
を前記シリコン基板の裏面に作用させてプラズマエッチ
ングを行なうようにした。

【０００７】請求項２記載の半導体装置の製造方法は、
請求項１記載の半導体装置の製造方法であって、前記電
極間距離は、３［ｍｍ］〜７［ｍｍ］の範囲の値である
ようにした。

【０００８】各請求項記載の発明によれば、半導体装置
の製造工程においてシリコン基板の薄化の目的で行われ
るプラズマエッチングにおいて、平行平板電極間の間隔
と処理室内の混合ガスの圧力との積がエッチング率を向
上させる所定範囲の値となるようにエッチング条件を設
定することにより、低コスト・高効率のエッチングを行
って半導体装置のコストダウンを図ることができる。

【０００９】

【発明の実施の形態】（実施の形態１）図１は本発明の
実施の形態１のプラズマエッチング装置の断面図、図２
は同プラズマエッチング装置のエッチングレートを示す
グラフ、図３は同プラズマエッチング条件を示すグラ
フ、図４は同半導体装置の製造方法の工程説明図であ
る。

【００１０】まず図１を参照してプラズマエッチング装
置について説明する。図１においてベース部材１には開
口部１ａが設けられており、開口部１ａに嵌入して下方
より下部電極３が絶縁部材２を介して装着されている。
ベース部材１には、上方より蓋部材４が気密に当接す
る。蓋部材４、下部電極３およびベース部材１により閉
囲される空間は、下部電極３上に載置される被処理基板
７をプラズマエッチング処理する処理室５となってい
る。図示しない上下動手段によって蓋部材４を上下動さ
せることにより、処理室５は開閉され基板７の搬入・搬
出を行うことができる。基板７はシリコンもしくは酸化
珪素などのシリコン化合物を主な材質としている。

【００１１】蓋部材４の上部には、上部電極６の支持部
６ａが気密に挿通しており、上部電極６の下面と、下部
電極３の上面は略平板状で対向した配置となっている。
すなわち、上部電極６と下部電極３は平行平板電極とな
っている。なお上部電極６の下面および下部電極３の上
面は完全な平板状である必要はなく、多少の凹凸を有す
る形状であっても良い。また、蓋部材４を上部電極とし
て兼用する構造でも良い。

【００１２】支持部６ａを上下させて処理室５内での上
部電極６の高さ位置を調整することにより、上部電極６
の下面と下部電極３の上面との間の距離Ｌ（以下、電極
間距離Ｌと略称する。）を所定値に設定可能となってい
る。すなわち、支持部６ａは電極間距離設定手段となっ
ている。なおこの電極間距離設定手段は、装置稼働時に
電極間距離Ｌを調整して設定するものであっても、また
装置製作時に電極間距離Ｌが設定され装置稼働時には電
極間距離Ｌを固定して使用するものであっても良い。

【００１３】上部電極６の下面にはガス孔６ｃが多数設
けられており、ガス孔６ｃは支持部６ａの内部に設けら
れたガス供給孔６ｂと連通している。ガス供給孔６ｂは
バルブ１１を介してガス供給部１０と接続されている。
ガス供給部１０は、ガス供給手段であり５〜２０％の体
積比率の酸素ガスと、６フッ化硫黄（ＳＦ₆）や４フッ
化炭素（ＣＦ₄）などのフッ素系ガスを含む混合ガスを
供給する。

【００１４】ベース部材１には給排気孔１ａが設けられ
ており、給排気孔１ａにはバルブ１７を介して排気用真
空ポンプ１６が接続されている。処理室５が閉じた状態
で、排気用真空ポンプ１６を駆動することにより処理室
５内は排気され減圧される。真空系１８によって真空度
を検出し、検出結果に基づいて制御部２０によって排気
用真空ポンプ１６を制御することにより、処理室５内部
は制御部２０に予め設定されている所定の真空度まで到
達する。

【００１５】ガス供給部１０から前記混合ガスを処理室
５内にガス孔６ｃを介して供給するとともに、真空計１
８によって処理室５内のガス圧力を検出し検出結果に基
づいて制御部２０によってバルブ１１を制御することに
より、処理室５内の混合ガスの圧力Ｐ、すなわちプラズ
マエッチングのためのプラズマ放電時の混合ガスの圧力
（以下、放電圧力と略称）Ｐを制御部２０に予め設定さ
れている所定圧力に設定することができる。したがっ
て、混合ガスの圧力Ｐを制御するガス供給部１９，バル
ブ１１，真空計１８，および制御部２０は、積ＰＬの値
が所定範囲の値になるように放電圧力Ｐを制御する制御
手段となっている。

【００１６】また給排気孔１ａには大気導入用バルブ１
９が接続されており、大気導入用バルブ１９を開くこと
により、処理室５内には真空破壊用の空気が導入され
る。下部電極３の上面には多数の吸着孔３ｂが設けられ
ており、吸着孔３ｂは下部電極３の内部に設けられた吸
引孔３ａに連通している。吸引孔３ａは基板吸着用真空
ポンプ１３とバルブ１２を介して接続されている。下部
電極３上に基板７が載置された状態で、基板吸着用真空
ポンプ１３を駆動して吸着孔３ｂから処理室５内の真空
度より高い真空度、すなわち処理室５内の圧力より低い
圧力で吸引することにより、基板７は下部電極３に真空
吸着により保持される。したがって吸着孔３ｂおよび基
板吸着用真空ポンプ１３は、基板７を真空吸引によって
保持する保持手段となっている。

【００１７】下部電極３の内部には、冷却用の管路３ｃ
が設けられている。管路３ｃは冷却手段である冷却装置
１４と接続されており、冷却装置１４と管路３ｃ内を水
などの冷却媒体を循環させることにより、プラズマエッ
チング処理時に発生する熱を冷却媒体に吸収させて、処
理対象基板７を冷却することができる。これにより、す
でに片面に回路が形成された基板に対しても過熱による
回路に対するダメージを生じることなくエッチング処理
を行うことができる。

【００１８】下部電極３は同調回路部を備えた高周波電
源部１５と電気的に接続されている。高周波電源部１５
を駆動することにより、下部電極３には高周波電圧が印
加される。処理室５内を真空排気した後にガス供給部１
０によって前述の混合ガスを処理室５内に供給し、処理
室内を所定の圧力に保った状態で、下部電極３に高周波
電圧を印加することにより、下部電極３と上部電極６の
間にはプラズマ放電が発生する。

【００１９】制御部２０は、真空計１８の検出結果を受
け、基板吸着用真空ポンプ１３，冷却装置１４，高周波
電源部１５，排気用真空ポンプ２０の各部、およびバル
ブ１１，１２，１７を制御することにより、プラズマエ
ッチング装置全体の動作制御を行う。これにより、下部
電極３上に載置された基板７を対象としてプラズマエッ
チング処理が行われる。このプラズマエッチング処理に
ついて（化１）に示す反応式に基づいて説明する。

【００２０】

【化１】

【００２１】（化１）の（１）式に示すように、ＣＦ₄
を含む混合ガスにプラズマ放電が行われることにより、
ＣＦ₄はガス状のフッ素ラジカルＦ^*（ｇ）と同じくガス
状の３フッ化炭素ラジカルＣＦ₃ ^*（ｇ）に変化する。こ
のＦ^*（ｇ）が処理対象基板７の成分であるＳｉに作用
することにより、（２）式に示すようにＳｉはガス状の
ＳｉＦ₄となって基板７の表面から蒸散して除去され
る。そして（１）式の反応より発生したＣＦ₃ ^*は（３）
式に示すようにＣと３Ｆ^*に分離し、ここで発生したＣ
にＦ^*が作用することにより（４）式に示すようにＣＦ
ｎが発生する。

【００２２】そしてこのＣＦｎに混合ガス中の酸素ガス
がプラズマによってラジカル化したＯ₂ ^*が作用すること
により、（５）式に示すようにＣＯ₂（ｇ）とＦ^*が発生
する。このＦ^*は（２）式の反応に寄与してＳｉを除去
する。このように、酸素とフッ素系ガスの混合ガスのプ
ラズマ中にＳｉを成分とする基板７を載置することによ
り、基板表面のＳｉを除去するエッチング処理を行うこ
とができる。なお、ＣＦ₄の替りにＳＦ₆を使用しても同
様のエッチング効果を得ることができる。

【００２３】次に図２、図３を参照して上述のプラズマ
エッチング処理におけるエッチング速度を表すエッチン
グレートと、プラズマエッチング条件との関連について
説明する。図２は、縦軸にエッチングレート（シリコン
の除去厚さ／毎分）と、放電圧力Ｐと電極間距離Ｌとの
積ＰＬ（単位Ｐａ・ｍ）との相関関係を示したものであ
る。図２のグラフから判るように、エッチングレートは
前述の積ＰＬと相関関係があり、積ＰＬが特定値のとき
に最大の値を示している。すなわち、高いエッチングレ
ートを実現するためには、積ＰＬが特定の範囲の値とな
るように放電圧力Ｐと電極間距離Ｌとの組み合わせを選
定する必要がある。

【００２４】たとえば、１．０μｍ（１０．０００オン
グストローム）／ｍｉｎ．以上のエッチングレートを得
ようとすれば、図２に示すように積ＰＬの値を、２．５
〜１５［Ｐａ・ｍ］の範囲となるような条件設定を行え
ばよいことがわかる。図３はこの条件設定に際し放電圧
力Ｐと電極間距離Ｌを具体的にどのような値に設定すれ
ばよいかを示すものである。図３のグラフ中、２つの曲
線は積ＰＬが２．５〜１５［Ｐａ・ｍ］の範囲となる境
界を示すものである。図３のグラフ中、太線の内側のハ
ッチング部分２１で示される範囲は、良好なエッチング
レートが得られる最適条件範囲を示しており、具体的に
は電極間距離Ｌが３〜７ｍｍの範囲、放電圧力Ｐが３５
０〜５０００Ｐａの範囲で条件が設定される。太線で囲
まれた範囲２２は、実用上使用可能な適応可能条件範囲
を示しており、具体的には電極間距離Ｌで２〜１０ｍ
ｍ、放電圧力Ｐで８３３〜１００００Ｐａ（大気圧）の
範囲であれば実用上の条件として選択可能であることを
示している。

【００２５】図３においてグラフ中の放電圧力Ｐが低く
電極間距離Ｌが大きい領域に示す範囲２３は、従来のド
ライエッチングに用いられていたプラズマエッチング条
件を示している。すなわち、従来は放電圧力Ｐが１００
Ｐａ以下で、電極間距離Ｌが約２０ｍｍ以上の範囲が採
用されていた。そしてこのような条件下で行われるドラ
イエッチングでは、０．１μｍ／ｍｉｎ．程度のエッチ
ングレートしか得られていなかった。すなわち、本実施
の形態によるプラズマエッチングによれば、従来のドラ
イエッチングと比較して、単純なエッチングレートのみ
を比較しても１０〜１５倍程度の効率向上が実現されて
いる。

【００２６】このプラズマエッチング装置は上記のよう
に構成されており、以下本実施の形態のプラズマエッチ
ング方法をＳＯＩ（ＳｉｌｉｃｏｎＯｎＩｎｓｕｌ
ａｔｏｒ）作製工程に用いた半導体装置の製造方法につ
いて図４を参照して説明する。ＳＯＩは、回路が形成さ
れるシリコンを極薄膜状にしてこの薄膜の下にシリコン
酸化膜を介在させたものであり、半導体装置の高速化、
省電力化が実現させるという特徴を有している。

【００２７】図４（ａ）において、まずＳｉウェハ３０
および酸化膜３１ａが表面に形成された酸化膜付Ｓｉウ
ェハ３１がＳＯＩの構成材料として準備され、図４
（ｂ）に示すようにＳｉウェハ３０上に酸化膜付Ｓｉウ
ェハ３１を貼り合わせて接合することによりＳＩＯ構造
を有するシリコン基板３２を作製する。次いでシリコン
基板３２は研磨工程に送られ、ここで図１（ｃ）に示す
ように酸化膜付Ｓｉウェハ３１は研磨加工されて大半が
除去され、ウェハ３０上には酸化膜３１ａを含んで約２
０μｍ程度の膜厚ｔ１のみが残留する。ＳＯＩの機能上
酸化膜３１ａのシリコン膜は１μｍ程度の極薄膜である
ことが求められるため、この膜厚までシリコン膜を削る
微細加工処理をプラズマエッチングにより行う。

【００２８】研磨加工後のウェハ３０は図１に示すプラ
ズマエッチング装置に送られ、処理室５内の下部電極３
上に載置される。ここで、前述のように放電圧力Ｐと電
極間距離Ｌとの積が２・５〜１５［Ｐａ・ｍ］の範囲の
値となるように電極間距離Ｌや放電圧力Ｐなどのプラズ
マエッチング条件が選定され、この条件下で所定時間プ
ラズマエッチング処理を行うことにより、図４（ｄ）に
示すように酸化膜３１ａ上のシリコンは約１μｍ程度の
膜厚ｔ２に薄膜化される。そしてこのシリコンの薄膜上
に、図４（ｅ）に示すようにトランジスタなどの回路３
３が形成され、その後ダイシング工程にて個片チップに
カットされてＳＯＩ構造の半導体装置が完成する。

【００２９】（実施の形態２）図５は本発明の実施の形
態２の半導体装置の製造方法の工程説明図である。本実
施の形態２は、シリコン基板の表面に回路を形成した後
に、このシリコン基板の回路形成面の裏面を研磨して薄
化する工程において、実施の形態１に示すプラズマエッ
チングを行うものである。

【００３０】図５（ａ）において、４０はＳｉウェハで
あり、Ｓｉウェハ４０の表面には図５（ｂ）に示すよう
に回路４１が形成される。次いで図５（ｃ）に示すよう
に、回路４１を覆って保護樹脂が貼付けられ保護膜４２
が形成される。この後Ｓｉウェハ４０は研磨工程に送ら
れ、ここでＳｉウェハ４０は回路形成面の裏面が研磨加
工され、薄化処理される。この研磨加工において、研磨
加工面の表層には加工歪層４３が残留する。加工歪層４
３は研磨加工時の機械的外力によりシリコン表面に発生
した応力や微細なクラックが残留したものであり、半導
体装置完成後の強度を損なうため除去する必要がある。

【００３１】この加工歪層除去は、実施の形態１に示す
プラズマエッチングにより行われる。Ｓｉウェハ４０は
図１に示すプラズマエッチング装置の処理室５内に載置
され、実施の形態１と同様のプラズマエッチング条件、
すなわち放電電圧Ｐと電極間距離Ｌの積ＰＬの値が２．
５〜１５［Ｐａ・ｍ］の範囲の値となるように条件設定
が行われる。これにより図５（ｅ）に示すように加工歪
層４３が除去されると同時に、除去後のＳｉウェハ４０
の下面はより平滑に仕上げられ、応力集中による形状的
な強度低下のないＳｉウェハ４０を得ることができる。
このとき、図１に示すように下部電極３は冷却装置１４
によって冷却されているため、既にＳｉウェハ４０に形
成された回路４１が過熱されて損傷することがない。

【００３２】この後、図５（ｆ）に示すようにＳｉウェ
ハ４０の表面の保護膜４２が除去され、次いで図５
（ｇ）に示すようにダイシング工程に送られて個片の半
導体装置４４にカットされて半導体装置の製造工程を完
了する。

【００３３】上記実施の形態１，２で示すように、本発
明は酸素とフッ素ガスを用いたプラズマエッチング処理
において、放電圧力Ｐと電極間距離Ｌとの積ＰＬが、
２．５〜１５［Ｐａ・ｍ］の範囲の値となるようにプラ
ズマエッチング条件を設定するものである。このような
条件設定とすることにより、以下に述べるような優れた
効果を得ることができる。

【００３４】まず、従来のプラズマによるドライエッチ
ングと比較して低真空度（高圧力）で処理を行うように
しているためエッチングに寄与する粒子密度が高く、従
って高いエッチングレートを実現することができる。ま
た処理室内を高真空度に排気する必要がないことから真
空排気および真空破壊時の大気導入時間を短縮すること
ができ、前述のエッチングレート向上の効果と相まっ
て、プラズマエッチング処理全体のタクトタイムを従来
方法と比較して大幅に短縮し、従来方法の約１００倍に
も達する効率向上が実現される。

【００３５】また高真空度を必要としないことから、プ
ラズマエッチング装置の真空ポンプなど真空系の構成を
簡素化することができる。さらに、同様の理由により処
理室内において基板を保持する際に、処理室内の圧力と
真空吸着用の吸引圧力との差圧を容易に確保することが
できるため、真空吸着によって基板を簡略な方法で保持
することができる。従って、プラズマエッチング装置の
機構簡略化、低コスト化が実現される。また従来行われ
ていた薬液を使用してエッチングを行うウエットエッチ
ングと比較した場合においても、高効率、低コストであ
り、更に廃液の排出がなく環境汚染のおそれがないこと
など、優れた特徴を有している。

【００３６】また、品質面においても上記条件では、電
極間距離が従来と比較して狭く設定されるため、電極間
で発生するプラズマの分布は均一となり、基板のどの位
置においても均一なエッチング効果を得ることができ、
ばらつきのない安定した品質を確保できる。

【００３７】

【発明の効果】本発明によれば、半導体装置の製造工程
においてシリコン基板の薄化の目的で行われるプラズマ
エッチングにおいて、平行平板電極間の距離と処理室内
の混合ガスの圧力との積がエッチング率を向上させる所
定範囲の値となるようにエッチング条件を設定するよう
にしたので、低コスト・高効率のエッチングを行って半
導体装置のコストダウンを図ることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１のプラズマエッチング装
置の断面図

【図２】本発明の実施の形態１のプラズマエッチング装
置のエッチングレートを示すグラフ

【図３】本発明の実施の形態１のプラズマエッチング条
件を示すグラフ

【図４】（ａ）本発明の実施の形態１の半導体装置の製
造方法の工程説明図（ｂ）本発明の実施の形態１の半導体装置の製造方法の
工程説明図（ｃ）本発明の実施の形態１の半導体装置の製造方法の
工程説明図（ｄ）本発明の実施の形態１の半導体装置の製造方法の
工程説明図（ｅ）本発明の実施の形態１の半導体装置の製造方法の
工程説明図

【図５】（ａ）本発明の実施の形態２の半導体装置の製
造方法の工程説明図（ｂ）本発明の実施の形態２の半導体装置の製造方法の
工程説明図（ｃ）本発明の実施の形態２の半導体装置の製造方法の
工程説明図（ｄ）本発明の実施の形態２の半導体装置の製造方法の
工程説明図（ｅ）本発明の実施の形態２の半導体装置の製造方法の
工程説明図（ｆ）本発明の実施の形態２の半導体装置の製造方法の
工程説明図（ｇ）本発明の実施の形態２の半導体装置の製造方法の
工程説明図

【符号の説明】

３下部電極５処理室６上部電極７基板１０ガス供給部１３基板吸着用真空ポンプ１４冷却装置１５高周波電源部１６排気用真空ポンプ２０制御部３０Ｓｉウェハ３１酸化膜付Ｓｉウェハ４０Ｓｉウェハ

フロントページの続きＦターム(参考） 5F004 AA06 AA16 BA07 BA09 BB18 BB21 BB25 BB28 BD03 CA02 CA05 CA06 DA01 DA18 DB01 DB03 EA38 FA07

Claims

【特許請求の範囲】

【請求項１】シリコン基板の表面に回路を形成する工程
と、このシリコン基板の表面に保護膜を形成する工程
と、このシリコン基板の裏面を研磨加工して薄化する工
程と、前記研磨加工によって前記裏面に残留した加工歪
層をプラズマエッチングにより除去する工程を含み、加
工歪層をプラズマエッチングにより除去する工程におい
て、処理室内に対向して配置された平行平板電極を構成
する下部電極上に前記シリコン基板を載置し、前記下部
電極を冷却装置で冷却しながら前記平行平板電極の電極
間距離Ｌ［ｍ］と前記処理室内の圧力Ｐ［Ｐａ］の積Ｐ
Ｌが２．５［Ｐａ・ｍ］〜１５［Ｐａ・ｍ］の範囲の値
となる条件下でプラズマ放電を行なってフッ素系ガスよ
りフッ素ラジカルを生成し、このフッ素ラジカルを前記
シリコン基板の裏面に作用させてプラズマエッチングを
行なうことを特徴とする半導体装置の製造方法。
【請求項２】前記電極間距離は、３［ｍｍ］〜７［ｍ
ｍ］の範囲の値であることを特徴とする請求項１記載の
半導体装置の製造方法。