JP4800235B2 - 処理方法 - Google Patents

処理方法 Download PDF

Info

Publication number
JP4800235B2
JP4800235B2 JP2007033632A JP2007033632A JP4800235B2 JP 4800235 B2 JP4800235 B2 JP 4800235B2 JP 2007033632 A JP2007033632 A JP 2007033632A JP 2007033632 A JP2007033632 A JP 2007033632A JP 4800235 B2 JP4800235 B2 JP 4800235B2
Authority
JP
Japan
Prior art keywords
film
pressure
silylation
processing
processing chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007033632A
Other languages
English (en)
Other versions
JP2008198848A (ja
Inventor
和宏 久保田
直嗣 星
祐毅 千葉
竜一 浅子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007033632A priority Critical patent/JP4800235B2/ja
Priority to US12/025,359 priority patent/US7799703B2/en
Publication of JP2008198848A publication Critical patent/JP2008198848A/ja
Application granted granted Critical
Publication of JP4800235B2 publication Critical patent/JP4800235B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、例えば、シングルダマシン法やデュアルダマシン法によって形成される半導体装置においてシリル化処理を行う処理方法に関する。
半導体デバイスの製造プロセスにおいては、配線溝または接続孔の形成にデュアルダマシン法が多用されている（例えば、特許文献１参照）。
一方、半導体装置の微細化にともない、層間絶縁膜のもつ寄生容量は配線のパフォーマンスを向上させる上で重要な因子となってきており、層間絶縁膜自体を低誘電率材料（Ｌｏｗ−ｋ材料）で構成することが行われている。層間絶縁膜を構成する低誘電率材料（Ｌｏｗ−ｋ材料）としては、メチル基等のアルキル基を末端基として有するものが一般的に用いられている。
しかしながら、上記のような従来のダマシンプロセスにおいては、エッチングやレジスト膜除去の際に、Ｌｏｗ−ｋ材料からなる層間絶縁膜がダメージを受ける。このようなダメージは、層間絶縁膜の誘電率の上昇をもたらし、Ｌｏｗ−ｋ材料を用いる効果が損なわれてしまう。
このようなダメージを回復させる技術として、特許文献２には、エッチングやレジスト膜除去後に、シリル化処理を行うことが提案されている。このシリル化処理は、ダメージを受けた部分の表面をシリル化剤で改質してメチル基等のアルキル基を末端基とするものである。
このようなシリル化処理においては、十分にシリル化反応が進行するように、シリル化ガスの圧力を高く、かつ到達圧力での処理時間を長く設定している。
しかしながら、シリル化ガスの圧力を高く、かつ到達圧力での処理時間を長く設定すると、到達圧力までに時間がかかり、さらにその到達温度での処理時間が長いことにより、スループットが低くなってしまう。また、シリル化ガスの使用量も多くなってしまう。
また、反応促進のため、温度を高く設定すると、所定の温度まで上昇するのに時間がかかり、やはりスループットの低下につながる。また、Ｃｕ酸化の懸念もある。
特開２００２−８３８６９号公報 特開２００６−０４９７９８号公報
本発明はかかる事情に鑑みてされたものであって、良好な処理特性を維持しつつ従来よりも高スループットでシリル化処理を行うことができる処理方法を提供することを目的とする。
本発明者らは、被処理基板にシリル化処理を施す際に、ＳｉとＣＨ３との結合を有するガスの供給による前記処理室内の圧力を高くし、到達圧力での保持時間を長くしても、シリル化処理による回復効果がその分だけ高くなるのではなく、処理室内にＳｉとＣＨ３との結合を有するガスを導入して処理室内の圧力を上昇させ、所定値に到達してから処理室内の圧力を搬出圧力まで低下させるまでの間、前記ＳｉとＣＨ３との結合を有するガスの供給による前記処理室内の圧力と供給時間を、所定のシリル化処理を施すことが可能な範囲としさえすれば、従来よりも低圧力、短時間処理であっても、所定の効果が得られることを見出し、本発明に至った。
すなわち、本発明の第１の態様は、ストッパ膜と、該ストッパ膜上に形成されたＬｏｗ−ｋ膜と、該Ｌｏｗ−ｋ膜上に形成された反射防止膜と、該反射防止膜上に所定のパターンで形成されたレジスト膜とを有する被処理基板に対してプラズマエッチング処理およびプラズマアッシング処理した際に、前記Ｌｏｗ−ｋ膜に形成されたダメージ部を回復するためのシリル化処理を施す処理方法であって、処理室内にシリル化剤を供給して前記処理室内の圧力を上昇させて所定圧力に到達させ、該所定圧力で保持することなく前記処理室内の圧力を減圧させつつ、前記シリル化剤を供給することを特徴とする処理方法を提供する。
また、本発明の第２の態様は、基板処理方法であって、第１の処理室内に、ストッパ膜と、該ストッパ膜上に形成されたＬｏｗ−ｋ膜と、該Ｌｏｗ−ｋ膜上に形成された反射防止膜と、該反射防止膜上に所定のパターンで形成されたレジスト膜とを有する被処理基板を搬送する工程と、前記第１の処理室内で、前記反射防止膜及び前記Ｌｏｗ−ｋ膜をプラズマエッチング処理し、前記ストッパ膜に達するビアを形成する工程と、前記プラズマエッチング処理された前記被処理基板を第２の処理室内に搬送し、該第２の処理室内で、前記レジスト膜及び前記反射防止膜をプラズマアッシング処理し、前記レジスト膜及び前記反射防止膜を除去する工程と、前記プラズマアッシング処理された前記被処理基板を第３の処理室内に搬送し、該第３の処理室内で、前記プラズマエッチング処理及び前記プラズマアッシング処理により前記Ｌｏｗ−ｋに形成されたダメージ部を回復させるシリル化処理工程とを備え、前記シリル化処理工程は、前記被処理基板を加熱するとともに前記第３の処理室内を減圧する工程と、前記第３の処理室内に、シリル化剤をキャリアガスでキャリアさせて供給する工程と、前記シリル化剤を供給しつつ、前記第３の処理室内の圧力を上昇させる工程と、前記シリル化剤を供給しつつ、前記第３の処理室内の圧力が所定圧力に到達させ、該所定圧力で保持することなく前記第３の処理室内の圧力を減圧する工程とを含むことを特徴とする処理方法を提供する。
また、本発明において、前記シリル化剤は、ＳｉとＣＨ ３ との結合を有するガスであり、前記ＳｉとＣＨ３との結合を有するガスとしては、ＴＭＳＤＭＡ（Dimethylaminotrimethylsilane）、ＴＭＭＡＳ（Trimethylmethylaminosilane）、ＴＭＩＣＳ（Trimethyl(isocyanato)silane）、ＴＭＳＡ（Trimethylsilylacetylene）、ＴＭＳＣ（Trimethylsilylcyanide）から選択された少なくとも１つを好適に用いることができる。
本発明において、前記所定圧力は、シリル化反応が生じ得る圧力よりも大きい圧力範囲において、前記Ｌｏｗ−ｋ膜に形成されたダメージ部の回復特性が得られる圧力の時間積分値に到達している圧力であり、１３３３Ｐａ（１０Ｔｏｒｒ）であることが好ましい。また、被処理基板の温度が１００℃以上になるようにして前記シリル化処理を行うことが好ましい。
本発明によれば、処理室内にシリル化剤を供給して処理室内の圧力を上昇させて所定圧力に到達させ、該所定圧力で保持することなく処理室内の圧力を減圧させつつ、シリル化剤を供給するので、従来よりも低圧力、短時間処理であっても、良好な処理特性を維持することができ、処理特性とスループットを両立させることができる。具体的には、ＳｉとＣＨ３との結合を有するガスの圧力が前記所定圧力に到達した後、前記ガスの圧力を低下させるようにすることにより、特に、前記所定圧力に到達した後、その圧力で保持することなく、前記ガスの圧力を低下させることにより、短時間処理で良好な処理特性を維持することが可能となる。
以下、添付図面を参照しながら本発明の実施形態について詳細に説明する。ここでは、シングルダマシン法およびデュアルダマシン法により半導体装置を製造する際に本発明の処理方法を適用した例について説明する。
図１は本発明の処理方法が適用されるシリル化処理ユニットを用いた半導体装置製造システムの概略構成を示す説明図である。この半導体装置製造システム１００は、ＳＯＤ（Spin On Dielectric）装置１０１と、レジスト塗布・現像装置１０２と、露光装置１０３と、ドライエッチング、ドライアッシング、シリル化処理を行うエッチング・アッシング・シリル化処理システム１０４と、洗浄処理装置１０５と、ＰＶＤ装置の１つであるスパッタ装置１０６と、電解メッキ装置１０７と、研磨装置としてのＣＭＰ装置１０８とを備えている。ここで、ＳＯＤ装置１０１とスパッタ装置１０６と電解メッキ装置１０７は、成膜装置である。なお、処理部１００の装置間でウエハＷを搬送する方法としては、オペレータによる搬送方法や、図示しない搬送装置による搬送方法が用いられる。
上記ＳＯＤ装置１０１は、ウエハＷに薬液を塗布して層間絶縁膜であるＳｉ含有Ｌｏｗ−ｋ膜やエッチングストッパ膜等をスピンコート法により形成するために用いられる。ＳＯＤ装置１０１の詳細な構成は図示しないが、ＳＯＤ装置１０１は、スピンコーターユニットと、塗布膜が形成されたウエハＷを熱処理する熱処理ユニットを備えている。ウエハ処理システムでは、ＳＯＤ装置１０１に代えて、化学気相堆積（ＣＶＤ；chemical vapor deposition）法によりウエハＷに絶縁膜等を形成するＣＶＤ装置を用いてもよい。
上記レジスト塗布・現像装置１０２は、エッチングマスクとして用いられるレジスト膜や反射防止膜等を形成するために用いられる。レジスト塗布・現像装置１０２の詳細な構成は図示しないが、レジスト塗布・現像装置１０２は、ウエハＷにレジスト液等を塗布してレジスト膜等をスピンコート成膜するレジスト塗布処理ユニットと、ウエハＷに反射防止膜（ＢＡＲＣ）を塗布するＢＡＲＣ塗布処理ユニットと、ウエハＷに犠牲膜を塗布する犠牲膜塗布処理ユニットと、露光装置１０３において所定のパターンで露光されたレジスト膜を現像処理する現像処理ユニットと、レジスト膜が成膜されたウエハＷや露光処理されたウエハＷ、現像処理が施されたウエハＷをそれぞれ熱的に処理する熱的処理ユニット等を有している。露光装置１０３は、レジスト膜が形成されたウエハＷに所定の回路パターンを露光するために用いられる。
エッチング・アッシング・シリル化処理システム１０４は、以下に説明するように、層間絶縁膜（Ｌｏｗ−ｋ膜）に所定のパターンのビアまたはトレンチを形成するためのドライエッチング、レジスト膜を除去するためのドライアッシング、および層間絶縁膜のダメージを回復させるシリル化処理を行うものであり、これらを真空中におけるドライプロセスにより連続的に行うものである。
洗浄処理装置１０５は、ウエハＷに対して処理液により洗浄を行うものであり、後述する洗浄処理ユニットと洗浄後に加熱乾燥する加熱ユニットとユニット間でウエハＷを搬送する搬送機構とを有している。
スパッタ装置１０６は、例えば、拡散防止膜やＣｕシードを形成するために用いられる。電解メッキ装置１０７はＣｕシードが形成された配線溝等にＣｕを埋め込むためのものであり、ＣＭＰ装置１０８はＣｕが埋め込まれた配線等の表面の平坦化処理を行うためのものである。
次に、本発明の処理方法が実施されるシリル化処理ユニットを搭載したエッチング・アッシング・シリル化処理システム１０４について詳細に説明する。図２はこのようなエッチング・アッシング・シリル化処理システム１０４の概略構造を示す平面図である。エッチング・アッシング・シリル化処理システム１０４は、プラズマエッチングを行うためのエッチングユニット１５１と、プラズマアッシングを行うためのアッシングユニット１５２と、シリル化処理ユニット１５３を備えており、これらの各ユニット１５１〜１５３は多角形状をなすウエハ搬送室１５５の３つの辺にそれぞれ対応して設けられている。また、ウエハ搬送室１５５の他の２つの辺にはそれぞれロードロック室１５６、１５７が設けられている。これらロードロック室１５６、１５７のウエハ搬送室１５５と反対側にはウエハ搬入出室１５８が設けられており、ウエハ搬入出室１５８のロードロック室１５６、１５７と反対側にはウエハＷを収容可能な３つのキャリアＣを取り付けるポート１５９、１６０、１６１が設けられている。
エッチングユニット１５１、アッシングユニット１５２、およびシリル化処理ユニット１５３、ならびにロードロック室１５６，１５７は、同図に示すように、ウエハ搬送室１５５の各辺にゲートバルブＧを介して接続され、これらは対応するゲートバルブＧを開放することによりウエハ搬送室１５５と連通され、対応するゲートバルブＧを閉じることによりウエハ搬送室１５５から遮断される。また、ロードロック室１５６，１５７のウエハ搬入出室１５８に接続される部分にもゲートバルブＧが設けられており、ロードロック室１５６，１５７は、対応するゲートバルブＧを開放することによりウエハ搬入出室１５８に連通され、対応するゲートバルブＧを閉じることによりウエハ搬入出室１５８から遮断される。
ウエハ搬送室１５５内には、エッチングユニット１５１、アッシングユニット１５２、シリル化処理ユニット１５３、ロードロック室１５６，１５７に対して、ウエハＷの搬入出を行うウエハ搬送装置１６２が設けられている。このウエハ搬送装置１６２は、ウエハ搬送室１５５の略中央に配設されており、回転および伸縮可能な回転・伸縮部１６３の先端にウエハＷを保持する２つのブレード１６４ａ，１６４ｂを有しており、これら２つのブレード１６４ａ，１６４ｂは互いに反対方向を向くように回転・伸縮部１６３に取り付けられている。なお、このウエハ搬送室１５５内は所定の真空度に保持されるようになっている。
ウエハ搬入出室１５８のキャリアＣ取り付け用の３つのポート１５９，１６０、１６１にはそれぞれ図示しないシャッタが設けられており、これらポート１５９，１６０，１６１にウエハＷを収容したまたは空のキャリアＣが直接取り付けられ、取り付けられた際にシャッタが外れて外気の侵入を防止しつつウエハ搬入出室１５８と連通するようになっている。また、ウエハ搬入出室１５８の側面にはアライメントチャンバ１６５が設けられており、そこでウエハＷのアライメントが行われる。
ウエハ搬入出室１５８内には、キャリアＣに対するウエハＷの搬入出およびロードロック室１５６，１５７に対するウエハＷの搬入出を行うウエハ搬送装置１６６が設けられている。このウエハ搬送装置１６６は、多関節アーム構造を有しており、キャリアＣの配列方向に沿ってレール１６８上を走行可能となっており、その先端のハンド１６７上にウエハＷを載せてその搬送を行う。
エッチング・アッシング・シリル化処理システム１０４はマイクロプロセッサ（コンピュータ）からなるプロセスコントローラ１７１を有しており、エッチング・アッシング・シリル化処理システム１０４の各構成部、すなわち、ウエハ搬送装置１６２，１６６や各処理ユニット等がこのプロセスコントローラ１７１に接続されて制御される構成となっている。また、プロセスコントローラ１７１には、オペレータがエッチング・アッシング・シリル化処理システム１０４の各構成部を管理するためにコマンドの入力操作などを行うキーボードや、エッチング・アッシング・シリル化処理システム１０４の各構成部の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース１７２が接続されている。さらに、プロセスコントローラ１７１には、エッチング・アッシング・シリル化処理システム１０４で実行される各種処理をプロセスコントローラ１７１の制御にて実現するための制御プログラムや、処理条件に応じてエッチング・アッシング・シリル化処理システム１０４の各構成部に所定の処理を実行させるための制御プログラムすなわちレシピや、各種データベース等が格納された記憶部１７３が接続されている。レシピは記憶部１７３の中の記憶媒体に記憶されている。記憶媒体は、ハードディスク等の固定的に設けられているものであってもよいし、ＣＤＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース１７２からの指示等にて任意のレシピを記憶部１７３から呼び出してプロセスコントローラ１７１に実行させることで、プロセスコントローラ１７１の制御下で、エッチング・アッシング・シリル化処理システム１０４での所望の処理が行われる。
上記エッチングユニット１５１およびアッシングユニット１５２としては、通常この分野で用いられる種々のタイプのものを適用することが可能である。例えば、ウエハ載置台を下部電極とし、それに対向して設けられた処理ガスを供給するシャワーヘッドを上部電極としてこれらの間に高周波電界を形成することにより処理ガスをプラズマ化してエッチングまたはアッシングする平行平板型のものが好適である。
次に、シリル化処理ユニット１５３について、図３に示す概略断面図を参照しながら詳細に説明する。シリル化処理ユニット１５３は、ウエハＷを収容するチャンバ３０１を備えており、チャンバ３０１の下部にはウエハ載置台３０２が設けられている。ウエハ載置台３０２には、ヒータ３０３が埋設されており、その上に載置されたウエハＷを所望の温度に加熱可能となっている。ウエハ載置台３０２には、ウエハリフトピン３０４が突没可能に設けられており、ウエハＷの搬入出の際等にウエハＷをウエハ載置台３０２から上方へ離隔した所定位置に位置させることが可能となっている。
チャンバ３０１内には、ウエハＷを含む狭い処理空間Ｓを区画するように内部容器３０５が設けられており、この処理空間Ｓにシリル化剤（シリル化ガス）が供給されるようになっている。この内部容器３０５の中央には鉛直に延びるガス導入路３０６が形成されている。
このガス導入路３０６の上部にはガス供給配管３０７が接続されており、このガス供給配管３０７には、シリル化剤（シリル化ガス）を供給するシリル化剤供給源３０８から延びる配管３０９と、ＡｒやＮ２ガス等からなるキャリアガスを供給するキャリアガス供給源３１０から延びる配管３１１が接続されている。配管３０９には、シリル化剤供給源３０８側から順に、シリル化剤を気化させる気化器３１２、マスフローコントローラ３１３および開閉バルブ３１４が設けられている。一方、配管３１１にはマスフローコントローラ３１５および開閉バルブ３１６がキャリアガス供給源３１０側から順に設けられている。そして、気化器３１２により気化されたシリル化剤がキャリアガスにキャリアされてガス供給配管３０７およびガス導入路３０６を通って、内部容器３０５に囲繞された処理空間Ｓ内に導入される。処理の際にはヒータ３０３により、ウエハＷが所定温度に加熱される。この場合に、ウエハ温度は、例えば室温〜３００℃まで制御可能となっている。
チャンバ３０１外の大気雰囲気からチャンバ３０１内の内部容器３０５内に延びるように大気導入配管３１７が設けられている。この大気導入配管３１７にはバルブ３１８が設けられており、バルブ３１８を開くことにより大気がチャンバ３０１内の内部容器３０５に囲繞された処理空間Ｓに導入され、これにより水分が供給されるようになっている。エッチング・アッシング・シリル化処理ユニット１０４は、エッチング、アッシング、シリル化処理を連続して真空雰囲気内で行うことから、そのままではウエハＷの存在空間には水分がほとんど存在せず、シリル化反応が進みにくくなるおそれがあるが、シリル化剤の導入に先立って、プロセスコントローラ１７１（図２参照）からの指令により大気導入配管３１７のバルブ３１８を開にして大気を導入してウエハＷに水分を吸着させてシリル化反応を促進させることが好ましい。この場合に、シリル化反応にとって適切な水分供給を行う観点から、水分を吸着させた後、ヒータ３０３によりウエハ載置台３０２上のウエハＷを加熱して水分調整を行ってからシリル化剤を導入するように制御することが好ましい。この際の加熱温度は５０〜２００℃が好適である。また、シリル化反応を促進する観点から、シリル化剤を導入開始後にもウエハＷを加熱するように制御してもよい。
チャンバ３０１の側壁には、ゲートバルブＧが設けられており、このゲートバルブＧを開にすることによりウエハＷの搬入出がなされる。チャンバ３０１の底部の周縁部には、排気管３２０が設けられており、図示しない真空ポンプにより排気管３２０を介してチャンバ３０１内を排気して、例えば１０Ｔｏｒｒ（１３３３Ｐａ）以下に制御することが可能となっている。排気管３２０には、コールドトラップ３２１が設けられている。また、ウエハ載置台３０２の上部のチャンバ壁との間の部分にはバッフルプレート３２２が設けられている。
次に、上記図１の半導体装置製造システムを用いたシングルダマシン法による半導体装置の製造プロセスについて説明する。図４はこのような製造プロセスを示すフローチャート、図５は図４のフローを示す工程断面図である。
まず、Ｓｉ基板（図示せず）上に絶縁膜１２０が形成され、その中の上部にバリアメタル層１２１を介して下部銅配線１２２が形成され、絶縁膜１２０および下部銅配線１２２の上にストッパ膜（例えばＳｉＮ膜やＳｉＣ膜）１２３が形成されているウエハを準備し、このウエハＷをＳＯＤ装置１０１に搬入して、そこでストッパ膜１２３上に低誘電率層間絶縁膜（Ｌｏｗ−ｋ膜）１２４を形成する（ステップ１）。これにより、図５（ａ）の状態が形成される。
次いで、Ｌｏｗ−ｋ膜１２４が形成されたウエハＷを、レジスト塗布・現像装置１０２に搬入し、そこでＬｏｗ−ｋ膜１２４上に反射防止膜１２５ａとレジスト膜１２５ｂを逐次形成し、引き続き、ウエハＷを露光装置１０３に搬送して、そこで所定のパターンで露光処理し、さらに、ウエハＷをレジスト塗布・現像装置１０２に戻して、現像処理ユニットにおいてレジスト膜１２５ｂを現像処理することによって、レジスト膜１２５ｂに所定の回路パターンを形成する（ステップ２）。これにより、図５（ｂ）の状態が形成される。
次いで、ウエハＷをエッチング・アッシング・シリル化処理システム１０４に搬送する。そして、まず、ウエハＷをエッチングユニット１５１に搬送して、Ｌｏｗ−ｋ膜１２４のプラズマエッチング処理を行う（ステップ３）。これによりストッパ膜１２３に達するビア１２８がＬｏｗ−ｋ膜１２４に形成される（図５（ｃ））。
エッチング処理が終了したウエハＷは、アッシングユニット１５２に搬送され、反射防止膜１２５ａおよびレジスト膜１２５ｂがプラズマアッシング処理により除去される（ステップ４、図５（ｄ））。
このようにして、反射防止膜１２５ａおよびレジスト膜１２５ｂをプラズマアッシングにより除去した後のＬｏｗ−ｋ膜１２４に形成されたビア１２８の側壁には、エッチングおよびアッシングの際のダメージが生じており、図５（ｄ）に示すようなダメージ部１２９が形成される。なお、図５（ｄ）には、ダメージ部１２９を模式的に示しているが、実際は、ダメージ部１２９とダメージを受けていない部分との境界は図示のように明確ではない。ビア１２８の側壁にこのようなダメージ部１２９が形成された状態で、その後にビア１２８を金属材料で埋めて接続孔を形成すると、配線間の寄生容量が増大するため、信号遅延や配線間の絶縁性が低下する等の問題が生ずる。
そこで、このようなレジスト膜等を除去した後のＬｏｗ−ｋ膜１２４のダメージを回復させるために、ウエハＷをシリル化処理ユニット１５３に搬入してシリル化処理を行う（ステップ５、図５（ｅ））。これにより、Ｌｏｗ−ｋ膜１２４のダメージの回復が促進され、レジスト膜１２５ｂ等の除去に際してプラズマアッシングのようなダメージの大きい処理を行った後でもＬｏｗ−ｋ膜１２４の比誘電率をイニシャルに近い値まで回復させることができる。
シリル化処理は、シリル化処理ユニット１５３において、まず、ゲートバルブＧを開いてチャンバ３０１内にウエハＷを導入し、ウエハ載置台３０２に載置し、ヒータ３０３で所定温度に加熱するとともに、チャンバ３０１内を所定の圧力に減圧にした状態で、気化器で気化された状態のシリル化剤をキャリアガスでキャリアさせてウエハＷに供給することにより行われる。
シリル化剤（シリル化ガス）としては、ＳｉとＣＨ３との結合を有するガスを用いることが好ましく、このようなガスとしては、従来から、ＴＭＤＳ（1,1,3,3-Tetramethyldisilazane）、ＴＭＳＤＭＡ（Dimethylaminotrimethylsilane）、ＤＭＳＤＭＡ（Dimethylsilyldimethylamine）等が用いられてきたが、中でも比誘電率（ｋ値）回復効果が高いＴＭＳＤＭＡが多用されてきた。また、本発明者らの検討結果によると、ＴＭＭＡＳ（Trimethylmethylaminosilane）、ＴＭＩＣＳ（Trimethyl(isocyanato)silane）、ＴＭＳＡ（Trimethylsilylacetylene）、ＴＭＳＣ（Trimethylsilylcyanide）がＴＭＳＤＭＡと同等なｋ値回復特性を示すことが確認された。すなわち、ＳｉとＣＨ３との結合を有するガスは、ＴＭＳＤＭＡ（Dimethylaminotrimethylsilane）、ＴＭＭＡＳ（Trimethylmethylaminosilane）、ＴＭＩＣＳ（Trimethyl(isocyanato)silane）、ＴＭＳＡ（Trimethylsilylacetylene）、ＴＭＳＣ（Trimethylsilylcyanide）から選択された少なくとも１つであることが好ましい。これらの構造式を以下の化１に示す。
ＴＭＳＤＭＡを用いたシリル化反応は、下記の化２に示す式で表すことができる。
シリル化処理ユニット１５３でのシリル化処理の条件については、従来、十分にシリル化反応が進行するように、シリル化ガスの圧力を高く、かつ到達圧力での処理時間を長く設定するのが通常であった。また、反応性を高めるため、処理温度も高める傾向にあった。例えば、シリル化剤としてＴＭＳＤＭＡを用いた場合には、ウエハＷをシリル化ユニット１５３に搬入し、次いでＴＭＳＤＭＡガスをチャンバ３０１に供給してチャンバ３０１内の圧力を６６６５Ｐａ（５０Ｔｏｒｒ）まで上昇し、その圧力で１５０ｓｅｃ保持した後、ガスを排出して搬送可能な圧力まで低下するという高圧長時間プロセスを行っていた。また、温度も１５０℃程度と高温条件を採用していた。
しかしながら、このようにシリル化ガスの供給によるチャンバ３０１内の圧力を高く、かつ到達圧力での処理時間を長く設定すると、到達圧力までに時間がかかり、さらにその到達温度での処理時間が長いことにより、スループットが低くなってしまう。また、シリル化ガスの使用量も多くなってしまう。また、反応促進のため、温度を高く設定すると、所定の温度まで上昇するのに時間がかかり、やはりスループットの低下につながる。また、Ｃｕ酸化の懸念もある。
一方、シリル化処理を施す際に、ＳｉとＣＨ３との結合を有するガスの供給によるチャンバ３０１内の圧力を高くし、到達圧力での保持時間を長くしても、シリル化処理による回復効果がその分だけ高くなるのではなく、チャンバ内にＳｉとＣＨ３との結合を有するガスを供給してチャンバ内の圧力を上昇させ、所定値に到達してから処理室内の圧力を搬出圧力まで低下させるまでの間、前記ＳｉとＣＨ３との結合を有するガスを供給することによるチャンバ内の圧力と供給時間を、所定のシリル化処理を施すことが可能な範囲としさえすれば、従来よりも低圧力、短時間処理であっても、所定の効果が得られることが判明した。
具体的には、チャンバ３０１内にシリル化剤を導入し、チャンバ内の圧力を上昇させ、１３３３Ｐａ（１０Ｔｏｒｒ）になった時点でその到達圧力で保持することなく圧力を低下させるというシーケンスでも、従来のシーケンスと同等の回復効果が得られることが判明した。
これら本実施形態のシーケンスおよび従来のシーケンスを図６に比較して示す。この図に示すように、本実施形態のシーケンスを用いることにより、従来に比べて極めて短時間でシリル化処理が終了し、スループットを著しく高められることが理解される。
シリル化処理は、シリル化反応が生じ得る圧力よりも大きい圧力範囲において、圧力の時間積分がある量を超えると所望の回復特性が得られ、その圧力の時間積分値がそれよりも多くなっても、回復効果がさほど向上しないものと推測される。そして、その値は、従来採用していた条件のものよりも著しく小さいものであることが判明した。
また、上記シーケンスを採用した上で、温度を１５０℃から１００℃に低下しても同等の回復効果が得られ、温度についても従来よりも低下可能であり、それにより、スループットの低下やＣｕの酸化の問題を回避することができる。
このようなシリル化処理が終了したウエハＷは、ストッパ膜１２３のエッチング処理が行われる（ステップ６、図５（ｆ））。この際のエッチングは、システム外の他のエッチング装置で行ってもよいし、上記エッチングユニット１５１で行ってもよい。
次いで、ウエハＷは洗浄処理装置１０５へ搬送され、洗浄処理される（ステップ７）。このようなエッチング処理や洗浄処理によっても、Ｌｏｗ−ｋ膜１２４がダメージを受ける場合があるが、その場合には、上記と同様にしてシリル化処理を施してもよい。
その後、ウエハＷをスパッタ装置１０６へ搬送して、そこでビア１２８の内壁にバリアメタル膜およびＣｕシード層を形成し、次いで、ウエハＷを電解メッキ装置１０７に搬送して、そこで電解メッキによりビア１２８に配線金属として銅１２６を埋め込む（ステップ８、図８（ｇ））。その後、ウエハＷを熱処理することによってビア１２８に埋め込まれた銅１２６のアニール処理を行い（アニール装置は図１に示さず）、さらにウエハＷをＣＭＰ装置１０８へ搬送し、そこでＣＭＰ法による平坦化処理が行われる（ステップ９）。これにより所望の半導体装置が製造される。
次に、実際にエッチングおよびアッシングを行った後、本実施形態の条件でシリル化処理を行った際の回復効果と、従来の条件でシリル化処理を行った際の回復効果とを比較した結果について説明する。
ここでは、図７に示すような、Ｓｉ基板４０１の上に、ＳｉＣエッチングストップ膜４０２、ポーラスＭＳＱ膜４０３、デンスＭＳＱ膜４０４を成膜したウエハを準備し、まず、レジスト膜をマスクとして、エッチングユニットによりエッチングし、大気開放してこれを取り出して割り、割ったウエハをベアウエハの中央に貼ったものについてアッシングし、大気開放することなくシリル化処理を行った。
イニシャルと、エッチングおよびアッシング後と、上記従来および本発明の条件でそれぞれシリル化処理を行った後に、室温と２００℃で比誘電率（ｋ値）を測定した。また、漏れ電流も測定した。その結果を表１に示す。表１には、室温でのｋ値、２００℃でのｋ値、これらの差であるΔｋ、シリル化処理によるｋ値回復率、漏れ電流の値、シリル化処理により漏れ電流の回復率を表１に示す。表１に示すように、本発明の条件でシリル化処理を行った場合でも、従来条件のシリル化処理と同等の回復を示すことが確認された。
また、スループットに関しては、従来のシリル化処理では、６６６５Ｐａ（５０Ｔｏｒｒ）まで昇圧する時間：約４０秒、６６６５Ｐａ（５０Ｔｏｒｒ）から搬送可能圧力まで降圧する時間：３０ｓｅｃ、６６６５Ｐａ（５０Ｔｏｒｒ）での保持時間：１５０ｓｅｃであり合計２２０ｓｅｃであるのに対し、本発明では、１３３３Ｐａ（１０Ｔｏｒｒ）まで昇圧する時間：約５ｓｅｃ、１３３３Ｐａ（１０Ｔｏｒｒ）から降圧する時間約１０ｓｅｃ、合計１５ｓｅｃであって、著しく高い効果が得られることが確認された。
なお、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、本発明に被エッチング膜として適用される含有Ｌｏｗ−ｋ膜としては、ＳＯＤ装置で形成されるＭＳＱ（methyl-hydrogen-SilsesQuioxane）（多孔質または緻密質）の他、ＣＶＤで形成される無機絶縁膜の１つであるＳｉＯＣ系膜（従来のＳｉＯ２膜のＳｉ−Ｏ結合にメチル基（−ＣＨ３）を導入して、Ｓｉ−ＣＨ３結合を混合させたもので、Black Diamond（Applied Materials社）、Coral（Novellus社）、Aurora（ASM社）等がこれに該当し、緻密質のものおよびポーラス（多孔質）なものの両方存在する）等を適用可能である。
さらに、上記実施形態ではシングルダマシン法による銅配線を含む半導体装置の製造プロセスに本発明を適用した例について示したが、これに限らず、被エッチング膜の上のエッチングマスクを除去する工程が存在する半導体装置の製造プロセス全般に適用可能である。
本発明の処理方法が適用されるシリル化処理ユニットを用いた半導体装置製造システムの概略構成を示す説明図。 図１の半導体装置製造システムに用いられるエッチング・アッシング・シリル化処理システムの概略構造を示す平面図。 エッチング・アッシング・シリル化処理システムに搭載されたシリル化処理ユニットを示す概略断面図。 図１の半導体装置製造システムを用いたシングルダマシン法による半導体装置の製造プロセスの一例を示すフローチャート。 図４に示すフローの工程断面図。 従来のシリル化処理におけるシーケンスと本発明の実施形態のシリル化処理におけるシーケンスとを比較して示す図。 実験に用いたウエハの構造を示す図。 従来の条件および本発明の実施形態の条件でシリル化処理を行った場合におけるフッ酸処理前後のパターンの状態を示す図。
符号の説明
１００；半導体装置製造システム
１０４；エッチング・アッシング・シリル化処理システム
１２２；下部銅配線
１２３；ストッパ膜
１２４；含有Ｌｏｗ−ｋ膜
１２５ａ；反射防止膜
１２５ｂ；レジスト膜
１２８：ビア
１２９；ダメージ部
１５３；シリル化処理ユニット
１７１；プロセスコントローラ
１７３；記憶部（記憶媒体）
Ｗ；ウエハ（基板）

Claims (7)

  1. ストッパ膜と、該ストッパ膜上に形成されたＬｏｗ−ｋ膜と、該Ｌｏｗ−ｋ膜上に形成された反射防止膜と、該反射防止膜上に所定のパターンで形成されたレジスト膜とを有する被処理基板に対してプラズマエッチング処理およびプラズマアッシング処理した際に、前記Ｌｏｗ−ｋ膜に形成されたダメージ部を回復するためのシリル化処理を施す処理方法であって、
    処理室内にシリル化剤を供給して前記処理室内の圧力を上昇させて所定圧力に到達させ、該所定圧力で保持することなく前記処理室内の圧力を減圧させつつ、前記シリル化剤を供給することを特徴とする処理方法。
  2. 基板処理方法であって、
    第１の処理室内に、ストッパ膜と、該ストッパ膜上に形成されたＬｏｗ−ｋ膜と、該Ｌｏｗ−ｋ膜上に形成された反射防止膜と、該反射防止膜上に所定のパターンで形成されたレジスト膜とを有する被処理基板を搬送する工程と、
    前記第１の処理室内で、前記反射防止膜及び前記Ｌｏｗ−ｋ膜をプラズマエッチング処理し、前記ストッパ膜に達するビアを形成する工程と、
    前記プラズマエッチング処理された前記被処理基板を第２の処理室内に搬送し、該第２の処理室内で、前記レジスト膜及び前記反射防止膜をプラズマアッシング処理し、前記レジスト膜及び前記反射防止膜を除去する工程と、
    前記プラズマアッシング処理された前記被処理基板を第３の処理室内に搬送し、該第３の処理室内で、前記プラズマエッチング処理及び前記プラズマアッシング処理により前記Ｌｏｗ−ｋに形成されたダメージ部を回復させるシリル化処理工程とを備え、
    前記シリル化処理工程は、
    前記被処理基板を加熱するとともに前記第３の処理室内を減圧する工程と、
    前記第３の処理室内に、シリル化剤をキャリアガスでキャリアさせて供給する工程と、
    前記シリル化剤を供給しつつ、前記第３の処理室内の圧力を上昇させる工程と、
    前記シリル化剤を供給しつつ、前記第３の処理室内の圧力が所定圧力に到達させ、該所定圧力で保持することなく前記第３の処理室内の圧力を減圧する工程と
    を含むことを特徴とする処理方法。
  3. 前記シリル化剤は、ＳｉとＣＨ３との結合を有するガスであることを特徴とする請求項１または請求項２に記載の処理方法。
  4. 前記ＳｉとＣＨ３との結合を有するガスは、ＴＭＳＤＭＡ（Dimethylaminotrimethylsilane）、ＴＭＭＡＳ（Trimethylmethylaminosilane）、ＴＭＩＣＳ（Trimethyl(isocyanato)silane）、ＴＭＳＡ（Trimethylsilylacetylene）、ＴＭＳＣ（Trimethylsilylcyanide）から選択された少なくとも１つであることを特徴とする請求項３に記載の処理方法。
  5. 前記所定圧力は、シリル化反応が生じ得る圧力よりも大きい圧力範囲において、前記Ｌｏｗ−ｋ膜に形成されたダメージ部の回復特性が得られる圧力の時間積分値に到達している圧力であることを特徴とする請求項１から請求項４のいずれか１項に記載の処理方法。
  6. 前記所定圧力は、１３３３Ｐａ（１０Ｔｏｒｒ）であることを特徴とする請求項５に記載の処理方法。
  7. 被処理基板の温度が１００℃以上になるようにして前記シリル化処理を行うことを特徴とする請求項１から請求項６のいずれか１項に記載の処理方法。
JP2007033632A 2007-02-14 2007-02-14 処理方法 Expired - Fee Related JP4800235B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007033632A JP4800235B2 (ja) 2007-02-14 2007-02-14 処理方法
US12/025,359 US7799703B2 (en) 2007-02-14 2008-02-04 Processing method and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007033632A JP4800235B2 (ja) 2007-02-14 2007-02-14 処理方法

Publications (2)

Publication Number Publication Date
JP2008198848A JP2008198848A (ja) 2008-08-28
JP4800235B2 true JP4800235B2 (ja) 2011-10-26

Family

ID=39686215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007033632A Expired - Fee Related JP4800235B2 (ja) 2007-02-14 2007-02-14 処理方法

Country Status (2)

Country Link
US (1) US7799703B2 (ja)
JP (1) JP4800235B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8999734B2 (en) 2009-03-10 2015-04-07 American Air Liquide, Inc. Cyclic amino compounds for low-k silylation
JP5261291B2 (ja) * 2009-06-01 2013-08-14 東京エレクトロン株式会社 処理方法および記憶媒体
JP5544893B2 (ja) * 2010-01-20 2014-07-09 東京エレクトロン株式会社 基板処理方法及び記憶媒体
US9017933B2 (en) * 2010-03-29 2015-04-28 Tokyo Electron Limited Method for integrating low-k dielectrics
CN102315156A (zh) * 2010-07-08 2012-01-11 中芯国际集成电路制造(上海)有限公司 用于制造半导体器件的方法
US20130056874A1 (en) * 2011-09-06 2013-03-07 International Business Machines Corporation Protection of intermetal dielectric layers in multilevel wiring structures
WO2013128972A1 (ja) * 2012-03-02 2013-09-06 日本電気株式会社 動作判定装置、動作判定システムおよび動作判定方法
JP5535368B2 (ja) * 2013-04-26 2014-07-02 東京エレクトロン株式会社 処理装置
US11335817B2 (en) * 2019-08-15 2022-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Composite etch stop layers for sensor devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5925494A (en) * 1996-02-16 1999-07-20 Massachusetts Institute Of Technology Vapor deposition of polymer films for photolithography
KR100728244B1 (ko) * 1999-11-18 2007-06-13 동경 엘렉트론 주식회사 실리레이션처리장치 및 방법
US6787455B2 (en) * 2001-12-21 2004-09-07 Taiwan Semiconductor Manufacturing Co., Ltd Bi-layer photoresist method for forming high resolution semiconductor features
JP5057647B2 (ja) * 2004-07-02 2012-10-24 東京エレクトロン株式会社 半導体装置の製造方法および半導体装置の製造装置
JP2006086411A (ja) * 2004-09-17 2006-03-30 Dainippon Screen Mfg Co Ltd 基板処理装置

Also Published As

Publication number Publication date
US7799703B2 (en) 2010-09-21
US20080194115A1 (en) 2008-08-14
JP2008198848A (ja) 2008-08-28

Similar Documents

Publication Publication Date Title
KR100810163B1 (ko) 반도체 장치의 제조 방법, 기판 처리 시스템 및 기록 매체
JP4800235B2 (ja) 処理方法
JP5057647B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
JP5100057B2 (ja) 半導体装置の製造方法
US8026150B2 (en) Semiconductor device manufacturing method and storage medium
TWI317160B (ja)
US20090001046A1 (en) Substrate processing method, substrate processing apparatus and recording medium
US8187981B2 (en) Substrate processing method, substrate processing system, and computer-readable storage medium
JP5452894B2 (ja) 基板処理方法、基板処理装置および記憶媒体
US8262921B2 (en) Substrate processing method, substrate processing apparatus and recording medium
TW201622029A (zh) 半導體裝置之製造方法、以及表面覆膜之形成方法及形成裝置
TWI381446B (zh) Substrate processing methods and memory media
JP2003234402A (ja) 半導体製造方法及び半導体製造装置
JP5247999B2 (ja) 基板処理方法およびコンピュータ読取可能な記憶媒体
KR20070019774A (ko) 반도체 디바이스의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110803

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4800235

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees