JP5544893B2 - 基板処理方法及び記憶媒体 - Google Patents

基板処理方法及び記憶媒体 Download PDF

Info

Publication number
JP5544893B2
JP5544893B2 JP2010010278A JP2010010278A JP5544893B2 JP 5544893 B2 JP5544893 B2 JP 5544893B2 JP 2010010278 A JP2010010278 A JP 2010010278A JP 2010010278 A JP2010010278 A JP 2010010278A JP 5544893 B2 JP5544893 B2 JP 5544893B2
Authority
JP
Japan
Prior art keywords
processing
gas
film
substrate
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010010278A
Other languages
English (en)
Other versions
JP2011151141A (ja
Inventor
渉 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2010010278A priority Critical patent/JP5544893B2/ja
Priority to KR1020110004982A priority patent/KR101671316B1/ko
Priority to US13/008,133 priority patent/US8870164B2/en
Priority to TW100101878A priority patent/TWI499001B/zh
Publication of JP2011151141A publication Critical patent/JP2011151141A/ja
Application granted granted Critical
Publication of JP5544893B2 publication Critical patent/JP5544893B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、基板上の炭素及び酸素を含む低誘電率膜の露出面に形成されたダメージ層の回復処理を行う基板処理方法及びこの方法が記憶された記憶媒体に関する。
半導体装置の多層配線構造を形成する工程において、半導体ウエハ上の例えばＳｉＯＣＨ（シリコン、酸素、炭素及び水素を含む化合物）などからなる層間絶縁膜を介して上下に積層される例えばＣｕなどの配線層同士を接続する導電層を形成するために、例えば有機物を含むフォトレジスト膜などを利用して、当該層間絶縁膜に対して溝やビアホールからなるダマシン構造の凹部を形成するプラズマエッチング処理を行う場合がある。尚、ＳｉＣＯＨ膜は、ＳｉＯ2膜よりも誘電率が低いため、低誘電率膜と呼ばれている。
この層間絶縁膜と下層側の配線層との間には、ウエハの面内において層間絶縁膜に均一な深さの凹部を形成するために、またＣｕ表面へのダメージを抑制するために、例えばＳｉＣＮ（炭窒化シリコン）膜などのストップ膜が形成される。そして、層間絶縁膜に凹部を形成した後下層側のＣｕ（配線層）を露出させるために、特許文献１に記載されているように、例えばＦ（フッ素）を含む処理ガスを用いて、前記ストップ膜に対してブレークなどと呼ばれるプラズマエッチング処理が行われる。また、Ｏ（酸素）を含む処理ガスのプラズマ処理が行われる場合もある。その後、例えば薬液を用いた洗浄工程を経て、層間絶縁膜に形成された凹部内に導電層が埋め込まれる。
ところで、既述のプラズマ処理によって、プラズマに接触した部位における層間絶縁膜には、特許文献２に記載されているように、例えばＣ（炭素）の脱離によりダングリングボンドが残ったダメージ層が形成される。このダングリングボンドには、その後真空雰囲気あるいは大気雰囲気においてウエハを搬送することによって雰囲気中に僅かに含まれる水分が付着し、Ｓｉに例えばＯＨ基などが結合して層間絶縁膜の比誘電率が上昇してしまう場合がある。そこで、層間絶縁膜に凹部を形成した後、例えばプラズマ処理を行うチャンバーとは別の熱処理装置において、ウエハを加熱しながら例えばＳｉとＣ（炭素）とを含む有機ガスをウエハに供給し、前記ＯＨ基などを例えばメチル基で置換する回復処理を行う手法が知られている。
しかし、ストップ膜のエッチング処理により露出したＣｕには、当該エッチング処理に用いた処理ガス中の例えばＯやＦが入り込んでいる場合があり、またＦを含む堆積物及び既述の水分が表面に付着している場合もある。従って、この凹部に導電層を埋め込むと、導電層の一部が酸化あるいはフッ化して酸化銅やフッ化銅となり、このため導電層の抵抗値が増大し、半導体装置の電気特性が悪化してしまう。また、この酸化銅やフッ化銅の形成されたウエハに対して薬液を用いた洗浄を行うと、これらの酸化銅やフッ化銅が除去されて配線層が薄くなってしまう。更に、フッ化銅やＦを含む堆積物と雰囲気中あるいは薬液中の水分との反応によってＨＦ（フッ化水素）が生成し、銅配線が溶出して導電路の断線を引き起こしてしまう。更にまた、水分の付着したウエハに対して既述の回復処理を行うと、回復処理用ガスと当該水分とが反応して例えばシラノールなどの疎水性の生成物が生成するおそれがある。このシラノールは、洗浄処理による除去が困難であり、そのため電気抵抗の増大に繋がってしまう。従って、層間絶縁膜のダメージ部分が少なく、更に配線層中の酸化物が少ない半導体装置を得ようとすると、煩雑な処理が必要になってスループットが低下してしまうおそれがある。
特許文献３及び４には、前記配線層の還元を行う技術などが記載されているが、既述の課題については記載されていない。
特開２００７−２５０８６１ 特開２００７−８０８５０（段落０００８） 特開２００６−１９６０１ 特開２００９−１６４４７１
本発明はこのような事情に鑑みてなされたものであり、その目的は、炭素及び酸素を含む低誘電率膜のダメージ部分が少なく、金属配線中の酸化物が少ない半導体装置を高いスループットで得るための基板処理方法及びこの方法が記憶された記憶媒体を提供することにある。
本発明の基板処理方法は、
半導体装置を製造するための基板を処理する方法において、
炭素及び酸素を含むと共に開口部が形成された低誘電率膜と、シリコンを含むストップ膜と、金属層とがこの順番で上層側から積層された基板を収納した処理容器内にて、酸素及びフッ素を含む処理ガスのプラズマにより、前記開口部を介して前記ストップ膜をエッチングして、前記金属層を露出させる工程と、
次いで、プラズマ処理を行う処理容器とは別の処理容器に前記基板を移載する工程と、
続いて、前記別の処理容器内に還元ガスを供給して、前記プラズマにより酸化された前記金属層の露出面における酸化物を気体状の前記還元ガスにより還元する工程と、
炭素を含む回復処理用のガスを前記基板に供給して、前記低誘電率膜の露出面を含む部位が前記プラズマに曝されることによって炭素が脱落したダメージ層の回復処理を行う工程と、を含み、
前記還元する工程及び前記回復処理を行う工程を共通の前記別の処理容器内において連続的に行うことを特徴とする。
前記回復処理用のガス及び前記低誘電率膜にシリコンが含まれている場合には、前記還元する工程は、回復処理を行う前に行うことが好ましい。


本発明の記憶媒体は、
炭素及び酸素を含む低誘電率膜と表面部が酸化された金属層とが露出し、低誘電率膜の露出面を含む部位に炭素の脱落したダメージ層が形成された基板に対して処理を行う基板処理装置に用いられるコンピュータプログラムを格納した記憶媒体において、
前記コンピュータプログラムは、前記基板処理方法を実施するようにステップが組まれていることを特徴とする。
本発明は、炭素及び酸素を含む低誘電率膜と表面部が酸化された金属層とが露出し、低誘電率膜の露出面を含む部位に炭素の脱落したダメージ層が形成された基板に対して、還元ガスの供給と炭素を含む回復処理用のガスの供給とを共通の処理容器内において行っているので、低誘電率膜のダメージ部分が少なく、金属配線中の酸化物が少ない半導体装置を高いスループットで得ることができる。また、回復処理用のガス及び前記低誘電率膜にシリコンが含まれている場合には、還元処理及び回復処理をこの順番で連続して行っているため、回復処理用のガス中に含まれるシリコンと雰囲気中の水分との反応による疎水性のシラノールの生成を抑えることができ、従って半導体装置の電気抵抗の増大を抑えることができる。
本発明の基板処理方法が適用される基板の一例を示す縦断面図である。 前記基板処理方法における処理の流れを示す模式図である。 前記基板処理方法における処理の流れを示す模式図である。 前記基板処理方法における処理の流れを示す模式図である。 前記基板処理方法における処理の流れを示す模式図である。 前記基板処理方法に用いられる装置の一例を示す縦断面図である。 前記基板処理方法に用いられる装置の一例を示す縦断面図である。 前記基板処理方法に用いられる装置の一例を示す平面図である。 前記基板処理方法が適用される基板の他の例を示す縦断面図である。
［ウエハの構成］
本発明の実施の形態の基板処理方法を説明する前に、この基板処理方法により処理が行われる、半導体装置を製造するための基板である半導体ウエハ（以下「ウエハ」と言う）Ｗの一例について図１を参照して説明する。
この図１は、ウエハＷ上に形成された下層側（ｎ番目）の回路層に上層側（（ｎ＋１）番目）の回路層を積層する様子を示しており、ウエハＷの断面の一部を拡大している。この下層側の回路層は、例えばシリコン、炭素、酸素及び水素を含むＳｉＣＯＨからなる層間絶縁膜１内に、例えばＣｕ（銅）などの金属である配線２が横並びに例えば２箇所に互いに離間して埋め込まれた構成となっている。この配線２（層間絶縁膜１）の上層側には、後述のホール２１の深さ寸法をウエハＷの面内に亘って均一な深さに形成するために、また当該ホール２１内に埋め込まれる有機膜７による配線２の腐食を抑えるために、例えばＳｉＣＮ（炭窒化シリコン）などのＳｉを含むストップ膜３が形成されている。尚、配線２は、当該配線２の下層側（（ｎ−１）番目）の回路層に埋め込まれた配線（図示せず）に接続されているが、図示を省略している。また、ＳｉＣＯＨ膜１と配線２との間には、金属の拡散を抑えるためのバリア膜が形成されているが、図示を省略している。
ストップ膜３の上層には、ＳｉＣＯＨからなる低誘電率膜である層間絶縁膜４、例えば酸化シリコンからなる無機膜５及び有機物であるフォトレジスト膜６が下側からこの順番で積層されており、フォトレジスト膜６には、配線２の上方側における層間絶縁膜４に後述のホール２１を形成するための開口部６ａが形成されている。
［処理の流れ］
続いて、前記ウエハＷに対して行う処理の流れについて図２〜図５を参照して説明する。先ず、プラズマ処理を行う処理容器内において、例えばＣＦ4ガス、Ｏ2（酸素）ガス及びＡｒ（アルゴン）ガスを含む処理ガスをプラズマ化して、このプラズマをウエハＷに供給する。このプラズマにより、図２（ａ）に示すように、フォトレジスト膜６をマスクとして層間絶縁膜４及び無機膜５がエッチングされて、ホール（開口部）２１が形成される。このエッチングは、ストップ膜３に対する層間絶縁膜４のエッチング比が大きい（ストップ膜３のエッチング速度よりも層間絶縁膜４のエッチング速度が速い）条件にて行われる。従って、ホール２１の深さ位置は、ウエハＷの面内においてストップ膜３の上端位置で揃うことになる。
次いで、例えばＯ2ガスをプラズマ化してアッシング処理を行うことにより、フォトレジスト膜６を除去する。続いて、ホール２１の内部領域及びウエハＷの表面が覆われるように例えば有機膜７を塗布して硬化させ、図２（ｂ）に示すように、この有機膜７の表面に例えば酸化シリコン膜８、反射防止膜９及びフォトレジスト膜１０を下側からこの順番で積層する。
そして、同図（ｃ）に示すように、例えば２つのホール２１、２１の上方位置を跨ぐように溝状の開口部が位置するパターン２４をフォトレジスト膜１０に形成すると共に、例えばＦを含む処理ガスのプラズマを用いてパターン２４を介して酸化シリコン膜８をエッチングして、フォトレジスト膜１０（反射防止膜９）の下層側の有機膜７を露出させる。尚、この反射防止膜９については、例えば膜厚が薄いことから、酸化シリコン膜８と共にエッチングされる。
次いで、例えばＯを含む処理ガスに切り替えてプラズマエッチング処理を行うと、ウエハＷの表面のフォトレジスト膜１０が除去されて、既述のパターン２４の転写された酸化シリコン膜８が露出する。また、このエッチング処理により、酸化シリコン膜８の下層側において露出した有機膜７は、当該酸化シリコン膜８をマスクとしてエッチングされていく。この有機膜７の表面の高さ位置が例えばホール２１の深さ方向において概略中央位置となるまでエッチング処理を行って、続いてＦを含む処理ガスによりプラズマエッチング処理を行うと、表面に露出している酸化シリコン膜８、無機膜５及び層間絶縁膜４が除去されていく。そして、図２（ｄ）に示すように、２つのホール２１、２１の上方側にライン状の溝２２が形成されるように、ホール２１内において有機膜７の高さ位置と層間絶縁膜４の高さ位置とが揃うように当該層間絶縁膜４のエッチング処理を行う。尚、前記酸化シリコン膜８、無機膜５及び層間絶縁膜４と共に、反射防止膜９もエッチングされて除去される。
続いて、図２（ｅ）に示すように、Ｏを含む処理ガスのプラズマを用いてアッシング処理を行って、ウエハＷの表面及びホール２１内の有機膜７を除去する。このアッシング処理により、層間絶縁膜４にはホール２１と溝２２とからなる凹部２３が形成される。この時、Ｏを含むプラズマに層間絶縁膜４が接触すると、当該層間絶縁膜４の表面（露出面）には、Ｃの脱離したダメージ層１５が形成される。尚、既述の図２（ｄ）において溝２２を形成する工程においても、プラズマに接触した層間絶縁膜４には同様にダメージ層１５が形成されているが、説明を省略している。
しかる後、Ｆ及びＯを含む処理ガスのプラズマを用いて、凹部２３（ホール２１）の下端位置が配線２の表面に近接するまでストップ膜３のエッチング処理を行う。そして、図２（ｆ）に示すように、例えばＣＦ4ガス、ＣＨＦ3ガス、ＣＨ2Ｆ2ガス及びＣ4Ｆ8ガスの少なくとも１種と、Ｏ2（酸素）ガス及びＣＯ2（二酸化炭素）ガスの少なくとも１種と、Ａｒ（アルゴン）ガスとを含む処理ガスに切り替えると共に、配線２に対するＦの進入（拡散）ができるだけ少なく、且つＦを含む堆積物ができるだけ生成しない処理条件において前記処理ガスをプラズマ化して、ストップ膜３のオーバーエッチングを行う。即ち、配線２に対するストップ膜３のエッチング比が大きい（ストップ膜３のエッチング速度が速く、配線２のエッチング速度が遅い）エッチング条件において、ウエハＷの面内においてホール２１の下端位置が配線２の上端で揃うようにストップ膜３をエッチングする。
この時、処理ガスにはＦが含まれているので、例えば凹部２３内にＦを含む堆積物が付着しようとするが、既述のように処理条件を設定しているので、ウエハＷの表面（凹部２３内）にはＦを含む堆積物が堆積しないか、あるいは堆積物の量が極めて少なくなる。また、処理ガスにはＯとＦとが含まれているので、ストップ膜３のエッチングにより配線２が露出すると、これらのＯやＦが配線２の表面に入り込んでいき、当該配線２の表面には図３にも示すように、酸化銅やフッ化銅を含む酸フッ化層１６が形成される。この酸フッ化層１６は、既述のようにウエハＷ内部にフッ素ができるだけ残らないように処理条件を調整していることから、フッ素の含有量が極めて少なくなる。尚、処理ガスにはＦが含まれているので、層間絶縁膜４の上層のＳｉを含む無機膜５についてもエッチングされて薄くなる。また、既述の図３については、一つのホール２１を拡大して描画している。
次いで、このウエハＷを例えば回復処理を行うための処理容器に例えば真空雰囲気において搬送すると、既述の図３に示すように、当該雰囲気中の水分が配線２（酸フッ化層１６）の表面に付着すると共に、雰囲気中の水分がダメージ層１５中のＳｉと反応して例えばＳｉ−ＯＨが生成する。この処理容器において、Ｈ2（水素）ガスを供給しながらウエハＷを例えば２５０℃に加熱する還元処理を行うと、図４に示すように、配線２（酸フッ化層１６）の表面に付着していた水分が蒸発すると共に、酸フッ化層１６が還元されてＯやＦが排出されていく。
そして、既述の還元処理を行った処理容器において、当該還元処理に続いて連続してウエハＷ（層間絶縁膜４）の回復処理を行う。即ち、ウエハＷを例えば１５０〜３００℃に加熱しながらＳｉとＣＨ3基とを含む回復処理用ガス例えばＴＭＳＤＭＡ（Ｎ−Ｔｒｉｍｅｔｈｙｌｓｉｌｙｌｄｉｍｅｔｈｙｌａｍｉｎｅ）ガスを供給すると、図５（ａ）、（ｂ）に示すように、ダメージ層１５中の例えばＯＨ基が回復処理用ガスに含まれるＣＨ3基を含む有機物により置換されて、ダメージ層１５の回復処理が行われる。
その後、一連の処理を行った基板処理装置からウエハＷを外部に搬出し、薬液を用いた洗浄を行った後、例えばスパッタ法により凹部２３に金属の拡散を防止するためのバリア膜を介して金属膜を埋め込む。
［装置構成］
続いて、既述の処理を行うための基板処理装置の一例について、図６〜図８を参照して説明する。先ず、エッチング処理やアッシング処理などのプラズマ処理を行う平行平板型のプラズマ処理装置７０について説明する。このプラズマ処理装置７０は、プラズマ処理を行うための処理容器７１と、この処理容器７１内に設けられ、ウエハＷを載置するための載置台３０と、この載置台３０上のウエハＷに対向するように処理容器７１の天井面に設けられたガスシャワーヘッドを兼用する上部電極４０と、を備えている。
処理容器７１の底面の排気口７２から伸びる排気管７３には、バタフライバルブなどの圧力調整手段７４を介して真空ポンプ等を含む真空排気装置７５が接続されている。処理容器７１の壁面には、ゲートバルブＧによって開閉されるウエハＷの搬送口７６が設けられている。尚、処理容器７１は接地されている。
載置台３０は、下部電極３１とこの下部電極３１を下方から支持する支持体３２とからなり、処理容器７１の底面に絶縁部材３３を介して配設されている。載置台３０の上部には、高圧直流電源３５から印加される電圧によってウエハＷを載置台３０上に静電吸着するための静電チャック３４が設けられている。
図６中３７は、載置台３０上のウエハＷの温度を調整する温調媒体が通る温調流路であり、３８は、載置台３０上のウエハＷに対して、下面側からＨｅ（ヘリウム）ガス等の熱伝導性ガスをバックサイドガスとして供給するガス流路である。これらの温調流路３７及びガス流路３８により、プラズマ処理が行われている時のウエハＷは、例えば２０℃程度に調整される。
前記下部電極３１は、ハイパスフィルタ（ＨＰＦ）３０ａを介して接地されており、ウエハＷにバイアス電力を印加することでプラズマ中のイオンをウエハＷ表面に引き込むために、例えば周波数が２ＭＨｚの高周波電源３１ａが整合器３１ｂを介して接続されている。下部電極３１の外周縁には、プラズマを載置台３０上のウエハＷに収束させるために、静電チャック３４を囲むようにフォーカスリング３９が配置されている。
上部電極４０は、中空状に形成されており、その下面には、処理容器７１内へ処理ガスを分散供給するための多数のガス吐出孔４１が複数箇所に配置されている。また、上部電極４０の上面中央には、ガス供給路であるガス導入管４２が設けられ、このガス導入管４２は、上流側において５本に分岐して、バルブ４３と流量制御部４４とを介してガス供給源４５Ａ〜４５Ｅに夫々接続されている。ガス供給源４５Ａ〜４５Ｅは、それぞれ例えばＣＦ4ガス源、ＣＨＦ3ガス源、ＣＯ2ガス源、Ｏ2ガス源及びＡｒガス源である。図６中７７は、ガス導入管４２と処理容器７１との間に形成された絶縁部材である。上部電極４０は、ローパスフィルタ（ＬＰＦ）４７を介して接地されており、処理ガスをプラズマ化するための例えば６０ＭＨｚの高周波電源４０ａが整合器４０ｂを介して接続されている。
次に、図７を参照して還元処理および回復処理を行う熱処理装置５０について説明する。この熱処理装置５０は、処理容器５１と、当該処理容器５１内に設けられ、ウエハＷを載置するための載置台５２と、を備えている。載置台５２には、加熱手段であるヒーター５２ａが設けられており、このヒーター５２ａは、電源５２ｂから供給される電力により、ウエハＷを例えば５０℃〜２００℃に加熱できるように構成されている。この載置台５２には、図示しない昇降ピンなどが設けられており、この昇降ピンにより、処理容器５１の側壁の搬送口５３を介して載置台５２と図示しない搬送手段との間でウエハＷの受け渡しを行うように構成されている。尚、Ｇはゲートバルブである。
また、処理容器５１の下面には、載置台５２を囲むように、周方向に等間隔に例えば４カ所にガス供給路５４の一端側が開口しており、またガス供給路５４の他端側には、気化器５５が接続されている。この気化器５５の上流側には、夫々流量調整部５６ａ、５７ａを介して既述のＴＭＳＤＭＡ源５６及び窒素ガス源５７が接続されており、液体状のＴＭＳＤＭＡを気化器５５において気化させて、窒素ガスをキャリアガスとして回復処理用の有機ガスであるＴＭＳＤＭＡガスを処理容器５１内に供給するように構成されている。また、ガス供給路５４には、バルブＶ及び流量調整部５８ａを介して還元処理用のガス例えばＨ2（水素）ガスの貯留されたガス源５８が接続されている。処理容器５１の天壁には、載置台５２上のウエハＷに対向するように、図示しない圧力調整部を備えた真空ポンプ６０が排気路５９を介して接続されている。
プラズマ処理装置７０及び熱処理装置５０は、図８に示すように、マルチチャンバーシステムである基板処理装置として構成されている。この基板処理装置は、例えば複数のウエハＷが収納されたＦＯＵＰが載置される載置台６１、大気雰囲気の第１の搬送室６２、ロードロック室６３及び真空雰囲気の第２の搬送室６４を備えている。第２の搬送室６４には、プラズマ処理装置７０及び熱処理装置５０が例えば夫々３箇所に気密に接続されている。
第１の搬送室６２には、載置台６１上のＦＯＵＰとロードロック室６３との間でウエハＷの受け渡しを行うための第１の搬送手段である搬送アーム６５が設けられ、第２の搬送室６４には、ロードロック室６３とプラズマ処理装置７０及び熱処理装置５０との間でウエハＷの受け渡しを行うための第２の搬送手段である搬送アーム６６が設けられている。
この基板処理装置には、例えばコンピュータからなる制御部６７が設けられており、この制御部６７はプログラム、メモリ、ＣＰＵからなるデータ処理部などを備えている。前記プログラムには、制御部６７から基板処理装置の各部に制御信号を送り、後述の各ステップを進行させるように命令が組み込まれている。また、メモリには例えば処理圧力、処理温度、処理時間、ガス流量または電力値などの処理パラメータの値が書き込まれる領域が設けられている。このプログラム（処理パラメータの入力操作や表示に関するプログラムも含む）は、コンピュータ記憶媒体例えばフレキシブルディスク、コンパクトディスク、ハードディスク、ＭＯ（光磁気ディスク）などの記憶部６８に格納されて制御部６７にインストールされる。
次に、前記基板処理装置におけるウエハＷの処理の流れについて簡単に説明する。先ず、ウエハＷを収納したＦＯＵＰを載置台６１に載置して、搬送アーム６５によりＦＯＵＰからウエハＷを取り出してロードロック室６３に搬送する。次いで、搬送アーム６６によりプラズマ処理装置７０の載置台３０上にウエハＷを載置してゲートバルブＧを気密に閉じる。そして、真空排気装置７５により処理容器７１内を真空排気して、処理容器７１内を所定の真空度に保持すると共に、ガス導入管４２から処理ガスを供給する。続いて、所定の電力の高周波を上部電極４０に供給して処理ガスをプラズマ化すると共に、バイアス用の高周波を所定の電力で下部電極３１に供給してプラズマ中のイオンをウエハＷ側に引き込む。この処理ガスのプラズマがウエハＷに供給されると、既述のエッチング処理が行われる。
次いで、高周波及び処理ガスの供給を停止して、処理容器７１内を真空排気する。そして、処理ガスを切り替えて既述のアッシング処理を行って、搬送アーム６６によりウエハＷを処理容器７１内から取り出して、既述のフォトレジスト膜１０などの成膜処理を行う。その後、ウエハＷを基板処理装置内に戻して続く一連のプラズマ処理を行った後、ウエハＷを熱処理装置５０の処理容器５１内に搬入する。また、載置台５２上において、ウエハＷを所定の設定温度例えば２５０℃に加熱すると共に、処理容器５１内を所定の圧力に保ちながら、還元ガス（Ｈ2ガス）をウエハＷに供給して還元処理を行う。
その後還元ガスの供給を停止して、処理容器５１内を真空排気すると共に、処理ガスを回復処理用ガスに切り替えて、所定の圧力において当該回復処理用ガスを例えば２５０℃に加熱したウエハＷに供給する。こうしてウエハＷに対して還元処理と回復処理とが共通の処理容器５１において連続して行われる。ウエハＷに対して一連の処理が終了すると、あるいはウエハＷ上にフォトレジスト膜１０などを成膜するために外部に搬出する時には、搬送アーム６６、６５を介してウエハＷを元のＦＯＵＰに搬送する。
上述の実施の形態によれば、層間絶縁膜４と配線２との夫々の露出面に炭素の脱落したダメージ層１５及び酸フッ化層１６が夫々形成されたウエハＷに対して、還元ガスの供給と炭素を含む回復処理用のガスの供給とを共通の処理容器５１内において行っているので、既述のように処理温度（プラズマ供給時の温度）の低いプラズマ処理用の処理容器７１内においてこれらの還元処理及び回復処理を行う場合と比べて、ウエハＷの昇温（温度調整）に要する時間が短くて済み、また例えば還元処理及び回復処理を夫々別の処理容器内で行う場合よりも、ウエハＷの搬送に要する時間を短縮することができる。そのため、層間絶縁膜４のダメージ部分が少なく、配線２中の酸化物が少ない半導体装置を高いスループットで得ることができる。また、還元処理及び回復処理を共通の処理容器５１にて連続して行うことにより、例えばウエハＷの搬送時における雰囲気中の水分の影響を抑えることができ、また当該処理容器５１の有効利用を図ることができる。従って、層間絶縁膜４の比誘電率の上昇及び配線２の電気抵抗の増大を抑えた半導体装置を速やかに得ることができる。
また、回復処理にＳｉを含む処理ガスを用いた場合には、当該ＳｉとウエハＷの表面に付着した水分とが反応して洗浄処理によっても除去が困難である疎水性のシラノールの生成するおそれがあるが、回復処理の前に還元処理を行うことによって、このシラノールの生成による電気抵抗の増大を抑制できる。
また、例えば第２の搬送室６４内においてウエハＷを搬送することによって配線２上に雰囲気中の水分が付着している場合でも、還元処理を行う時にはウエハＷを加熱しているので、当該水分を除去することができる。そのため、水分と例えば酸フッ化層１６あるいは堆積物中のＦとの反応によるフッ化水素（ＨＦ）の生成を抑えることができるので、このフッ化水素への配線２あるいは凹部２３内に埋め込まれる金属層の溶出による導電路の断線を抑制できる。更に、酸フッ化層１６を還元しているので、回復処理の後に薬液を用いた洗浄処理を行った場合でも、当該酸フッ化層１６（酸化銅）の溶出を抑えることができ、そのため配線２の目減りを抑えることができる。
ここで、従来の手法であれば、ストップ膜３をエッチングする時には、層間絶縁膜４及び配線２になるべくダメージ（層間絶縁膜４からの炭素の脱離や配線２の酸化）を与えないように、Ｏ（Ｏ2ガスまたはＣＯ2ガス）の含有量が少ないかあるいはほとんど含まない処理ガス例えばＣＦ系ガスを用いていた。そのため、この従来の手法では、配線２の表面には多くのＦが入り込み、結合の強い（還元されにくい）フッ化物が多く生成すると共に、ウエハＷの表面にはＦを含む堆積物が付着していた。
一方、本発明では還元処理を行うことを前提としているので、フッ化物よりも還元しやすい酸化物がより多く生成する条件にて、ストップ膜３のエッチング処理を行うことができる。即ち、Ｓｉを含むストップ膜３のエッチングにはＦを含む処理ガスを用いる必要があるので、本発明ではＦの使用量をなるべく少なくして、Ｆと共にＯによりストップ膜３をエッチングするように処理条件を調整している。ここで、従来に比べＯを増加させることにより層間絶縁膜４へのダメージは増加する傾向になるのだが、このダメージはその後行う回復処理により取り除くことができる。また、配線２に関しては、還元しやすい酸化物を多く含む酸フッ化層１６を生成させることができるので、当該酸フッ化層１６を容易に還元できる。また、このように処理条件を調整することにより、ウエハＷの表面にはＦを含む堆積物がほとんど生成しないので、当該堆積物中のＦと水分との反応によるフッ化水素の生成を抑えることができ、また堆積物による導電路の抵抗値の増大を抑えることができる。
また、既述のように還元処理及び回復処理を共通の処理容器５１内において行うことによって、夫々専用の処理容器を設けた場合よりも、装置のフットプリントを低減できる。
既述の層間絶縁膜４としては、例えばＳＯＤ（Ｓｐｉｎ ｏｎ Ｄｉｅｌｅｃｔｒｉｃ）装置で形成されるＭＳＱ（ｍｅｔｈｙｌ−ｈｙｄｒｏｇｅｎ−ＳｉｌｓｅｓＱｕｉｏｘａｎｅ）（多孔質または緻密質）、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）で形成される無機絶縁膜の１つであるＳｉＯＣ系膜（従来のＳｉＯ2膜のＳｉ−Ｏ結合にメチル基（−ＣＨ3）を導入して、Ｓｉ−ＣＨ3結合を混在させたもので、Ｂｌａｃｋ Ｄｉａｍｏｎｄ（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ社）、Ｃｏｒａｌ（Ｎｏｖｅｌｌｕｓ社）、Ａｕｒｏｒａ（ＡＳＭ社）等がこれに該当し、緻密質のもの及びポーラス（多孔質）なものの両方存在する）等を適用しても良い。また、ＳｉＬＫ等のＳｉを含有しないＣとＯとＨを有するものも層間絶縁膜４として使用することができ、同様に本発明の技術を適用可能である。また、ストップ膜３としては、Ｓｉを含む膜例えばＳｉＣ膜やＳｉＮ膜などであっても良い。更に、配線２を構成する金属材料としては、Ｃｕ以外にも例えばＷ（タングステン）などであっても良い。
また、回復処理を行うために用いられる処理ガスとしては、既述のＴＭＳＤＭＡ以外にも、メチル基（−ＣＨ3）を有するガス例えばＤＭＳＤＭＡ（Ｄｉｍｅｔｈｙｌｓｉｌｙｌｄｉｍｅｔｈｙｌａｍｉｎｅ）、ＴＭＤＳ（１，１，３，３−Ｔｅｔｒａｍｅｔｈｙｌｄｉｓｉｌａｚａｎｅ）、ＴＭＳＰｙｒｏｌｅ（１−Ｔｒｉｍｅｔｈｙｌｓｉｌｙｌｐｙｒｏｌｅ）、ＢＳＴＦＡ（Ｎ，Ｏ−Ｂｉｓ（ｔｒｉｍｅｔｈｙｌｓｉｌｙｌ）ｔｒｉｆｌｕｏｒｏａｃｅｔａｍｉｄｅ）、ＢＤＭＡＤＭＳ（Ｂｉｓ（ｄｉｍｅｔｈｙｌａｍｉｎｏ）ｄｉｍｅｔｈｙｌｓｉｌａｎｅ）等のシリル化剤などを用いても良いし、あるいはＤＰＭ（Ｄｉｐｉｖａｌｏｙｌ Ｍｅｔｈａｎｅ）やＤＭＣ（Ｄｉｍｅｔｈｙｌｃａｒｂｏｎａｔｅ）、アセチルアセトンなどであっても良い。従って、Ｓｉを含まない処理ガスを用いて回復処理を行う場合には、回復処理に伴うシラノールが発生しないため、還元処理の前に回復処理を行っても良い。また、還元処理を行うために用いられる還元ガスとしては、水素ガスに代えて、あるいは水素ガスと共に、ＣＯ（一酸化炭素）ガスを用いても良い。
また、共通の熱処理装置５０を用いて還元処理及び回復処理を行ったが、夫々別の熱処理装置５０を用いて処理を行っても良い。
既述の例では、上下の層間絶縁膜１、４間にストップ膜３が介在しているウエハＷに対して処理を行う場合について説明したが、図９に示すように、このストップ膜３が形成されていないウエハＷに対して処理を行う場合に本発明を適用しても良い。この場合であっても、上層側の層間絶縁膜４にホール２１を形成する時にはＦとＯとを含む処理ガスが用いられ、層間絶縁膜４及び配線２には夫々ダメージ層１５及び酸フッ化層１６が生成する。
Ｗ ウエハ
１ 層間絶縁膜
２ 配線
３ ストップ膜
４ 層間絶縁膜
１５ ダメージ層
１６ 酸フッ化膜
２１ ホール

Claims (3)

  1. 半導体装置を製造するための基板を処理する方法において、
    炭素及び酸素を含むと共に開口部が形成された低誘電率膜と、シリコンを含むストップ膜と、金属層とがこの順番で上層側から積層された基板を収納した処理容器内にて、酸素及びフッ素を含む処理ガスのプラズマにより、前記開口部を介して前記ストップ膜をエッチングして、前記金属層を露出させる工程と、
    次いで、プラズマ処理を行う処理容器とは別の処理容器に前記基板を移載する工程と、
    続いて、前記別の処理容器内に還元ガスを供給して、前記プラズマにより酸化された前記金属層の露出面における酸化物を気体状の前記還元ガスにより還元する工程と、
    炭素を含む回復処理用のガスを前記基板に供給して、前記低誘電率膜の露出面を含む部位が前記プラズマに曝されることによって炭素が脱落したダメージ層の回復処理を行う工程と、を含み、
    前記還元する工程及び前記回復処理を行う工程を共通の前記別の処理容器内において連続的に行うことを特徴とする基板処理方法。
  2. 前記回復処理用のガス及び前記低誘電率膜はシリコンを含み、
    前記還元する工程は、回復処理を行う前に行うことを特徴とする請求項１に記載の基板処理方法。
  3. 炭素及び酸素を含む低誘電率膜と表面部が酸化された金属層とが露出し、低誘電率膜の露出面を含む部位に炭素の脱落したダメージ層が形成された基板に対して処理を行う基板処理装置に用いられるコンピュータプログラムを格納した記憶媒体において、
    前記コンピュータプログラムは、請求項１または２に記載の基板処理方法を実施するようにステップが組まれていることを特徴とする記憶媒体。
JP2010010278A 2010-01-20 2010-01-20 基板処理方法及び記憶媒体 Expired - Fee Related JP5544893B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010010278A JP5544893B2 (ja) 2010-01-20 2010-01-20 基板処理方法及び記憶媒体
KR1020110004982A KR101671316B1 (ko) 2010-01-20 2011-01-18 기판 처리 방법 및 기억 매체
US13/008,133 US8870164B2 (en) 2010-01-20 2011-01-18 Substrate processing method and storage medium
TW100101878A TWI499001B (zh) 2010-01-20 2011-01-19 Substrate processing methods and memory media

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010010278A JP5544893B2 (ja) 2010-01-20 2010-01-20 基板処理方法及び記憶媒体

Publications (2)

Publication Number Publication Date
JP2011151141A JP2011151141A (ja) 2011-08-04
JP5544893B2 true JP5544893B2 (ja) 2014-07-09

Family

ID=44277886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010010278A Expired - Fee Related JP5544893B2 (ja) 2010-01-20 2010-01-20 基板処理方法及び記憶媒体

Country Status (4)

Country Link
US (1) US8870164B2 (ja)
JP (1) JP5544893B2 (ja)
KR (1) KR101671316B1 (ja)
TW (1) TWI499001B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103377989B (zh) * 2012-04-18 2015-08-05 中芯国际集成电路制造(上海)有限公司 大马士革结构的制作方法
CN105448749B (zh) * 2014-08-20 2018-03-30 中芯国际集成电路制造(上海)有限公司 引线焊垫结构的制造方法
KR20180000124U (ko) 2016-07-01 2018-01-10 전홍수 수도배관 동파 방지장치
KR20180030280A (ko) 2016-09-12 2018-03-22 삼성전자주식회사 배선 구조체를 갖는 반도체 소자
JP6752357B2 (ja) 2017-03-31 2020-09-09 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7267015B2 (ja) * 2019-01-09 2023-05-01 東京エレクトロン株式会社 基板処理方法および基板処理装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4226699B2 (ja) * 1998-09-11 2009-02-18 株式会社ルネサステクノロジ 半導体装置の製造方法
US20030181034A1 (en) * 2002-03-19 2003-09-25 Ping Jiang Methods for forming vias and trenches with controlled SiC etch rate and selectivity
US6713402B2 (en) * 2002-05-31 2004-03-30 Texas Instruments Incorporated Methods for polymer removal following etch-stop layer etch
JP2006019601A (ja) 2004-07-05 2006-01-19 Seiko Epson Corp 半導体装置の製造方法及び半導体装置の製造装置
JP2006303179A (ja) * 2005-04-20 2006-11-02 Fujitsu Ltd 埋込導電体の形成方法
JP4911936B2 (ja) 2005-09-09 2012-04-04 東京エレクトロン株式会社 プラズマアッシング方法
US20070275560A1 (en) * 2006-02-22 2007-11-29 Eiichi Nishimura Method of manufacturing semiconductor device
JP4684924B2 (ja) 2006-03-16 2011-05-18 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP4716370B2 (ja) * 2006-03-27 2011-07-06 東京エレクトロン株式会社 低誘電率膜のダメージ修復方法及び半導体製造装置
JP5100057B2 (ja) * 2006-08-18 2012-12-19 東京エレクトロン株式会社 半導体装置の製造方法
JP4999419B2 (ja) * 2006-10-12 2012-08-15 東京エレクトロン株式会社 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体
JP4800235B2 (ja) * 2007-02-14 2011-10-26 東京エレクトロン株式会社 処理方法
JP5135905B2 (ja) * 2007-06-19 2013-02-06 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2009010043A (ja) * 2007-06-26 2009-01-15 Tokyo Electron Ltd 基板処理方法，基板処理装置，記録媒体
JP4924245B2 (ja) * 2007-07-02 2012-04-25 東京エレクトロン株式会社 半導体製造装置、半導体装置の製造方法及び記憶媒体
JP5304033B2 (ja) * 2007-08-31 2013-10-02 富士通株式会社 半導体装置の製造方法
JP2009164471A (ja) 2008-01-09 2009-07-23 Panasonic Corp 高信頼性銅配線及びその製造方法
JP2009170547A (ja) * 2008-01-11 2009-07-30 Tokyo Electron Ltd 基板処理方法，基板処理装置，記録媒体
JP5425404B2 (ja) * 2008-01-18 2014-02-26 東京エレクトロン株式会社 アモルファスカーボン膜の処理方法およびそれを用いた半導体装置の製造方法

Also Published As

Publication number Publication date
KR101671316B1 (ko) 2016-11-01
TWI499001B (zh) 2015-09-01
KR20110085909A (ko) 2011-07-27
US20110177695A1 (en) 2011-07-21
TW201201321A (en) 2012-01-01
US8870164B2 (en) 2014-10-28
JP2011151141A (ja) 2011-08-04

Similar Documents

Publication Publication Date Title
TWI430397B (zh) A manufacturing method of a semiconductor device, a manufacturing apparatus for a semiconductor device, and a substrate processing device
US8492287B2 (en) Substrate processing method
TWI774688B (zh) 蝕刻處理中保護超低介電材料不受損害以得到期望的特徵部之製造方法
KR100810163B1 (ko) 반도체 장치의 제조 방법, 기판 처리 시스템 및 기록 매체
US7462565B2 (en) Method of manufacturing semiconductor device
JP4919871B2 (ja) エッチング方法、半導体装置の製造方法および記憶媒体
JP5100057B2 (ja) 半導体装置の製造方法
JP4999419B2 (ja) 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体
JP5544893B2 (ja) 基板処理方法及び記憶媒体
JP2009010043A (ja) 基板処理方法，基板処理装置，記録媒体
JP2008198659A (ja) プラズマエッチング方法
JP4924245B2 (ja) 半導体製造装置、半導体装置の製造方法及び記憶媒体
US8524101B2 (en) Method and apparatus for manufacturing semiconductor device, and storage medium
JP2007266099A (ja) 低誘電率膜のダメージ修復方法、半導体製造装置、記憶媒体
JP4940722B2 (ja) 半導体装置の製造方法及びプラズマ処理装置並びに記憶媒体
JP2004146516A (ja) 成膜方法
JP2009016446A (ja) 半導体装置の製造方法及び記憶媒体
JP7171914B2 (ja) 超伝導体配線製造のためのプレクリーンおよび誘電体堆積方法
JP5233097B2 (ja) 基板処理方法、基板処理装置及び記憶媒体
TWI751326B (zh) 自對準通孔處理流程
KR100870806B1 (ko) 반도체 디바이스의 제조 방법
US10998223B2 (en) Method for processing target object

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140428

R150 Certificate of patent or registration of utility model

Ref document number: 5544893

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees