JP4940722B2 - 半導体装置の製造方法及びプラズマ処理装置並びに記憶媒体 - Google Patents
半導体装置の製造方法及びプラズマ処理装置並びに記憶媒体 Download PDFInfo
- Publication number
- JP4940722B2 JP4940722B2 JP2006083649A JP2006083649A JP4940722B2 JP 4940722 B2 JP4940722 B2 JP 4940722B2 JP 2006083649 A JP2006083649 A JP 2006083649A JP 2006083649 A JP2006083649 A JP 2006083649A JP 4940722 B2 JP4940722 B2 JP 4940722B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- plasma
- etching
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
前記処理ガスをプラズマ化するために前記上部電極及び下部電極間に高周波電力を印加するための高周波電源と、
請求項1ないし5のいずれか一つに記載の半導体装置の製造方法を実施するようにステップが組まれているコンピュータプログラムを有する制御部と、を備えたことを特徴とする。
排気装置43により排気管44を介して処理室41内の排気を行い、こうして処理室41内を所定の真空度例えば13.3Pa(100mTorr)に維持した後、ガス供給系66より例えばCF4ガスを150sccmの流量で90秒間供給する。一方周波数が60MHzの高周波を、電力を例えば基板の表面積で除した大きさが300W/70685.8mm2(300mmウェハWの面積)として上部電極6に供給して、前記処理ガスをプラズマ化すると共に、周波数が13.56MHzの高周波を、電力を例えば500W/70685.8mm2として下部電極51に供給する。
続いて排気装置43により処理室41内を排気して残存するCF4ガスを除去すると共に、処理室41内を所定の真空度例えば1.995Pa(15mTorr)に維持した後、ガス供給系66より例えばCO2ガスとN2ガスとを、夫々400sccm、100sccmの流量で55秒間供給する。一方周波数が60MHzの高周波を、電力を例えば基板の表面積で除した大きさが1000W/70685.8mm2(300mmウェハWの面積)として上部電極6に供給して、前記二酸化炭素ガスと窒素ガスとを含む処理ガスをプラズマ化すると共に、周波数が13.56MHzの高周波を、電力を例えば750W/70685.8mm2として下部電極51に供給する。
なおこの二酸化炭素イオンはSiO2膜とは反応しにくく、このCO2ガスのプラズマによってはSiO2膜のエッチングは進行しにくいので、反射防止膜33の下層であるSOG膜(SiO2膜)32や、有機膜31の下層であるハードマスク(SiO2膜)26はマスクとして機能する。
(ステップ3:ハードマスク26と高密度SiCOH膜25と多孔質SiCOH膜24のエッチング)
続いて排気装置43により処理室41内を排気して残存するCO2ガスとN2ガスとを除去すると共に、処理室41内を所定の真空度に維持した後、例えばCF4ガスを所定の流量で供給する。一方周波数が60MHzの高周波を上部電極6に供給して、前記処理ガスをプラズマ化すると共に、周波数が13.56MHzの高周波を下部電極51に供給する。
(ステップ4:有機膜31のアッシング)
続いて排気装置43により処理室41内を排気して残存するCF4ガスを除去すると共に、処理室41内を所定の真空度に維持した後、例えばCO2ガスを所定の流量で供給する。一方周波数が60MHzの高周波を上部電極6に供給して、前記処理ガスをプラズマ化すると共に、周波数が13.56MHzの高周波を下部電極51に供給する。こうしてCO2ガスのプラズマを発生させ、このプラズマによりアッシングを行い、図5(b)に示すように、ハードマスク26の上層の有機膜31と、凹部35に埋め込まれた有機膜31を灰化して除去する。この際、既述のように、CO2ガスのプラズマにより生成した二酸化炭素イオンにより、フォトレジスト膜34や有機膜31を構成する有機物の膜に対しては、前記(1)式の反応が進行し、これによりこれらの膜のアッシングが行われる。一方二酸化炭素イオンによってはSiO2膜のエッチングは進行しにくいので、有機膜31の下層であるハードマスク(SiO2膜)26は残存する。なおこのアッシング処理は、図示しないアッシング装置にて行なうようにしてもよい。
(ステップ5:ストッパ膜22のエッチング)
続いてステップ4の工程が行われたウエハWを、図示しないアッシング装置から例えば図3に示すプラズマ処理装置に搬送し、当該装置において、処理室41内を所定の真空度に保持した後、図示しないガス供給系66より例えばCF 4 ガスを所定の流量で供給する。一方周波数が60MHzの高周波を上部電極6に供給して、前記処理ガスをプラズマ化すると共に、周波数が13.56MHzの高周波を下部電極51に供給する。
また本発明は、多孔質SiCOH膜24に埋め込まれた有機膜31のエッチングを行う工程を含む半導体装置の製造方法に適用でき、前記有機膜31が多孔質SiCOH膜24に形成された電極埋め込み用の凹部35に埋め込まれている場合には、この凹部35は、多層配線構造における上層の配線層と下層の配線層同士を接続する電極を埋め込むためのビアホールであればよく、必ずしもデュアルダマシン法により配線とビアホールとを同時に形成しなくてもよい。
ウエハW上に、図1に示す膜構造を形成し、次いで上述の図3に示すプラズマ処理装置を用いて、上述のステップ1とステップ2の条件に従い、多孔質SiCOH膜24に埋め込まれた有機膜31に対してエッチングを行った。図7は、ステップ1とステップ2のエッチング処理後のウエハWに対してSEM(走査型電子顕微鏡)により撮像した断層写真をトレースしたものである。図7(a)はビアホール近傍領域を、ウエハWの中央部と周縁部との位置について夫々示し、図7(b)はビアホールがない領域を、ウエハWの中央部と周縁部との位置について夫々示している。
続いて多孔質SiCOH膜24の二酸化炭素のプラズマによるダメージの有無を確認するための実験を行った。この実験では、例えば図3のプラズマ処理装置において二酸化炭素のプラズマを発生させ、このプラズマを厚さ625nmの多孔質SiCOH膜24に対して50秒間照射したものを、1重量%のフッ酸溶液(HF)に30秒間浸漬し、フッ酸溶液の浸漬前後の多孔質SiCOH膜24の削り量を測定することにより行った。この実験では、前記削り量が少ない程、ダメージの程度が小さいことを意味している。この際、比較例として、例えば図3のプラズマ処理装置において酸素のプラズマを発生させ、このプラズマを厚さ625nmの多孔質SiCOH膜に対して40秒間照射したものに対しても、同様のフッ酸溶液への浸漬試験を行った。
24 多孔質SiCOH膜
3 複数層レジスト構造
31 有機膜
32 SOG膜
33 反射防止膜
34 フォトレジスト膜
35 凹部
4 プラズマ処理装置
4A 制御部
41 処理室
5 載置台
6 上部電極
66 ガス供給系
W 半導体ウエハ
Claims (10)
- 基板に形成されたシリコン、炭素、酸素及び水素を含む低誘電率膜に埋め込まれた有機膜を、シリコン酸化膜をマスクとして、総流量に対する二酸化炭素ガスの流量比が2/3以上である処理ガスをプラズマ化して得たプラズマによりエッチングする工程を含むことを特徴とする半導体装置の製造方法。
- 前記有機膜は、低誘電率膜に形成された電極埋め込み用の凹部に埋め込まれている犠牲膜であることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記凹部は多層配線構造における上層と下層との配線同士を接続する電極を埋め込むためのビアホールであり、
前記有機膜は、複数層レジスト構造の最下層をなすものであることを特徴とする請求項2記載の半導体装置の製造方法。 - 前記処理ガスは、更に窒素ガスを含むことを特徴とする請求項1ないし3のいずれか一つに記載の半導体装置の製造方法。
- 前記低誘電率膜の比誘電率は2.7以下であることを特徴とする請求項1ないし4のいずれか一つに記載の半導体装置の製造方法。
- 処理室内に設けられ、基板の載置台を兼用する下部電極と、
この下部電極に対向する上部電極と、
基板に形成されたシリコン、炭素、酸素及び水素を含む低誘電率膜に埋め込まれた有機膜を、シリコン酸化膜をマスクとしてエッチングするために、総流量に対する二酸化炭素ガスの流量比が2/3以上である処理ガスを処理室内に供給する手段と、
前記処理ガスをプラズマ化するために前記上部電極及び下部電極間に高周波電力を印加するための高周波電源と、
請求項1ないし5のいずれか一つに記載の半導体装置の製造方法を実施するようにステップが組まれているコンピュータプログラムを有する制御部と、を備えたことを特徴とするプラズマ処理装置。 - 前記有機膜は、低誘電率膜に形成された電極埋め込み用の凹部に埋め込まれている犠牲膜であることを特徴とする請求項6記載のプラズマ処理装置。
- 前記凹部は多層配線構造の上層と下層との配線同士を接続する電極を埋め込むためのビアホールであり、
前記有機膜は、複数層レジスト構造の最下層をなすものであることを特徴とする請求項7記載のプラズマ処理装置。 - 前記処理ガスに更に窒素ガスを添加するための手段を含むことを特徴とする請求項6ないし8のいずれか一つに記載のプラズマ処理装置。
- プラズマ処理装置に用いられ、コンピュータ上で動作するコンピュータプログラムを格納した記憶媒体であって、
前記コンピュータプログラムは、請求項1ないし5のいずれか一つに記載の半導体装置の製造方法を実施するようにステップが組まれていることを特徴とする記憶媒体。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006083649A JP4940722B2 (ja) | 2006-03-24 | 2006-03-24 | 半導体装置の製造方法及びプラズマ処理装置並びに記憶媒体 |
US11/725,559 US20080020584A1 (en) | 2006-03-24 | 2007-03-20 | Method of manufacturing semiconductor device and plasma processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006083649A JP4940722B2 (ja) | 2006-03-24 | 2006-03-24 | 半導体装置の製造方法及びプラズマ処理装置並びに記憶媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007258586A JP2007258586A (ja) | 2007-10-04 |
JP4940722B2 true JP4940722B2 (ja) | 2012-05-30 |
Family
ID=38632501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006083649A Active JP4940722B2 (ja) | 2006-03-24 | 2006-03-24 | 半導体装置の製造方法及びプラズマ処理装置並びに記憶媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4940722B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10665470B2 (en) | 2017-12-27 | 2020-05-26 | Tokyo Electron Limited | Etching method and etching apparatus |
US11373874B2 (en) | 2019-03-29 | 2022-06-28 | Tokyo Electron Limited | Etching method and apparatus |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8124516B2 (en) * | 2006-08-21 | 2012-02-28 | Lam Research Corporation | Trilayer resist organic layer etch |
KR101536333B1 (ko) * | 2009-03-26 | 2015-07-14 | 삼성전자주식회사 | 배선 구조물 및 이의 형성 방법 |
US8435901B2 (en) * | 2010-06-11 | 2013-05-07 | Tokyo Electron Limited | Method of selectively etching an insulation stack for a metal interconnect |
US10825987B2 (en) * | 2018-06-06 | 2020-11-03 | Micron Technology, Inc. | Fabrication of electrodes for memory cells |
WO2020121540A1 (ja) | 2019-02-04 | 2020-06-18 | 株式会社日立ハイテク | プラズマ処理方法及びプラズマ処理装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000353305A (ja) * | 1999-06-11 | 2000-12-19 | Sumitomo Metal Ind Ltd | 有機膜エッチング方法、磁気ヘッドの製造方法及び磁気ヘッド |
JP4651956B2 (ja) * | 2004-03-03 | 2011-03-16 | 株式会社アルバック | 層間絶縁膜のドライエッチング方法 |
-
2006
- 2006-03-24 JP JP2006083649A patent/JP4940722B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10665470B2 (en) | 2017-12-27 | 2020-05-26 | Tokyo Electron Limited | Etching method and etching apparatus |
US11373874B2 (en) | 2019-03-29 | 2022-06-28 | Tokyo Electron Limited | Etching method and apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP2007258586A (ja) | 2007-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9330926B2 (en) | Fabrication of a silicon structure and deep silicon etch with profile control | |
JP5251033B2 (ja) | 半導体装置の製造方法 | |
JP4940722B2 (ja) | 半導体装置の製造方法及びプラズマ処理装置並びに記憶媒体 | |
US8071473B2 (en) | Semiconductor device manufacturing method and storage medium | |
JP2007194284A (ja) | プラズマ処理方法、プラズマ処理装置、及び記憶媒体 | |
US8138096B2 (en) | Plasma etching method | |
US20070275560A1 (en) | Method of manufacturing semiconductor device | |
US20080020584A1 (en) | Method of manufacturing semiconductor device and plasma processing apparatus | |
JP4716370B2 (ja) | 低誘電率膜のダメージ修復方法及び半導体製造装置 | |
JP4924245B2 (ja) | 半導体製造装置、半導体装置の製造方法及び記憶媒体 | |
JP2008098418A (ja) | 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体 | |
JP4578507B2 (ja) | 半導体装置の製造方法、半導体製造装置及び記憶媒体 | |
JP2009044090A (ja) | 半導体装置の製造方法及び記憶媒体 | |
TWI499001B (zh) | Substrate processing methods and memory media | |
US8524101B2 (en) | Method and apparatus for manufacturing semiconductor device, and storage medium | |
US20070163995A1 (en) | Plasma processing method, apparatus and storage medium | |
JP4509842B2 (ja) | エッチング方法、エッチング装置、コンピュータプログラム及びコンピュータ記憶媒体 | |
JP5011782B2 (ja) | 半導体装置の製造方法、プラズマ処理装置及び記憶媒体。 | |
JP2007227529A (ja) | 半導体装置の製造方法、プラズマ処理装置、及び記憶媒体 | |
JP2012182474A (ja) | 半導体装置の製造方法及び記憶媒体 | |
US7387743B2 (en) | Etching method and apparatus, computer program and computer readable storage medium | |
JP3104750B2 (ja) | 半導体装置の製造方法 | |
JP2004119539A (ja) | レジストパターンの除去方法 | |
JP2006286775A (ja) | エッチング方法 | |
JP2019029619A (ja) | 被処理体を処理する方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120213 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4940722 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |