JP5011782B2 - 半導体装置の製造方法、プラズマ処理装置及び記憶媒体。 - Google Patents

Description

本発明は被エッチング膜をエッチングする工程を含む半導体装置の製造方法、プラズマ処理装置及び前記方法を実施するためのコンピュータプログラムを含んだ記憶媒体に関する。

半導体装置内に配線を形成する工程として、ｎ段目の配線を埋め込むための溝部（トレンチとも呼ばれている）と、ｎ段目の配線とｎ−１段目の配線とを接続する電極を埋め込むためのビアホールとを、一連の工程で形成し、これらの凹部に配線金属例えば銅を埋め込むことにより、配線と電極とを同時に形成するデュアルダマシン工程が知られている。

そしてパターンの微細化に伴い、トレンチとビアホールとを一連の工程で形成するために、フォトマスク、ＳＯＧ膜（スピンコーティングにより塗布されたＳｉＯ2膜）及び有機膜を上からこの順に積層した３層レジストを用い、予め層間絶縁膜中にビアホールに相当する孔を開けておいてこの中に前記有機膜を埋め込んでおき、この有機膜をマスクとして利用することで、トレンチを形成し、次いで有機膜を除去してトレンチとビアホールとを含む凹部を形成することが検討されている。

しかしこの手法において前記フォトマスク、ＳＯＧ膜、有機膜を形成する際にはいずれもスピンコーティングが用いられ、このスピンコーティングにより塗布膜が形成される過程においては、回転する基板に大量の塗布膜の原料を含む塗布液が供給され、その供給された塗布液の多くが遠心力により振り切られて基板の周囲に飛散する。従って既述の手法を用いると高コストになり、またその手法は、多くの工程を要するのでスループットが低いという問題があった。

そこで図６の構造を有する積層体１を形成することを検討している。この場合、発明の実施の形態で詳述するが、先ずフォトレジスト（ＰＲ）膜（以下レジスト膜と表記する）１８に形成されたレジストパターン１８ａをマスクとし、反射防止膜１７〜ＳｉＮ膜１５を介して層間絶縁膜であるＳｉＯ2（シリコン酸化）膜１４をエッチングしてホール１０を形成する。次いでその下の有機膜１３までホール１０を延長し、更にＳｉＯ2膜１６のパターンをＳｉＮ（窒化シリコン）膜１５に転写し、これをマスクとしてＳｉＯ2膜１４にトレンチを形成すると同時にＳｉＯＣＨ膜（低誘電率膜）１２にホールを形成することで、トレンチとビアホールとが形成できる。

この手法は既述の３層レジストを用いる場合に比べて低コストであり、工程数も少ないのでスループットも高いという利点がある。しかしこの手法を実施しようとすると、反射防止膜１７からＳｉＯ2膜１４までの積層膜を一気にエッチングしてホール１０を形成してしまうことが得策であるが、このようなエッチングを行うとストライエーション（縦縞部）と呼ばれる周方向において局所的にエッチングされた箇所が発生するという問題がある。図７（ａ）は、既述のようにＳｉＯ2膜１４をエッチングした後の積層体１の上面を示したものであり、また図７（ｂ）は、前記積層体１の一部の断面図である。図中１０ａはストライエーションである。このストライエーションの発生は、ＳｉＯ2膜１４のエッチングを行う際に用いられる、プラズマ化された処理ガスからレジスト膜１８及び反射防止膜１７、ＳｉＯ2膜１４，１６、ＳｉＮ膜１５が互いに異な膜として見え、これらの膜のエッチング速度が互いに異なることに起因している。

即ち、図８（ａ），（ｂ）に示すようにＳｉＯ2膜１４のエッチングが進行するにつれてホール１０の上部側の径は下部側の径に比べて次第に大きく広げられるが各膜に対して選択比があると（各膜のエッチング速度に大きな差があると）、各膜の広がり方が異なり、また各膜の境界部に段差が生じる。一方各膜の厚さは、各デバイスに応じてスペックが決まっているが、完全に均一ではなく、その結果各膜毎についても広がり方が周方向で異なり、段差の程度も周方向で異なることから、ＳｉＯ2膜１４の上方側の膜が局部的に削られてしまって、ＳｉＯ2膜１４側から見ると上層側の孔の形状が乱れ、その乱れがＳｉＯ2膜１４に転写されてストライエーションが発生することになる。

さらにＳｉＯ2膜１６のパターンとＳｉＯ2膜１４のパターンとは対応するようにリソグラフィー工程が行われるが、ミスアライメントが生じることもあり、今後パターンが微細化していくとミスアライメントは避け難い状況にあり、特にＳｉＯ2膜１６のパターンの線幅とレジスト膜１８のパターンの線幅とが近い場合にはミスアライメントが起こりやすい。この場合ＳｉＯ2膜１６のパターンとレジスト膜１８のパターンとが一部重なるため、反射防止膜１７をエッチングしたときに図９に示すように周方向の一部にＳｉＯ2膜１６が露出することになり、側壁のエッチングの不均一性がより大きくなってストライエーションが一層発生しやすい状態になる。
従って新規な低コストのデュアルダマシン工程を実施しようとすると、この問題を解決する必要がある。

なおこの課題を解決するために本発明で用いるガスについて、ＳｉＯ2からなる絶縁膜とフォトレジストとの選択比が等しい条件でエッチングするためのガスとして特許文献１に開示されているが、無機の犠牲膜を含む積層体を一気にエッチングするためのガスの選定の動機付けとなるものではない。
特開２００５−２４３９７８（段落００２５）

本発明の課題は、無機の絶縁膜と、この絶縁膜の上に積層され、絶縁膜とは成分が異なる第１の犠牲膜と、絶縁膜に配線埋め込み用の溝部を生成するためのパターンが形成された無機の絶縁膜からなる第２の犠牲膜と、からなる被エッチング膜をエッチングして配線埋め込み用のホールを生成するにあたり、ストライエーションが発生することを抑えることができる半導体製造装置の製造方法を提供することである。

本発明の半導体装置の製造方法は、無機の絶縁膜と、この絶縁膜の上に積層され、前記絶縁膜とは成分が異なる無機の第１の犠牲膜と、この第１の犠牲膜の上に積層され、前記絶縁膜に配線埋め込み用の溝部を生成するためのパターンが形成された無機の絶縁膜からなる第２の犠牲膜と、この第２の犠牲膜の上に積層され、配線埋め込み用のホールを生成するためのパターンが形成された、フォトレジストを含む有機膜と、を備えた基板を用いて半導体装置を製造する方法において、
前記有機膜の膜厚が前記絶縁膜、第１の犠牲膜及び第２の犠牲膜からなる被エッチング膜の膜厚よりも厚く設定され、
ＣＦ4及びＣＨＦ3を含む混合ガスをプラズマ化し、そのプラズマにより有機膜のエッチング速度を１とすると、前記無機の第１の犠牲膜、前記無機の第２の犠牲膜、前記絶縁膜の夫々のエッチング速度が０．８〜１．２であるように前記有機膜及び被エッチング膜をエッチングする工程を含むことを特徴とする。
また、他の本発明の半導体装置の製造方法は、
配線埋め込み用の凹部を形成するための半導体装置の製造方法において、
ＳｉＣ膜、ＳｉＣＯＨ膜、有機膜、第１のＳｉＯ2膜、ＳｉＮ膜、第２のＳｉO2膜、反射防止膜及び第1の開口寸法で開口した開口部を備えるレジストパターンが形成されたレジスト膜がこの順に積層されて構成される基板を、当該基板にプラズマ処理を行うための処理室に搬入する工程と、
前記開口部内を含む前記レジスト膜表面に、前記凹部の寸法を小さくするために、第１の処理ガスのプラズマによりポリマーを形成し、前記第１の開口寸法より小さい第２の開口寸法の開口部を形成する工程と、
前記第２の開口寸法の開口部を有するレジスト膜をマスクとして、前記レジスト膜、前記反射防止膜、前記第１のＳｉＯ2膜、前記ＳｉＮ膜及び前記第２のＳｉＯ2膜を、レジスト膜のエッチング速度を１とすると、前記反射防止膜、前記第１及び第２のＳｉＯ2膜、前記ＳｉＮ膜の夫々のエッチング速度が０．８〜１．２であるように第２の処理ガスのプラズマにより前記有機膜が露出するまでエッチングする工程と、
前記反射防止膜を第３の処理ガスのプラズマによりアッシングして除去する工程と、
前記ＳｉＮ膜をマスクとして、第４の処理ガスのプラズマにより前記有機膜をエッチングする工程と
前記第２のＳｉＯ2膜をマスクとして、第５の処理ガスのプラズマにより前記ＳｉＮ膜をエッチングする工程と、
前記ＳｉＮ膜をマスクとして、第６の処理ガスのプラズマにより前記第１のＳｉＯ2膜及び前記ＳｉＣＯＨ膜をエッチングする工程と、
前記ＳｉＮ膜、ＳｉＣ膜及び有機膜をエッチングして除去して前記凹部を形成する工程と、
を備え、
前記処理室に搬入後、前記第２の処理ガスによりエッチングを行う前の前記レジスト膜及び前記反射防止膜の合計膜厚は、前記第１及び第２のＳｉＯ2膜及び前記ＳｉＮ膜の合計膜厚よりも大きくなるように前記レジスト膜、前記反射防止膜、前記第１及び第２のＳｉＯ2膜及び前記ＳｉＮ膜が形成されていることを特徴とする。

前記第２の犠牲膜は、例えばシリコン酸化膜である。また例えば前記被エッチング膜をエッチングする前に、ＣＦ系ガスとＣＨｘＦｙ（ｘ、ｙは合計が４になる自然数）ガスとを含むガスをプラズマ化し、このプラズマによりフォトレジストの開口部の側壁に堆積物を付着させて開口寸法を減少させる工程が行われる。

また本発明のプラズマ処理装置は、無機の絶縁膜と、この絶縁膜の上に積層され、前記絶縁膜とは成分が異なる無機の第１の犠牲膜と、この第１の犠牲膜の上に積層され、前記絶縁膜に配線埋め込み用の溝部を生成するためのパターンが形成された無機の絶縁膜からなる第２の犠牲膜と、この第２の犠牲膜の上に積層され、配線埋め込み用のホールを生成するためのパターンが形成された、フォトレジストを含む有機膜と、を備え、前記有機膜の膜厚が前記絶縁膜、第１の犠牲膜及び第２の犠牲膜からなる被エッチング膜の膜厚よりも厚く設定された基板に対してプラズマ処理を行う装置において、基板を載置する載置台が設けられた処理室と、前記被エッチング膜をエッチングするためのＣＦ4及びＣＨＦ3を含む混合ガスを処理室内に供給する手段と、前記処理室内を真空排気するための真空排気手段と、前記処理室内のガスをプラズマ化する手段と、を備え、前記プラズマにより有機膜のエッチング速度を１とすると、前記無機の第１の犠牲膜、前記無機の第２の犠牲膜、前記絶縁膜の夫々のエッチング速度が０．８〜１．２であるように前記有機膜及び被エッチング膜をエッチングすることを特徴とする。

前記装置はＣＦ系ガスとＣＨｘＦｙ（ｘ、ｙは合計が４になる自然数）ガスとを含むガスを処理室内に供給する手段と、前記基板が載置台に載置された後、被エッチング膜をエッチングする前にＣＦ系ガスとＣＨｘＦｙガスとを含むガスをプラズマ化し、このプラズマによりフォトレジストの開口部の側壁に堆積物を付着させて開口寸法を減少させるように各手段を制御する制御部と、を備えていてもよい。既述の装置、方法において例えばＣＦ4とＣＨＦ3との流量比は０．５：１．５〜１．５：０．５であり、混合ガスは、酸素ガスを含んでいてもよい。また例えば前記有機膜は、フォトレジストの下に反射防止膜が積層されたものであり、フォトレジストにパターンが形成されており、さらに前記第１の犠牲膜は、例えば窒化シリコン膜である。

本発明の記憶媒体は、処理室内に載置された基板に対してプラズマ処理を行うプラズマ処理装置に用いられるコンピュータプログラムを格納した記憶媒体であって、前記コンピュータプログラムは、既述の半導体装置の製造方法を実施するようにステップが組まれていることを特徴とする。

本発明の半導体製造装置の製造方法によれば、第１の犠牲膜、第２の犠牲膜及び無機の絶縁膜からなる被エッチング膜と、この被エッチング膜の上層に設けられた、パターンが形成された有機膜とを備えた積層体に対して、いわば選択比レスでエッチングしてホールを形成することができる。従ってエッチングガスからは各膜の差が見えないので、各膜の間の段差の発生が抑えられストライエーションの発生が抑えられる。このような方法を半導体装置の製造工程の一工程であるデュアルダマシン工程に適用することで、前記ホールから層間絶縁膜を貫くビアホールを形成することができるため、塗布膜を多層に積層していた処理に比べて安価にかつ高スループットでデュアルダマシン工程を行うことができる。

以下、本発明の半導体製造装置の製造方法に用いるプラズマ処理装置の一例について図１を用いて説明する。図１に示したプラズマ処理装置２は表面がアルマイト加工され、例えば内部が密閉空間となっている処理室２１と、この処理室２１内の底面中央に配設された載置台３と、載置台３の上方に当該載置台３と対向するように設けられた上部電極４とを備えている。

前記処理室２１は電気的に接地されており、また処理室２１の底面の排気口２２には排気装置２３が配管２４を介して接続されている。この排気装置２３には圧力調整部（不図示）が含まれており、当該圧力調整部が制御部１００からの制御信号を受けることで、その信号に従い排気装置２３が処理室２１内を真空排気して処理室２１内が所望の真空度に維持されるように構成されている。制御部１００については後述する。なお図１において、２５は処理室２１の側壁に形成された基板であるウエハＷの搬送口であり、この搬送口２５はゲートバルブ２６により開閉自在に構成されている。

載置台３は、下部電極３１と、この下部電極３１を下方から支持する支持体３２とからなり、処理室２１の底面に絶縁部材３３を介して配設されている。載置台３の上部には静電チャック３４が設けられ、当該静電チャック３４を介して載置台３上にウエハＷが載置される。静電チャック３４は絶縁材料により構成され、この静電チャック３４の内部には高圧直流電源３５に接続された電極板３６が設けられている。当該高圧直流電源３５から電極板３６に電圧が印加されることによって静電チャック３４表面に静電気が発生する結果、当該静電チャック３４は載置されたウエハＷを静電吸着できるように構成されている。静電チャック３４には後述するバックサイドガスを当該静電チャック３４の上部に放出するための貫通孔３４ａが設けられている。

載置台３内には所定の冷媒（例えば、従来公知のフッ素系流体、水等）が通る冷媒流路３７が形成されており、冷媒が当該冷媒流路３７を流れることで載置台３が冷却され、この載置台３を介して当該載置台３上に載置されたウエハＷが所望の温度に冷却されるように構成されている。また下部電極３１には温度センサ（図示せず）が装着され、当該温度センサを介して下部電極３１上のウエハＷの温度が常時監視されている。

また載置台３の内部にはＨｅ（ヘリウム）ガス等の熱伝導性ガスをバックサイドガスとして供給するガス流路３８が形成されており、当該ガス流路３８は載置台３の上面の複数箇所で開口している。これらの開口部は静電チャック３４に設けられた前記貫通孔３４ａと連通しており、ガス流路３８にバックサイドガスを供給すると、当該バックサイドガスは貫通孔３４ａを介して静電チャック３４の上部へ流出する。このバックサイドガスが静電チャック３４と静電チャック３４上に載置されたウエハＷとの隙間全体に均等に拡散することにより、前記隙間における熱伝導性が高まるようになっている。

前記下部電極３１はハイパスフィルタ（ＨＰＦ）３ａを介して接地され、また下部電極３１には例えば１３．５６ＭＨｚの高周波電源３１ａが整合器３１ｂを介して接続されている。また下部電極３１の外周縁には静電チャック３４を囲むようにフォーカスリング３９が配置され、当該フォーカスリング３９を介してプラズマ発生時に当該プラズマが載置台３上のウエハＷに集束するように構成されている。

上部電極４は中空状に形成され、その下面には処理室２１内へ処理ガスを分散供給するための多数の孔４１が例えば均等に分散されるように形成されてガスシャワーヘッドを構成している。また上部電極４の上面中央にはガス導入管４２が形成され、このガス導入管４２は絶縁部材２７を介して処理室２１の上面中央を貫通している。そしてこのガス導入管４２は上流に向かうと多数に分岐して分岐管を構成し、分岐管４２Ａ〜４２Ｄの端部は夫々処理室２１内に供給される処理ガスが貯留されたＣＦ_４（四フッ化炭素）ガス供給源４５Ａ、ＣＨ_２Ｆ_２（ジフルオロメタン）ガス供給源４５Ｂ、ＣＨＦ_３（三フッ化メタン）ガス供給源４５Ｃ、Ｏ_２（酸素）ガス供給源４５Ｄに夫々接続され、また図示しない分岐管の端部は、後述の各ステップを行うための処理ガスが貯留された、図示しないガス供給源に夫々接続されている。

分岐管４２Ａ〜４２Ｄには夫々上流へ向けてバルブ４３Ａ〜４３Ｄ、流量制御部４４Ａ〜４４Ｄが順次介設されている。また図示しない分岐管にもバルブ、流量制御部が介設されており、各バルブ及び各流量制御部は、ガス供給系４６を構成している。ガス供給系４６は、制御部１００からの制御信号により各ガス供給源４５Ａ〜４５Ｄ及び不図示のガス供給源からの各処理ガスの給断及び流量を制御する。

また上部電極４はローパスフィルタ（ＬＰＦ）４７を介して接地されており、また当該上部電極４には高周波電源３１ａよりも周波数の高い、例えば６０ＭＨｚの高周波電源４ａが整合器４ｂを介して接続されている。なお図示は省略しているが高周波電源４ａ，３１ａは制御部１００に接続されており、制御部１００から送られる制御信号に従い各高周波電源から各電極に供給される電力が制御される。

このようなプラズマ処理装置２は、排気装置２３によって処理室２１内を真空排気するとともに各処理ガス供給源４５Ａ〜４５Ｄから所定の処理ガスを所定の流量で処理室２１内に供給した状態において、上部電極４及び下部電極３１に夫々高周波電力を印加すると、上部電極４に印加された高周波電力によって処理室２１内で前記処理ガスがプラズマ化（活性化）し、また下部電極３１に印加された高周波電力によってウエハＷにバイアス電位が発生し、イオン種をウエハＷ側に引き込んでエッチング形状の垂直性を高めるようにして載置台３上に載置されたウエハＷに対して所定のエッチング処理が施されるように構成されている。

またこのプラズマ処理装置２には例えばコンピュータからなる制御部１００が設けられている。制御部１００はプログラム、メモリ、ＣＰＵからなるデータ処理部などを備えており、前記プログラムには制御部１００がプラズマ処理装置２の各部に制御信号を送り、後述の各ステップを進行させることでウエハＷに対してエッチングパターンの形成が実施できるように命令が組まれている。また、例えばメモリには処理圧力、処理時間、ガス流量、電力値などの処理パラメータの値が書き込まれる領域を備えており、ＣＰＵがプログラムの各命令を実行する際これらの処理パラメータが読み出され、そのパラメータ値に応じた制御信号がこのプラズマ処理装置２の各部に送られることになる。

このプログラム（処理パラメータの入力用画面に関連するプログラムも含む）は、例えばフレキシブルディスク、コンパクトディスク、ＭＯ（光磁気ディスク）などにより構成される記憶媒体である記憶部１０１に格納されて制御部１００にインストールされる。

次に、前記プラズマ処理装置２を用いた本発明の半導体装置の製造方法の一実施形態について図２及び図３を参照しながら説明する。この実施の形態は多層積層体であるウエハＷの上部側に溝であるトレンチを、ウエハＷの下部側に前記トレンチに接続されたビアホールを、夫々一連の工程で形成するデュアルダマシン工程の一部である。

先ず、ゲートバルブ２６を開いて処理室２１内に図示しない搬送機構により基板であるウエハＷが搬入される。このウエハＷが載置台３上に水平に載置された後、搬送機構が処理室２１から退去してゲートバルブ２６が閉じられる。引き続きガス流路３８からバックサイドガスが供給されてウエハＷと静電チャック３４間の熱伝導性が高まることでウエハＷが所定の温度に冷却される。

その後は以下のステップが行われるがここで先ず前記ウエハＷについて説明しておく。ウエハＷは、図２（ａ）で示されるような積層体をその表面部に備えており、ＳｉＣ（炭化シリコン）膜５１上にＳｉＣＯＨ膜５２、有機膜５３、無機の絶縁膜であるＳｉＯ2膜５４、第１の犠牲膜であるＳｉＮ膜５５、第２の犠牲膜であるＳｉＯ2膜５６、有機材料からなる反射防止膜（ＡＲＣ）５７、レジスト膜５８がこの順に積層されている。ＳｉＯ2膜５６はこの例ではＴＥＯＳ（テトラエトキシシラン）を成膜原料として用いて成膜された膜であり、このＳｉＯ2膜５６には配線埋め込み用の溝部であるトレンチ５３ａを生成するためのマスクパターン５６ａが形成されている。反射防止膜５７の上部に形成されたレジスト膜５８には例えば円形の開口部であるレジストパターン５８ａが形成されている。またＳｉＯ2膜５４は、ＳｉＨ4ガスとＯ2ガスとを反応させて成膜したものである。なおＳｉＯ2膜５４、ＳｉＮ膜５５、ＳｉＯ2膜５６は特許請求の範囲でいう被エッチング膜を構成している。

レジスト膜５８及び反射防止膜５７は、ステップ２で後述するようにＳｉＯ2膜５６、ＳｉＮ膜５５及びＳｉＯ2膜５４をエッチングする際のマスクとして機能するため、レジスト膜５８及び反射防止膜５７の合計の膜厚は、ＳｉＯ2膜５６、ＳｉＮ膜５５及びＳｉＯ2膜５４の合計の膜厚よりも大きくなるように形成されており、例えばＳｉＣ膜５１、ＳｉＣＯＨ膜５２、有機膜５３、ＳｉＯ2膜５４、ＳｉＮ膜５５、ＳｉＯ2膜５６、反射防止膜５７、レジスト膜５８の各膜厚は、例えば夫々４０ｎｍ、１５０ｎｍ、１００ｎｍ、１５０ｎｍ、５０ｎｍ、５０ｎｍ、６０ｎｍ、２２０ｎｍである。

〔本発明の半導体装置の製造方法の実施の形態〕
（ステップ１：レジストパターン５８ａの開口寸法の縮小化）
排気装置２３により排気管２４を介して処理室２１内の排気が行われて、処理室２１内が所定の圧力例えば１００ｍＴ（０．１３×１０²Ｐａ）に維持され、処理室２１内にＣＦ系ガスであるＣＦ_４ガスと、ＣＨ₂Ｆ₂ガスとからなる混合ガスが供給される。続いて上部電極４に処理室２１内のガスをプラズマ化するために高周波電力が印加されると共に下部電極３１にプラズマ化したガスをウエハＷに向けて引き込むために高周波電力が印加される。このステップ１においては処理ガスの一部としてＣＨ2Ｆ2ガスを用いているため、ＣＨ2Ｆ2ガスの活性種に起因したポリマー成分がレジスト膜５８の表面に堆積し、ポリマー層５９が形成されて、レジストパターン５８ａの開口寸法が減少する（図２（ａ），（ｂ））。このようなレジストパターン５８ａ幅の縮小化は、このステップ１に続く一連のステップで形成されるホール５０のＣＤ（クリティカルディメンション）を小さく（ＣＤ ｓｈｒｉｎｋ）するために行われる。

（ステップ２：ＳｉＯ2膜５４におけるホール５０の生成）
高周波電源４ａ，３１ａがオフにされ、プラズマの発生が停止されると共に処理室２１内へのＣＦ₄ガス及びＣＨ₂Ｆ₂ガスの供給が停止される。排気装置２３により処理室２１内に残留したガスが排気され、その後に処理室２１内へのＣＦ₄ガス、ＣＨＦ₃ガス、Ｏ2ガスの供給が行われる。これらの混合ガスは、レジスト膜５８、反射防止膜５７、ＳｉＯ2膜５４，５６及びＳｉＮ膜５５の各膜の選択比（エッチング速度）に差がない、いわば選択比レスであるガスである。なお選択比レスであるとは、実験結果からみてレジスト膜５８のエッチング速度を１とするとＳｉＯ2膜５４，５６のエッチング速度が０．８〜１．２、ＳｉＮ膜５５のエッチング速度が０．８〜１．２の範囲に収まっていると考えられる。

前記混合ガスは各膜に対して選択比レスであるため、レジスト膜５８、反射防止膜５７、ＳｉＯ2膜５４，５６及びＳｉＮ膜５５があたかも同種の膜のように均一にエッチングされていく（図２（ｃ），（ｄ））。このエッチングは有機膜５３が露出するまで行われるが、マスクであるレジスト膜５８及び反射防止膜５７の合計の膜厚が被エッチング膜であるＳｉＯ2膜５４，５６及びＳｉＮ膜５５の合計の膜圧よりも大きくなるように各膜の膜厚を設定しているため、エッチング終了後において反射防止膜５７が残っている。このエッチング処理を行う混合ガスは、ＣＦ_４ガス及びＣＨＦ₃ガスのみから構成されていてもよいが、これらＣＦ_４ガス及びＣＨＦ₃ガスに希釈ガスが加えられたものであってもよく、希釈ガスとしては例えば上述の実施形態のようにＯ2ガスが用いられる。

（ステップ３：反射防止膜５７のアッシング及び有機膜５３のエッチング）
これ以降のステップについて簡単に記載しておく。ステップ２の後は、処理室２１内へＯ_２ガスを供給してプラズマ化し、前段のステップにおいてＳｉＯ2膜５６及びＳｉＮ膜５５上に残留していた反射防止膜５７のアッシングと有機膜５３のエッチングとを行い、有機膜５３はＳｉＮ膜５５をマスクとしてホール形状にエッチングされる。（図２（ｅ））。

（ステップ４：ＳｉＮ膜５５のエッチング）
その後ＳｉＯ2膜５６をマスクとして、ＳｉＮ膜５５をエッチングする（図２（ｆ））。このプロセスは、例えばＣＨ2Ｆ2ガス、Ａｒガス、Ｏ2ガス及びＣＦ4ガスからなる混合ガスをプラズマ化することにより行われる。

（ステップ５：ＳｉＯ2膜５４、ＳｉＣＯＨ膜５２のエッチング及びＳｉＯ2膜５６の除去）
然る後、ＳｉＮ膜５５をマスクとしてＳｉＯ2膜５４、ＳｉＣＯＨ膜５２をエッチングする。このプロセスは、例えばＣ5Ｆ8ガス、Ａｒガス及びＯ2ガスからなる混合ガスをプラズマ化することで行われ、このエッチングプロセスにおいてＳｉＯ2膜５６もエッチングされて除去される（図３（ａ））。

（ステップ６：ＳｉＣ膜５１のエッチング及びＳｉＮ膜５５の除去及び有機膜５３のエッチング）
さらにＳｉＣ膜５１、ＳｉＮ膜５５をエッチングにより除去し、ＳｉＯ2膜５４をマスクとして有機膜５３をエッチングし、配線溝（トレンチ）５３ａを形成する。こうしてビアホール５０ａとトレンチ５３ａとが形成され、デュアルダマシンによる配線埋め込み用の凹部が形成されることになる（図３（ｂ））。

上述の実施形態においては、ＳｉＯ2膜５４、５６及びＳｉＮ膜５５からなる被エッチング膜と、有機マスクである反射防止膜５７及びレジスト膜５８とからなる積層体に対して、いわば選択比レスでエッチングしてホール５０を形成することができる。従ってＣＦ4ガス及びＣＨＦ3ガスを含むエッチングガスからはこれらのレジスト膜５８、反射防止膜５７、ＳｉＯ2膜５４、５６及びＳｉＮ膜５５の各膜の差が見えないので、各膜の間の段差の発生が抑えられる結果としてストライエーションの発生が抑えられる。このような方法を半導体装置の製造工程の一工程であるデュアルダマシン工程に適用することで、前記ホール５０から層間絶縁膜であるＳｉＣＯＨ膜５２及びＳｉＣ膜５１を貫くビアホール５０ａを形成することができるため、塗布膜を多層に積層していた処理に比べて安価にかつ高スループットでデュアルダマシン工程を行うことができる。

なお上述のウエハＷにおいては第１の犠牲膜をＳｉＮ膜５５、第２の犠牲膜をＳｉＯ2膜５６として構成しているが、第１及び第２の犠牲膜はこのような構成とすることに限られず、例えばＳｉＣＮ、ＳｉＣ、ＴｉＮなどにより第１の犠牲膜を構成してもよく、またＳｉＯＣ、ＳｉＣＯＨ、ＳｉＣＯＮＨなどにより第２の犠牲膜を構成してもよい。また被エッチング膜を構成する、第１の犠牲膜の下層の無機絶縁膜としてはＳｉＯ2により構成されることに限られず、例えばＳｉＯＣ、ＳｉＣＯＨ、ＳｉＣＯＮＨなどにより構成されてもよい。

（実験例１）
（実施例１−１）
実施例１−１では既述の実施形態で説明した積層構造を有するウエハＷに対して、既述のプラズマ処理装置２を用いて実施形態で説明したステップ１に示した手順に従い、レジストパターン５８ａを覆うポリマー層５９を形成してパターン５８ａの開口寸法の縮小化を行った。このステップ１における処理条件を以下に示す。
（ステップ１：レジストパターン５８ａの開口寸法の縮小化）
処理室２１内の圧力：１００ｍＴ（０．１３×１０²Ｐａ）
上部電極４に供給される電力：５００Ｗ
下部電極３１に供給される電力：４００Ｗ
ＣＦ_４ガスの流量：１５０ｓｃｃｍ
ＣＨ2Ｆ2ガスの流量：１５ｓｃｃｍ
処理時間：４０ｓ

ステップ１の処理を終えた一部のウエハＷについて実施形態で示したステップ２に従い、エッチングを行った。このステップ２における条件は以下のとおりである。
（ステップ２：ＳｉＯ2膜５４におけるホール５０の生成）
ＣＦ_４ガスの流量：１００ｓｃｃｍ
ＣＨＦ₃ガスの流量：１００ｓｃｃｍ
Ｏ2ガスの流量：１０ｓｃｃｍ
処理時間：１２５ｓ
なお処理室２１内の圧力、上部電極４に供給される電力、下部電極３１に供給される電力は前記ステップ１と同じ条件になるように設定した。

未処理のウエハＷと、ステップ１の処理を行ったがステップ２の処理を行っていないウエハＷとについて夫々の縦断側面を観察し、その断面を図４（ａ），（ｂ）に夫々示した。この図に示すようにステップ１の処理を行ったウエハＷのレジストパターン５８ａは未処理のウエハＷのレジストパターン５８ａに比べてその開口寸法が縮小されていることが確認された。

続いてステップ２の処理を終えたウエハＷについてその中心部及び周縁部の上面を夫々観察したところ、中心部に形成されたホール５０及び周縁部に形成されたホール５０は、どちらも図５（ａ）に示すようにレジストパターン５８ａに沿って略円形に開口されており、ストライエーションは発生していなかった。さらにこのようなホール５０の観察を行った後にプラズマ処理装置２の処理室２１にＯ2ガスを供給し、そのＯ2ガスをプラズマ化させることにより、ステップ２においてエッチングされずに残留している反射防止膜５７をアッシングすることで完全に除去してＳｉＯ2膜５６を露出させた。このアッシング処理後にウエハＷの中心部、周縁部の各上面を観察したところ、各部に形成されたホール５０の開口部は円形であり、当該ホール５０にストライエーションは発生していなかった。従ってこのようなステップにより処理を実施することでホール５０にストライエーションの発生を防ぐことができることが確認され、本発明の効果が確認された。

（実施例２）
（実施例２−１）
この実施例２−１では先ず前記実施例１−１のステップ１と同様にウエハＷを処理し、レジストパターン５８ａの開口寸法の縮小化を行った。続いてステップ２ＡとしてウエハＷに実施例１−１のステップ２と略同様の手順に従ってＳｉＯ2膜５４にホール５０を生成した。このステップ２Ａにおいては実施例１−１のステップ２と異なりＯ2ガスの処理室２１への供給は行わず、ＣＦ_４ガス及びＣＨＦ₃ガスのみからなる混合ガスを用いてウエハＷに対して処理を行った。以下にこの実施例２−１におけるステップ２Ａの処理条件を示す。なおこの実施例２−１、後述する比較例２−１〜２−３、実施例３で行うステップ１の処理条件はすべて実施例１−１のステップ１の処理条件と同一に設定されている。

（ステップ２Ａ）
ＣＦ_４ガスの流量：１５０ｓｃｃｍ
ＣＨＦ₃ガスの流量：５０ｓｃｃｍ
処理時間：１３１ｓ
その他のプロセス条件は前記ステップ１と同じ条件に設定した。上記ステップ２Ａのエッチング終了後、実施例１−１と同様にしてホール５０を観察したところ、その開口部は略円形であり、ストライエーションは発生していなかった。

（比較例２−１）
この比較例２−１においては既述のステップ１に示した手順に従ってウエハＷを処理した後、既述の実施例２−１のステップ２Ａに示した手順と同様の手順に従って前記ウエハＷにエッチング処理を行った。但し処理時間は４４ｓに設定した。さらにその後ステップ３Ａとして、Ｃ5Ｆ8ガス、ＣＨ2Ｆ2ガス、Ａｒガス及びＯ2ガスからなる混合ガスをプラズマ化させることによりエッチング処理を行った。ステップ３Ａの処理条件について以下に示す。

（ステップ３Ａ）
処理室２１内の圧力：３０ｍＴ（０．０４×１０²Ｐａ）
上部電極４に供給される電力：１０００Ｗ
下部電極３１に供給される電力：２３００Ｗ
Ｃ5Ｆ8ガスの流量：１３ｓｃｃｍ
ＣＨ2Ｆ2ガスの流量：１０ｓｃｃｍ
Ａｒガスの流量：４００ｓｃｃｍ
Ｏ2ガスの流量：２５ｓｃｃｍ
処理時間：３０ｓ

上記ステップ３Ａ終了後、実施例１−１と同様にしてホール５０を観察したところ、図５（ｂ）に示すようにストライエーションが発生していた。その後、同様に反射防止膜５６をアッシングすることにより除去して再度ウエハＷを観察したが、この場合においても各ホール５０にはストライエーションが発生していた。

（比較例２−２）
この比較例２−２においてはステップ２Ａを７３ｓ行い、続いてステップ３Ａを１５ｓ行った他は比較例２−１と同様である。そしてステップ３Ａ終了後、比較例２−１と同様の観察を行ったところ各ホール５０にはストライエーションが発生していた。

（比較例２−３）
比較例２−３においては既述の実施例１−１のステップ１に示した手順に従ってウエハＷにレジストパターン５８ａの開口寸法の縮小化処理を行った後、ステップ２Ａと同様の処理を９０ｓ行い、その後ステップ３Ｂとして処理室２１にＣ5Ｆ8ガス、Ａｒガス及びＯ2ガスからなる混合ガスを供給して、これらの処理ガスをプラズマ化させることによりエッチング処理を行いＳｉＯ2膜５４にホール５０を形成した。このステップ３Ｂの処理条件について以下に示す。

（ステップ３Ｂ）
処理室２１内の圧力：５０ｍＴ（０．６７×１０²Ｐａ）
上部電極４に供給される電力：５００Ｗ
下部電極３１に供給される電力：２５００Ｗ
Ｃ5Ｆ8ガスの流量：１０ｓｃｃｍ
Ａｒガスの流量：１４００ｓｃｃｍ
Ｏ2ガスの流量：１０ｓｃｃｍ
処理時間：３０ｓ
上記ステップ３Ｂ終了後、比較例２−１と同様の観察を行ったところ各ホール５０にはストライエーションが発生していた。

実施例２−１と比較例２−１〜２−３の結果からＳｉＯ2膜５４のエッチングを一貫してＣＦ4及びＣＨＦ3ガスを含む混合ガスにより行うことでホール５０にストライエーションの発生を防ぐことができるが、このホール５０の形成途中で前記混合ガスを他のガスに変更してエッチングを行うとストライエーションが発生することが分かる。その理由はステップ３Ａ，３Ｂで用いた処理ガスが各膜に対して大きな選択比があるからである。

（実験例３）
実験例３としてウエハＷについて既述の実施例１−１のステップ１と同様の処理を行った後、ＣＨＦ3ガスの流量を１００ｓｃｃｍに設定し、それ以外のＣＦ4ガスの流量、Ｏ2ガスの流量及び処理時間をウエハＷ毎に変更して既述の実施例１−１のステップ２と同様に処理を行った。ＣＦ4ガスの流量を１５０ｓｃｃｍ、Ｏ2ガスの流量を５ｓｃｃｍ、処理時間を１２５ｓに設定して処理したものを実施例３−１、ＣＦ4ガスの流量を１００ｓｃｃｍ、Ｏ2ガスの流量を１０ｓｃｃｍ、処理時間を１２５ｓに設定して処理したものを実施例３−２、ＣＦ4ガスの流量を５０ｓｃｃｍ、Ｏ2ガスの流量を１５ｓｃｃｍ、処理時間を１２０ｓに設定して処理を行ったものを実施例３−３とした。

各処理の終了後、実施例２−１と同様に実施例３−１〜実施例３−３の各ウエハＷの上面を観察すると、これらのホール５０の開口部は略円形であり、ストライエーションは発生していなかった。この実施例３−１〜３−３の結果からＣＦ4の流量比とＣＨＦ3の流量比とが０．５：１．５〜１．５：０．５であるときには本発明の効果が示されることが確認された。なお実施例３−１〜３−３の間でホール５０の形状を比較すると、実施例５−２が最もレジストパターン５８ａに沿った好ましい形状であった。

本発明のエッチング方法で使用するエッチング装置の一例を示す縦断側面図である。 本発明の実施形態における工程の一例を示す説明図である。 本発明の実施形態における工程の一例を示す説明図である。 実施例においてレジスト膜のパターン上にポリマー層が形成された様子を示した説明図である。 実施例においてホールが形成されたウエハＷの一部の上面図である。 被エッチング膜と犠牲膜とを含んだ積層体の構造を示した縦断面図である。 従来のエッチング方法により前記積層体がエッチングされて生成したホールに形成されたストライエーションを示す説明図である。 前記積層体がエッチングされる様子を示した説明図である。 前記積層体をエッチングして生成したホールの構造を示した説明図である。

符号の説明

２ プラズマ処理装置
２１ 処理室
３１ 下部電極
４ 上部電極
５０ ホール
５４，５６ ＳｉＯ_２（シリコン酸化）膜
５５ ＳｉＮ（窒化シリコン）膜
５７ 反射防止膜
５８ レジスト膜
５８ａ レジストパターン

Claims (16)

1. 無機の絶縁膜と、この絶縁膜の上に積層され、前記絶縁膜とは成分が異なる無機の第１の犠牲膜と、この第１の犠牲膜の上に積層され、前記絶縁膜に配線埋め込み用の溝部を生成するためのパターンが形成された無機の絶縁膜からなる第２の犠牲膜と、この第２の犠牲膜の上に積層され、配線埋め込み用のホールを生成するためのパターンが形成された、フォトレジストを含む有機膜と、を備えた基板を用いて半導体装置を製造する方法において、
   前記有機膜の膜厚が前記絶縁膜、第１の犠牲膜及び第２の犠牲膜からなる被エッチング膜の膜厚よりも厚く設定され、
   ＣＦ4及びＣＨＦ3を含む混合ガスをプラズマ化し、そのプラズマにより有機膜のエッチング速度を１とすると、前記無機の第１の犠牲膜、前記無機の第２の犠牲膜、前記絶縁膜の夫々のエッチング速度が０．８〜１．２であるように前記有機膜及び被エッチング膜をエッチングする工程を含むことを特徴とする半導体装置の製造方法。
2. ＣＦ4とＣＨＦ3との流量比が０．５：１．５〜１．５：０．５であることを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記混合ガスは、酸素ガスを含むことを特徴とする請求項１または２記載の半導体装置の製造方法。
4. 前記有機膜は、フォトレジストの下に反射防止膜が積層されたものであり、フォトレジストにパターンが形成されていることを特徴とする請求項１ないし３のいずれか一に記載の半導体装置の製造方法。
5. 前記第１の犠牲膜は、窒化シリコン膜であることを特徴とする請求項１ないし４のいずれか一に記載の半導体装置の製造方法。
6. 前記第２の犠牲膜は、シリコン酸化膜であることを特徴とする請求項１ないし５のいずれか一に記載の半導体装置の製造方法。
7. 前記被エッチング膜をエッチングする前に、ＣＦ系ガスとＣＨｘＦｙ（ｘ、ｙは合計が４になる自然数）ガスとを含むガスをプラズマ化し、このプラズマによりフォトレジストの開口部の側壁に堆積物を付着させて開口寸法を減少させる工程を行うことを特徴とする請求項１ないし６のいずれか一に記載の半導体装置の製造方法。
8. 無機の絶縁膜と、この絶縁膜の上に積層され、前記絶縁膜とは成分が異なる無機の第１の犠牲膜と、この第１の犠牲膜の上に積層され、前記絶縁膜に配線埋め込み用の溝部を生成するためのパターンが形成された無機の絶縁膜からなる第２の犠牲膜と、この第２の犠牲膜の上に積層され、配線埋め込み用のホールを生成するためのパターンが形成された、フォトレジストを含む有機膜と、を備え、前記有機膜の膜厚が前記絶縁膜、第１の犠牲膜及び第２の犠牲膜からなる被エッチング膜の膜厚よりも厚く設定された基板に対してプラズマ処理を行う装置において、
   基板を載置する載置台が設けられた処理室と、
   前記被エッチング膜をエッチングするためのＣＦ4及びＣＨＦ3を含む混合ガスを処理室内に供給する手段と、
   前記処理室内を真空排気するための真空排気手段と、
   前記処理室内のガスをプラズマ化する手段と、
   を備え、
   前記プラズマにより有機膜のエッチング速度を１とすると、前記無機の第１の犠牲膜、前記無機の第２の犠牲膜、前記絶縁膜の夫々のエッチング速度が０．８〜１．２であるように前記有機膜及び被エッチング膜をエッチングすることを特徴とするプラズマ処理装置。
9. ＣＦ系ガスとＣＨｘＦｙ（ｘ、ｙは合計が４になる自然数）ガスとを含むガスを処理室内に供給する手段と、
   前記基板が載置台に載置された後、被エッチング膜をエッチングする前にＣＦ系ガスとＣＨｘＦｙガスとを含むガスをプラズマ化し、このプラズマによりフォトレジストの開口部の側壁に堆積物を付着させて開口寸法を減少させるように各手段を制御する制御部と、
   を備えたことを特徴とする請求項８記載のプラズマ処理装置。
10. ＣＦ4とＣＨＦ3との流量比が０．５：１．５〜１．５：０．５であることを特徴とする請求項８または９記載のプラズマ処理装置。
11. 前記混合ガスは、酸素ガスを含むことを特徴とする請求項８ないし１０のいずれか一に記載のプラズマ処理装置。
12. 前記有機膜は、フォトレジストの下に反射防止膜が積層されたものであり、フォトレジストにパターンが形成されていることを特徴とする請求項８ないし１１のいずれか一に記載のプラズマ処理装置。
13. 前記第１の犠牲膜は、窒化シリコン膜であることを特徴とする請求項８ないし１２のいずれか一に記載のプラズマ処理装置。
14. 前記第２の犠牲膜は、シリコン酸化膜であることを特徴とする請求項８ないし１３のいずれか一に記載のプラズマ処理装置。
15. 処理室内に載置された基板に対してプラズマ処理を行うプラズマ処理装置に用いられるコンピュータプログラムを格納した記憶媒体であって、
    前記コンピュータプログラムは、請求項１ないし７のいずれか一つに記載の半導体装置の製造方法を実施するようにステップが組まれていることを特徴とする記憶媒体。
16. 配線埋め込み用の凹部を形成するための半導体装置の製造方法において、
    ＳｉＣ膜、ＳｉＣＯＨ膜、有機膜、第１のＳｉＯ2膜、ＳｉＮ膜、第２のＳｉO2膜、反射防止膜及び第1の開口寸法で開口した開口部を備えるレジストパターンが形成されたレジスト膜がこの順に積層されて構成される基板を、当該基板にプラズマ処理を行うための処理室に搬入する工程と、
    前記開口部内を含む前記レジスト膜表面に、前記凹部の寸法を小さくするために、第１の処理ガスのプラズマによりポリマーを形成し、前記第１の開口寸法より小さい第２の開口寸法の開口部を形成する工程と、
    前記第２の開口寸法の開口部を有するレジスト膜をマスクとして、前記レジスト膜、前記反射防止膜、前記第１のＳｉＯ2膜、前記ＳｉＮ膜及び前記第２のＳｉＯ2膜を、レジスト膜のエッチング速度を１とすると、前記反射防止膜、前記第１及び第２のＳｉＯ2膜、前記ＳｉＮ膜の夫々のエッチング速度が０．８〜１．２であるように第２の処理ガスのプラズマにより前記有機膜が露出するまでエッチングする工程と、
    前記反射防止膜を第３の処理ガスのプラズマによりアッシングして除去する工程と、
    前記ＳｉＮ膜をマスクとして、第４の処理ガスのプラズマにより前記有機膜をエッチングする工程と
    前記第２のＳｉＯ2膜をマスクとして、第５の処理ガスのプラズマにより前記ＳｉＮ膜をエッチングする工程と、
    前記ＳｉＮ膜をマスクとして、第６の処理ガスのプラズマにより前記第１のＳｉＯ2膜及び前記ＳｉＣＯＨ膜をエッチングする工程と、
    前記ＳｉＮ膜、ＳｉＣ膜及び有機膜をエッチングして除去して前記凹部を形成する工程と、
    を備え、
    前記処理室に搬入後、前記第２の処理ガスによりエッチングを行う前の前記レジスト膜及び前記反射防止膜の合計膜厚は、前記第１及び第２のＳｉＯ2膜及び前記ＳｉＮ膜の合計膜厚よりも大きくなるように前記レジスト膜、前記反射防止膜、前記第１及び第２のＳｉＯ2膜及び前記ＳｉＮ膜が形成されていることを特徴とする半導体装置の製造方法。

Images