JP2005243978A

JP2005243978A - 半導体素子の製造方法

Info

Publication number: JP2005243978A
Application number: JP2004052684A
Authority: JP
Inventors: Kazuhisa Sawada; 和久澤田
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2004-02-27
Filing date: 2004-02-27
Publication date: 2005-09-08

Abstract

【課題】高集積化された半導体素子における上層配線の断線を確実に防止して信頼性と高歩留りを確保するとともに、スルーホールの寸法精度及び生産性を向上させることができる半導体素子の製造方法を提供する。
【解決手段】第２層間絶縁膜７とフォトレジスト８の選択比（エッチングレート比）が高い条件にて、第２層間絶縁膜７、平坦化絶縁膜６及び第１層間絶縁膜５をドライエッチングする。エッチングガスは、例えばＣＦ_４を用いると下層配線４上を垂直に開口することができる。次に、第２層間絶縁膜７とフォトレジスト８との選択比がほぼ等しい条件にてフォトレジスト８と第２層間絶縁膜７をドライエッチングし、スルーホール９を形成する。エッチングガスは、例えばＣＦ_４とＯ_２の混合ガスを用い、ＣＦ_４に対するＯ_２の流量比を０．８〜１．２とすると、エッチング形状がフォトレジスト８の開口部８ａの形状に依存したテーパ部を形成することができる。
【選択図】図２

Description

本発明は、半導体素子の製造方法に関し、特に下層配線と上層配線を電気的に接続するためのスルーホールを形成する半導体素子の製造方法に関する。

近年、半導体デバイスでは高速化、高性能化への要求から、半導体素子がますます微細化され構造が複雑になっている。それに従い、半導体素子の高集積化のために種々の多層配線技術が採用されている。このような半導体素子は、例えば、特開平６−６５７４６号公報（特許文献１）に開示されている。図４（ａ）〜図５（ｆ）は従来の半導体素子４１の製造方法を説明する要部断面図である。

先ず、図４（ａ）に示すように、能動素子を形成した半導体基板４２の上に、プラズマＣＶＤ法により酸化シリコンからなる下地絶縁膜４３を形成する。次に、下地絶縁膜４３の上にスパッタ法によりアルミニウムを堆積してパターニングし、下層配線４４を形成する。次に、図４（ｂ）に示すように、下地絶縁膜４３と下層配線４４の全面に、プラズマＣＶＤ法により酸化シリコンからなる第１層間絶縁膜４５を形成する。このとき、下層配線４４の影響により第１層間絶縁膜４５上に段差ができる。この段差が存在すると、フォトリソグラフィ工程における露光系のレンズ焦点が部分的に合わなくなり、後に形成するスルーホールや上層配線等の微細パターンの寸法精度を低下させる原因になる。この段差を緩和するため、第１層間絶縁膜４５の上に、ポリシロキサン系、アルコキシラン系の溶液を回転塗布し、窒素雰囲気中で熱処理を行うことにより、有機ＳＯＧ（Spin On Glass）膜からなる平坦化絶縁膜４６を形成する。次に、図４（ｃ）に示すように、ドライエッチングにより平坦化絶縁膜４６と第１層間絶縁膜４５の一部をエッチバックして平坦化する。

次に、図５（ｄ）に示すように、プラズマＣＶＤ法により酸化シリコンからなる第２層間絶縁膜４７を形成した後、その上にフォトレジスト４８を形成し、公知のフォトリソグラフィ技術により露光及び現像を行ない、所定領域を開口する。次に、図５（ｅ）に示すように、フォトレジスト４８をマスクとして、ドライエッチングにより第２層間絶縁膜４７と第１層間絶縁膜４５に対して異方性エッチングを行い、下層配線４４に達するスルーホール４９を形成する。最後に、図５（ｆ）に示すように、フォトレジスト４８を除去した後、下層配線４４に接続させるようにスパッタ法によりアルミニウムからなる上層配線５０を形成し、半導体素子４１を得る。

しかし、半導体素子４１の高集積化に伴ない、下層配線４４が狭ピッチ化すると、スルーホール４９のアスペクト比（深さと幅の比）が高くなる。このようなスルーホール４９の内部に上層配線５０を形成しようとすると、角部５０ａのステップカバレッジ（段差被覆性）が低下し、電流密度の増大により半導体素子４１の誤動作や断線等の問題が生じる。これを改善するために、例えば、特開平６−９７１０４号公報（特許文献２）には、他の半導体素子が開示されている。図６（ａ）〜（ｃ）はこの半導体素子５１の製造方法を説明する要部断面図である。

先ず、図６（ａ）に示すように、上述した図４（ａ）〜図５（ｄ）と同様の方法で、能動素子を形成した半導体基板４２の上に下地絶縁膜４３〜フォトレジスト４８を形成した後、公知のフォトリソグラフィ技術により露光及び現像を行ない、フォトレジスト４８の所定領域を開口する。次に、このフォトレジスト４８をマスクとしてバッファードフッ酸溶液を用いたウェットエッチングにより、第２層間絶縁膜４７と第１層間絶縁膜４５の一部に対して等方性エッチングを行なう。次に、図６（ｂ）に示すように、ドライエッチングにより第１層間絶縁膜４５に対して異方性エッチングを行い、下層配線４４に達するスルーホール５２を形成する。最後に、図６（ｃ）に示すように、フォトレジスト４８を除去した後、下層配線４４に接続させるようにスパッタ法によりアルミニウムからなる上層配線５３を形成し、半導体素子５１を得る。
特開平６−６５７４６号公報（第４頁、００２９段落〜００３２段落、図５）特開平６−９７１０４号公報（第２頁、０００２段落〜０００５段落、図２）

しかしながら、従来の半導体素子５１の形成方法には、以下のような問題があった。上述したように、下層配線４４上に第１層間絶縁膜４５、平坦化絶縁膜４６及び第２層間絶縁膜４７を形成した後、ウェットエッチングとドライエッチングの２段階エッチングを行ない、下部に垂直部を有し、上部にテーパ部を有するスルーホール５２を形成することにより、ステップカバレッジの優れた上層配線５３を形成していた。

しかし、半導体素子５１の下層配線４４は、全て同じ寸法で形成されているわけではなく配線の幅や間隔が異なっているため、例えば、図７（ａ）に示すように、幅の狭い下層配線４４ａに対して、幅の広い下層配線４４ｂの上部には平坦化絶縁膜４６が厚く形成される。その結果、平坦化絶縁膜４６全面をエッチバックしても、幅の広い下層配線４４ｂの上部には平坦化絶縁膜４６が残りやすくなる。このような状態で、ウェットエッチングを行なうと、図７（ｂ）に示すように、第２層間絶縁膜４７、第１層間絶縁膜４５のみならず、幅の広い下層配線４４ｂ上に形成された平坦化絶縁膜４６もオーバーエッチングにより除去されて空洞部４６ａが発生する。これは、ウェットエッチングにおける平坦化絶縁膜４６のエッチングレートが、第２層間絶縁膜４７、第１層間絶縁膜４５のエッチングレートよりも大きいためである。その後、図７（ｃ）に示すように、フォトレジスト４８をマスクとして、ドライエッチングにより第１層間絶縁膜４５に対して異方性エッチングを行い、下層配線４４ｂに達するスルーホール５２を形成した後、図７（ｄ）に示すように、下層配線４４ｂに接続させるようにスパッタ法によりアルミニウムからなる上層配線５３を形成すると、空洞部４６ａが原因で上層配線５３にクラック５３ａが発生する。このクラック５３ａは断線の原因となり、半導体素子５１の信頼性や歩留りを大きく低下させるという問題があった。

また、スルーホール５２の上部にテーパ部を形成するウェットエッチングは、横方向にもエッチングが進行するため、制御性に乏しく、バッチ間あるいはウェーハ面内においてばらつきを生じ易いという問題もあった。これは、スルーホール５２の寸法精度を低下させ、半導体素子５１の高集積化を阻害する要因になっていた。さらに、ウェットエッチングとドライエッチングの２段階エッチングを行なってスルーホール６２を形成していたので、工程が長く生産性が低いという問題もあった。

本発明は、上記問題点を解決するために考えられたもので、高集積化された半導体素子における上層配線の断線を確実に防止して信頼性と高歩留りを確保するとともに、スルーホールの寸法精度及び生産性を向上させることができる半導体素子の製造方法を提供することを目的とする。

上記目的を達成するために、本発明の請求項１記載の半導体素子の製造方法は、下層配線が形成された半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上に順テーパ状の開口部を有するフォトレジストを形成する工程と、前記フォトレジストに対して選択比の高い混合ガスを使用して前記絶縁膜をドライエッチングし、前記下層配線まで達するスルーホールの垂直部を形成する工程と、前記フォトレジストに対して選択比の低い混合ガスを使用して前記絶縁膜をドライエッチングし、前記スルーホールの上部にテーパ部を形成する工程と、前記絶縁膜上及び前記スルーホール内に上層配線を形成する工程とを有することを特徴とする。

また、請求項２記載の半導体素子の製造方法は、下層配線が形成された半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上に順テーパ状の開口部を有するフォトレジストを形成する工程と、前記フォトレジストに対して選択比の高い混合ガスを使用して前記絶縁膜の途中までをドライエッチングし、スルーホールの垂直部を形成する工程と、前記フォトレジストに対して選択比の低い混合ガスを使用して前記絶縁膜をドライエッチングし、前記スルーホールの上部にテーパ部を形成すると同時に、前記下層配線まで達するスルーホールの垂直部を形成する工程と、前記絶縁膜上及び前記スルーホール内に上層配線を形成する工程とを有することを特徴とする。

また、請求項３記載の半導体素子の製造方法は、請求項１又は２記載の半導体素子の製造方法であって、前記フォトレジストの上部にフォーカスを合わせて露光を行った後、現像処理を施すことにより、前記フォトレジストにテーパ状の開口部を形成することを特徴とする。

また、請求項４記載の半導体素子の製造方法は、請求項１又は２記載の半導体素子の製造方法であって、前記フォトレジストに対して選択比の高い混合ガスが、ＣＦ系ガスからなることを特徴とする。

また、請求項５記載の半導体素子の製造方法は、請求項１又は２記載の半導体素子の製造方法であって、前記フォトレジストに対して選択比の低い混合ガスが、ＣＦ系ガスとＯ_２ガスからなり、前記ＣＦ系ガスに対する前記Ｏ_２ガスの流量比が０．８〜１．２であることを特徴とする。

また、請求項６記載の半導体素子の製造方法は、請求項４又は５記載の半導体素子の製造方法であって、前記ＣＦ系ガスが、ＣＦ_４、Ｃ_２Ｈ_６、ＣＨＦ_３及びＣ_３Ｈ_８のうちの少なくとも１種類以上からなることを特徴とする。

また、請求項７記載の半導体素子の製造方法は、請求項１又は２記載の半導体素子の製造方法であって、前記絶縁膜が、ＣＶＤ法により形成された層間絶縁膜と塗布法により形成された平坦化絶縁膜を有することを特徴とする。

また、請求項８記載の半導体素子の製造方法は、請求項７記載の半導体素子の製造方法であって、前記平坦化絶縁膜が、有機ＳＯＧ膜、無機ＳＯＧ膜及び高分子膜のうちの少なくとも１種類以上からなることを特徴とする。

また、請求項９記載の半導体素子の製造方法は、請求項１又は２記載の半導体素子の製造方法であって、前記下層配線及び上層配線が、アルミニウム、ポリシリコン、チタン、窒化チタン、タングステン、窒化タングステン、金、銅及び金属シリサイドのうちの少なくとも１種類以上からなることを特徴とする。

以上説明したように、本発明の半導体素子の製造方法によれば、先ず、フォトレジストにテーパ状の開口部を形成する。次に、フォトレジストに対する選択比を変えて絶縁膜のドライエッチングを行い、スルーホールの垂直部とテーパ部を形成する。これにより、下層配線の幅や寸法が異なり、下層配線上に平坦化絶縁膜が存在する場合でも、平坦化絶縁膜がオーバーエッチングされることがなくなる。その結果、上層配線のクラックの発生を防止することができ、半導体素子の信頼性及び歩留りを大きく向上させることができる。

また、スルーホールの形成にウェットエッチングを使用しないので、スルーホールの寸法精度が向上し、バッチ間あるいはウェーハ面内における寸法ばらつきを抑制することができる。また、ドライエッチング装置のエッチングガスを切替えるだけでスルーホールの垂直部とテーパ部を連続して形成することができるので、生産性を大きく向上させることができる。

また、スルーホールの垂直部を形成する際に絶縁膜の一部を残し、スルーホールのテーパ部を形成する際に、同時に絶縁膜をエッチングするようにすれば、下層配線のプラズマダメージを抑えることができる。これにより、下層配線の抵抗増加を抑制することができ、半導体素子の信頼性をより一層向上させることができる。

以下、本発明の好ましい実施の形態を、図面を参照して説明する。図１（ａ）〜図２（ｈ）は本発明の第１実施例の半導体素子１の製造方法を説明する要部断面図である。

先ず、図１（ａ）に示すように、能動素子を形成した半導体基板２の上に、プラズマＣＶＤ法により酸化シリコンからなる下地絶縁膜３と、下地絶縁膜３の上にスパッタ法によりアルミニウムを堆積してパターニングし、下層配線４を形成する。次に、下地絶縁膜３と下層配線４の全面に、プラズマＣＶＤ法により酸化シリコンからなる第１層間絶縁膜５を形成する。次に、図１（ｂ）に示すように、第１層間絶縁膜５の上に、ポリシロキサン系、アルコキシラン系の溶液を回転塗布し、窒素雰囲気中で熱処理を行うことにより、有機ＳＯＧ膜からなる平坦化絶縁膜６を形成する。次に、図１（ｃ）に示すように、ドライエッチングにより平坦化絶縁膜６をエッチバックして平坦化する。次に、図１（ｄ）に示すように、プラズマＣＶＤ法により酸化シリコンからなる第２層間絶縁膜７を形成する。

次に、図２（ｅ）に示すように、第２層間絶縁膜７の上にフォトレジスト８を塗布した後、フォトレジスト８の上部にレンズ焦点を合わせて露光を行う。これにより、フォトレジスト８の内部にいくに従い照射される露光エネルギーが減少するので、現像処理を施すと、フォトレジスト８にテーパ状の開口部８ａを形成することができる。次に、図２（ｆ）に示すように、第２層間絶縁膜７とフォトレジスト８の選択比（エッチングレート比）が高い条件にて、第２層間絶縁膜７、平坦化絶縁膜６及び第１層間絶縁膜５をドライエッチングする。エッチングガスは、例えばＣＦ_４を用いると下層配線４上を垂直に開口することができる。次に、図２（ｇ）に示すように、第２層間絶縁膜７とフォトレジスト８との選択比がほぼ等しい条件にてフォトレジスト８と第２層間絶縁膜７をドライエッチングし、スルーホール９を形成する。エッチングガスは、例えばＣＦ_４とＯ_２の混合ガスを用い、ＣＦ_４に対するＯ_２の流量比を０．８〜１．２とすると、エッチング形状がフォトレジスト８の開口部８ａの形状に依存したテーパ部を形成することができる。ＣＦ_４に対するＯ_２の流量比が０．８を下回ると第２層間絶縁膜７のエッチングレートが速くなり、また逆にＣＦ_４に対するＯ_２の流量比が１．２を超えるとフォトレジスト８のエッチングレートが速くなって、スルーホール９のテーパ部の寸法精度が低下する。最後に、図２（ｈ）に示すように、フォトレジスト８を除去した後、下層配線４に接続させるようにスパッタ法によりアルミニウムからなる上層配線１０を形成し、半導体素子１を得る。

この実施例によれば、先ず、フォトレジスト８を露光現像してテーパ状の開口部８ａを形成する。次に、フォトレジスト８に対する第２層間絶縁膜７の選択比を高くしてスルーホール９の垂直部を形成する。次に、フォトレジスト８に対する第２層間絶縁膜７の選択比をほぼ等しくしてスルーホール９のテーパ部を形成する。このように、ドライエッチングにおけるエッチングガスの種類と流量比を変えることにより、スルーホール９の垂直部とテーパ部を形成することができるので、下層配線４上に平坦化絶縁膜６が存在していても、オーバーエッチングされることがなくなる。これにより、スルーホール９内に形成する上層配線１０の断線を確実に防止することができ、信頼性及び歩留りの高い半導体素子１を得ることができる。また、ウェットエッチングを使用しないので、スルーホール９の寸法精度が向上し、半導体素子１の高集積化にも好適する。さらに、エッチングガスの種類と流量比を変えることにより、スルーホール９の垂直部とテーパ部を連続して形成することができるので、生産性を大きく向上させることができる。

次に、他の好ましい実施の形態を、図面を参照して説明する。図３（ａ）〜（ｄ）は本発明の第２実施例の半導体素子１１の製造方法を説明する要部断面図である。

先ず、図３（ａ）に示すように、上述した第１実施例と同様にして、能動素子を形成した半導体基板１２の上に、酸化シリコンからなる下地絶縁膜１３と、アルミニウムからなる下層配線１４を形成する。次に、下地絶縁膜１３と下層配線１４の全面に、酸化シリコンからなる第１層間絶縁膜１５と、有機ＳＯＧ膜からなる平坦化絶縁膜１６と、酸化シリコンからなる第２層間絶縁膜１７と、フォトレジスト１８を形成した後、フォトレジスト１８の上部にレンズ焦点を合わせて露光及び現像を行い、フォトレジスト１８にテーパ状の開口部１８ａを形成する。

次に、図３（ｂ）に示すように、第２層間絶縁膜１７とフォトレジスト１８の選択比が高い条件にて、第２層間絶縁膜１７、平坦化絶縁膜１６及び第１層間絶縁膜１５をドライエッチングする。エッチングガスは、例えばＣＦ_４を用いると下層配線１４上を垂直に開口することができる。このとき、上述した第１実施例と異なり、下層配線１４が露出する前にエッチングを停止する。

次に、図３（ｃ）に示すように、第２層間絶縁膜１７とフォトレジスト１８との選択比がほぼ等しい条件にて、フォトレジスト１８、第２層間絶縁膜１７及び第２層間絶縁膜１７及び第１層間絶縁膜１５をドライエッチングする。エッチングガスは、例えばＣＦ_４とＯ_２の混合ガスを用い、ＣＦ_４に対するＯ_２の流量比を０．８〜１．２とすると、エッチング形状がフォトレジスト１８の開口部１８ａの形状に依存したテーパ部を形成することができる。このとき、同時に下層配線１４上の第１層間絶縁膜１５をエッチングすることにより、スルーホール１９を形成する。

最後に、図３（ｄ）に示すように、フォトレジスト１８を除去した後、下層配線１４に接続させるように、スパッタ法によりアルミニウムからなる上層配線２０を形成し、半導体素子１１を得る。

この実施例によれば、先ず、フォトレジスト１８を露光現像してテーパ状の開口部１８ａを形成する。次に、フォトレジスト１８に対する第２層間絶縁膜１７の選択比を高くし、下層配線１４上に第１層間絶縁膜１５の一部を残すようにしてスルーホール１９の垂直部の一部を形成する。次に、フォトレジスト１８に対する第２層間絶縁膜１７の選択比をほぼ等しくしてスルーホール１９のテーパ部を形成する。このとき同時に、下部配線１４上の第１層間絶縁膜１５をエッチングして垂直部を形成するようにしたので、下層配線１４がプラズマにさらされる時間を減少させることができる。これにより、プラズマダメージによる下層配線１４の抵抗増加を防止することができ、より半導体素子１１の信頼性を向上させることができる。

なお、上述した各実施例では、平坦化絶縁膜６、１６の材料にポリシロキサン系、アルコキシラン系の有機ＳＯＧ膜を使用する場合について説明したが、塗布が可能で誘電率の低い材料であればよく、例えば、メチルシルセスキシオキサンやアルキルヒドロキシシランやシリコンラダー等の有機ＳＯＧ膜、水素化シルセスキシオキサンや多孔質シリカ等の無機ＳＯＧ膜、ポリイミドやパリレン等の高分子膜を塗布して平坦化するようにしてもよい。いずれも、塗布可能な低誘電率の材料であり、素子特性を損なうことなく凹凸のない平坦化絶縁膜６、１６を形成することができる。

また、スルーホール９、１９の形成に使用するエッチングガスは、ＣＦ_４の他にＣＨＦ_３、Ｃ_２Ｆ_６、Ｃ_３Ｈ_８を使用してもよい。

また、下層配線４、１４と上層配線１０、２０は、アルミニウムの他にポリシリコン、チタン、窒化チタン、タングステン、窒化タングステン、金、銅、金属シリサイドを使用してもよい。さらに、下層配線４、１４と上層配線１０、２０を接続する２層配線のみならず、多層配線を接続する場合についても適用することができる。また、半導体基板２、１２内に形成されたソース又はドレイン等の拡散層に上層配線１０、２０を接続させるようにしてもよい。

先ず、フォトレジストにテーパ状の開口部を形成する。次に、フォトレジストに対する選択比を変えて絶縁膜のドライエッチングを行い、スルーホールの垂直部とテーパ部を形成する。これによって、下層配線の幅や寸法が異なり、下層配線上に平坦化絶縁膜が存在する場合でも、平坦化絶縁膜がオーバーエッチングされることがなくなる。その結果、上層配線のクラックの発生を防止することができ、半導体素子の信頼性及び歩留りを大きく向上させることができる。

本発明の第１実施例の半導体素子の製造方法を説明する要部断面図本発明の第１実施例の半導体素子の製造方法を説明する要部断面図本発明の第２実施例の半導体素子の製造方法を説明する要部断面図従来の半導体素子の製造方法を説明する要部断面図従来の半導体素子の製造方法を説明する要部断面図従来の他の半導体素子の製造方法を説明する要部断面図従来の他の半導体素子の製造方法の問題点を説明する要部断面図

符号の説明

１本発明の第１実施例の半導体素子
２半導体基板
３下地絶縁膜
４下層配線
５第１層間絶縁膜
６平坦化絶縁膜
７第２層間絶縁膜
８フォトレジスト
８ａ開口部
９スルーホール
９ａ垂直部
９ｂテーパ部
１０上層配線
１１本発明の第２実施例の半導体素子
１２半導体基板
１３下地絶縁膜
１４下層配線
１５第１層間絶縁膜
１６平坦化絶縁膜
１７第２層間絶縁膜
１８フォトレジスト
１８ａ順テーパ状の開口部
１９スルーホール
１９ａ垂直部
１９ｂテーパ部
２０上層配線
４１従来の半導体素子
４２半導体基板
４３下地絶縁膜
４４下層配線
４４ａ幅の狭い下層配線
４４ｂ幅の広い下層配線
４５第１層間絶縁膜
４６平坦化絶縁膜
４６ａ空洞部
４７第２層間絶縁膜
４８フォトレジスト
４９スルーホール
５０上層配線
５０ａ角部
５１従来の他の半導体素子
５２スルーホール
５３上層配線
５３ａクラック

Claims

下層配線が形成された半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上にテーパ状の開口部を有するフォトレジストを形成する工程と、前記フォトレジストに対して選択比の高い混合ガスを使用して前記絶縁膜をドライエッチングし、前記下層配線まで達するスルーホールの垂直部を形成する工程と、前記フォトレジストに対して選択比の低い混合ガスを使用して前記絶縁膜をドライエッチングし、前記スルーホールの上部にテーパ部を形成する工程と、前記絶縁膜上及び前記スルーホール内に上層配線を形成する工程とを有することを特徴とする半導体素子の製造方法。
下層配線が形成された半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上にテーパ状の開口部を有するフォトレジストを形成する工程と、前記フォトレジストに対して選択比の高い混合ガスを使用して前記絶縁膜の途中までをドライエッチングし、スルーホールの垂直部を形成する工程と、前記フォトレジストに対して選択比の低い混合ガスを使用して前記絶縁膜をドライエッチングし、前記スルーホールの上部にテーパ部を形成すると同時に、前記下層配線まで達するスルーホールの垂直部を形成する工程と、前記絶縁膜上及び前記スルーホール内に上層配線を形成する工程とを有することを特徴とする半導体素子の製造方法。
前記フォトレジストの上部にフォーカスを合わせて露光を行った後、現像処理を施すことにより、前記フォトレジストにテーパ状の開口部を形成することを特徴とする請求項１又は２記載の半導体素子の製造方法。
前記フォトレジストに対して選択比の高い混合ガスが、ＣＦ系ガスからなることを特徴とする請求項１又は２記載の半導体素子の製造方法。
前記フォトレジストに対して選択比の低い混合ガスが、ＣＦ系ガスとＯ_２ガスからなり、前記ＣＦ系ガスに対する前記Ｏ_２ガスの流量比が０．８〜１．２であることを特徴とする請求項１又は２記載の半導体素子の製造方法。
前記ＣＦ系ガスが、ＣＦ_４、Ｃ_２Ｈ_６、ＣＨＦ_３及びＣ_３Ｈ_８のうちの少なくとも１種類以上からなることを特徴とする請求項４又は５記載の半導体素子の製造方法。
前記絶縁膜が、ＣＶＤ法により形成された層間絶縁膜と塗布法により形成された平坦化絶縁膜を有することを特徴とする請求項１又は２記載の半導体素子の製造方法。
前記平坦化絶縁膜が、有機ＳＯＧ膜、無機ＳＯＧ膜及び高分子膜のうちの少なくとも１種類以上からなることを特徴とする請求項７記載の半導体素子の製造方法。
前記下層配線及び上層配線が、アルミニウム、ポリシリコン、チタン、窒化チタン、タングステン、窒化タングステン、金、銅及び金属シリサイドのうちの少なくとも１種類以上からなることを特徴とする請求項１又は２記載の半導体素子の製造方法。