JP7061941B2 - エッチング方法及び半導体デバイスの製造方法 - Google Patents
エッチング方法及び半導体デバイスの製造方法 Download PDFInfo
- Publication number
- JP7061941B2 JP7061941B2 JP2018147891A JP2018147891A JP7061941B2 JP 7061941 B2 JP7061941 B2 JP 7061941B2 JP 2018147891 A JP2018147891 A JP 2018147891A JP 2018147891 A JP2018147891 A JP 2018147891A JP 7061941 B2 JP7061941 B2 JP 7061941B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- film
- insulating film
- processing
- laminated structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005530 etching Methods 0.000 title claims description 42
- 238000000034 method Methods 0.000 title claims description 38
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000007789 gas Substances 0.000 claims description 200
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 41
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 41
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 37
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 36
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 4
- 229910052756 noble gas Inorganic materials 0.000 claims 4
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000010408 film Substances 0.000 description 184
- 230000003746 surface roughness Effects 0.000 description 25
- 230000008569 process Effects 0.000 description 17
- 238000001020 plasma etching Methods 0.000 description 16
- 239000000758 substrate Substances 0.000 description 16
- 230000007423 decrease Effects 0.000 description 11
- 238000002161 passivation Methods 0.000 description 10
- 239000012212 insulator Substances 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003028 elevating effect Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- 101000574352 Mus musculus Protein phosphatase 1 regulatory subunit 17 Proteins 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
本開示は、エッチング方法及び半導体デバイスの製造方法に関する。
有機絶縁膜をマスクとして、エッチングを行う技術が知られている。
特許文献１には、有機絶縁膜をマスクとして、保護膜をドライエッチングによってパターニングすることが開示されている。
一の側面では、本開示は、有機絶縁膜の表面荒れを抑制するエッチング方法及び半導体デバイスの製造方法を提供する。
上記課題を解決するために、一の態様によれば、少なくとも１層の酸化シリコン膜と少なくとも１層の窒化シリコン膜を積層して形成される積層構造を、該積層構造の上に積層された有機絶縁膜に設けられた開口を通してエッチングするエッチング方法であって、ＣＦ系ガスと酸素原子を含むガスとからなる第１の処理ガスにより生成されたプラズマにより前記開口を通して前記積層構造をエッチングする第１の工程と、ＣＦ系ガスと希ガスとからなる、または、ＣＨＦ系ガスと希ガスとからなる第２の処理ガスにより生成されたプラズマにより前記開口を通して前記積層構造をエッチングする第２の工程と、を有することを特徴とするエッチング方法が提供される。
一の側面によれば、有機絶縁膜の表面荒れを抑制するエッチング方法及び半導体デバイスの製造方法を提供することができる。
以下、図面を参照して本開示を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
図１は、一実施形態の係るプラズマ処理装置の構成を示す断面図である。図１に示すプラズマ処理装置は、例えば、有機膜をマスクとして、酸化シリコン膜や窒化シリコン膜等の絶縁膜をエッチングするために用いられる。
プラズマ処理装置は、本体容器１を備えている。本体容器１は、角筒形状の気密な容器であり、導電性材料、例えば、内壁面が陽極酸化処理されたアルミニウムで構成されている。本体容器１は、接地線１ａにより接地されている。また、本体容器１は、内側に突出する支持棚１ｂを有している。支持棚１ｂには、Ａｌ2Ｏ3等のセラミックス、石英等で構成される誘電体壁２が載置され、本体容器１の内部空間を上下に区画する。これにより、誘電体壁２の上側にアンテナ室３が形成され、誘電体壁２の下側に処理室４が形成される。また、誘電体壁２は処理室４の天井壁を構成する。
誘電体壁２の下面には、誘電体壁２の支持梁を兼ねた処理ガス供給用のシャワー筐体１１が配置されている。シャワー筐体１１は、導電性材料、例えば、内面が陽極酸化処理されたアルミニウムで構成されている。シャワー筐体１１は、水平に伸びるガス流路１１ａと、ガス流路１１ａと連通して下方に向かって延びる複数のガス供給孔１１ｂと、を有している。また、誘電体壁２の上面中央には、ガス流路１１ａと連通するガス供給管１２が設けられている。ガス供給管１２は、本体容器１の天井部からその外側へ貫通し、処理ガス供給源３１ａ，３１ｂおよびバルブ３２ａ，３２ｂ等を含む処理ガス供給系３０に接続されている。
プラズマエッチング処理中において、処理ガス供給系３０は、ガス供給管１２を介して、シャワー筐体１１内に処理ガスを供給する。処理ガス供給系３０から供給された処理ガスは、ガス流路１１ａを介してガス供給孔１１ｂから処理室４内へ供給される。
処理ガス供給系３０は、複数の処理ガス供給源３１ａ，３１ｂを備え、バルブ３２ａ，３２ｂの開閉により、処理室４内へ供給される処理ガスを切り替えることができる。
アンテナ室３内には、高周波（ＲＦ）アンテナ１３が設けられている。高周波アンテナ１３は、絶縁部材からなるスペーサ１４により、誘電体壁２から所定の間隔を有して離間している。高周波アンテナ１３の一端は、給電部材１７と接続されている。給電部材１７は、本体容器１の天井部からその外側へ貫通し、整合器１５を介して高周波電源１６と接続されている。なお、給電部材１７と本体容器１とは、絶縁部材１７ａにより絶縁されている。また、高周波アンテナ１３の他端は、コンデンサ１８を介してアンテナ室３の側壁３ａと接続され、接地されている。なお、コンデンサ１８を介さず直接接地する構成であってもよい。
プラズマエッチング処理中において、高周波電源１６は、整合器１５および給電部材１７を介して、高周波アンテナ１３に誘導電界形成用の高周波電力（例えば、１３．５６ＭＨｚ）を供給する。高周波電力が供給された高周波アンテナ１３により、処理室４内に誘導電界が形成され、この誘導電界によりシャワー筐体１１から処理室４内に供給された処理ガスがプラズマ化される。なお、高周波電源１６の出力は、プラズマを発生及び維持させるのに十分な値になるように適宜設定される。
処理室４内の下方には、誘電体壁２を挟んで高周波アンテナ１３と対向するように、基板Ｇを載置するための載置台２１が設けられている。載置台２１は、導電性材料、例えば、表面が陽極酸化処理されたアルミニウムで構成されている。載置台２１に載置された基板Ｇは、静電チャック（図示せず）により吸着保持される。
載置台２１は、絶縁体枠２２内に収納される。絶縁体枠２２は、中空の支柱２３に支持される。支柱２３は、本体容器１の底部を気密状態を維持しつつ貫通し、本体容器１外に設けられた昇降機構（図示せず）に支持される。昇降機構は、基板Ｇの搬入出時において、載置台２１を上下方向に駆動する。載置台２１を収納する絶縁体枠２２と本体容器１の底部との間には、支柱２３を気密に包囲するベローズ２４が設けられている。ベローズ２４により、載置台２１の上下動によっても処理室４内の気密性が保たれる。処理室４の側壁４ａには、基板Ｇを搬入出するための搬入出口２５ａと、搬入出口２５ａを開閉するゲートバルブ２５と、が設けられている。
載置台２１は、中空の支柱２３内に設けられた給電棒２６と接続されている。また、給電棒２６は、整合器２７を介して高周波電源２８と接続されている。
プラズマエッチング処理中において、高周波電源２８は、整合器２７および給電棒２６を介して、載置台２１にバイアス用の高周波電力（例えば、３．２ＭＨｚ）を印加する。バイアス用の高周波電力により、処理室４内に生成されたプラズマ中のイオンが効果的に基板Ｇに引き込まれる。
なお、載置台２１内には、基板Ｇの温度を制御するため、セラミックヒータ等の加熱手段や冷媒流路等からなる温度制御機構（図示せず）と、温度センサ（図示せず）と、が設けられている。これらの機構や部材に対する配管や配線は、いずれも中空の支柱２３を通して本体容器１外に導出される。
処理室４の底部には、排気管２９を介して、真空ポンプ等を含む排気装置４０が接続される。プラズマエッチング処理中において、排気装置４０により処理室４が排気され、処理室４内が所定の真空雰囲気（例えば、１．３３Ｐａ）に設定、維持される。
また、プラズマ処理装置は、制御装置５０を備えている。制御装置５０は、例えば、コンピュータであり、制御部５１と、記憶部５２と、を有する。記憶部５２には、プラズマ処理装置において実行される各種の処理を制御するプログラムが格納される。制御部５１は、記憶部５２に記憶されたプログラムを読み出して実行することによってプラズマ処理装置の動作を制御する。
なお、かかるプログラムは、コンピュータによって読み取り可能な記憶媒体に記録されていたものであって、その記憶媒体から制御装置５０の記憶部５２にインストールされたものであってもよい。コンピュータによって読み取り可能な記憶媒体としては、たとえばハードディスク（ＨＤ）、フレキシブルディスク（ＦＤ）、コンパクトディスク（ＣＤ）、マグネットオプティカルディスク（ＭＯ）、メモリカードなどがある。
次に、図２を用いて、一実施形態の係る半導体デバイスの製造工程を説明する。図２は、一実施形態の係る半導体デバイスの製造工程を説明する基板Ｇの断面模式図である。また、図２（ａ）は、プラズマ処理装置によるプラズマエッチング処理を行う前の基板Ｇの断面模式図を示す。図２（ｂ）は、プラズマ処理装置によるプラズマエッチング処理を行った後の基板Ｇの断面模式図を示す。図２（ｃ）は、導電膜１６０を形成した後の基板Ｇの断面模式図を示す。
図２（ａ）に示すように、プラズマエッチング処理を行う前の基板Ｇは、ガラス基板１００と、ゲート電極１１０と、ゲート絶縁膜１２０と、パシベーション膜１３０と、有機絶縁膜１４０と、を有している。
ゲート電極１１０は、ガラス基板１００上に形成され、例えば、金属膜で形成される。なお、ゲート電極１１０の下層に、酸化シリコン膜などの下地層を設けてもよい。
ゲート絶縁膜１２０及びパシベーション膜１３０は積層構造を構成し、積層構造は、少なくとも１層の酸化シリコン膜と、少なくとも１層の窒化シリコン膜と、を積層して形成される。また、積層構造は、最上層および最下層が窒化シリコン膜であり、最上層と最下層の間に少なくとも１層の酸化シリコン膜を有している。なお、積層構造としてはゲート絶縁膜１２０及びパシベーション膜１３０で構成されるものに限られず、酸化シリコン膜と窒化シリコン膜が積層されて構成されるものであればよい。
ゲート絶縁膜１２０は、ゲート電極１１０を覆う絶縁膜であり、酸化シリコン膜と窒化シリコン膜の積層構造で形成される。例えば、ゲート絶縁膜１２０は、上層から順に、窒化シリコン膜、酸化シリコン膜、窒化シリコン膜で形成されている。ただし、ゲート絶縁膜１２０は３層に限られるものではなく、２層であってもよく、４層以上であってもよい。
パシベーション膜１３０は、ゲート絶縁膜１２０の上に形成された絶縁膜であり、酸化シリコン膜と窒化シリコン膜の積層構造で形成される。例えば、パシベーション膜１３０は、上層から順に、窒化シリコン膜、酸化シリコン膜で形成されている。ただし、パシベーション膜１３０は２層に限られるものではなく、３層以上であってもよい。なお、半導体デバイスであるＴＦＴ素子を形成する場合、通常、ゲート絶縁膜１２０とパシベーション膜１３０との間にチャネル層を有するが、本実施形態においては、チャネル層から外れた部位にゲート電極１１０への配線を行うためのコンタクトホール１５０（図２（ｂ）参照）を形成する例として説明を行う。
有機絶縁膜１４０は、積層構造（ゲート絶縁膜１２０、パシベーション膜１３０）の上に積層されている。有機絶縁膜１４０は、開口部１４０ａを有しており、プラズマエッチング処理の際のマスクとして用いる。なお、積層構造の上に有機絶縁膜１４０を積層した後に有機絶縁膜１４０に開口部１４０ａを形成してもよく、有機絶縁膜１４０を開口部１４０ａが形成される位置以外の積層構造の上に積層してもよく、限定されるものではない。また、有機絶縁膜１４０は、積層構造のエッチング終了後にも剥離などにより除去されることは無く、最終的には、半導体デバイスの構造中の絶縁膜として機能する。プラズマエッチング処理におけるマスクとして有機絶縁膜１４０を用いることにより、フォトレジストマスクを用いる場合と比較してマスクを剥離する工程を省くことができる。なお、積層構造の上に有機絶縁膜１４０を形成する工程は、第３の工程の一例である。
図１に示すプラズマ処理装置は、図２（ａ）に示す基板Ｇにプラズマエッチング処理を行う。これにより、図２（ｂ）に示すように、有機絶縁膜１４０をマスクとして開口部１４０ａからパシベーション膜１３０およびゲート絶縁膜１２０がエッチングされ、ゲート電極１１０へと繋がるコンタクトホール１５０が形成される。
そして、図２（ｃ）に示すように、基板Ｇは、図示しない導電膜形成装置によって、有機絶縁膜１４０の表面、コンタクトホール１５０の内面、ゲート電極１１０の表面に渡って導電膜１６０が形成される。これにより、導電膜１６０は、ゲート電極１１０と接続する配線となる。導電膜１６０としては、例えば、ＩＴＯ（Indium Tin Oxide；酸化インジウムスズ）膜を用いることができる。また、ＩＴＯ膜は、例えば、スパッタ法により形成される。
ところで、有機絶縁膜１４０をマスクとしてプラズマエッチング処理を行う際、有機絶縁膜１４０の表面（開口部１４０ａの内周面および上面１４０ｂ）がダメージを受け、表面荒れにより凹凸が生じるおそれがある。導電膜１６０は薄膜であるため、有機絶縁膜１４０の表面荒れが大きくなると、コンタクトホール１５０に導電膜１６０の材料を堆積させて導電膜１６０を形成する際、導電膜１６０の埋め込み性が悪化し、また、表面荒れにより生じた凹凸により導電膜１６０が屈曲して、断線の原因となるおそれがある。また、導電膜１６０として透明膜であるＩＴＯ膜を用いた場合、導電膜１６０の下層の有機絶縁膜１４０の表面が荒れることにより、ＩＴＯ膜の光の透過率に影響を与えるおそれがある。
一方、有機絶縁膜１４０の表面にダメージを与えないことに注力すれば、窒化シリコン膜、酸化シリコン膜のエッチングレートが低下し、コンタクトホール１５０を形成するプラズマエッチング処理に要する時間が増える。
このため、一実施形態に係るプラズマ処理装置は、有機絶縁膜１４０へのダメージを抑制するとともに、エッチングレートの低下を抑えるプラズマエッチング処理を行う。
具体的には、酸化シリコン膜と窒化シリコン膜の積層構造におけるエッチングレートに主眼を置いた第１の処理ガスと、有機絶縁膜１４０のダメージ抑制に主眼を置いた第２の処理ガスと、を適宜切り替えながら処理を進める。例えば、図１に示すプラズマ処理装置において、処理ガス供給源３１ａは第１の処理ガスを供給し、処理ガス供給源３１ｂは第２の処理ガスを供給する。制御部５１は、バルブ３２ａ，３２ｂの開閉を制御することにより、処理ガス供給系３０からシャワー筐体１１に供給される処理ガスを適宜切り替える。
ここで、図３を用いて、処理ガスと有機絶縁膜１４０の表面荒れとの関係を示す。図３は、処理ガスと有機絶縁膜１４０の表面荒れとの関係の一例を示す表である。なお、図３に示す表において、左側ほど有機絶縁膜１４０の表面荒れが大きくなり、右側ほど有機絶縁膜１４０の表面荒れが小さくなる。また、上段に記載されている処理ガスほど、窒化シリコン膜等のエッチングレートが高く、下段に記載されている処理ガスほどエッチングレートが低い。
処理ガスとして、ＮＦ3系のガス（ＮＦ3とＯ2の混合ガス、または、ＮＦ3とＡｒの混合ガス）を用いた場合、後述する他の処理ガスよりも有機絶縁膜１４０の表面荒れが大きくなる傾向がある。
処理ガスとして、ＣＦ4とＯ2の混合ガス（以下、ＣＦ4／Ｏ2と表記する。）を用いた場合、ＮＦ3系のガスよりも有機絶縁膜１４０の表面荒れが小さくなる傾向がある。また、ＣＦ4とＯ2の混合比において、Ｏ2が増えるほど有機絶縁膜１４０の表面荒れが大きくなり、ＣＦ4が増えるほど有機絶縁膜１４０の表面荒れが小さくなる。
処理ガスとして、ＣＦ4とＡｒの混合ガス（以下、ＣＦ4／Ａｒと表記する。）を用いた場合、ＣＦ4／Ｏ2よりも有機絶縁膜１４０の表面荒れが小さくなる傾向がある。また、ＣＦ4とＡｒの混合比において、Ａｒが増えるほど有機絶縁膜１４０の表面荒れが大きくなり、ＣＦ4が増えるほど有機絶縁膜１４０の表面荒れが小さくなる。
処理ガスとして、ＣＨＦ3とＡｒの混合ガス（以下、ＣＨＦ3／Ａｒと表記する。）を用いた場合、ＣＦ4／Ａｒよりも有機絶縁膜１４０の表面荒れが小さくなる傾向がある。また、ＣＨＦ3とＡｒの混合比において、Ａｒが増えるほど有機絶縁膜１４０の表面荒れが大きくなり、ＣＨＦ3が増えるほど有機絶縁膜１４０の表面荒れが小さくなる。
処理ガスとして、Ｃ4Ｆ8とＡｒの混合ガス（以下、Ｃ4Ｆ8／Ａｒと表記する。）を用いた場合、ＣＨＦ3／Ａｒよりも有機絶縁膜１４０の表面荒れが小さくなる傾向がある。また、Ｃ4Ｆ8とＡｒの混合比において、Ａｒが増えるほど有機絶縁膜１４０の表面荒れが大きくなり、Ｃ4Ｆ8が増えるほど有機絶縁膜１４０の表面荒れが小さくなる。
酸化シリコン膜と窒化シリコン膜の積層構造におけるエッチング効率に主眼を置いた第１の処理ガスとして、例えば、ＣＦ4／Ｏ2を用いることができる。また、第１の処理ガスとして、ＣＦ系ガスと酸素原子を含むガスとからなる混合ガスを用いることができる。第１の処理ガスに用いるＣＦ系ガスとしては、例えば、ＣＦ4ガスを用いてもよい。また、第１の処理ガスに用いる酸素原子を含むガスとしては、Ｏ2ガスを用いることができる、また、Ｏ2ガスに代えてＯ3ガスを用いてもよい。
有機絶縁膜１４０のダメージ抑制に主眼を置いた第２の処理ガスとして、例えば、ＣＦ4／Ａｒ、ＣＨＦ3／Ａｒ、Ｃ4Ｆ8／Ａｒを用いることができる。また、第２の処理ガスとして、堆積性ガス（デポガス）を用いてもよく、例えば、ＣＦ系ガスと希ガスとからなる混合ガス、または、ＣＨＦ系ガスと希ガスとからなる混合ガスを用いることができる。第２の処理ガスに用いるＣＦ系ガスとしては、例えば、ＣＦ4ガス、Ｃ4Ｆ8ガス、Ｃ5Ｆ8ガスを用いてもよい。第２の処理ガスに用いるＣＨＦ系ガスとしては、例えば、ＣＨＦ3ガス、ＣＨ2Ｆ2ガス、ＣＨ3Ｆガスを用いてもよい。第２の処理ガスに用いる希ガスとしては、Ａｒガスを用いることができる。また、Ａｒガスに代えてＸｅガスを用いてもよい。
図４を用いて、プラズマエッチング処理における処理ガスの切り替えについて説明する。図４は、製造過程における半導体デバイスの積層構造の一例と処理ガスの切り替えの一例を示す図である。なお、図４において、半導体デバイスの積層構造は、左側が上層となり、右側が下層となる。
図４に示す半導体デバイスの積層構造の一例において、ＵＨＡは有機絶縁膜１４０であり、パシベーション膜１３０は、上層から順に、窒化シリコン膜１３０ａ、酸化シリコン膜１３０ｂで形成されている。ゲート絶縁膜１２０は、上層から順に、窒化シリコン膜１２０ａ、酸化シリコン膜１２０ｂ、窒化シリコン膜１２０ｃで形成されている。図示していないが、窒化シリコン膜１２０ｃの右側、即ち下層には、ゲート電極１１０が存在する。なお、ゲート絶縁膜１２０は、窒化シリコン膜１２０ａを省いて、酸化シリコン膜１２０ｂと窒化シリコン膜１２０ｃで構成されてもよい。
図４（ａ）に示す例において、プラズマ処理装置は、第１の処理ガス（例えば、ＣＦ4／Ｏ2）を用いて窒化シリコン膜１３０ａおよび酸化シリコン膜１３０ｂをプラズマエッチング処理する。その後、プラズマ処理装置は、第２の処理ガス（例えばＣＦ4／Ａｒ、ＣＨＦ3／Ａｒ）を用いて窒化シリコン膜１２０ａ、酸化シリコン膜１２０ｂ、窒化シリコン膜１２０ｃをプラズマエッチング処理する。
図４（ｂ）に示す例において、プラズマ処理装置は、第１の処理ガス（例えば、ＣＦ4／Ｏ2）を用いて窒化シリコン膜１３０ａをプラズマエッチング処理する。その後、プラズマ処理装置は、第２の処理ガス（例えばＣＦ4／Ａｒ、ＣＨＦ3／Ａｒ）を用いて酸化シリコン膜１３０ｂ、窒化シリコン膜１２０ａ、酸化シリコン膜１２０ｂ、窒化シリコン膜１２０ｃをプラズマエッチング処理する。
図４（ｃ）に示す例において、プラズマ処理装置は、第１の処理ガス（例えば、ＣＦ4／Ｏ2）を用いて窒化シリコン膜１３０ａをプラズマエッチング処理する。その後、プラズマ処理装置は、第２の処理ガス（例えばＣＦ4／Ａｒ、ＣＨＦ3／Ａｒ）を用いて酸化シリコン膜１３０ｂをプラズマエッチング処理する。その後、プラズマ処理装置は、第１の処理ガス（例えば、ＣＦ4／Ｏ2）を用いて窒化シリコン膜１２０ａをプラズマエッチング処理する。その後、プラズマ処理装置は、第２の処理ガス（例えばＣＦ4／Ａｒ、ＣＨＦ3／Ａｒ）を用いて酸化シリコン膜１２０ｂをプラズマエッチング処理する。その後、プラズマ処理装置は、第１の処理ガス（例えば、ＣＦ4／Ｏ2）を用いて窒化シリコン膜１２０ｃをプラズマエッチング処理する。
上述の図４（ａ）、（ｂ）、（ｃ）のいずれにおいても、プラズマエッチング処理により積層構造が貫通され、ゲート電極１１０が露出される。
なお、制御部５１は、使用する処理ガス、エッチングする膜の種類および厚さ等に基づいて、各工程の処理時間を予め推定する。また、事前の実験等により各工程の処理時間を求めてもよい。制御部５１は、各工程の処理時間に沿って、バルブ３２ａ，３２ｂの開閉を制御することにより、各工程を制御してもよい。
以上のように、プラズマ処理装置は、開口部１４０ａを有する有機絶縁膜１４０をマスクとして、第１の処理ガスを用いて積層構造をエッチングする第１の工程と、第２の処理ガスを用いて積層構造をエッチングする第２の工程と、を有して積層構造をプラズマエッチング処理する。これにより、主に第２の工程によって有機絶縁膜１４０へのダメージを抑制するとともに、主に第１の工程によってエッチングレートの低下を抑えるプラズマエッチング処理を行い、コンタクトホール１５０を形成することができる。
また、コンタクトホール１５０を形成する際の有機絶縁膜１４０へのダメージを抑制することにより、配線となる導電膜１６０の埋め込み性が向上し、また、有機絶縁膜１４０の表面における導電膜１６０の屈曲の発生を低減し、断線を抑制したり、半導体デバイスの特性を向上させたりすることができる。また、導電膜１６０としてＩＴＯ膜を用いた場合、透過率を向上させることができる。
また、積層構造の最上層である窒化シリコン膜１３０ａは、第１の処理ガスを用いてエッチングすることが好ましい。これにより、最上層のエッチングに要する時間を短くすることができる。
また、積層構造の最上層と最下層の間に少なくとも１層の酸化シリコン膜を有しており、この酸化シリコン膜は、第２の処理ガスを用いてエッチングすることが好ましい。酸化シリコン膜は、窒化シリコン膜と比較して、第１の処理ガス（例えば、ＣＦ4／Ｏ2）よりも第２の処理ガス（例えばＣＦ4／Ａｒ、ＣＨＦ3／Ａｒ）を用いたほうがエッチングに要する時間が短くなる。このため、少なくとも１層の酸化シリコン膜を第２の処理ガスを用いてエッチングすることにより、よりエッチングに要する時間を短くすることができる。また、有機絶縁膜１４０へのダメージを抑制することができる。
ここで、処理ガスとしてＣＦ4／Ｏ2を用いる場合、窒化シリコン膜のエッチングに対しては、ＣＦ4ガスとＯ2ガスの比によるエッチングレートの変化の影響が小さいため、ＣＦ4リッチの条件でエッチングすることが好ましい。また、有機絶縁膜１４０は、Ｏ2ガスの割合が増えるほど、有機絶縁膜１４０のアッシングレートが増加する傾向にあり、図３に示すように、有機絶縁膜１４０の表面荒れが大きくなる。また、酸化シリコン膜のエッチングに対しては、Ｏ2ガスの割合が増えるほど、エッチングレートが低下する傾向にある。一方、ＣＦ4ガスの割合を高くしすぎるとエッチング形状が悪くなる。このため、ＣＦ4ガスのＯ2のガスに対する比は、２乃至５の範囲であることが好ましい。
また、ＣＦ系ガス／ＡｒおよびＣＨＦ系ガス／Ａｒにおいて、図３に示すように、Ａｒの割合を高くしすぎると、有機絶縁膜１４０の表面荒れが大きくなる。一方、ＣＦ系ガスやＣＨＦ系ガスの割合を高くしすぎるとエッチング形状が悪くなる。このため、ＣＦ系ガスのＡｒのガスに対する比またはＣＨＦ系ガスのＡｒのガスに対する比は、１乃至５の範囲であることが好ましい。
また、高周波電源１６の出力の増加に比例して、酸化シリコン膜及び窒化シリコン膜のエッチングレートが増加する。また、バイアス用の高周波電源２８の出力の増加に比例して、有機絶縁膜１４０のアッシングレートが増加し、有機絶縁膜１４０の表面荒れが大きくなる。また、処理室４内の圧力に対して、酸化シリコン膜のエッチングレートは高圧側（例えば、２．６６Ｐａ）で低下する傾向にあり、窒化シリコン膜のエッチングレートは高圧側（例えば、２．６６Ｐａ）で増加する傾向がある。また、有機絶縁膜１４０のアッシングレートは高圧側（例えば、２．６６Ｐａ）で低下する傾向にある。制御部５１は、高周波電源１６の出力、バイアス用の高周波電源２８の出力、排気装置４０による処理室４内の圧力を制御してもよい。
以上、本開示の好ましい実施形態について詳説した。しかしながら、本開示は、上述した実施形態に制限されることはない。上述した実施形態は、本開示の範囲を逸脱することなしに、種々の変形、置換等が適用され得る。また、別々に説明された特徴は、技術的な矛盾が生じない限り、組み合わせが可能である。
本開示のプラズマ処理装置は、Capacitively Coupled Plasma(CCP)、Inductively Coupled Plasma(ICP)、Radial Line Slot Antenna(RLSA)、Electron Cyclotron Resonance Plasma(ECR)、Helicon Wave Plasma(HWP)のどのタイプでも適用可能である。
図２（ｂ）に示すコンタクトホール１５０が形成された積層構造にＩＴＯ膜等の導電膜１６０を形成するもののとして説明したが、これに限られるものではなく、有機絶縁膜１４０の上に誘電膜（図示せず）を形成してもよい。また、誘電膜の上に導電膜１６０を形成してもよい。有機絶縁膜１４０へのダメージを抑制して、有機絶縁膜１４０の表面の荒れを抑制することにより、好適な誘電膜を形成することができる。なお、積層構造の上に誘電膜（図示せず）を形成する工程は、第４の工程の一例である。
Ｇ 基板
１ 本体容器
１ａ 接地線
１ｂ 支持棚
２ 誘電体壁
３ アンテナ室
４ 処理室
３ａ 側壁
４ａ 側壁
１１ シャワー筐体
１１ａ ガス流路
１１ｂ ガス供給孔
１２ ガス供給管
１３ 高周波アンテナ
１４ スペーサ
１５ 整合器
１６ 高周波電源
１７ 給電部材
１７ａ 絶縁部材
１８ コンデンサ
２１ 載置台
２２ 絶縁体枠
２３ 支柱
２４ ベローズ
２５ ゲートバルブ
２５ａ 搬入出口
２６ 給電棒
２７ 整合器
２８ 高周波電源
２９ 排気管
３０ 処理ガス供給系
３１ａ，３１ｂ 処理ガス供給源
３２ａ，３２ｂ バルブ
４０ 排気装置
５０ 制御装置
５１ 制御部
５２ 記憶部
１００ ガラス基板
１１０ ゲート電極
１２０ ゲート絶縁膜（積層構造）
１３０ パシベーション膜（積層構造）
１２０ａ、１２０ｃ、１３０ａ 窒化シリコン膜
１２０ｂ、１３０ｂ 酸化シリコン膜
１４０ 有機絶縁膜
１４０ａ 開口部
１４０ｂ 上面
１５０ コンタクトホール
１６０ 導電膜
１ 本体容器
１ａ 接地線
１ｂ 支持棚
２ 誘電体壁
３ アンテナ室
４ 処理室
３ａ 側壁
４ａ 側壁
１１ シャワー筐体
１１ａ ガス流路
１１ｂ ガス供給孔
１２ ガス供給管
１３ 高周波アンテナ
１４ スペーサ
１５ 整合器
１６ 高周波電源
１７ 給電部材
１７ａ 絶縁部材
１８ コンデンサ
２１ 載置台
２２ 絶縁体枠
２３ 支柱
２４ ベローズ
２５ ゲートバルブ
２５ａ 搬入出口
２６ 給電棒
２７ 整合器
２８ 高周波電源
２９ 排気管
３０ 処理ガス供給系
３１ａ，３１ｂ 処理ガス供給源
３２ａ，３２ｂ バルブ
４０ 排気装置
５０ 制御装置
５１ 制御部
５２ 記憶部
１００ ガラス基板
１１０ ゲート電極
１２０ ゲート絶縁膜（積層構造）
１３０ パシベーション膜（積層構造）
１２０ａ、１２０ｃ、１３０ａ 窒化シリコン膜
１２０ｂ、１３０ｂ 酸化シリコン膜
１４０ 有機絶縁膜
１４０ａ 開口部
１４０ｂ 上面
１５０ コンタクトホール
１６０ 導電膜
Claims (10)
- 少なくとも１層の酸化シリコン膜と少なくとも１層の窒化シリコン膜を積層して形成される積層構造を、該積層構造の上に積層された有機絶縁膜に設けられた開口を通してエッチングするエッチング方法であって、
ＣＦ系ガスと酸素原子を含むガスとからなる第１の処理ガスにより生成されたプラズマにより前記開口を通して前記積層構造をエッチングする第１の工程と、
ＣＦ系ガスと希ガスとからなる、または、ＣＨＦ系ガスと希ガスとからなる第２の処理ガスにより生成されたプラズマにより前記開口を通して前記積層構造をエッチングする第２の工程と、を有する
ことを特徴とするエッチング方法。 - 前記積層構造の最上層および最下層は、前記窒化シリコン膜であり、
前記積層構造は、前記最上層と前記最下層の間に少なくとも１層の前記酸化シリコン膜を有し、
最上層の前記窒化シリコン膜は、前記第１の工程によりエッチングされ、
少なくとも１層の前記酸化シリコン膜は、前記第２の工程によりエッチングされる
ことを特徴とする請求項１に記載のエッチング方法。 - 前記第１の工程におけるＣＦ系ガスの酸素原子を含むガスに対する比は２乃至５であり、
前記第２の工程におけるＣＦ系ガスの希ガスに対する比、または、ＣＨＦ系ガスの希ガスに対する比は１乃至５である
ことを特徴とする請求項１または請求項２に記載のエッチング方法。 - 前記第１の処理ガスのＣＦ系ガスは、ＣＦ4ガスであり、
前記第１の処理ガスの酸素原子を含むガスは、Ｏ2ガスまたはＯ3ガスであり、
前記第２の処理ガスのＣＦ系ガスは、ＣＦ4ガス、Ｃ4Ｆ8ガス、Ｃ5Ｆ8ガスのいずれかであり、
前記第２の処理ガスのＣＨＦ系ガスは、ＣＨＦ3ガス、ＣＨ2Ｆ2ガス、ＣＨ3Ｆガスのいずれかであり、
前記第２の処理ガスの希ガスは、ＡｒガスまたはＸｅガスである
ことを特徴とする請求項１乃至請求項３のいずれか１項に記載のエッチング方法。 - 前記第１の工程及び前記第２の工程により前記積層構造を貫通したのち、前記有機絶縁膜を除去しない
ことを特徴とする請求項１乃至請求項４のいずれか１項に記載のエッチング方法。 - 少なくとも１層の酸化シリコン膜と少なくとも１層の窒化シリコン膜を積層して形成される積層構造の上に開口を有する有機絶縁膜を形成する第３の工程と、
ＣＦ系ガスと酸素原子を含むガスとからなる第１の処理ガスにより生成されたプラズマにより前記開口を通して前記積層構造をエッチングする第１の工程と、
ＣＦ系ガスと希ガスとからなる、または、ＣＨＦ系ガスと希ガスとからなる第２の処理ガスにより生成されたプラズマにより前記開口を通して前記積層構造をエッチングする第２の工程と、
前記有機絶縁膜の上方に導体膜を形成する第４の工程と、を有する
ことを特徴とする半導体デバイスの製造方法。 - 前記積層構造の最上層および最下層は、前記窒化シリコン膜であり、
前記積層構造は、前記最上層と前記最下層の間に少なくとも１層の前記酸化シリコン膜を有し、
最上層の前記窒化シリコン膜は、前記第１の工程によりエッチングされ、
少なくとも１層の前記酸化シリコン膜は、前記第２の工程によりエッチングされる
ことを特徴とする請求項６に記載の半導体デバイスの製造方法。 - 前記第１の工程におけるＣＦ系ガスの酸素原子を含むガスに対する比は２乃至５であり、
前記第２の工程におけるＣＦ系ガスの希ガスに対する比、または、ＣＨＦ系ガスの希ガスに対する比は１乃至５である
ことを特徴とする請求項６または請求項７に記載の半導体デバイスの製造方法。 - 前記第４の工程に先立ち、前記有機絶縁膜の上に誘電膜を形成する
ことを特徴とする請求項６乃至請求項８のいずれか１項に記載の半導体デバイスの製造方法。 - 前記第１の処理ガスのＣＦ系ガスは、ＣＦ4ガスであり、
前記第１の処理ガスの酸素原子を含むガスは、Ｏ2ガスまたはＯ3ガスであり、
前記第２の処理ガスのＣＦ系ガスは、ＣＦ4ガス、Ｃ4Ｆ8ガス、Ｃ5Ｆ8ガスのいずれかであり、
前記第２の処理ガスのＣＨＦ系ガスは、ＣＨＦ3ガス、ＣＨ2Ｆ2ガス、ＣＨ3Ｆガスのいずれかであり、
前記第２の処理ガスの希ガスは、ＡｒガスまたはＸｅガスである
ことを特徴とする請求項６乃至請求項９のいずれか１項に記載の半導体デバイスの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018147891A JP7061941B2 (ja) | 2018-08-06 | 2018-08-06 | エッチング方法及び半導体デバイスの製造方法 |
| TW108125929A TWI799621B (zh) | 2018-08-06 | 2019-07-23 | 蝕刻方法及半導體裝置的製造方法 |
| KR1020190094232A KR102358733B1 (ko) | 2018-08-06 | 2019-08-02 | 에칭 방법 및 반도체 디바이스의 제조 방법 |
| CN201910716800.6A CN110808228B (zh) | 2018-08-06 | 2019-08-05 | 蚀刻方法和半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018147891A JP7061941B2 (ja) | 2018-08-06 | 2018-08-06 | エッチング方法及び半導体デバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020024995A JP2020024995A (ja) | 2020-02-13 |
| JP7061941B2 true JP7061941B2 (ja) | 2022-05-02 |
Family
ID=69487419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018147891A Active JP7061941B2 (ja) | 2018-08-06 | 2018-08-06 | エッチング方法及び半導体デバイスの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP7061941B2 (ja) |
| KR (1) | KR102358733B1 (ja) |
| CN (1) | CN110808228B (ja) |
| TW (1) | TWI799621B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220399361A1 (en) * | 2021-06-10 | 2022-12-15 | Macronix International Co., Ltd. | Memory device and manufacturing method thereof |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000349300A (ja) | 1999-03-29 | 2000-12-15 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2013051421A (ja) | 2009-12-09 | 2013-03-14 | Sharp Corp | 半導体装置 |
| WO2014069559A1 (ja) | 2012-11-01 | 2014-05-08 | 東京エレクトロン株式会社 | プラズマ処理方法及びプラズマ処理装置 |
| US20150011027A1 (en) | 2013-07-08 | 2015-01-08 | Applied Materials, Inc. | 3d nand staircase cd control by using interferometric endpoint detection |
| WO2015119073A1 (ja) | 2014-02-10 | 2015-08-13 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2016001722A (ja) | 2014-04-08 | 2016-01-07 | 株式会社半導体エネルギー研究所 | 半導体装置及び該半導体装置を含む電子機器 |
| JP2017045779A (ja) | 2015-08-25 | 2017-03-02 | 三菱電機株式会社 | 薄膜トランジスタ及びアレイ基板 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000036491A (ja) * | 1998-05-15 | 2000-02-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP4071064B2 (ja) * | 2002-08-07 | 2008-04-02 | 株式会社アルバック | エッチング方法 |
| JP2004327507A (ja) * | 2003-04-22 | 2004-11-18 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP4523351B2 (ja) * | 2004-07-14 | 2010-08-11 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP4792719B2 (ja) * | 2004-08-25 | 2011-10-12 | 東京エレクトロン株式会社 | 成膜装置及び成膜方法 |
| JP4849875B2 (ja) * | 2005-11-17 | 2012-01-11 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
| JP4936709B2 (ja) * | 2005-11-25 | 2012-05-23 | 東京エレクトロン株式会社 | プラズマエッチング方法および半導体装置の製造方法 |
| JP2007194284A (ja) * | 2006-01-17 | 2007-08-02 | Tokyo Electron Ltd | プラズマ処理方法、プラズマ処理装置、及び記憶媒体 |
| JP4877747B2 (ja) * | 2006-03-23 | 2012-02-15 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
| JP5011782B2 (ja) * | 2006-03-28 | 2012-08-29 | 東京エレクトロン株式会社 | 半導体装置の製造方法、プラズマ処理装置及び記憶媒体。 |
| JP5250476B2 (ja) * | 2009-05-11 | 2013-07-31 | 株式会社日立ハイテクノロジーズ | ドライエッチング方法 |
| JP2012253209A (ja) * | 2011-06-03 | 2012-12-20 | Ulvac Japan Ltd | ドライエッチング装置及びドライエッチング方法 |
| JP2018046185A (ja) * | 2016-09-15 | 2018-03-22 | 東京エレクトロン株式会社 | 酸化シリコン及び窒化シリコンを互いに選択的にエッチングする方法 |
-
2018
- 2018-08-06 JP JP2018147891A patent/JP7061941B2/ja active Active
-
2019
- 2019-07-23 TW TW108125929A patent/TWI799621B/zh active
- 2019-08-02 KR KR1020190094232A patent/KR102358733B1/ko active IP Right Grant
- 2019-08-05 CN CN201910716800.6A patent/CN110808228B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000349300A (ja) | 1999-03-29 | 2000-12-15 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2013051421A (ja) | 2009-12-09 | 2013-03-14 | Sharp Corp | 半導体装置 |
| WO2014069559A1 (ja) | 2012-11-01 | 2014-05-08 | 東京エレクトロン株式会社 | プラズマ処理方法及びプラズマ処理装置 |
| US20150011027A1 (en) | 2013-07-08 | 2015-01-08 | Applied Materials, Inc. | 3d nand staircase cd control by using interferometric endpoint detection |
| WO2015119073A1 (ja) | 2014-02-10 | 2015-08-13 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2016001722A (ja) | 2014-04-08 | 2016-01-07 | 株式会社半導体エネルギー研究所 | 半導体装置及び該半導体装置を含む電子機器 |
| JP2017045779A (ja) | 2015-08-25 | 2017-03-02 | 三菱電機株式会社 | 薄膜トランジスタ及びアレイ基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020024995A (ja) | 2020-02-13 |
| KR20200016179A (ko) | 2020-02-14 |
| KR102358733B1 (ko) | 2022-02-04 |
| TWI799621B (zh) | 2023-04-21 |
| CN110808228B (zh) | 2023-05-26 |
| TW202025392A (zh) | 2020-07-01 |
| CN110808228A (zh) | 2020-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7364956B2 (en) | Method for manufacturing semiconductor devices | |
| KR100861260B1 (ko) | 플라즈마 에칭 방법 및 컴퓨터판독 가능한 기억 매체 | |
| KR101565174B1 (ko) | 기판 처리 방법 | |
| KR100876010B1 (ko) | 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 | |
| US8609547B2 (en) | Plasma etching method and computer-readable storage medium | |
| JP2008244479A (ja) | 金属窒化物を乾式エッチングする方法及びシステム | |
| TW201535517A (zh) | 蝕刻方法及電漿處理裝置 | |
| US9355861B2 (en) | Semiconductor device manufacturing method and computer-readable storage medium | |
| US8609549B2 (en) | Plasma etching method, plasma etching apparatus, and computer-readable storage medium | |
| US8263496B1 (en) | Etching method for preparing a stepped structure | |
| KR20150104043A (ko) | 플라즈마 에칭 방법 및 플라즈마 에칭 장치 | |
| KR20090110870A (ko) | 베벨 세정 디바이스 | |
| KR20080006457A (ko) | 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 | |
| KR20150021475A (ko) | 실리콘 산화막을 에칭하는 방법 | |
| JP2014120661A (ja) | ダミーゲートを形成する方法 | |
| KR100894345B1 (ko) | 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 | |
| WO2013073193A1 (ja) | 半導体装置の製造方法 | |
| JP7061941B2 (ja) | エッチング方法及び半導体デバイスの製造方法 | |
| US20190326105A1 (en) | Processing system and processing method | |
| JP6114622B2 (ja) | エッチング方法 | |
| KR102281211B1 (ko) | 에칭 방법 | |
| JP7229033B2 (ja) | 基板処理方法及び基板処理装置 | |
| JP7418230B2 (ja) | プラズマ処理方法及びプラズマ処理装置 | |
| US20210358763A1 (en) | Method for dry etching silicon carbide films for resist underlayer applications | |
| TW202027225A (zh) | 清潔膜堆疊中之氧化物層以消除下游處理期間之電弧放電之方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210415 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220419 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7061941 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |