CN110808228B - 蚀刻方法和半导体器件的制造方法 - Google Patents

蚀刻方法和半导体器件的制造方法 Download PDF

Info

Publication number
CN110808228B
CN110808228B CN201910716800.6A CN201910716800A CN110808228B CN 110808228 B CN110808228 B CN 110808228B CN 201910716800 A CN201910716800 A CN 201910716800A CN 110808228 B CN110808228 B CN 110808228B
Authority
CN
China
Prior art keywords
gas
film
etching
laminated structure
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910716800.6A
Other languages
English (en)
Other versions
CN110808228A (zh
Inventor
饗场康
神户乔史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN110808228A publication Critical patent/CN110808228A/zh
Application granted granted Critical
Publication of CN110808228B publication Critical patent/CN110808228B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供能够抑制有机绝缘膜的表面粗糙的蚀刻方法和半导体器件的制造方法。该蚀刻方法的特征在于：通过在层叠于层叠结构之上的有机绝缘膜设置的开口对该层叠结构进行蚀刻，其中所述层叠结构是将至少1层氧化硅膜和至少1层氮化硅膜层叠而形成的，上述蚀刻方法包括：第一步骤，其利用由CF系气体和含有氧原子的气体构成的第一处理气体而生成的等离子体，通过上述开口来蚀刻上述层叠结构；和第二步骤，其利用等离子体，通过上述开口对上述层叠结构进行蚀刻，其中上述等离子体是利用由CF系气体和稀有气体构成的或者由CHF系气体和稀有气体构成的第二处理气体而生成的。

Description

蚀刻方法和半导体器件的制造方法
技术领域
本发明涉及蚀刻方法和半导体器件的制造方法。
背景技术
已知一种将有机绝缘膜作为掩模进行蚀刻的技术。
专利文献1中公开了一种将有机绝缘膜作为掩模，通过干蚀刻在保护膜绘制图案的技术。
现有技术文献
专利文献
专利文献1：日本特开2013-51421号公报
发明内容
发明要解决的技术问题
在一个方面，本发明提供一种抑制有机绝缘膜的表面粗糙的蚀刻方法和半导体器件的制造方法。
用于解决技术问题的技术方案
为了解决上述技术问题，依照一个方式，能够提供一种蚀刻方法，其特征在于：通过在层叠于层叠结构之上的有机绝缘膜设置的开口对该层叠结构进行蚀刻，其中所述层叠结构是将至少1层氧化硅膜和至少1层氮化硅膜层叠而形成的，上述蚀刻方法包括：第一步骤，其利用由CF系气体和含有氧原子的气体构成的第一处理气体而生成的等离子体，通过上述开口来蚀刻上述层叠结构；和第二步骤，其利用等离子体，通过上述开口对上述层叠结构进行蚀刻，其中上述等离子体是利用由CF系气体和稀有气体构成的或者由CHF系气体和稀有气体构成的第二处理气体而生成的。
发明效果
依照一个方面，能够提供抑制有机绝缘膜的表面粗糙的蚀刻方法和半导体器件的制造方法。
附图说明
图1是一实施方式的等离子体处理装置的结构的截面图。
图2是说明一实施方式的半导体器件的制造步骤的截面示意图。
图3是表示处理气体与有机绝缘膜的表面粗糙程度的关系的一例的表。
图4是表示制造过程中的半导体器件的层叠结构的一例和处理气体的切换的一例的图。
附图标记说明
G 基片
1 主体容器
1a 接地线
1b 支承架
2 电介质壁
3 天线室
4 处理室
3a 侧壁
4a 侧壁
11 喷淋框体
11a 气体流路
11b 气体供给孔
12 气体供给管
13 高频天线
14 间隔件
15 匹配器
16 高频电源
17 供电部件
17a 绝缘部件
18 电容器
21 载置台
22 绝缘体框
23 支柱
24 波纹管
25 闸阀
25a 送入送出口
26 供电棒
27 匹配器
28 高频电源
29 排气管
30 处理气体供给系统
31a、31b 处理气体供给源
32a、32b 阀
40 排气装置
50 控制装置
51 控制部
52 存储部
100 玻璃基片
110 栅极电极
120 栅极绝缘膜(层叠结构)
130 钝化膜(层叠结构)
120a、120c、130a 氮化硅膜
120b、130b 氧化硅膜
140 有机绝缘膜
140a 开口部
140b 上表面
150 接触孔
160 导电膜。
具体实施方式
以下，参照附图，对用于实施本发明的方式进行说明。在各附图中，对相同的构成部分标注相同的附图标记，有时省略重复的说明。
图1是表示一实施方式的等离子体处理装置的结构的截面图。图1所示的等离子体处理装置例如是用于将有机膜作为掩模，对氧化硅膜、氮化硅膜等绝缘膜进行蚀刻而使用的。
等离子体处理装置包括主体容器1。主体容器1是方筒形状的气密的容器，由导电性材料例如内壁面被阳极氧化处理过的铝构成。主体容器1通过接地线1a接地。另外，主体容器1具有向内侧突出的支承架1b。在支承架1b载置有由Al2O3之类的陶瓷、石英等构成的电介质壁2，将主体容器1的内部空间划分成上部和下部。由此，在电介质壁2的上侧形成天线室3，在电介质壁2的下侧形成处理室4。另外，电介质壁2构成处理室4的顶壁。
在电介质壁2的下表面配置有兼作为电介质壁2的支承梁的处理气体供给用的喷淋框体11。喷淋框体11由导电性材料例如内表面经阳极氧化处理过的铝构成。喷淋框体11包括水平地延伸的气体流路11a以及与气体流路11a连通并向下方延伸的多个气体供给孔11b。另外，在电介质壁2的上表面中央设置有与气体流路11a连通的气体供给管12。气体供给管12从主体容器1的顶部向其外侧贯通，与包括处理气体供给源31a、31b和阀32a、32b等的处理气体供给系统30连接。
在等离子体蚀刻处理中，处理气体供给系统30经由气体供给管12将处理气体供给到喷淋框体11内。从处理气体供给系统30供给来的处理气体经由气体流路11a从气体供给孔11b被供给到处理室4内。
处理气体供给系统30包括多个处理气体供给源31a、31b，通过阀32a、32b的开闭，能够切换向处理室4内供给的处理气体。
在天线室3内设置有高频(RF)天线13。高频天线13被由绝缘部件构成的间隔件14，以规定的间隔与电介质壁2离开。高频天线13的一端与供电部件17连接。供电部件17从主体容器1的顶部向起外侧贯通，经由匹配器15与高频电源16连接。此外，供电部件17与主体容器1隔着绝缘部件17a而绝缘。另外，高频天线13的另一端经由电容器18与天线室3的侧壁3a连接而接地。此外，可以为不经由电容器18直接接地的结构。
在等离子体蚀刻处理中，高频电源16经由匹配器15和供电部件17对高频天线13供给感应电场形成用的高频电力(例如13.56MHz)。利用被供给了高频电力的高频天线13，在处理室4内形成感应电场，利用该感应电场使从喷淋框体11供给到处理室4内的处理气体等离子体化。此外，对高频电源16的输出进行适当设定，以成为能够充分产生和维持等离子体的值。
在处理室4内的下方，以隔着电介质壁2与高频天线13对置的方式设置有用于载置基片G的载置台21。载置台21由导电性材料例如表面被阳极氧化处理过的铝构成。载置在载置台21的基片G由静电吸盘(未图示)吸附保持着。
载置台21收纳在绝缘体框22内。绝缘体框22由中空的支柱23支承。支柱23将主体容器1的底部维持为气密状态并贯通主体容器1的底部，由设置在主体容器1外的升降机构(未图示)支承。升降机构在送入送出基片G时，在上下方向驱动载置台21。在收纳载置台21的绝缘体框22与主体容器1的底部之间设置有气密地包围支柱23的波纹管24。利用波纹管24，即使载置台21的上下移动也能够保持处理室4内的气密性。在处理室4的侧壁4a设置有用于送入送出基片G的送入送出口25a和对送入送出口25a进行打闭的闸阀25。
载置台21与设置于中空的支柱23内的供电棒26连接。另外，供电棒26经由匹配器27与高频电源28连接。
在等离子体蚀刻处理中，高频电源28经由匹配器27和供电棒26对载置台21施加偏置用的高频电力(例如3.2MHz)。利用偏置用的高频电力，将在处理室4内生成的等离子体中的离子有效地引入到基片G。
此外，为了控制基片G的温度，而在载置台21内设置有陶瓷加热器等由加热机构和制冷剂流路等构成的温度控制机构(未图示)、温度传感器(未图示)。上述机构和部件的配管和配线，均可以通过中空的支柱23导出到主体容器1外。
处理室4的底部经由排气管29与包括真空泵等的排气装置40连接。在等离子体蚀刻处理中，利用排气装置40对处理室4进行排气，将处理室4内设定并维持为规定的真空气氛(例如1.33Pa)。
另外，等离子体处理装置包括控制装置50。控制装置50例如是计算机，具有控制部51和存储部52。存储部52保存控制在等离子体处理装置中执行的各种处理的程序。控制部51读取并执行存储于存储部52的程序，来控制等离子体处理装置的动作。
此外，该程序可以存储在计算机可读取的存储介质中，也可以从其他存储介质安装到控制装置50的存储部52。作为计算机可读取的存储介质，例如有硬盘(HD)、软盘(FD)、光盘(CD)、磁光盘(MO)、存储卡等。
接着，使用图2，对一实施方式的半导体器件的制造步骤进行说明。图2是说明一实施方式的半导体器件的制造步骤的基片G的截面示意图。另外，图2的(a)表示由等离子体处理装置进行等离子体蚀刻处理前的基片G的截面示意图。图2的(b)表示由等离子体处理装置进行了等离子体蚀刻处理后的基片G的截面示意图。图2的(c)表示形成了导电膜160后的基片G的截面示意图。
如图2的(a)所示，进行等离子体蚀刻处理前的基片G包括玻璃基片100、栅极电极110、栅极绝缘膜120、钝化膜(passivation film)130和有机绝缘膜140。
栅极电极110形成在玻璃基片100上，例如由金属膜形成。此外，也可以在栅极电极110的下层设置氧化硅膜等基底层。
栅极绝缘膜120和钝化膜130构成层叠结构，层叠结构是将至少1层氧化硅膜和至少1层氮化硅膜层叠而形成的。另外，层叠结构的最上层和最下层是氮化硅膜，在最上层与最下层之间具有至少1层氧化硅膜。此外，作为层叠结构不限于由栅极绝缘膜120和钝化膜130构成的结构，只要是由氧化硅膜和氮化硅膜层叠而构成的结构即可。
栅极绝缘膜120是覆盖栅极电极110的绝缘膜，由氧化硅膜和氮化硅膜的层叠结构形成。例如，栅极绝缘膜120是从上层依次由氮化硅膜、氧化硅膜、氮化硅膜形成的。但是，栅极绝缘膜120不限于3层，可以为2层，也可以为4层以上。
钝化膜130是形成于栅极绝缘膜120之上的绝缘膜，由氧化硅膜和氮化硅膜的层叠结构形成。例如，钝化膜130从上层依次由氮化硅膜、氧化硅膜形成。但是，钝化膜130不限于2层，也可以为3层以上。此外，在形成作为半导体器件的TFT器件的情况下，通常在栅极绝缘膜120与钝化膜130之间具有沟道层，在本实施方式中，以在偏离于沟道层的部位形成用于向栅极电极110进行配线的接触孔150(参照图2的(b))为例进行说明。
有机绝缘膜140层叠在层叠结构(栅极绝缘膜120、钝化膜130)之上。有机绝缘膜140具有开口部140a，用作等离子体蚀刻处理时的掩模。此外，可以在层叠结构之上层叠了有机绝缘膜140后在有机绝缘膜140形成开口部140a，也可以将有机绝缘膜140层叠在形成开口部140a的位置以外的层叠结构之上，并没有限定。另外，有机绝缘膜140不会在层叠结构的蚀刻结束后通过剥离等而被除去，而是最终作为半导体器件的结构中的绝缘膜发挥作用。作为等离子体蚀刻处理中的掩模使用有机绝缘膜140，由此与使用光致抗蚀剂掩模的情况相比能够省去剥离掩模的步骤。此外，在层叠结构之上形成有机绝缘膜140的步骤是第三步骤的一例。
图1所示的等离子体处理装置对图2的(a)所示的基片G进行等离子体蚀刻处理。由此，如图2的(b)所示，将有机绝缘膜140作为掩模从开口部140a蚀刻钝化膜130和栅极绝缘膜120，形成与栅极电极110相连的接触孔150。
如图2的(c)所示，基片G中，利用未图示的导电膜形成装置，遍及有机绝缘膜140的表面、接触孔150的内表面、栅极电极110的表面形成导电膜160。由此，导电膜160成为与栅极电极110连接的配线。作为导电膜160能够使用例如ITO(Indium Tin Oxide，氧化铟锡)膜。另外，ITO膜例如通过溅射法形成。
但是，在将有机绝缘膜140作为掩模进行等离子体蚀刻处理时，有机绝缘膜140的表面(开口部140a的内周面和上表面140b)受到损伤，有可能因表面粗糙而产生凹凸。导电膜160是薄膜，因此，当有机绝缘膜140的表面粗糙程度变大时，在使导电膜160的材料沉积在接触孔150而形成导电膜160时，导电膜160的埋入性恶化，另外，由于因表面粗糙产生的凹凸而导电膜160弯曲，有可能成为断线的原因。另外，在作为导电膜160使用作为透明膜的ITO膜的情况下，由于导电膜160的下层的有机绝缘膜140的表面粗糙，因此有可能对ITO膜的光的透射率产生影响。
另一方面，当致力于不在有机绝缘膜140的表面产生损伤时，氮化硅膜、氧化硅膜的蚀刻率降低，形成接触孔150的等离子体蚀刻处理所需要的时间增加。
因此，一实施方式的等离子体处理装置，进行抑制对有机绝缘膜140的损伤并且抑制蚀刻率降低的等离子体蚀刻处理。
具体而言，一边适当切换第一处理气体和第二处理气体，一边进行处理，其中该第一处理气体主要着眼于氧化硅膜和氮化硅膜的层叠结构中的蚀刻率，该第二处理气体主要着眼于有机绝缘膜140的损伤抑制。例如，在图1所示的等离子体处理装置中，处理气体供给源31a供给第一处理气体，处理气体供给源31b供给第二处理气体。控制部51通过控制阀32a、32b的开闭，适当切换从处理气体供给系统30供给到喷淋框体11的处理气体。
此处，使用图3，表示处理气体与有机绝缘膜140的表面粗糙程度的关系。图3是表示处理气体与有机绝缘膜140的表面粗糙程度的关系的一例的表。此外，在图3所示的表中，越靠左侧，有机绝缘膜140的表面粗糙程度越大，越靠右侧，有机绝缘膜140的表面粗糙程度越小。另外，越靠上部所记载的处理气体，氮化硅膜等的蚀刻率越高，越靠下部所记载的处理气体，蚀刻率越低。
在作为处理气体使用NF3系的气体(NF3和O2的混合气体、或者NF3和Ar的混合气体)的情况下，与后述的其他处理气体相比，存在有机绝缘膜140的表面粗糙程度变大的倾向。
在作为处理气体使用CF4和O2的混合气体(以下记为CF4/O2。)的情况下，与NF3系的气体相比，存在有机绝缘膜140的表面粗糙程度变小的倾向。另外，在CF4和O2的混合比中，O2越增大有机绝缘膜140的表面粗糙程度越大，CF4越增大有机绝缘膜140的表面粗糙程度越小。
在作为处理气体使用CF4和Ar的混合气体(以下记为CF4/Ar。)的情况下，与CF4/O2相比，存在有机绝缘膜140的表面粗糙程度变小的倾向。另外，在CF4和Ar的混合比中，Ar越增大有机绝缘膜140的表面粗糙程度越大，CF4越增大有机绝缘膜140的表面粗糙程度越小。
在作为处理气体使用CHF3和Ar的混合气体(以下记为CHF3/Ar。)的情况下，与CF4/Ar相比，存在有机绝缘膜140的表面粗糙程度变小的倾向。另外，在CHF3和Ar的混合比中，Ar越增大有机绝缘膜140的表面粗糙程度越大，CHF3越增大有机绝缘膜140的表面粗糙程度越小。
在作为处理气体使用C4F8和Ar的混合气体(以下记为C4F8/Ar。)的情况下，与CHF3/Ar相比，存在有机绝缘膜140的表面粗糙程度变小的倾向。另外，在C4F8和Ar的混合比中，Ar越增大有机绝缘膜140的表面粗糙程度越大，C4F8越增大有机绝缘膜140的表面粗糙程度越小。
作为主要着眼于氧化硅膜和氮化硅膜的层叠结构中的蚀刻效率的第一处理气体，例如能够使用CF4/O2。另外，作为第一处理气体，能够使用由CF系气体和含有氧原子的气体构成的混合气体。作为第一处理气体中使用的CF系气体，例如可以使用CF4气体。另外，作为第一处理气体中使用的含有氧原子的气体，能够使用O2气体，另外，可以代替O2气体而使用O3气体。
作为着眼于有机绝缘膜140的损伤抑制的第二处理气体，例如能够使用CF4/Ar、CHF3/Ar、C4F8/Ar。另外，作为第二处理气体，可以使用沉积性气体(沉积气体)，例如能够使用由CF系气体和稀有气体构成的混合气体、或者由CHF系气体和稀有气体构成的混合气体。作为第二处理气体中使用的CF系气体，例如可以使用CF4气体、C4F8气体、C5F8气体。作为第二处理气体中使用的CHF系气体，例如可以使用CHF3气体、CH2F2气体、CH3F气体。作为第二处理气体中使用的稀有气体，能够使用Ar气体。另外，可以代替Ar气体而使用Xe气体。
使用图4，对等离子体蚀刻处理中的处理气体的切换进行说明。图4是表示制造过程中的半导体器件的层叠结构的一例和处理气体的切换的一例的图。此外，在图4中，半导体器件的层叠结构的左侧为上层，右侧为下层。
在图4所示的半导体器件的层叠结构的一例中，UHA是有机绝缘膜140，钝化膜130从上层依次由氮化硅膜130a、氧化硅膜130b形成。栅极绝缘膜120从上层依次由氮化硅膜120a、氧化硅膜120b、氮化硅膜120c形成。虽然未图示，但是在氮化硅膜120c的右侧即下层存在栅极电极110。此外，栅极绝缘膜120也可以省去氮化硅膜120a而由氧化硅膜120b和氮化硅膜120c构成。
在图4的(a)所示的例中，等离子体处理装置使用第一处理气体(例如，CF4/O2)对氮化硅膜130a和氧化硅膜130b进行等离子体蚀刻处理。之后，等离子体处理装置使用第二处理气体(例如，CF4/Ar、CHF3/Ar)对氮化硅膜120a、氧化硅膜120b、氮化硅膜120c进行等离子体蚀刻处理。
在图4的(b)所示的例中，等离子体处理装置使用第一处理气体(例如，CF4/O2)对氮化硅膜130a进行等离子体蚀刻处理。之后，等离子体处理装置使用第二处理气体(例如，CF4/Ar、CHF3/Ar)对氧化硅膜130b、氮化硅膜120a、氧化硅膜120b、氮化硅膜120c进行等离子体蚀刻处理。
在图4的(c)所示的例中，等离子体处理装置使用第一处理气体(例如，CF4/O2)对氮化硅膜130a进行等离子体蚀刻处理。之后，等离子体处理装置使用第二处理气体(例如，CF4/Ar、CHF3/Ar)对氧化硅膜130b进行等离子体蚀刻处理。之后，等离子体处理装置使用第一处理气体(例如，CF4/O2)对氮化硅膜120a进行等离子体蚀刻处理。之后，等离子体处理装置使用第二处理气体(例如，CF4/Ar、CHF3/Ar)对氧化硅膜120b进行等离子体蚀刻处理。之后，等离子体处理装置使用第一处理气体(例如，CF4/O2)对氮化硅膜120c进行等离子体蚀刻处理。
在上述的图4的(a)、图4的(b)、图4的(c)的任一者中，通过等离子体蚀刻处理贯通层叠结构，使栅极电极110露出。
此外，控制部51基于要使用的处理气体、要蚀刻的膜的种类和厚度等，预先推断各步骤的处理时间。另外，可以通过事先的实验等来求取各步骤的处理时间。控制部51按照各步骤的处理时间来控制阀32a、32b的开闭，从而控制各步骤。
如上上述，等离子体处理装置中，将具有开口部140a的有机绝缘膜140作为掩模，包括使用第一处理气体对层叠结构进行蚀刻的第一步骤和使用第二处理气体对层叠结构进行蚀刻的第二步骤，对层叠结构进行等离子体蚀刻处理。由此，进行主要由第二步骤抑制对有机绝缘膜140的损伤且主要由第一步骤抑制蚀刻率降低的等离子体蚀刻处理，能够形成接触孔150。
另外，通过抑制形成接触孔150时对有机绝缘膜140的损伤，作为配线的导电膜160的埋入性提高，另外，能够减少在有机绝缘膜140的表面产生导电膜160的弯曲，抑制断线，或者提高半导体器件的特性。另外，在作为导电膜160使用ITO膜的情况下，能够提高透射率。
另外，作为层叠结构的最上层的氮化硅膜130a，优选使用第一处理气体进行蚀刻。由此，能够缩短最上层的蚀刻所需要的时间。
另外，在层叠结构的最上层与最下层之间具有至少1层氧化硅膜，该氧化硅膜优选使用第二处理气体进行蚀刻。氧化硅膜与氮化硅膜相比，使用第二处理气体(例如，CF4/Ar、CHF3/Ar)比使用第一处理气体(例如，CF4/O2)进行蚀刻所需要的时间变短。因此，使用第二处理气体对至少1层氧化硅膜进行蚀刻，而能够进一步缩短蚀刻所需要的时间。另外，能够抑制对有机绝缘膜140的损伤。
在此，在作为处理气体使用CF4/O2的情况下，相对于氮化硅膜的蚀刻，CF4气体和O2气体之比导致的蚀刻率的变化的影响较小，因此，优选在CF4充足的条件下进行蚀刻。另外，关于有机绝缘膜140，具有O2气体的比例越增加而有机绝缘膜140的灰化率越增加的倾向，如图3所示，有机绝缘膜140的表面粗糙程度变大。另外，相对于氧化硅膜的蚀刻，具有O2气体的比例越增加，蚀刻率越降低的倾向。另一方面，当使CF4气体的比例过高时，蚀刻形状变差。因此，CF4气体相对于O2气体之比优选在2至5的范围。
另外，在CF系气体/Ar和CHF系气体/Ar中，如图3所示，当使Ar的比例过高时，有机绝缘膜140的表面粗糙程度变大。另一方面，当使CF系气体、CHF系气体的比例过高时，蚀刻形状变差。因此，CF系气体相对于Ar的气体之比或者CHF系气体相对于Ar的气体之比优选在1至5的范围。
另外，氧化硅膜和氮化硅膜的蚀刻率与高频电源16的输出的增加成比例地增加。另外，有机绝缘膜140的灰化率与偏置用的高频电源28的输出的增加成比例地增加，有机绝缘膜140的表面粗糙程度变大。另外，相对于处理室4内的压力，具有氧化硅膜的蚀刻率在高压侧(例如，2.66Pa)降低的倾向，具有氮化硅膜的蚀刻率在高压侧(例如，2.66Pa)增加的倾向。另外，具有有机绝缘膜140的灰化率在高压侧(例如，2.66Pa)降低的倾向。控制部51可以控制高频电源16的输出、偏置用的高频电源28的输出、基于排气装置40的处理室4内的压力。
以上，对本发明的优选的实施方式进行了详细说明。但是，本发明不限于上述的实施方式。上述的实施方式，只要不脱离本发明的范围，能够采用各种变形、置换等。另外，其他说明的特征，只要不产生技术上的矛盾，就能够进行组合。
本发明的等离子体处理装置能够适用于电容耦合等离子体(CapacitivelyCoupled Plasma(CCP))、电感耦合等离子体(Inductively Coupled Plasma(ICP))、径向线缝隙天线(Radial Line Slot Antenna(RLSA))、电子回旋共振等离子体(ElectronCyclotron Resonance Plasma(ECR))、螺旋波等离子体(Helicon Wave Plasma(HWP))等类型。
以在图2的(b)所示的形成有接触孔150的层叠结构中形成ITO膜等导电膜160的结构为例进行了说明，但是，不限于此，可以在有机绝缘膜140之上形成电介质膜(未图示)。另外，可以在电介质膜之上形成导电膜160。通过抑制对有机绝缘膜140的损伤，抑制有机绝缘膜140的表面的粗糙，能够形成适合的电介质膜。此外，在层叠结构之上形成电介质膜(未图示)的步骤是第四步骤的一例。

Claims (10)

1.一种蚀刻方法，其特征在于：
通过在层叠于层叠结构之上的有机绝缘膜设置的开口对该层叠结构进行蚀刻，其中所述层叠结构是将至少1层氧化硅膜和至少1层氮化硅膜层叠而形成的，
所述蚀刻方法包括：
第一步骤，其利用由CF系气体和含有氧原子的气体构成的第一处理气体而生成的等离子体，通过所述开口来蚀刻所述层叠结构；和
第二步骤，其利用等离子体，通过所述开口对所述层叠结构进行蚀刻，其中所述等离子体是利用由CF系气体和稀有气体构成的或者由CHF系气体和稀有气体构成的第二处理气体而生成的。
2.如权利要求1所述的蚀刻方法，其特征在于：
所述层叠结构的最上层和最下层是所述氮化硅膜，
所述层叠结构在所述最上层与所述最下层之间具有至少1层所述氧化硅膜，
最上层的所述氮化硅膜由所述第一步骤蚀刻，
至少1层所述氧化硅膜由所述第二步骤蚀刻。
3.如权利要求1或2所述的蚀刻方法，其特征在于：
所述第一步骤中的CF系气体相对于含有氧原子的气体之比为2至5，
所述第二步骤中的CF系气体相对于稀有气体之比或者CHF系气体相对于稀有气体之比为1至5。
4.如权利要求1至3中任一项所述的蚀刻方法，其特征在于：
所述第一处理气体的CF系气体是CF4气体，
所述第一处理气体的含有氧原子的气体是O2气体或者O3气体，
所述第二处理气体的CF系气体是CF4气体、C4F8气体、C5F8气体中的任意者，
所述第二处理气体的CHF系气体是CHF3气体、CH2F2气体、CH3F气体中的任意者，
所述第二处理气体的稀有气体是Ar气体或者Xe气体。
5.如权利要求1至4中任一项所述的蚀刻方法，其特征在于：
由所述第一步骤和所述第二步骤贯通了所述层叠结构后，不除去所述有机绝缘膜。
6.一种半导体器件的制造方法，其特征在于，包括：
第三步骤，其在将至少1层氧化硅膜和至少1层氮化硅膜层叠而形成的层叠结构之上形成具有开口的有机绝缘膜；
第一步骤，其利用等离子体，通过所述开口对所述层叠结构进行蚀刻，其中所述等离子体是利用由CF系气体和含有氧原子的气体构成的第一处理气体而生成的；
第二步骤，其利用等离子体，通过所述开口对所述层叠结构进行蚀刻，其中所述等离子体是利用由CF系气体和稀有气体构成的或者由CHF系气体和稀有气体构成的第二处理气体而生成的；和
在所述有机绝缘膜的上方形成导体膜的第四步骤。
7.如权利要求6所述的半导体器件的制造方法，其特征在于：
所述层叠结构的最上层和最下层是所述氮化硅膜，
所述层叠结构在所述最上层与所述最下层之间具有至少1层所述氧化硅膜，
最上层的所述氮化硅膜由所述第一步骤蚀刻，
至少1层所述氧化硅膜由所述第二步骤蚀刻。
8.如权利要求6或7所述的半导体器件的制造方法，其特征在于：
所述第一步骤中的CF系气体相对于含有氧原子的气体之比为2至5，
所述第二步骤中的CF系气体相对于稀有气体之比或者CHF系气体相对于稀有气体之比为1至5。
9.如权利要求6至8中任一项所述的半导体器件的制造方法，其特征在于：
在所述第四步骤之前，在所述有机绝缘膜之上形成电介质膜。
10.如权利要求6至9中任一项所述的半导体器件的制造方法，其特征在于：
所述第一处理气体的CF系气体是CF4气体，
所述第一处理气体的含有氧原子的气体是O2气体或者O3气体，
所述第二处理气体的CF系气体是CF4气体、C4F8气体、C5F8气体中的任意者，
所述第二处理气体的CHF系气体是CHF3气体、CH2F2气体、CH3F气体中的任意者，
所述第二处理气体的稀有气体是Ar气体或者Xe气体。
CN201910716800.6A 2018-08-06 2019-08-05 蚀刻方法和半导体器件的制造方法 Active CN110808228B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018147891A JP7061941B2 (ja) 2018-08-06 2018-08-06 エッチング方法及び半導体デバイスの製造方法
JP2018-147891 2018-08-06

Publications (2)

Publication Number Publication Date
CN110808228A CN110808228A (zh) 2020-02-18
CN110808228B true CN110808228B (zh) 2023-05-26

Family

ID=69487419

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910716800.6A Active CN110808228B (zh) 2018-08-06 2019-08-05 蚀刻方法和半导体器件的制造方法

Country Status (4)

Country Link
JP (1) JP7061941B2 (zh)
KR (1) KR102358733B1 (zh)
CN (1) CN110808228B (zh)
TW (1) TWI799621B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220399361A1 (en) * 2021-06-10 2022-12-15 Macronix International Co., Ltd. Memory device and manufacturing method thereof

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036491A (ja) * 1998-05-15 2000-02-02 Fujitsu Ltd 半導体装置の製造方法
JP2004071856A (ja) * 2002-08-07 2004-03-04 Ulvac Japan Ltd エッチング方法
JP2004327507A (ja) * 2003-04-22 2004-11-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2006032568A (ja) * 2004-07-14 2006-02-02 Nec Electronics Corp ドライエッチング方法および半導体装置の製造方法
CN1967786A (zh) * 2005-11-17 2007-05-23 东京毅力科创株式会社 等离子体蚀刻方法
CN1971856A (zh) * 2005-11-25 2007-05-30 东京毅力科创株式会社 等离子体蚀刻方法和半导体装置的制造方法
CN1989271A (zh) * 2004-08-25 2007-06-27 东京毅力科创株式会社 成膜装置和成膜方法
CN101005028A (zh) * 2006-01-17 2007-07-25 东京毅力科创株式会社 等离子体处理方法、等离子体处理装置和存储介质
CN101043004A (zh) * 2006-03-23 2007-09-26 东京毅力科创株式会社 等离子体蚀刻方法
JP2007266291A (ja) * 2006-03-28 2007-10-11 Tokyo Electron Ltd 半導体装置の製造方法、プラズマ処理装置及び記憶媒体。

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4260334B2 (ja) 1999-03-29 2009-04-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5250476B2 (ja) * 2009-05-11 2013-07-31 株式会社日立ハイテクノロジーズ ドライエッチング方法
RU2503085C1 (ru) 2009-12-09 2013-12-27 Шарп Кабусики Кайся Полупроводниковое устройство и способ его изготовления
JP2012253209A (ja) * 2011-06-03 2012-12-20 Ulvac Japan Ltd ドライエッチング装置及びドライエッチング方法
KR102149718B1 (ko) * 2012-11-01 2020-08-31 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 플라즈마 처리 장치
US9240359B2 (en) 2013-07-08 2016-01-19 Applied Materials, Inc. 3D NAND staircase CD control by using interferometric endpoint detection
US10012883B2 (en) 2014-02-10 2018-07-03 Sharp Kabushiki Kaisha Semiconductor device including a silicon nitride dielectric layer and method for producing same
JP2016001722A (ja) 2014-04-08 2016-01-07 株式会社半導体エネルギー研究所 半導体装置及び該半導体装置を含む電子機器
JP6611521B2 (ja) 2015-08-25 2019-11-27 三菱電機株式会社 薄膜トランジスタ及びアレイ基板
JP2018046185A (ja) * 2016-09-15 2018-03-22 東京エレクトロン株式会社 酸化シリコン及び窒化シリコンを互いに選択的にエッチングする方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036491A (ja) * 1998-05-15 2000-02-02 Fujitsu Ltd 半導体装置の製造方法
JP2004071856A (ja) * 2002-08-07 2004-03-04 Ulvac Japan Ltd エッチング方法
JP2004327507A (ja) * 2003-04-22 2004-11-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2006032568A (ja) * 2004-07-14 2006-02-02 Nec Electronics Corp ドライエッチング方法および半導体装置の製造方法
CN1989271A (zh) * 2004-08-25 2007-06-27 东京毅力科创株式会社 成膜装置和成膜方法
CN1967786A (zh) * 2005-11-17 2007-05-23 东京毅力科创株式会社 等离子体蚀刻方法
CN1971856A (zh) * 2005-11-25 2007-05-30 东京毅力科创株式会社 等离子体蚀刻方法和半导体装置的制造方法
CN101005028A (zh) * 2006-01-17 2007-07-25 东京毅力科创株式会社 等离子体处理方法、等离子体处理装置和存储介质
CN101043004A (zh) * 2006-03-23 2007-09-26 东京毅力科创株式会社 等离子体蚀刻方法
JP2007266291A (ja) * 2006-03-28 2007-10-11 Tokyo Electron Ltd 半導体装置の製造方法、プラズマ処理装置及び記憶媒体。

Also Published As

Publication number Publication date
JP7061941B2 (ja) 2022-05-02
TW202025392A (zh) 2020-07-01
KR102358733B1 (ko) 2022-02-04
TWI799621B (zh) 2023-04-21
KR20200016179A (ko) 2020-02-14
JP2020024995A (ja) 2020-02-13
CN110808228A (zh) 2020-02-18

Similar Documents

Publication Publication Date Title
KR101341711B1 (ko) 웨이퍼의 베벨 에지 및 이면상의 필름들을 제거하는 장치 및 방법들
US7364956B2 (en) Method for manufacturing semiconductor devices
KR100876010B1 (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
TWI705498B (zh) 蝕刻介電層中之特徵部的方法
US9355861B2 (en) Semiconductor device manufacturing method and computer-readable storage medium
US8609549B2 (en) Plasma etching method, plasma etching apparatus, and computer-readable storage medium
KR20160018367A (ko) 다층막을 에칭하는 방법
KR20150097416A (ko) 반도체 장치의 제조 방법
KR101835683B1 (ko) 다층막을 에칭하는 방법
KR20150021475A (ko) 실리콘 산화막을 에칭하는 방법
KR20080006457A (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
US20190067030A1 (en) Etching method and etching processing apparatus
US10950444B2 (en) Metal hard mask layers for processing of microelectronic workpieces
CN110808228B (zh) 蚀刻方法和半导体器件的制造方法
KR102208931B1 (ko) 에칭 방법
KR20230124008A (ko) 기판 처리 방법 및 기판 처리 장치
KR102170584B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
TW202121504A (zh) 用於自對準多重圖案化的芯材覆蓋的方法和系統
CN110783260A (zh) 蚀刻方法
WO2022249964A1 (ja) クリーニング方法およびプラズマ処理方法
US11721578B2 (en) Split ash processes for via formation to suppress damage to low-K layers
US20210242036A1 (en) Method for etching oxide semiconductor film and plasma processing apparatus
KR20200113170A (ko) 막을 에칭하는 방법 및 플라즈마 처리 장치
WO2020132175A1 (en) Methods of cleaning an oxide layer in a film stack to eliminate arcing during downstream processing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant