JP4260334B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4260334B2 JP4260334B2 JP2000090797A JP2000090797A JP4260334B2 JP 4260334 B2 JP4260334 B2 JP 4260334B2 JP 2000090797 A JP2000090797 A JP 2000090797A JP 2000090797 A JP2000090797 A JP 2000090797A JP 4260334 B2 JP4260334 B2 JP 4260334B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- tft
- contact hole
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Liquid Crystal (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は絶縁表面を有する基板上に薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。特に本発明は、良好な形状のコンタクトホールを備えた液晶表示装置に代表される電気光学装置、および電気光学装置を搭載した電子機器に関する。尚、明細書中において半導体装置とは、半導体特性を利用することで機能する装置全般を指し、上記電気光学装置およびその電気光学装置を搭載した電子機器も半導体装置に含む。
【０００２】
【従来の技術】
絶縁表面上にＴＦＴ（薄膜トランジスタ）で形成した大面積集積回路を有する半導体装置の開発が進んでいる。アクティブマトリクス型液晶表示装置、ＥＬ表示装置、密着型イメージセンサ等はその代表例として知られている。
【０００３】
絶縁表面上に設けられたＴＦＴ上に有機樹脂膜を直接形成すると、ＴＦＴ特性が悪くなり、信頼性が低下していた。その問題を解決するため、従来ではＴＦＴ上に無機絶縁膜（パッシベーション膜とも呼ばれる）を形成した後、有機樹脂膜を積層形成している。
【０００４】
通常、ＴＦＴはコンタクトホールにより配線と接続されている。従って、上記無機絶縁膜を設けた場合、ＴＦＴのゲート電極、ソース電極、またはドレイン電極を覆う無機絶縁膜及び有機樹脂膜に上層配線と接続するためのコンタクトホールを開口する必要がある。例えば、ＴＦＴを用いたアクティブマトリクス型液晶表示装置の場合、画素ＴＦＴのドレイン電極と画素電極とを接続するためのコンタクトホールを開口する。
【０００５】
図１７（Ａ）〜（Ｄ）を用いて以下に従来の工程を説明する。ここでは、アクティブマトリクス型液晶表示装置に適用した場合の例を示す。なお、簡略化するため、画素ＴＦＴを図示していないが、第１の導電膜１１は画素ＴＦＴのドレイン電極と同一または、電気的に接続している。また、基板１０と第１の導電膜１１との間には、単層または複数層の絶縁膜を有しているが図示しない。
【０００６】
図１７（Ａ）は、画素ＴＦＴが形成された基板１０上に、画素ＴＦＴのドレイン電極と同一、または電気的に接続している第１の導電膜１１が形成され、その上に無機絶縁膜１２と有機樹脂膜１３とが積層形成された状態を示したものである。
【０００７】
次いで、フォトリソグラフィ法によりレジストマスク１４を用いて１回目のパターニングを行い有機樹脂膜１３のみに第１のコンタクトホールを開口した状態が図１７（Ｂ）である。
【０００８】
次いで、レジストマスク１４を除去した後、フォトリソグラフィ法によりレジストマスク１５を用いて２回目のパターニングを行い、無機絶縁膜１２のみに第２のコンタクトホールを開口した状態が図１７（Ｃ）である。この第２のコンタクトホールは第１のコンタクトホールの底部を開口するため、第２のコンタクトホールは第１のコンタクトホールよりも小さい開口径となる。
【０００９】
次いで、レジストマスク１５を除去した後、透明導電膜からなる画素電極１６を形成した状態が図１７（Ｄ）である。
【００１０】
このように、２回のパターニング工程を経て開口されるため、コンタクトホールの形状は、図１７（Ｄ）に示すように段差を有している。
【００１１】
また、上記従来の作製方法の他に、無機絶縁膜を形成した直後にパターニングを行い、その後、有機樹脂膜を形成し、再度パターニングを行いコンタクトホールを開口する方法もある。この場合にも２回のパターニングが必要であった。
【００１２】
【発明が解決しようとする課題】
このように従来の方法では、２回のパターニング（有機樹脂膜のパターニングと、無機絶縁膜のパターニング）を必要としていた。そのため、プロセス数、マスク数ともに増加し、コストアップにつながっていた。
【００１３】
また、この２回のパターニングではそれぞれ異なるフォトマスクを用いるため、マスクの重ね合せ精度が不良であった場合にはコンタクト不良が生じていた。また、図１７に示した従来例において、２回目のパターニングで開口されるコンタクトホールの開口径は、重ね合せ時のマージンを考えると１回目のパターニングで開口されるコンタクトホールの開口径と比較して１．５〜２倍の大きさになり、コンタクトホールの微細化が困難となっていた。
【００１４】
また、従来のコンタクトホールの形状（図１７（Ｄ）にその一例を示す）は、開口径の異なる２つのコンタクトホールを重ねた複雑な形状であるため、後に形成する第２の導電膜にカバレッジ不良が生じる場合があった。
【００１５】
本発明はこのような課題を解決するための技術であり、半導体装置の作製方法において、材料及び膜厚の異なる積層膜（無機絶縁膜と有機樹脂膜の積層膜）を同時に一回のエッチングによりコンタクトホールを開口することで、工程数を低減させることを目的とする。
【００１６】
また、半導体装置において、コンタクトホールの形状を均一、且つ適切なものとすることにより半導体装置の動作性能および信頼性を向上させることを目的とする。
【００１７】
また、他の目的としてアクティブマトリクス型液晶表示装置において、カバレッジの良好な画素電極を形成し、歩留まりを向上させるための構造を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記問題点を解決するために本明細書で開示する本発明の構成は、
絶縁表面上に形成された第１の導電膜と、
前記第１の導電膜を覆う無機絶縁膜と、
前記無機絶縁膜を覆う有機樹脂膜と、
前記無機絶縁膜及び前記有機樹脂膜を貫くコンタクトホールと、
前記有機樹脂膜上に形成された第２の導電膜が、前記コンタクトホールの底面で前記第１の導電膜と接続されていることを特徴とする半導体装置である。
【００１９】
また、上記構成において、前記コンタクトホールは、1回のエッチング工程を経て形成されたことを特徴としている。
【００２０】
また、上記各構成において、前記コンタクトホールの底面と接する無機絶縁膜のエッジ部はテーパー状に、水平面から３０°〜８０°の角度範囲を有していることを特徴としている。
【００２１】
また、上記各構成において、前記無機絶縁膜と接する有機樹脂膜のエッジ部は、水平面から５０°〜９０°の角度範囲を有していることを特徴としている。
【００２２】
また、上記各構成において、前記第１の導電膜はＴＦＴと電気的に接続されていることを特徴としている。
【００２３】
また、上記各構成において、前記第２の導電膜は画素電極であることを特徴としている。
【００２４】
上記各構成において、前記無機絶縁膜は窒化シリコン膜または窒化酸化シリコン膜であることを特徴としている。
【００２５】
また、上記構造を実現するための発明の構成は、
第１の導電膜を形成する工程と、
前記第１の導電膜上に無機絶縁膜を形成する工程と、
前記無機絶縁膜上に有機樹脂膜を形成する工程と、
前記無機絶縁膜と前記有機樹脂膜との積層膜を一度でコンタクトホールを開口する工程と、
前記コンタクトホールに第２の導電膜を形成する工程と、を含むことを特徴とする半導体装置の作製方法である。
【００２６】
また、上記構成において、前記コンタクトホールを開口する工程は、フッ素系のエッチャントガスと酸素ガスとを含む混合ガスを用いたドライエッチングであることを特徴としている。
【００２７】
また、上記各構成において、前記無機絶縁膜の前記有機樹脂膜に対するエッチングレートの選択比が１．６〜２．９であることを特徴としている。
【００２８】
また、上記各構成において、前記無機絶縁膜はエッチングレートの異なる無機絶縁膜の積層膜であることを特徴としている。前記無機絶縁膜を積層膜とする場合は、エッチングレートの高い無機絶縁膜を下層として用いてコンタクトホールの形状の均一性を保つことができる。
【００２９】
また、上記各構成において、前記無機絶縁膜は窒化シリコン膜または窒化酸化シリコン膜であることを特徴としている。
【００３０】
【発明の実施の形態】
本発明の実施の形態について、図１〜図７を用いて説明する。
【００３１】
図１（Ａ）〜図１（Ｃ）は本願発明を示した工程図である。
【００３２】
まず、基板５００上に、第１の導電膜５０１、無機絶縁膜５０２、有機樹脂膜５０３を積層形成する。（図１（Ａ））
【００３３】
図１（Ａ）の状態を得た後、フォトリソグラフィ法によりレジストマスク５０４を形成し、積層形成された無機絶縁膜５０２と有機樹脂膜５０３との積層膜を同時に１回でエッチングしてコンタクトホールの開口を行う。（図１（Ｂ））このエッチングは、少なくともフッ素系のエッチャントガスと酸素を含む混合ガスを用いたドライエッチングである。
【００３４】
本明細書中でいうフッ素系のエッチャントガスとは、フッ素若しくはフッ素を一部に含む気体を指し、例えば、Ｆ2、ＢＦ3、ＳｉＦ4、ＨＦ、ＣＦ4等の単体気体若しくは混合気体、さらにこれらの単一気体若しくは混合気体を塩素を含まない気体（例えばＨ2、Ｏ2、Ｎ2等）で希釈したものを指す。
【００３５】
次いで、レジストマスク５０４を除去した後、第２の導電膜５０５を形成し、第１の導電膜５０１と第２の導電膜５０５とを電気的に接続させる。（図１（Ｃ））
【００３６】
以上が本願発明の工程である。上記工程のうち、図１（Ｂ）の工程における、いくつかの実験を試みた。
【００３７】
図１（Ａ）の状態を得るため、基板５００上に被接続層となる第１の導電膜５０１として、スパッタ法によるＴｉ膜を形成し、無機絶縁膜５０２として、ＳｉＨ4／ＮＨ3／Ｎ2Ｏ／ＡｒまたはＳｉＨ4／ＮＨ3／Ｎ2／Ｎ2Ｏ／Ａｒを用いて３３０ｎｍの窒化酸化シリコン膜（ＳｉＯｘＮｙで表される）を形成した。次いで、有機樹脂膜５０３として、塗布法により１μｍのアクリル樹脂膜を積層形成した。
【００３８】
そして、フォトリソグラフィ法によりレジストマスク５０４を形成し、ここでは、少なくともＣＦ4と酸素を含む混合ガスを用いてドライエッチングを行った。
【００３９】
（実験１）
まず、ドライエッチングにおけるＣＦ4と酸素の流量の比率を変えて実験を行った。ＲＦ電力を４００Ｗ（２．５６Ｗ／ｃｍ2）、ガス圧を０．４Ｔｏｒｒ、Ｈｅ流量を３５ｓｃｃｍ、ＣＦ4流量／酸素流量をそれぞれ４０ｓｃｃｍ／６０ｓｃｃｍ、４５ｓｃｃｍ／５５ｓｃｃｍ、５０ｓｃｃｍ／５０ｓｃｃｍ、５５ｓｃｃｍ／４５ｓｃｃｍ、６０ｓｃｃｍ／４０ｓｃｃｍと振り、実験を行った。
【００４０】
この実験結果を図２（Ａ）及び図２（Ｂ）に示す。図２（Ａ）には、ＣＦ4の流量比率を大きくすると、エッチングガスに対するアクリル樹脂膜のエッチングレートは下がり、エッチングガスに対する窒化酸化シリコン膜のエッチングレートは上がることが示されている。なお、図２（Ｂ）は図２（Ａ）を元にして得られた選択比（アクリル樹脂膜のエッチングレート／窒化酸化シリコン膜のエッチングレート、窒化酸化シリコン膜のエッチングレート／Ｔｉ膜のエッチングレート）を示すグラフである。
【００４１】
また、それぞれの流量条件に対応する写真図を図３、図４に示した。
【００４２】
図３、図４の写真図のうち、ＣＦ4流量の条件が４５ｓｃｃｍ〜５５ｓｃｃｍ、好ましくは５０ｓｃｃｍ（図３（Ｃ））である時、最もコンタクトホール形状が良好であった。この時のコンタクトホールの底面と接する無機絶縁膜のエッジ部はテーパー状に、水平面から７０°を有している。また、図２（Ｂ）より、最もコンタクトホール形状が良好である条件の選択比（アクリル樹脂膜のエッチングレート／窒化酸化シリコン膜のエッチングレート）は１．６〜２．９、好ましくは１．９である。
【００４３】
また、アクリルに代えてポリイミド等の有機樹脂膜で実験を行っても、同様の結果が得られた。また、窒化酸化シリコン膜に代えて窒化シリコン膜等の窒素を含む無機絶縁膜で実験を行っても、同様の結果が得られた。
【００４４】
上記実験結果から、ドライエッチングにおける選択比（有機樹脂膜のエッチングレート／窒素を含む無機絶縁膜のエッチングレート）を１．６〜２．９、好ましくは、１．９とすることにより、開口する膜の材料及び膜厚が異なっていても、形成されるコンタクトホールの形状及び大きさの両方がほぼ同じように開口できることを本発明人は見い出した。
【００４５】
なお、図３（Ｃ）においては、コンタクトホール上部において、わずかにオーバーハング形状となっているものの、第２の導電膜のカバレッジには影響しなかった。オーバーハング形状が生じる理由は、完全な異方性エッチングがなされていないためであるが、他のエッチング条件（ガス圧、ＲＦ電力等）を調節することでさらに良好なコンタクトホール形状を得ることができる。以下に他のエッチング条件を調節した実験を示す。
【００４６】
（実験２）
次に、ドライエッチングにおけるＣＦ4と酸素の流量の比率を５０／５０とし、ガス圧を変えて実験を行った。ＲＦ電力を４００Ｗ（２．５６Ｗ／ｃｍ2）、Ｈｅ流量を３５ｓｃｃｍ、ガス圧をそれぞれ０．２Ｔｏｒｒ、０．３Ｔｏｒｒ、０．４Ｔｏｒｒ、０．５Ｔｏｒｒと振り、実験を行った。
【００４７】
この実験結果を図６（Ａ）及び図６（Ｂ）に示す。図６（Ａ）はエッチングレートの圧力依存性のグラフであり、図６（Ｂ）は選択比の圧力依存性のグラフを示している。実験では圧力を低くすると、コンタクトホール上部におけるオーバーハングを抑えることができた。
【００４８】
（実験３）
次に、ドライエッチングにおけるＣＦ4と酸素の流量の比率を５０／５０とし、ＲＦ電力を変えて実験を行った。ガス圧を０．４Ｔｏｒｒ、Ｈｅ流量を３５ｓｃｃｍ、ＲＦ電力をそれぞれ３００Ｗ、４００Ｗ、５００Ｗ、６００Ｗと振り、実験を行った。
【００４９】
この実験結果を図７（Ａ）及び図７（Ｂ）に示す。図７（Ａ）はエッチングレートのＲＦ電力依存性のグラフであり、図７（Ｂ）は選択比のＲＦ電力依存性のグラフを示している。ＲＦ電力を高くすると、コンタクトホール上部におけるオーバーハングを抑えることができた。
【００５０】
実験１〜３の結果から得られる好ましい範囲のうち、１条件（ＣＦ4と酸素とＨｅの流量の比率を５０／５０／３５、ガス圧を０．３Ｔｏｒｒ、ＲＦ電力を４００Ｗ）を用いれば、コンタクトホールは複数の段差を有するテーパー形状に開口され、図５（Ａ）及び図５（Ｂ）に示すようにコンタクトホール上部におけるオーバーハングのない、望ましい形状に開口される。なお、図５（Ｃ）は図５（Ｂ）に相当するコンタクトホールの拡大模式図である。
【００５１】
本願発明を利用することによって、コンタクトホールの底面と接する無機絶縁膜のエッジ部（図５（Ｃ）中のａ）はテーパー状に、水平面から３０°〜８０°の角度範囲とすることができる。また、無機絶縁膜と接する有機樹脂膜のエッジ部（図５（Ｃ）中のｂ）は、水平面から５０°〜９０°の角度範囲とすることができる。図５（Ｃ）中のｂの点で無機絶縁膜の側面と有機樹脂膜の側面は一致している。
【００５２】
また、本願発明を利用することによって、コンタクトホールの直径を精度よく３μｍ以下、好ましくは、１．２μｍ以下の微細な形状にすることができる。
【００５３】
さらに、以下に示す実施例でもって詳細な説明を行うこととする。
【００５４】
【実施例】
[実施例１]
本発明の実施例について図８〜図１１を用いて説明する。ここでは、同一基板上に画素回路とその画素回路を制御するための駆動回路とを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路では、シフトレジスタ回路、バッファ回路等の基本回路であるＣＭＯＳ回路と、サンプリング回路を形成するｎチャネル型ＴＦＴとを図示することとする。
【００５５】
図８（Ａ）において、基板１０１には、石英基板やシリコン基板を使用することが望ましい。本実施例では石英基板を用いた。その他にも金属基板またはステンレス基板の表面に絶縁膜を形成したものを基板としても良い。本実施例の場合、８００℃以上の温度に耐えうる耐熱性を要求されるので、それを満たす基板であればどのような基板を用いても構わない。
【００５６】
そして、基板１０１のＴＦＴが形成される表面には、２０〜１００ｎｍ（好ましくは４０〜８０ｎｍ）の厚さの非晶質構造を含む半導体膜１０２を減圧熱ＣＶＤ方、プラズマＣＶＤ法またはスパッタ法で形成する。なお、本実施例では６０ｎｍ厚の非晶質シリコン膜を形成するが、後に熱酸化工程があるのでこの膜厚が最終的なＴＦＴの活性層の膜厚になるわけではない）
【００５７】
また、非晶質構造を含む半導体膜としては、非晶質半導体膜、微結晶半導体膜があり、さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜も含まれる。
【００５８】
次に、非晶質シリコン膜１０２上に珪素（シリコン）を含む絶縁膜でなるマスク膜１０３を形成し、パターニングによって開口部１０４a、１０４bを形成する。この開口部は、次の結晶化工程の際に結晶化を助長する金属元素を添加するための添加領域となる。（図８（Ａ））
【００５９】
なお、珪素を含む絶縁膜としては、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜を用いることができる。窒化酸化シリコン膜は、珪素、窒素及び酸素を所定の量で含む絶縁膜であり、ＳｉＯｘＮｙで表される絶縁膜である。窒化酸化シリコン膜はＳｉＨ4、Ｎ2Ｏ及びＮＨ3を原料ガスとして作製することが可能であり、含有する窒素濃度が２５atomic%以上５０atomic%未満とすると良い。
【００６０】
また、このマスク膜１０３のパターニングを行うと同時に、後のパターニング工程の基準となるマーカーパターンを形成しておく。マスク膜１０３をエッチングする際に非晶質シリコン膜１０２も僅かにエッチングされるが、この段差が後にマスク合わせの時にマーカーパターンとして用いることができるのである。
【００６１】
次に、特開平１０−２４７７３５号公報（米国出願番号０９／０３４，０４１に対応）に記載された技術に従って、結晶構造を含む半導体膜を形成する。同公報記載の技術は、非晶質構造を含む半導体膜の結晶化に際して、結晶化を助長する元素（ニッケル、コバルト、ゲルマニウム、錫、鉛、パラジウム、鉄、銅から選ばれた一種または複数種の元素）を用いる結晶化手段である。
【００６２】
具体的には、非晶質構造を含む半導体膜の表面に金属元素を保持させた状態で加熱処理を行い、非晶質構造を含む半導体膜を、結晶構造を含む半導体膜に変化させるものである。なお、結晶化手段としては、特開平７−１３０６５２号公報の実施例１に記載された技術を用いても良い。また、結晶質構造を含む半導体膜には、いわゆる単結晶半導体膜も多結晶半導体膜も含まれるが、同公報で形成される結晶構造を含む半導体膜は結晶粒界を有している。
【００６３】
なお、同公報では金属元素を含む層をマスク膜上に形成する際にスピンコート法を用いているが、金属元素を含む薄膜をスパッタ法や蒸着法といった気相法を用いて成膜する手段をとっても良い。
【００６４】
また、非晶質シリコン膜は含有水素量にもよるが、好ましくは４００〜５５０℃で１時間程度の加熱処理を行い、水素を十分に脱離させてから結晶化させることが望ましい。その場合、含有水素量を５atom％以下とすることが好ましい。
【００６５】
結晶化工程は、まず４００〜５００℃で１時間程度の熱処理工程を行い、水素を膜中から脱離させた後、５００〜６５０℃（好ましくは５５０〜６００℃）で６〜１６時間（好ましくは８〜１４時間）の熱処理を行う。
【００６６】
本実施例では、金属元素としてニッケルを用い、５７０℃で１４時間の熱処理を行う。その結果、開口部１０４a、１０４bを起点として概略基板と平行な方向（矢印で示した方向）に結晶化が進行し、巨視的な結晶成長方向が揃った結晶構造を含む半導体膜（本実施例では結晶質シリコン膜）１０５a〜１０５dが形成される。(図８（Ｂ）)
【００６７】
次に、結晶化の工程で用いたニッケルを結晶質シリコン膜から除去するゲッタリング工程を行う。本実施例では、先ほど形成したマスク膜１０３をそのままマスクとして１５族に属する元素（本実施例ではリン）を添加する工程を行い、開口部１０４a、１０４bで露出した結晶質シリコン膜に１×１０19〜１×１０20atoms/cm3の濃度でリンを含むリン添加領域（以下、ゲッタリング領域という）１０６a、１０６bを形成する。（図８（Ｃ））
【００６８】
次に、窒素雰囲気中で４５０〜６５０℃（好ましくは５００〜５５０℃）、４〜２４時間（好ましくは６〜１２時間）の熱処理工程を行う。この熱処理工程により結晶質シリコン膜中のニッケルは矢印の方向に移動し、リンのゲッタリング作用によってゲッタリング領域１０６a、１０６bに捕獲される。即ち、結晶質シリコン膜中からニッケルが除去されるため、ゲッタリング後の結晶質シリコン膜１０７a〜１０７dに含まれるニッケル濃度は、１×１０17atms/cm3以下、好ましくは１×１０16atms/cm3にまで低減することができる。
【００６９】
次に、マスク膜１０３を除去し、結晶質シリコン膜１０７a〜１０７d上に後の不純物添加時のために保護膜１０８を形成する。保護膜１０８は１００〜２００ｎｍ（好ましくは１３０〜１７０ｎｍ）の厚さの窒化酸化シリコン膜または酸化シリコン膜を用いると良い。この保護膜１０８は不純物添加時に結晶質シリコン膜が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするための意味がある。
【００７０】
そして、その上にレジストマスク１０９を形成し、保護膜１０８を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素という）を添加する。ｐ型不純物元素としては、代表的には１３族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程（チャネルドープ工程という）はＴＦＴのしきい値電圧を制御するための工程である。なお、ここではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【００７１】
この工程により１×１０15〜１×１０18atoms/cm3（代表的には５×１０16〜５×１０17atoms/cm3）の濃度でｐ型不純物元素（本実施例ではボロン）を含む不純物領域１１０a、１１０bを形成する。なお、本明細書中では上記濃度範囲でｐ型不純物元素を含む不純物領域（但し、リンは含まれていない領域）をｐ型不純物領域（ｂ）と定義する。（図８（Ｄ））
【００７２】
次に、レジストマスク１０９を除去し、結晶質シリコン膜をパターニングして島状の半導体層（以下、活性層という）１１１〜１１４を形成する。なお、活性層１１１〜１１４は、ニッケルを選択的に添加して結晶化することによって、非常に結晶性の良い結晶質シリコン膜で形成されている。具体的には、棒状または柱状の結晶が、特定の方向性を持って並んだ結晶構造を有している。また、結晶化後、ニッケルをリンのゲッタリング作用により除去又は低減しており、活性層１１１〜１１４中に残存する金属元素の濃度は、１×１０17atms/cm3以下、好ましくは１×１０16atms/cm3である。（図８（Ｅ））
【００７３】
また、ｐチャネル型ＴＦＴの活性層１１１は意図的に添加された不純物元素を含まない領域であり、ｎチャネル型ＴＦＴの活性層１１２〜１１４はｐ型不純物領域（ｂ）となっている。本明細書中では、この状態の活性層１１１〜１１４は全て真性または実質的に真性であると定義する。即ち、ＴＦＴの動作に支障をきたさない程度に不純物元素が意図的に添加されている領域も実質的に真性な領域と考えて良い。
【００７４】
次に、プラズマＣＶＤ法またはスパッタ法により１０〜１００ｎｍ厚の珪素を含む絶縁膜を形成する。本実施例では、３０ｎｍ厚の窒化酸化シリコン膜を形成する。この珪素を含む絶縁膜は、他の珪素を含む絶縁膜を単層または積層で用いても構わない。
【００７５】
次に、８００〜１１５０℃（好ましくは９００〜１０００℃）の温度で１５分〜８時間（好ましくは３０分〜２時間）の熱処理工程を、酸化性雰囲気下で行う（熱酸化工程）。本実施例では酸素雰囲気中に３体積％の塩化水素を添加した雰囲気中で９５０℃、８０分の熱処理工程を行う。なお、図８（Ｄ）の工程で添加されたボロンはこの熱酸化工程の間に活性化される。（図９（Ａ））
【００７６】
この熱酸化工程の間、珪素を含む絶縁膜とその下の活性層１１１〜１１４との界面においても酸化反応が進行する。本願発明ではそれを考慮して最終的に形成されるゲート絶縁膜１１５の膜厚が５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）となるように調節する。本実施例の熱酸化工程では、６０ｎｍ厚の活性層のうち２５ｎｍが酸化されて活性層１１１〜１１４の膜厚は３５ｎｍとなる。また、３０ｎｍ厚の珪素を含む絶縁膜に対して５０ｎｍ厚の熱酸化膜が加わるので、最終的なゲート絶縁膜１１５の膜厚は１０５ｎｍとなる。
【００７７】
次に、新たにレジストマスク１１６〜１１９を形成する。そして、ｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加してｎ型を呈する不純物領域１２０〜１２２を形成する。なお、ｎ型不純物元素としては、代表的には１５族に属する元素、典型的にはリンまたは砒素を用いることができる。（図９（Ｂ））
【００７８】
この不純物領域１２０〜１２２は、後にＣＭＯＳ回路およびサンプリング回路のｎチャネル型ＴＦＴにおいて、ＬＤＤ領域として機能させるための不純物領域である。なお、ここで形成された不純物領域にはｎ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含まれている。本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域をｎ型不純物領域（ｂ）と定義する。
【００７９】
なお、ここではフォスフィン（ＰＨ3）を質量分離しないでプラズマ励起したイオンドープ法でリンを１×１０18atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。この工程では、ゲート膜１１５を介して結晶質シリコン膜にリンを添加する。
【００８０】
次に、６００〜１０００℃（好ましくは７００〜８００℃）の不活性雰囲気中で熱処理を行い、図９（Ｂ）の工程で添加されたリンを活性化する。本実施例では８００℃、１時間の熱処理を窒素雰囲気中で行う。（図９（Ｃ））
【００８１】
この時、同時にリンの添加時に損傷した活性層及び活性層とゲート絶縁膜との界面を修復することが可能である。この活性化工程は電熱炉を用いたファーネスアニールが好ましいが、ランプアニールやレーザーアニールといった光アニールを併用しても良い。
【００８２】
この工程によりｎ型不純物領域（ｂ）１２０〜１２２の境界部、即ち、ｎ型不純物領域（ｂ）の周囲に存在する真性又は実質的に真性な領域（勿論、ｐ型不純物領域（ｂ）も含む）との接合部が明確になる。このことは、後にＴＦＴが完成した時点において、ＬＤＤ領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。
【００８３】
次に、ゲート配線となる導電膜を形成する。なお、ゲート配線は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。本実施例では、第１の導電膜１２３と第２の導電膜１２４とでなる積層膜を形成する。（図９（Ｄ））
【００８４】
ここで第１の導電膜１２３、第２の導電膜１２４としては、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素、または前記元素を主成分とする導電膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）を用いることができる。
【００８５】
なお、第１の導電膜１２３は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、第２の導電膜１２４は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。本実施例では、第１の導電膜１２３として、５０ｎｍ厚の窒化タングステン（ＷＮ）膜を、第２の導電膜１２４として、３５０ｎｍ厚のタングステン膜を用いる。なお、図示しないが、第１の導電膜１２３の下にシリコン膜を２〜２０ｎｍ程度の厚さで形成しておくことは有効である。これによりその上に形成される導電膜の密着性の向上と、酸化防止を図ることができる。
【００８６】
また、第１の導電膜１２３として窒化タンタル膜、第２の導電膜としてタンタル膜を用いることも有効である。
【００８７】
次に、第１の導電膜１２３と第２の導電膜１２４とを一括でエッチングして４００ｎｍ厚のゲート配線１２５〜１２８を形成する。この時、駆動回路に形成されるゲート配線１２６、１２７はｎ型不純物領域（ｂ）１２０〜１２２の一部とゲート絶縁膜１１５を介して重なるように形成する。この重なった部分が後にＬov領域となる。なお、ゲート配線１２８a、１２８bは断面では二つに見えるが実際は連続的に繋がった一つのパターンから形成されている。（図９（Ｅ））
【００８８】
次に、レジストマスク１２９を形成し、ｐ型不純物元素（本実施例ではボロン）を添加して高濃度にボロンを含む不純物領域１３０、１３１を形成する。本実施例ではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法（勿論、イオンインプランテーション法でも良い）により３×１０20〜３×１０21atoms/cm3（代表的には５×１０20〜１×１０21atoms/cm3）濃度でボロンを添加する。なお、本明細書中では上記濃度範囲でｐ型不純物元素を含む不純物領域をｐ型不純物領域（ａ）と定義する。（図１０（Ａ））
【００８９】
次に、レジストマスク１２９を除去し、ゲート配線及びｐチャネル型ＴＦＴとなる領域を覆う形でレジストマスク１３２〜１３４を形成する。そして、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む不純物領域１３５〜１４１を形成する。ここでも、フォスフィン（ＰＨ3）を用いたイオンドープ法（勿論、イオンインプランテーション法でも良い）で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０21atoms/cm3）とする。（図１０（Ｂ））
【００９０】
なお、本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域をｎ型不純物領域（ａ）と定義する。また、不純物領域１３５〜１４１が形成された領域には既に前工程で添加されたリンまたはボロンが含まれるが、十分に高い濃度でリンが添加されることになるので、前工程で添加されたリンまたはボロンの影響は考えなくて良い。
【００９１】
次に、レジストマスク１３２〜１３４を除去し、珪素を含む絶縁膜でなるキャップ膜１４２を形成する。膜厚は２５〜１００ｎｍ（好ましくは３０〜５０ｎｍ）とすれば良い。本実施例では２５ｎｍ厚の窒化珪素膜を用いることとする。
【００９２】
次に、ゲート配線１２５〜１２８をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成された不純物領域１４３〜１４６には前記ｎ型不純物領域（ｂ）の１／２〜１／１０（代表的には１／３〜１／４）の濃度（但し、前述のチャネルドープ工程で添加されたボロン濃度よりも５〜１０倍高い濃度、代表的には１×１０16〜５×１０18atoms/cm3、典型的には３×１０17〜３×１０18atoms/cm3、）でリンが添加されるように調節する。なお、本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域（但し、ｐ型不純物領域（ａ）を除く）をｎ型不純物領域（ｃ）と定義する。（図１０（Ｃ））
【００９３】
この工程では１０５ｎｍの膜厚の絶縁膜（キャップ膜１４２とゲート絶縁膜１１５との積層膜）を通してリンを添加することになるが、ゲート配線１３４a、１３４bの側壁に形成されたキャップ膜もマスクとして機能する。即ち、キャップ膜１４２の膜厚に相当する長さのオフセット領域が形成されることになる。オフ電流値を下げるためにはＬＤＤ領域とゲート配線の重なりを極力抑えることが重要であり、そういう意味でオフセット領域を設けることは有効と言える。
【００９４】
このオフセット領域の長さは、実際にゲート配線の側壁に形成されるキャップ膜の膜厚や不純物元素を添加する際の回り込み現象（マスクの下に潜り込むように不純物が添加される現象）によって決まるが、ＬＤＤ領域とゲート配線との重なりを抑えるという観点からすれば、本実施例のようにｎ型不純物領域（ｃ）を形成する際に、前もってキャップ膜を形成しておくことは非常に有効である。
【００９５】
なお、この工程ではゲート配線で隠された部分を除いて全ての不純物領域にも１×１０16〜５×１０18atoms/cm3の濃度でリンが添加されているが、非常に低濃度であるため各不純物領域の機能には影響を与えない。また、ｎ型不純物領域（ｂ）１４３〜１４６には既にチャネルドープ工程で１×１０15〜１×１０18atoms/cm3の濃度のボロンが添加されているが、この工程ではｐ型不純物領域（ｂ）に含まれるボロンの５〜１０倍の濃度でリンが添加されるので、この場合もボロンはｎ型不純物領域（ｂ）の機能には影響を与えないと考えて良い。
【００９６】
但し、厳密にはｎ型不純物領域（ｂ）１４７、１４８のうちゲート配線に重なった部分のリン濃度が２×１０16〜５×１０19atoms/cm3のままであるのに対し、ゲート配線に重ならない部分はそれに１×１０16〜５×１０18atoms/cm3の濃度のリンが加わっており、若干高い濃度でリンを含むことになる。
【００９７】
次に、第１層間絶縁膜１４９を形成する。第１層間絶縁膜１４９としては、珪素を含む絶縁膜、具体的には窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は１００〜４００ｎｍとすれば良い。
【００９８】
その後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化するために熱処理工程を行った。この工程はファーネスアニール法、レーザーアニール法、ランプアニール法またはそれらを併用して行うことができる。ファーネスアニール法で行う場合は、不活性雰囲気中において５００〜８００℃、好ましくは５５０〜６００℃で行えば良い。本実施例では６００℃、４時間の熱処理を行い、不純物元素を活性化する。（図１０（Ｄ））
【００９９】
なお、本実施例では窒化シリコン膜と窒化酸化シリコン膜とを積層した状態でゲート配線を覆い、その状態で活性化工程を行っている。本実施例ではタングステンを配線材料として用いているが、タングステン膜は非常に酸化に弱いことが知られている。即ち、保護膜で覆って酸化してもピンホールが保護膜に存在すればただちに酸化されてしまう。ところが、本実施例では窒化シリコン膜と窒化酸化シリコン膜を積層しているため、ピンホールの問題を気にせずに高い温度で活性化工程を行うことが可能である。
【０１００】
次に、活性化工程の後、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜４時間の熱処理を行い、活性層の水素化を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１０１】
活性化工程を終えたら、第１層間絶縁膜１４９の上に５００ｎｍ〜１．５μm厚の第２層間絶縁膜１５０を形成する。本実施例では第２層間絶縁膜１５０として８００ｎｍ厚の酸化シリコン膜をプラズマＣＶＤ法により形成する。こうして第１層間絶縁膜（窒化酸化シリコン膜）１４９と第２層間絶縁膜（酸化シリコン膜）１５０との積層膜でなる１μm厚の層間絶縁膜を形成する。
【０１０２】
なお、後の工程で耐熱性が許せば、第２層間絶縁膜１５０として、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等の有機樹脂膜を用いることも可能である。
【０１０３】
その後、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホールが開口され、ソース配線１５１〜１５４と、ドレイン配線１５５〜１５７を形成する。なお、ＣＭＯＳ回路を形成するためにドレイン配線１５５はｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとの間で共通化されている。また、図示していないが、本実施例ではこの配線を、Ｔｉ膜を２００ｎｍ、Ｔｉを含むアルミニウム膜５００ｎｍ、Ｔｉ膜１００ｎｍをスパッタ法で連続して形成した３層構造の積層膜とする。
【０１０４】
次に、パッシベーション膜１５８として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜で５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで形成する。本実施例では、パッシベーション膜１５８として膜厚３００ｎｍの窒化酸化シリコン膜を形成した。（図１１（Ａ））この時、本実施例では膜の形成に先立ってＨ2、ＮＨ3等の水素を含むガスを用いてプラズマ処理を行い、成膜後に熱処理を行う。この前処理により励起された水素が第１、第２層間絶縁膜中に供給される。この状態で熱処理を行うことで、パッシベーション膜１５８の膜質を改善するとともに、第１、第２層間絶縁膜中に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。
【０１０５】
また、パッシベーション膜１５８を形成した後に、さらに水素化工程を行っても良い。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られる。
【０１０６】
その後、有機樹脂からなる第３層間絶縁膜１５９を約１μｍの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。有機樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機樹脂膜や有機系SiO化合物などを用いることもできる。ここでは、基板に塗布後、熱重合するタイプのアクリルを用い、３００℃で焼成して形成する。
【０１０７】
次に、画素回路となる領域において、第３層間絶縁膜１５９上に遮蔽膜１６０を形成する。なお、本明細書中では光と電磁波を遮るという意味で遮蔽膜という文言を用いる。遮蔽膜１６０はアルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）から選ばれた元素でなる膜またはいずれかの元素を主成分とする膜で１００〜３００ｎｍの厚さに形成する。本実施例では1wt%のチタンを含有させたアルミニウム膜を１２５ｎｍの厚さに形成する。
【０１０８】
なお、第３層間絶縁膜１５９上に酸化シリコン膜等の絶縁膜を５〜５０ｎｍ形成しておくと、この上に形成する遮蔽膜の密着性を高めることができる。また、有機樹脂で形成した第３層間絶縁膜１５９の表面にＣＦ4ガスを用いたプラズマ処理を施すと、表面改質により膜上に形成する遮蔽膜の密着性を向上させることができる。
【０１０９】
また、このチタンを含有させたアルミニウム膜を用いて、遮蔽膜だけでなく他の接続配線を形成することも可能である。例えば、駆動回路内で回路間をつなぐ接続配線を形成できる。但し、その場合は遮蔽膜または接続配線を形成する材料を成膜する前に、予め第３層間絶縁膜にコンタクトホールを開口しておく必要がある。
【０１１０】
次に、遮蔽膜１６０の表面に陽極酸化法またはプラズマ酸化法（本実施例では陽極酸化法）により２０〜１００ｎｍ（好ましくは３０〜５０ｎｍ）の厚さの酸化物１６１を形成する。本実施例では遮蔽膜１６０としてアルミニウムを主成分とする膜を用いたため、陽極酸化物１６１として酸化アルミニウム膜（アルミナ膜）が形成される。（図１１（Ｂ））遮蔽膜１６０の表面には厚さ約５０ｎｍの陽極酸化物１６１が形成され、遮蔽膜１６０の膜厚は９０ｎｍとなる。なお、陽極酸化法に係わる数値は、実施者が適宜設定すればよい。
【０１１１】
また、ここでは陽極酸化法を用いて遮蔽膜表面のみに絶縁膜を設ける構成としたが、絶縁膜をプラズマＣＶＤ法、熱ＣＶＤ法またはスパッタ法などの気相法によって形成しても良い。その場合も膜厚は２０〜１００ｎｍ（好ましくは３０〜５０ｎｍ）とすることが好ましい。また、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ（Diamond like carbon）膜、酸化タンタル膜または有機樹脂膜を用いても良い。さらに、これらを組み合わせた積層膜を用いても良い。
【０１１２】
次に、第３層間絶縁膜１５９、パッシベーション膜１５８を貫きドレイン配線１５７に達するコンタクトホールを開口する。
【０１１３】
本実施例では、レジストマスク（図示しない）を形成した後、ＣＦ4と酸素（Ｏ2）を含む混合ガスを用いたドライエッチングにより、１度のエッチングで同時に第３層間絶縁膜（アクリル）１５９及びパッシベーション膜（窒化酸化シリコン膜）１５８を貫くコンタクトホールを開口した。
【０１１４】
また、本実施例において、第３層間絶縁膜のエッチングレートとパッシベーション膜のエッチングレートの比（選択比）が２：１となるように、ＣＦ4流量及びＯ2流量を調節した。こうすることによって、図５（Ａ）及び図５（Ｂ）に示した良好な形状を有するコンタクトホールを開口することができる。
【０１１５】
本実施例においては、ＣＦ4流量を５０ｓｃｃｍ、Ｏ2流量を５０ｓｃｃｍ、Ｈｅ流量を３５ｓｃｃｍとし、ＲＦ電力４００Ｗ、ガス圧０．３Ｔｏｒｒとしてドライエッチングを行った。
【０１１６】
次いで、こうして形成されたコンタクトホールに、画素電極１６２を形成する。なお、画素電極１６３は隣接する別の画素の画素電極である。画素電極１６２、１６３は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１１０ｎｍの厚さにスパッタ法で形成する。（図１２（Ａ））
【０１１７】
また、この時、画素電極１６２と遮蔽膜１６０とが陽極酸化物１６１を介して重なり、保持容量（キャパシタンス・ストレージ）１６４を形成する。なお、この場合、遮蔽膜１６０をフローティング状態（電気的に孤立した状態）か固定電位、好ましくはコモン電位（データとして送られる画像信号の中間電位）に設定しておくことが望ましい。
【０１１８】
こうして同一基板上に、駆動回路と画素回路とを有したアクティブマトリクス基板が完成した。なお、図１２（Ａ）においては、駆動回路にはｐチャネル型ＴＦＴ３０１、ｎチャネル型ＴＦＴ３０２、３０３が形成され、画素回路にはｎチャネル型ＴＦＴでなる画素ＴＦＴ３０４が形成される。
【０１１９】
駆動回路のｐチャネル型ＴＦＴ３０１には、チャネル形成領域２０１、ソース領域２０２、ドレイン領域２０３がそれぞれｐ型不純物領域（ａ）で形成される。但し、厳密にはソース２０２領域及びドレイン領域２０３に１×１０16〜５×１０18atoms/cm3の濃度でリンを含んでいる。
【０１２０】
また、ｎチャネル型ＴＦＴ３０２には、チャネル形成領域２０４、ソース領域２０５、ドレイン領域２０６、そしてチャネル形成領域とドレイン領域との間に、ゲート絶縁膜を介してゲート配線と重なった領域（本明細書中ではこのような領域をＬov領域という。なお、ovはoverlapの意味で付した。）２０７が形成される。この時、Ｌov領域２０７は２×１０16〜５×１０19atoms/cm3の濃度でリンを含み、且つ、ゲート配線と全部重なるように形成される。
【０１２１】
また、ｎチャネル型ＴＦＴ３０３には、チャネル形成領域２０８、ソース領域２０９、ドレイン領域２１０、そしてチャネル形成領域を挟むようにしてＬＤＤ領域２１１、２１２が形成される。即ち、ソース領域とチャネル形成領域との間及びドレイン領域とチャネル形成領域との間にＬＤＤ領域が形成される。
【０１２２】
なお、この構造ではＬＤＤ領域２１１、２１２の一部がゲート配線と重なるように配置されたために、ゲート絶縁膜を介してゲート配線と重なった領域（Ｌov領域）とゲート配線と重ならない領域（本明細書中ではこのような領域をＬoff領域という。なお、offはoffsetの意味で付した。）が実現されている。
【０１２３】
また、ＬＤＤ領域２１１はさらにＬov領域、Ｌoff領域に区別できる。また、前述のＬov領域には２×１０16〜５×１０19atoms/cm3の濃度でリンが含まれるが、Ｌoff領域はその１〜２倍（代表的には１．２〜１．５倍）の濃度でリンが含まれる。
【０１２４】
また、画素ＴＦＴ３０４には、チャネル形成領域２１３、２１４、ソース領域２１５、ドレイン領域２１６、Ｌoff領域２１７〜２２０、Ｌoff領域２１８、２１９に接したｎ型不純物領域（ａ）２２１が形成される。この時、ソース領域２１５、ドレイン領域２１６はそれぞれｎ型不純物領域（ａ）で形成され、Ｌoff領域２１７〜２２０はｎ型不純物領域（ｃ）で形成される。
【０１２５】
本実施例では、画素回路および駆動回路が要求する回路仕様に応じて各回路を形成するＴＦＴの構造を最適化し、半導体装置の動作性能および信頼性を向上させることができる。具体的には、ｎチャネル型ＴＦＴは回路仕様に応じてＬＤＤ領域の配置を異ならせ、Ｌov領域またはＬoff領域を使い分けることによって、同一基板上に高速動作またはホットキャリア対策を重視したＴＦＴ構造と、低オフ電流動作を重視したＴＦＴ構造とを実現できる。
【０１２６】
また、チャネル長３〜７μｍに対してｎチャネル型ＴＦＴ３０２のＬov領域２０７の長さ（幅）は０．３〜３．０μｍ、代表的には０．５〜１．５μｍとすれば良い。また、ｎチャネル型ＴＦＴ３０３のＬov領域の長さ（幅）は０．３〜３．０μｍ、代表的には０，５〜１．５μｍ、Ｌoff領域の長さ（幅）は１．０〜３．５μｍ、代表的には１．５〜２．０μｍとすれば良い。また、画素ＴＦＴ３０４に設けられるＬoff領域２１７〜２２０の長さ（幅）は０．５〜３．５μｍ、代表的には２．０〜２．５μｍとすれば良い。
【０１２７】
また、本実施例では保持容量の誘電体として比誘電率が７〜９と高いアルミナ膜を用いたことで、必要な容量を形成するために必要な保持容量の占有面積を少なくすることができる。さらに、本実施例のように画素ＴＦＴ上に形成される遮蔽膜を保持容量の一方の電極とすることで、アクティブマトリクス型液晶表示装置の画像表示部の開口率を向上させることができる。
【０１２８】
なお、本発明は本実施例に示した保持容量の構造に限定される必要はない。例えば、本出願人による特開平１１−１３３４６３号公報や特開平１１−９７７０２号公報に記載された構造の保持容量を用いることもできる。
【０１２９】
ここでアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図１２（Ｂ）に示すように、図１２（Ａ）の状態の基板に対し、配向膜４０１を形成する。本実施例では配向膜としてポリイミド膜を用いる。また、対向基板４０２には、透明導電膜からなる対向電極４０３と、配向膜４０４とを形成する。なお、対向基板には必要に応じてカラーフィルターや遮蔽膜を形成しても良い。
【０１３０】
次に、配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するように調節する。そして、画素回路と、駆動回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶４０５を注入し、封止剤（図示せず）によって完全に封止する。液晶には公知の液晶材料を用いれば良い。このようにして図１２（Ｂ）に示すアクティブマトリクス型液晶表示装置が完成する。
【０１３１】
次に、このアクティブマトリクス型液晶表示装置の構成を、図１３の斜視図を用いて説明する。なお、図１３は、図８〜図１２の断面構造図と対応付けるため、共通の符号を用いている。アクティブマトリクス基板は、石英基板１０１上に形成された、画素回路８０１と、走査（ゲート）信号駆動回路８０２と、画像（ソース）信号駆動回路８０３で構成される。画素回路の画素ＴＦＴ３０４はｎチャネル型ＴＦＴであり、周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路８０２と、画像信号駆動回路８０３はそれぞれゲート配線１２８とソース配線１５４で画素回路８０１に接続されている。また、ＦＰＣ８０４が接続された外部入出力端子８０５から駆動回路の入出力端子までの接続配線８０６、８０７が設けられている。
【０１３２】
次に、図１３に示したアクティブマトリクス型液晶表示装置の回路構成の一例を図１４に示す。本実施例のアクティブマトリクス型液晶表示装置は、画像信号駆動回路９０１、走査信号駆動回路（Ａ）９０７、走査信号駆動回路（Ｂ）９１１、プリチャージ回路９１２、画素回路９０６を有している。なお、本明細書中において、駆動回路には画像信号処理回路９０１および走査信号駆動回路９０７が含まれる。
【０１３３】
なお、本実施例の構成は、図８〜１２に示した工程に従ってＴＦＴを作製することによって容易に実現することができる。また、本実施例では画素回路と駆動回路の構成のみ示しているが、本実施例の作製工程に従えば、その他にも信号分割回路、分周波回路、Ｄ／Ａコンバータ回路、オペアンプ回路、γ補正回路、さらにはマイクロプロセッサ回路などの信号処理回路（論理回路と言っても良い）を同一基板上に形成することも可能である。
【０１３４】
このように本発明は、同一基板上に画素回路と該画素回路を制御するための駆動回路とを少なくとも含む半導体装置、例えば同一基板上に信号処理回路、駆動回路および画素回路とを具備した半導体装置を実現しうる。
【０１３５】
また、本実施例の図９（Ｂ）までの工程を行うと、結晶格子に連続性を持つ特異な結晶構造の結晶質シリコン膜が形成される。以下、本出願人が実験的に調べた結晶構造の特徴について概略を説明する。なお、この特徴は、本実施例によって完成されたＴＦＴの活性層を形成する半導体層の特徴と一致する。
【０１３６】
上記結晶質シリコン膜は、微視的に見れば複数の針状又は棒状の結晶（以下、棒状結晶と略記する）が集まって並んだ結晶構造を有する。このことはＴＥＭ（透過型電子顕微鏡法）による観察で容易に確認できる。
【０１３７】
また、電子線回折及びエックス線（Ｘ線）回折を利用すると結晶質シリコン膜の表面（チャネルを形成する部分）が、結晶軸に多少のずれが含まれているものの主たる配向面として｛１１０｝面を有することを確認できる。この時、電子線回折で分析を行えば｛１１０｝面に対応する回折斑点がきれいに現れるのを確認することができる。また、各斑点は同心円上に分布を持っていることも確認できる。
【０１３８】
また、個々の棒状結晶が接して形成する結晶粒界をＨＲ−ＴＥＭ（高分解能透過型電子顕微鏡法）により観察すると、結晶粒界において結晶格子に連続性があることを確認できる。これは観察される格子縞が結晶粒界において連続的に繋がっていることから容易に確認することができる。
【０１３９】
なお、結晶粒界における結晶格子の連続性は、その結晶粒界が「平面状粒界」と呼ばれる粒界であることに起因する。本明細書における平面状粒界の定義は、「Characterization of High-Efficiency Cast-Si Solar Cell Wafers by MBIC Measurement ；Ryuichi Shimokawa and Yutaka Hayashi，Japanese Journal of Applied Physics vol.27，No.5，pp.751-758，1988」に記載された「Planar boundary 」である。
【０１４０】
上記論文によれば、平面状粒界には双晶粒界、特殊な積層欠陥、特殊なtwist 粒界などが含まれる。この平面状粒界は電気的に不活性であるという特徴を持つ。即ち、結晶粒界でありながらキャリアの移動を阻害するトラップとして機能しないため、実質的に存在しないと見なすことができる。
【０１４１】
特に結晶軸（結晶面に垂直な軸）が〈１１０〉軸である場合、｛２１１｝双晶粒界はΣ３の対応粒界とも呼ばれる。Σ値は対応粒界の整合性の程度を示す指針となるパラメータであり、Σ値が小さいほど整合性の良い粒界であることが知られている。
【０１４２】
実際に本実施例の結晶質シリコン膜を詳細にＴＥＭを用いて観察すれば、結晶粒界の殆ど（９０％以上、典型的には９５％以上）がΣ３の対応粒界、典型的には｛２１１｝双晶粒界であることが判る。
【０１４３】
二つの結晶粒の間に形成された結晶粒界において、両方の結晶の面方位が｛１１０｝である場合、｛１１１｝面に対応する格子縞がなす角をθとすると、θ＝70.5°の時にΣ３の対応粒界となることが知られている。本実施例の結晶質シリコン膜は、結晶粒界において隣接する結晶粒の各格子縞がまさに約70.5°の角度で連続しており、その事からこの結晶粒界はΣ３の対応粒界であると言える。
【０１４４】
なお、θ＝ 38.9 °の時にはΣ９の対応粒界となるが、この様な他の対応粒界も存在する。いずれにしても不活性であることに変わりはない。
【０１４５】
この様な対応粒界は、同一面方位の結晶粒の間にしか形成されない。即ち、本実施例の結晶質シリコン膜は面方位が概略｛１１０｝で揃っているからこそ、広範囲に渡ってこの様な対応粒界を形成しうる。
【０１４６】
この様な結晶構造（正確には結晶粒界の構造）は、結晶粒界において異なる二つの結晶粒が極めて整合性よく接合していることを示している。即ち、結晶粒界において結晶格子が連続的に連なり、結晶欠陥等に起因するトラップ準位を非常に作りにくい構成となっている。従って、この様な結晶構造を有する半導体薄膜は実質的に結晶粒界が存在しないと見なすことができる。
【０１４７】
またさらに、８００〜１１５０℃という高い温度での熱処理工程（実施例１における熱酸化工程に相当する）によって結晶粒内に存在する欠陥が殆ど消滅していることがＴＥＭ観察によって確認されている。これはこの熱処理工程の前後で欠陥数が大幅に低減されていることからも明らかである。
【０１４８】
この欠陥数の差は電子スピン共鳴分析（Electron Spin Resonance ：ＥＳＲ）によってスピン密度の差となって現れる。現状では本実施例の結晶質シリコン膜のスピン密度は少なくとも 5×1017spins/cm3以下（好ましくは 3×1017spins/cm3以下）であることが判明している。ただし、この測定値は現存する測定装置の検出限界に近いので、実際のスピン密度はさらに低いと予想される。
【０１４９】
以上の事から、本実施例の結晶質シリコン膜は結晶粒内の欠陥が極端に少なく、結晶粒界が実質的に存在しないと見なせるため、単結晶シリコン膜又は実質的な単結晶シリコン膜と考えて良い。
【０１５０】
［実施例２］
本発明は従来のＭＯＳＦＥＴ上に層間絶縁膜を形成し、その上にＴＦＴを形成する際に用いることも可能である。即ち、三次元構造の半導体装置を実現することも可能である。また、基板としてＳＩＭＯＸ、Ｓｍａｒｔ−Ｃｕｔ（SOITEC社の登録商標）、ＥＬＴＲＡＮ（キャノン株式会社の登録商標）などのＳＯＩ基板を用いることも可能である。
【０１５１】
なお、本実施例の構成は、実施例１のいずれの構成と自由に組み合わせることが可能である。
【０１５２】
［実施例３］
本発明はアクティブマトリクス型ＥＬディスプレイに適用することも可能である。その例を図１５に示す。
【０１５３】
図１５はアクティブマトリクス型ＥＬディスプレイの回路図である。８１は画素回路を表しており、その周辺にはＸ方向駆動回路８２、Ｙ方向駆動回路８３が設けられている。また、画素回路８１の各画素は、スイッチ用ＴＦＴ８４、コンデンサ８５、電流制御用ＴＦＴ８６、有機ＥＬ素子８７を有し、スイッチ用ＴＦＴ８４にＸ方向信号線８８a（または８８b）、Ｙ方向信号線８９a（または８９b、８９c）が接続される。また、電流制御用ＴＦＴ８６には、電源線９０a、９０bが接続される。
【０１５４】
本実施例のアクティブマトリクス型ＥＬディスプレイでは、実施の形態で示した手法により、コンタクトホール形成時に一回のエッチングで同時に積層膜を開口する。
【０１５５】
なお、本実施例のアクティブマトリクス型ＥＬディスプレイに対して、実施例１〜２のいずれの構成を組み合わせても良い。
【０１５６】
［実施例４］
本発明によって作製された液晶表示装置は様々な液晶材料を用いることが可能である。そのような材料として、ＴＮ液晶、ＰＤＬＣ（ポリマー分散型液晶）、ＦＬＣ（強誘電性液晶）、ＡＦＬＣ（反強誘性電液晶）、またはＦＬＣとＡＦＬＣの混合物（反強誘電性混合液晶）が挙げられる。
【０１５７】
例えば、「H.Furue et al.;Charakteristics and Drivng Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability,SID,1998」、「T.Yoshida et al.;A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time,841,SID97DIGEST,1997」、「S.Inui et al.;Thresholdless antiferroelectricity in liquid crystals and its application to displays,671-673,J.Mater.Chem.6(4),1996」、または米国特許第5,594,569号に開示された材料を用いることができる。
【０１５８】
特に、電場に対して透過率が連続的に変化する電気光学応答特性を示す無しきい値反強誘電性混合液晶（Thresholdless Antiferroelectric LCD：ＴＬ−ＡＦＬＣと略記する）にはＶ字型（またはＵ字型）の電気光学応答特性を示すものがあり、その駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μｍ）のものも見出されている。そのため、画素回路用の電源電圧が５〜８Ｖ程度で済む場合があり、駆動回路と画素回路を同じ電源電圧で動作させる可能性が示唆されている。即ち、液晶表示装置全体の低消費電力化を図ることができる。
【０１５９】
また、強誘電性液晶や反強誘電性液晶はＴＮ液晶に比べて応答速度が速いという利点をもつ。本発明で用いるようなＴＦＴは非常に動作速度の速いＴＦＴを実現しうるため、強誘電性液晶や反強誘電性液晶の応答速度の速さを十分に生かした画像応答速度の速い液晶表示装置を実現することが可能である。
【０１６０】
また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶を液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。そういった意味で実施例１の図８（Ａ）で示した保持容量は小さい面積で大きな容量を蓄積することができるので好ましい。
【０１６１】
なお、本実施例の液晶表示装置をパーソナルコンピュータ等の電子機器の表示ディスプレイとして用いることが有効であることは言うまでもない。
【０１６２】
また、本実施例の構成は、実施例１〜３のいずれの構成とも自由に組み合わせることが可能である。
【０１６３】
［実施例５］
本実施例では、コンタクトホールの形状の均一性を向上させるために、上記実施の形態とは異なる例を図１６に示す。
【０１６４】
まず、基板１６００上に順次、第１の導電膜１６０１、第１絶縁膜１６０２、薄い第２絶縁膜１６０３、有機樹脂膜１６０４を積層形成する。（図１６（Ａ））
【０１６５】
なお、第１絶縁膜は１００〜４００ｎｍ厚の窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を用いることができる。本実施例では、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3を原料ガスとし、２００ｎｍ厚の窒化酸化シリコン膜（但し窒素濃度が２５〜５０atomic%）を用いた。
【０１６６】
また、第２絶縁膜は、２０〜５０ｎｍ厚の酸化シリコン膜を用いることができる。本実施例では、プラズマＣＶＤ法で３０ｎｍ厚の酸化シリコン膜を用いた。
【０１６７】
また、有機樹脂膜は、塗布法により１μｍのアクリル樹脂膜を積層形成した。
【０１６８】
図１６（Ａ）の状態を得た後、フォトリソグラフィ法によりレジストマスク１６０５を形成し、積層形成された第１絶縁膜１６０２及び第２絶縁膜１６０３と有機樹脂膜１６０４との積層膜を同時に１回でエッチングしてコンタクトホールの開口を行う。（図１６（Ｂ））このエッチングは、少なくともフッ素系のエッチャントガスと酸素を含む混合ガスを用いたドライエッチングである。本実施例においては、ＣＦ4流量を５０ｓｃｃｍ、Ｏ2流量を５０ｓｃｃｍ、Ｈｅ流量を３５ｓｃｃｍとし、ＲＦ電力４００Ｗ、ガス圧０．３Ｔｏｒｒとしてドライエッチングを行った。
【０１６９】
次いで、レジストマスク１６０５を除去した後、第２の導電膜１６０６を形成し、第１の導電膜１６０１と第２の導電膜１６０６とを電気的に接続させる。（図１６（Ｃ））
【０１７０】
なお、ここでの第２絶縁膜は、有機樹脂膜１６０４及び第１絶縁膜と比べてエッチングレートが遅いものを選択しているが、膜厚が薄いため、条件を変えることなく除去することができる。また、このような第２絶縁膜を用いることで、有機樹脂のエッチング残りをなくすことができるため、形状のバラツキが少ないコンタクトホールを形成することができる。
【０１７１】
なお、本実施例は、実施例１乃至４のいずれか一と自由に組み合わせることができる。
【０１７２】
〔実施例６〕
本実施例では、ＥＬ（エレクトロルミネセンス）表示装置を作製した例について説明する。本発明を用いてコンタクトホールを形成し、４２０１、４２０２で示したＴＦＴを作製した。なお、図１８（Ａ）は本発明のＥＬ表示装置の上面図であり、図１８（Ｂ）はその断面図である。
【０１７３】
図１８（Ａ）において、４００１は基板、４００２は画素部、４００３はソース側駆動回路、４００４はゲート側駆動回路であり、それぞれの駆動回路は配線４００５を経てＦＰＣ（フレキシブルプリントサーキット）４００６に至り、外部機器へと接続される。
【０１７４】
このとき、画素部４００２、ソース側駆動回路４００３及びゲート側駆動回路４００４を囲むようにして第１シール材４１０１、カバー材４１０２、充填材４１０３及び第２シール材４１０４が設けられている。
【０１７５】
また、図１８（Ｂ）は図１８（Ａ）をＡ−Ａ’で切断した断面図に相当し、基板４００１の上にソース側駆動回路４００３に含まれる駆動ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを図示している。）４２０１及び画素部４００２に含まれる電流制御用ＴＦＴ（ＥＬ素子への電流を制御するＴＦＴ）４２０２が形成されている。
【０１７６】
本実施例では、駆動ＴＦＴ４２０１には図１２のｐチャネル型ＴＦＴまたはｎチャネル型ＴＦＴと同じ構造のＴＦＴが用いられ、電流制御用ＴＦＴ４２０２には図１２のｐチャネル型ＴＦＴと同じ構造のＴＦＴが用いられる。また、画素部４００２には電流制御用ＴＦＴ４２０２のゲートに接続された保持容量（図示せず）が設けられる。
【０１７７】
駆動ＴＦＴ４２０１及び画素ＴＦＴ４２０２の上には樹脂材料でなる層間絶縁膜（平坦化膜）４３０１が形成され、その上に画素ＴＦＴ４２０２のドレインと電気的に接続する画素電極（陽極）４３０２が形成される。画素電極４３０２としては仕事関数の大きい透明導電膜が用いられる。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。
【０１７８】
そして、画素電極４３０２の上には絶縁膜４３０３が形成され、絶縁膜４３０３は画素電極４３０２の上に開口部が形成されている。この開口部において、画素電極４３０２の上にはＥＬ（エレクトロルミネッセンス）層４３０４が形成される。ＥＬ層４３０４は公知の有機ＥＬ材料または無機ＥＬ材料を用いることができる。また、有機ＥＬ材料には低分子系（モノマー系）材料と高分子系（ポリマー系）材料があるがどちらを用いても良い。
【０１７９】
ＥＬ層４３０４の形成方法は公知の蒸着技術もしくは塗布法技術を用いれば良い。また、ＥＬ層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を自由に組み合わせて積層構造または単層構造とすれば良い。
【０１８０】
ＥＬ層４３０４の上には遮光性を有する導電膜（代表的にはアルミニウム、銅もしくは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜）からなる陰極４３０５が形成される。また、陰極４３０５とＥＬ層４３０４の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中で両者を連続成膜するか、ＥＬ層４３０４を窒素または希ガス雰囲気で形成し、酸素や水分に触れさせないまま陰極４３０５を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１８１】
そして陰極４３０５は４３０６で示される領域において配線４００５に電気的に接続される。配線４００５は陰極４３０５に所定の電圧を与えるための配線であり、異方導電性フィルム４３０７を介してＦＰＣ４００６に電気的に接続される。
【０１８２】
以上のようにして、画素電極（陽極）４３０２、ＥＬ層４３０４及び陰極４３０５からなるＥＬ素子が形成される。このＥＬ素子は、第１シール材４１０１及び第１シール材４１０１によって基板４００１に貼り合わされたカバー材４１０２で囲まれ、充填材４１０３により封入されている。
【０１８３】
カバー材４１０２としては、ガラス材、金属材（代表的にはステンレス材）、セラミックス材、プラスチック材（プラスチックフィルムも含む）を用いることができる。プラスチック材としては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。
【０１８４】
但し、ＥＬ素子からの光の放射方向がカバー材側に向かう場合にはカバー材は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透明物質を用いる。
【０１８５】
また、充填材４１０３としては紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材４１０３の内部に吸湿性物質（好ましくは酸化バリウム）もしくは酸素を吸着しうる物質を設けておくとＥＬ素子の劣化を抑制できる。
【０１８６】
また、充填材４１０３の中にスペーサを含有させてもよい。このとき、スペーサを酸化バリウムで形成すればスペーサ自体に吸湿性をもたせることが可能である。また、スペーサを設けた場合、スペーサからの圧力を緩和するバッファ層として陰極４３０５上に樹脂膜を設けることも有効である。
【０１８７】
また、配線４００５は異方導電性フィルム４３０７を介してＦＰＣ４００６に電気的に接続される。配線４００５は画素部４００２、ソース側駆動回路４００３及びゲート側駆動回路４００４に送られる信号をＦＰＣ４００６に伝え、ＦＰＣ４００６により外部機器と電気的に接続される。
【０１８８】
また、本実施例では第１シール材４１０１の露呈部及びＦＰＣ４００６の一部を覆うように第２シール材４１０４を設け、ＥＬ素子を徹底的に外気から遮断する構造となっている。こうして図１８（Ｂ）の断面構造を有するＥＬ表示装置となる。
【０１８９】
［実施例７］
本実施例では、実施例６に示したＥＬ表示装置の画素部に用いることができる画素構造の例を図１９（Ａ）〜（Ｃ）に示す。なお、本実施例において、４６０１はスイッチング用ＴＦＴ４６０２のソース配線、４６０３はスイッチング用ＴＦＴ４６０２のゲート配線、４６０４は電流制御用ＴＦＴ、４６０５はコンデンサ、４６０６、４６０８は電流供給線、４６０７はＥＬ素子とする。
【０１９０】
図１９（Ａ）は、二つの画素間で電流供給線４６０６を共通とした場合の例である。即ち、二つの画素が電流供給線４６０６を中心に線対称となるように形成されている点に特徴がある。この場合、電流供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０１９１】
また、図１９（Ｂ）は、電流供給線４６０８をゲート配線４６０３と平行に設けた場合の例である。なお、図１９（Ｂ）では電流供給線４６０８とゲート配線４６０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電流供給線４６０８とゲート配線４６０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０１９２】
また、図１９（Ｃ）は、図１９（Ｂ）の構造と同様に電流供給線４６０８をゲート配線４６０３と平行に設け、さらに、二つの画素を電流供給線４６０８を中心に線対称となるように形成する点に特徴がある。また、電流供給線４６０８をゲート配線４６０３のいずれか一方と重なるように設けることも有効である。この場合、電流供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０１９３】
〔実施例８〕
本実施例では、ＥＬ表示装置の画素構造の例を図２０（Ａ）、（Ｂ）に示す。本発明を用いてコンタクトホールを形成し、４７０７、４７０９で示したＴＦＴを作製した。なお、本実施例において、４７０１はスイッチング用ＴＦＴ４７０２のソース配線、４７０３はスイッチング用ＴＦＴ４７０２のゲート配線、４７０４は電流制御用ＴＦＴ、４７０５はコンデンサ（省略することも可能）、４７０６は電流供給線、、４７０７は電源制御用ＴＦＴ、４７０９は電源制御用ゲート配線、４７０８はＥＬ素子とする。電源制御用ＴＦＴ４７０７の動作については特願平１１−３４１２７２号を参照すると良い。
【０１９４】
また、本実施例では電源制御用ＴＦＴ４７０７を電流制御用ＴＦＴ４７０４とＥＬ素子４７０８との間に設けているが、電源制御用ＴＦＴ４７０７とＥＬ素子４７０８との間に電流制御用ＴＦＴ４７０４が設けられた構造としても良い。また、電源制御用ＴＦＴ４７０７は電流制御用ＴＦＴ４７０４と同一構造とするか、同一の活性層で直列させて形成するのが好ましい。
【０１９５】
また、図２０（Ａ）は、二つの画素間で電流供給線４７０６を共通とした場合の例である。即ち、二つの画素が電流供給線４７０６を中心に線対称となるように形成されている点に特徴がある。この場合、電流供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０１９６】
また、図２０（Ｂ）は、ゲート配線４７０３と平行に電流供給線４７１０を設け、ソース配線４７０１と平行に電源制御用ゲート配線４７１１を設けた場合の例である。なお、図２０（Ｂ）では電流供給線４７１０とゲート配線４７０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電流供給線４７１０とゲート配線４７０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０１９７】
〔実施例９〕
本実施例では、ＥＬ表示装置の画素構造の例を図２１（Ａ）、（Ｂ）に示す。本発明を用いてコンタクトホールを形成して４８０２、４８０４、４８０７で示したＴＦＴを作製した。なお、本実施例において、４８０１はスイッチング用ＴＦＴ４８０２のソース配線、４８０３はスイッチング用ＴＦＴ４８０２のゲート配線、４８０４は電流制御用ＴＦＴ、４８０５はコンデンサ（省略することも可能）、４８０６は電流供給線、、４８０７は消去用ＴＦＴ、４８０８は消去用ゲート配線、４８０９はＥＬ素子とする。消去用ＴＦＴ４８０７の動作については特願平１１−３３８７８６号を参照すると良い。
【０１９８】
消去用ＴＦＴ４８０７のドレインは電流制御用ＴＦＴ４８０４のゲートに接続され、電流制御用ＴＦＴ４８０４のゲート電圧を強制的に変化させることができるようになっている。なお、消去用ＴＦＴ４８０７はｎチャネル型ＴＦＴとしてもｐチャネル型ＴＦＴとしても良いが、オフ電流を小さくできるようにスイッチング用ＴＦＴ４８０２と同一構造とすることが好ましい。
【０１９９】
また、図２１（Ａ）は、二つの画素間で電流供給線４８０６を共通とした場合の例である。即ち、二つの画素が電流供給線４８０６を中心に線対称となるように形成されている点に特徴がある。この場合、電流供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０２００】
また、図２１（Ｂ）は、ゲート配線４８０３と平行に電流供給線４８１０を設け、ソース配線４８０１と平行に消去用ゲート配線４８１１を設けた場合の例である。なお、図２１（Ｂ）では電流供給線４８１０とゲート配線４８０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電流供給線４８１０とゲート配線４８０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０２０１】
〔実施例１０〕
上記各実施例で示したＥＬ表示装置は画素内にいくつのＴＦＴを設けた構造としても良い。例えば、四つ乃至六つまたはそれ以上のＴＦＴを設けても構わない。本発明はＥＬ表示装置の画素構造に限定されずに実施することが可能である。
【０２０２】
〔実施例１１〕
本願発明を実施して形成されたＣＭＯＳ回路や画素部は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＬディスプレイ、アクティブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本願発明を実施できる。
【０２０３】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図２２、図２３及び図２４に示す。
【０２０４】
図２２（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を画像入力部２００２、表示部２００３やその他の駆動回路に適用することができる。
【０２０５】
図２２（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２やその他の駆動回路に適用することができる。
【０２０６】
図２２（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５やその他の駆動回路に適用できる。
【０２０７】
図２２（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２やその他の駆動回路に適用することができる。
【０２０８】
図２２（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２４０２やその他の駆動回路に適用することができる。
【０２０９】
図２２（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本願発明を表示部２５０２やその他の駆動回路に適用することができる。
【０２１０】
図２３（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明は投射装置２６０１の一部を構成する液晶表示装置２８０８やその他の駆動回路に適用することができる。
【０２１１】
図２３（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶表示装置２８０８やその他の駆動回路に適用することができる。
【０２１２】
なお、図２３（Ｃ）は、図２３（Ａ）及び図２３（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図２３（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０２１３】
また、図２３（Ｄ）は、図２３（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図２３（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０２１４】
ただし、図２３に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及びＥＬ表示装置での適用例は図示していない。
【０２１５】
図２４（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本願発明を音声出力部２９０２、音声入力部２９０３、表示部２９０４やその他の駆動回路に適用することができる。
【０２１６】
図２４（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２、３００３やその他の駆動回路に適用することができる。
【０２１７】
図２４（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０２１８】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜１０のどのような組み合わせからなる構成を用いても実現することができる。
【０２１９】
【発明の効果】
本願発明を用いることで材料及び膜厚の異なる積層膜（無機絶縁膜と有機樹脂膜の積層膜）を同時に一回のドライエッチングによりコンタクトホールを開口することで、工程数を低減させることができる。
【０２２０】
また、コンタクトホールの形状を均一、且つ適切なものとすることにより半導体装置の動作性能および信頼性を向上させることができる。
【０２２１】
また、アクティブマトリクス型液晶表示装置において、カバレッジの良好な画素電極を形成し、歩留まりを向上させることができる。加えて、微細なコンタクトホールを開口することができるので、各ＴＦＴの微細化を可能とすることができる。
【図面の簡単な説明】
【図１】 本願発明の作製工程を示す図。
【図２】 エッチングレート及び選択比のＣＦ4流量比依存性を示すグラフ。
【図３】 ＣＦ4／Ｏ2＝４０／６０、４５／５５、５０／５０のコンタクトホール近傍における写真図。
【図４】 ＣＦ4／Ｏ2＝５５／４５、６０／４０のコンタクトホール近傍における写真図。
【図５】 コンタクトホール拡大写真図及び模式図。
【図６】 エッチングレート及び選択比のガス圧依存性を示すグラフ。
【図７】 エッチングレート及び選択比のＲＦ電力依存性を示すグラフ。
【図８】 画素回路と駆動回路の作製工程を示す図。
【図９】 画素回路と駆動回路の作製工程を示す図。
【図１０】 画素回路と駆動回路の作製工程を示す図。
【図１１】 画素回路と駆動回路の作製工程を示す図。
【図１２】 画素回路と駆動回路の作製工程を示す図およびクティブマトリクス型液晶表示装置の断面構造図。
【図１３】 アクティブマトリクス型液晶表示装置の斜視図。
【図１４】 アクティブマトリクス型液晶表示装置の回路ブロック図。
【図１５】 アクティブマトリクス型ＥＬ表示装置の構成を示す図。
【図１６】 本願発明の作製工程を示す図。（実施例５）
【図１７】 従来例を示す図。
【図１８】 アクティブマトリクス型ＥＬ表示装置の構成を示す図。
【図１９】 アクティブマトリクス型ＥＬ表示装置の画素構造を示す図。
【図２０】 アクティブマトリクス型ＥＬ表示装置の画素構造を示す図。
【図２１】 アクティブマトリクス型ＥＬ表示装置の画素構造を示す図。
【図２２】 電子機器の一例を示す図。
【図２３】 電子機器の一例を示す図。
【図２４】 電子機器の一例を示す図。
【発明の属する技術分野】
本発明は絶縁表面を有する基板上に薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。特に本発明は、良好な形状のコンタクトホールを備えた液晶表示装置に代表される電気光学装置、および電気光学装置を搭載した電子機器に関する。尚、明細書中において半導体装置とは、半導体特性を利用することで機能する装置全般を指し、上記電気光学装置およびその電気光学装置を搭載した電子機器も半導体装置に含む。
【０００２】
【従来の技術】
絶縁表面上にＴＦＴ（薄膜トランジスタ）で形成した大面積集積回路を有する半導体装置の開発が進んでいる。アクティブマトリクス型液晶表示装置、ＥＬ表示装置、密着型イメージセンサ等はその代表例として知られている。
【０００３】
絶縁表面上に設けられたＴＦＴ上に有機樹脂膜を直接形成すると、ＴＦＴ特性が悪くなり、信頼性が低下していた。その問題を解決するため、従来ではＴＦＴ上に無機絶縁膜（パッシベーション膜とも呼ばれる）を形成した後、有機樹脂膜を積層形成している。
【０００４】
通常、ＴＦＴはコンタクトホールにより配線と接続されている。従って、上記無機絶縁膜を設けた場合、ＴＦＴのゲート電極、ソース電極、またはドレイン電極を覆う無機絶縁膜及び有機樹脂膜に上層配線と接続するためのコンタクトホールを開口する必要がある。例えば、ＴＦＴを用いたアクティブマトリクス型液晶表示装置の場合、画素ＴＦＴのドレイン電極と画素電極とを接続するためのコンタクトホールを開口する。
【０００５】
図１７（Ａ）〜（Ｄ）を用いて以下に従来の工程を説明する。ここでは、アクティブマトリクス型液晶表示装置に適用した場合の例を示す。なお、簡略化するため、画素ＴＦＴを図示していないが、第１の導電膜１１は画素ＴＦＴのドレイン電極と同一または、電気的に接続している。また、基板１０と第１の導電膜１１との間には、単層または複数層の絶縁膜を有しているが図示しない。
【０００６】
図１７（Ａ）は、画素ＴＦＴが形成された基板１０上に、画素ＴＦＴのドレイン電極と同一、または電気的に接続している第１の導電膜１１が形成され、その上に無機絶縁膜１２と有機樹脂膜１３とが積層形成された状態を示したものである。
【０００７】
次いで、フォトリソグラフィ法によりレジストマスク１４を用いて１回目のパターニングを行い有機樹脂膜１３のみに第１のコンタクトホールを開口した状態が図１７（Ｂ）である。
【０００８】
次いで、レジストマスク１４を除去した後、フォトリソグラフィ法によりレジストマスク１５を用いて２回目のパターニングを行い、無機絶縁膜１２のみに第２のコンタクトホールを開口した状態が図１７（Ｃ）である。この第２のコンタクトホールは第１のコンタクトホールの底部を開口するため、第２のコンタクトホールは第１のコンタクトホールよりも小さい開口径となる。
【０００９】
次いで、レジストマスク１５を除去した後、透明導電膜からなる画素電極１６を形成した状態が図１７（Ｄ）である。
【００１０】
このように、２回のパターニング工程を経て開口されるため、コンタクトホールの形状は、図１７（Ｄ）に示すように段差を有している。
【００１１】
また、上記従来の作製方法の他に、無機絶縁膜を形成した直後にパターニングを行い、その後、有機樹脂膜を形成し、再度パターニングを行いコンタクトホールを開口する方法もある。この場合にも２回のパターニングが必要であった。
【００１２】
【発明が解決しようとする課題】
このように従来の方法では、２回のパターニング（有機樹脂膜のパターニングと、無機絶縁膜のパターニング）を必要としていた。そのため、プロセス数、マスク数ともに増加し、コストアップにつながっていた。
【００１３】
また、この２回のパターニングではそれぞれ異なるフォトマスクを用いるため、マスクの重ね合せ精度が不良であった場合にはコンタクト不良が生じていた。また、図１７に示した従来例において、２回目のパターニングで開口されるコンタクトホールの開口径は、重ね合せ時のマージンを考えると１回目のパターニングで開口されるコンタクトホールの開口径と比較して１．５〜２倍の大きさになり、コンタクトホールの微細化が困難となっていた。
【００１４】
また、従来のコンタクトホールの形状（図１７（Ｄ）にその一例を示す）は、開口径の異なる２つのコンタクトホールを重ねた複雑な形状であるため、後に形成する第２の導電膜にカバレッジ不良が生じる場合があった。
【００１５】
本発明はこのような課題を解決するための技術であり、半導体装置の作製方法において、材料及び膜厚の異なる積層膜（無機絶縁膜と有機樹脂膜の積層膜）を同時に一回のエッチングによりコンタクトホールを開口することで、工程数を低減させることを目的とする。
【００１６】
また、半導体装置において、コンタクトホールの形状を均一、且つ適切なものとすることにより半導体装置の動作性能および信頼性を向上させることを目的とする。
【００１７】
また、他の目的としてアクティブマトリクス型液晶表示装置において、カバレッジの良好な画素電極を形成し、歩留まりを向上させるための構造を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記問題点を解決するために本明細書で開示する本発明の構成は、
絶縁表面上に形成された第１の導電膜と、
前記第１の導電膜を覆う無機絶縁膜と、
前記無機絶縁膜を覆う有機樹脂膜と、
前記無機絶縁膜及び前記有機樹脂膜を貫くコンタクトホールと、
前記有機樹脂膜上に形成された第２の導電膜が、前記コンタクトホールの底面で前記第１の導電膜と接続されていることを特徴とする半導体装置である。
【００１９】
また、上記構成において、前記コンタクトホールは、1回のエッチング工程を経て形成されたことを特徴としている。
【００２０】
また、上記各構成において、前記コンタクトホールの底面と接する無機絶縁膜のエッジ部はテーパー状に、水平面から３０°〜８０°の角度範囲を有していることを特徴としている。
【００２１】
また、上記各構成において、前記無機絶縁膜と接する有機樹脂膜のエッジ部は、水平面から５０°〜９０°の角度範囲を有していることを特徴としている。
【００２２】
また、上記各構成において、前記第１の導電膜はＴＦＴと電気的に接続されていることを特徴としている。
【００２３】
また、上記各構成において、前記第２の導電膜は画素電極であることを特徴としている。
【００２４】
上記各構成において、前記無機絶縁膜は窒化シリコン膜または窒化酸化シリコン膜であることを特徴としている。
【００２５】
また、上記構造を実現するための発明の構成は、
第１の導電膜を形成する工程と、
前記第１の導電膜上に無機絶縁膜を形成する工程と、
前記無機絶縁膜上に有機樹脂膜を形成する工程と、
前記無機絶縁膜と前記有機樹脂膜との積層膜を一度でコンタクトホールを開口する工程と、
前記コンタクトホールに第２の導電膜を形成する工程と、を含むことを特徴とする半導体装置の作製方法である。
【００２６】
また、上記構成において、前記コンタクトホールを開口する工程は、フッ素系のエッチャントガスと酸素ガスとを含む混合ガスを用いたドライエッチングであることを特徴としている。
【００２７】
また、上記各構成において、前記無機絶縁膜の前記有機樹脂膜に対するエッチングレートの選択比が１．６〜２．９であることを特徴としている。
【００２８】
また、上記各構成において、前記無機絶縁膜はエッチングレートの異なる無機絶縁膜の積層膜であることを特徴としている。前記無機絶縁膜を積層膜とする場合は、エッチングレートの高い無機絶縁膜を下層として用いてコンタクトホールの形状の均一性を保つことができる。
【００２９】
また、上記各構成において、前記無機絶縁膜は窒化シリコン膜または窒化酸化シリコン膜であることを特徴としている。
【００３０】
【発明の実施の形態】
本発明の実施の形態について、図１〜図７を用いて説明する。
【００３１】
図１（Ａ）〜図１（Ｃ）は本願発明を示した工程図である。
【００３２】
まず、基板５００上に、第１の導電膜５０１、無機絶縁膜５０２、有機樹脂膜５０３を積層形成する。（図１（Ａ））
【００３３】
図１（Ａ）の状態を得た後、フォトリソグラフィ法によりレジストマスク５０４を形成し、積層形成された無機絶縁膜５０２と有機樹脂膜５０３との積層膜を同時に１回でエッチングしてコンタクトホールの開口を行う。（図１（Ｂ））このエッチングは、少なくともフッ素系のエッチャントガスと酸素を含む混合ガスを用いたドライエッチングである。
【００３４】
本明細書中でいうフッ素系のエッチャントガスとは、フッ素若しくはフッ素を一部に含む気体を指し、例えば、Ｆ2、ＢＦ3、ＳｉＦ4、ＨＦ、ＣＦ4等の単体気体若しくは混合気体、さらにこれらの単一気体若しくは混合気体を塩素を含まない気体（例えばＨ2、Ｏ2、Ｎ2等）で希釈したものを指す。
【００３５】
次いで、レジストマスク５０４を除去した後、第２の導電膜５０５を形成し、第１の導電膜５０１と第２の導電膜５０５とを電気的に接続させる。（図１（Ｃ））
【００３６】
以上が本願発明の工程である。上記工程のうち、図１（Ｂ）の工程における、いくつかの実験を試みた。
【００３７】
図１（Ａ）の状態を得るため、基板５００上に被接続層となる第１の導電膜５０１として、スパッタ法によるＴｉ膜を形成し、無機絶縁膜５０２として、ＳｉＨ4／ＮＨ3／Ｎ2Ｏ／ＡｒまたはＳｉＨ4／ＮＨ3／Ｎ2／Ｎ2Ｏ／Ａｒを用いて３３０ｎｍの窒化酸化シリコン膜（ＳｉＯｘＮｙで表される）を形成した。次いで、有機樹脂膜５０３として、塗布法により１μｍのアクリル樹脂膜を積層形成した。
【００３８】
そして、フォトリソグラフィ法によりレジストマスク５０４を形成し、ここでは、少なくともＣＦ4と酸素を含む混合ガスを用いてドライエッチングを行った。
【００３９】
（実験１）
まず、ドライエッチングにおけるＣＦ4と酸素の流量の比率を変えて実験を行った。ＲＦ電力を４００Ｗ（２．５６Ｗ／ｃｍ2）、ガス圧を０．４Ｔｏｒｒ、Ｈｅ流量を３５ｓｃｃｍ、ＣＦ4流量／酸素流量をそれぞれ４０ｓｃｃｍ／６０ｓｃｃｍ、４５ｓｃｃｍ／５５ｓｃｃｍ、５０ｓｃｃｍ／５０ｓｃｃｍ、５５ｓｃｃｍ／４５ｓｃｃｍ、６０ｓｃｃｍ／４０ｓｃｃｍと振り、実験を行った。
【００４０】
この実験結果を図２（Ａ）及び図２（Ｂ）に示す。図２（Ａ）には、ＣＦ4の流量比率を大きくすると、エッチングガスに対するアクリル樹脂膜のエッチングレートは下がり、エッチングガスに対する窒化酸化シリコン膜のエッチングレートは上がることが示されている。なお、図２（Ｂ）は図２（Ａ）を元にして得られた選択比（アクリル樹脂膜のエッチングレート／窒化酸化シリコン膜のエッチングレート、窒化酸化シリコン膜のエッチングレート／Ｔｉ膜のエッチングレート）を示すグラフである。
【００４１】
また、それぞれの流量条件に対応する写真図を図３、図４に示した。
【００４２】
図３、図４の写真図のうち、ＣＦ4流量の条件が４５ｓｃｃｍ〜５５ｓｃｃｍ、好ましくは５０ｓｃｃｍ（図３（Ｃ））である時、最もコンタクトホール形状が良好であった。この時のコンタクトホールの底面と接する無機絶縁膜のエッジ部はテーパー状に、水平面から７０°を有している。また、図２（Ｂ）より、最もコンタクトホール形状が良好である条件の選択比（アクリル樹脂膜のエッチングレート／窒化酸化シリコン膜のエッチングレート）は１．６〜２．９、好ましくは１．９である。
【００４３】
また、アクリルに代えてポリイミド等の有機樹脂膜で実験を行っても、同様の結果が得られた。また、窒化酸化シリコン膜に代えて窒化シリコン膜等の窒素を含む無機絶縁膜で実験を行っても、同様の結果が得られた。
【００４４】
上記実験結果から、ドライエッチングにおける選択比（有機樹脂膜のエッチングレート／窒素を含む無機絶縁膜のエッチングレート）を１．６〜２．９、好ましくは、１．９とすることにより、開口する膜の材料及び膜厚が異なっていても、形成されるコンタクトホールの形状及び大きさの両方がほぼ同じように開口できることを本発明人は見い出した。
【００４５】
なお、図３（Ｃ）においては、コンタクトホール上部において、わずかにオーバーハング形状となっているものの、第２の導電膜のカバレッジには影響しなかった。オーバーハング形状が生じる理由は、完全な異方性エッチングがなされていないためであるが、他のエッチング条件（ガス圧、ＲＦ電力等）を調節することでさらに良好なコンタクトホール形状を得ることができる。以下に他のエッチング条件を調節した実験を示す。
【００４６】
（実験２）
次に、ドライエッチングにおけるＣＦ4と酸素の流量の比率を５０／５０とし、ガス圧を変えて実験を行った。ＲＦ電力を４００Ｗ（２．５６Ｗ／ｃｍ2）、Ｈｅ流量を３５ｓｃｃｍ、ガス圧をそれぞれ０．２Ｔｏｒｒ、０．３Ｔｏｒｒ、０．４Ｔｏｒｒ、０．５Ｔｏｒｒと振り、実験を行った。
【００４７】
この実験結果を図６（Ａ）及び図６（Ｂ）に示す。図６（Ａ）はエッチングレートの圧力依存性のグラフであり、図６（Ｂ）は選択比の圧力依存性のグラフを示している。実験では圧力を低くすると、コンタクトホール上部におけるオーバーハングを抑えることができた。
【００４８】
（実験３）
次に、ドライエッチングにおけるＣＦ4と酸素の流量の比率を５０／５０とし、ＲＦ電力を変えて実験を行った。ガス圧を０．４Ｔｏｒｒ、Ｈｅ流量を３５ｓｃｃｍ、ＲＦ電力をそれぞれ３００Ｗ、４００Ｗ、５００Ｗ、６００Ｗと振り、実験を行った。
【００４９】
この実験結果を図７（Ａ）及び図７（Ｂ）に示す。図７（Ａ）はエッチングレートのＲＦ電力依存性のグラフであり、図７（Ｂ）は選択比のＲＦ電力依存性のグラフを示している。ＲＦ電力を高くすると、コンタクトホール上部におけるオーバーハングを抑えることができた。
【００５０】
実験１〜３の結果から得られる好ましい範囲のうち、１条件（ＣＦ4と酸素とＨｅの流量の比率を５０／５０／３５、ガス圧を０．３Ｔｏｒｒ、ＲＦ電力を４００Ｗ）を用いれば、コンタクトホールは複数の段差を有するテーパー形状に開口され、図５（Ａ）及び図５（Ｂ）に示すようにコンタクトホール上部におけるオーバーハングのない、望ましい形状に開口される。なお、図５（Ｃ）は図５（Ｂ）に相当するコンタクトホールの拡大模式図である。
【００５１】
本願発明を利用することによって、コンタクトホールの底面と接する無機絶縁膜のエッジ部（図５（Ｃ）中のａ）はテーパー状に、水平面から３０°〜８０°の角度範囲とすることができる。また、無機絶縁膜と接する有機樹脂膜のエッジ部（図５（Ｃ）中のｂ）は、水平面から５０°〜９０°の角度範囲とすることができる。図５（Ｃ）中のｂの点で無機絶縁膜の側面と有機樹脂膜の側面は一致している。
【００５２】
また、本願発明を利用することによって、コンタクトホールの直径を精度よく３μｍ以下、好ましくは、１．２μｍ以下の微細な形状にすることができる。
【００５３】
さらに、以下に示す実施例でもって詳細な説明を行うこととする。
【００５４】
【実施例】
[実施例１]
本発明の実施例について図８〜図１１を用いて説明する。ここでは、同一基板上に画素回路とその画素回路を制御するための駆動回路とを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路では、シフトレジスタ回路、バッファ回路等の基本回路であるＣＭＯＳ回路と、サンプリング回路を形成するｎチャネル型ＴＦＴとを図示することとする。
【００５５】
図８（Ａ）において、基板１０１には、石英基板やシリコン基板を使用することが望ましい。本実施例では石英基板を用いた。その他にも金属基板またはステンレス基板の表面に絶縁膜を形成したものを基板としても良い。本実施例の場合、８００℃以上の温度に耐えうる耐熱性を要求されるので、それを満たす基板であればどのような基板を用いても構わない。
【００５６】
そして、基板１０１のＴＦＴが形成される表面には、２０〜１００ｎｍ（好ましくは４０〜８０ｎｍ）の厚さの非晶質構造を含む半導体膜１０２を減圧熱ＣＶＤ方、プラズマＣＶＤ法またはスパッタ法で形成する。なお、本実施例では６０ｎｍ厚の非晶質シリコン膜を形成するが、後に熱酸化工程があるのでこの膜厚が最終的なＴＦＴの活性層の膜厚になるわけではない）
【００５７】
また、非晶質構造を含む半導体膜としては、非晶質半導体膜、微結晶半導体膜があり、さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜も含まれる。
【００５８】
次に、非晶質シリコン膜１０２上に珪素（シリコン）を含む絶縁膜でなるマスク膜１０３を形成し、パターニングによって開口部１０４a、１０４bを形成する。この開口部は、次の結晶化工程の際に結晶化を助長する金属元素を添加するための添加領域となる。（図８（Ａ））
【００５９】
なお、珪素を含む絶縁膜としては、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜を用いることができる。窒化酸化シリコン膜は、珪素、窒素及び酸素を所定の量で含む絶縁膜であり、ＳｉＯｘＮｙで表される絶縁膜である。窒化酸化シリコン膜はＳｉＨ4、Ｎ2Ｏ及びＮＨ3を原料ガスとして作製することが可能であり、含有する窒素濃度が２５atomic%以上５０atomic%未満とすると良い。
【００６０】
また、このマスク膜１０３のパターニングを行うと同時に、後のパターニング工程の基準となるマーカーパターンを形成しておく。マスク膜１０３をエッチングする際に非晶質シリコン膜１０２も僅かにエッチングされるが、この段差が後にマスク合わせの時にマーカーパターンとして用いることができるのである。
【００６１】
次に、特開平１０−２４７７３５号公報（米国出願番号０９／０３４，０４１に対応）に記載された技術に従って、結晶構造を含む半導体膜を形成する。同公報記載の技術は、非晶質構造を含む半導体膜の結晶化に際して、結晶化を助長する元素（ニッケル、コバルト、ゲルマニウム、錫、鉛、パラジウム、鉄、銅から選ばれた一種または複数種の元素）を用いる結晶化手段である。
【００６２】
具体的には、非晶質構造を含む半導体膜の表面に金属元素を保持させた状態で加熱処理を行い、非晶質構造を含む半導体膜を、結晶構造を含む半導体膜に変化させるものである。なお、結晶化手段としては、特開平７−１３０６５２号公報の実施例１に記載された技術を用いても良い。また、結晶質構造を含む半導体膜には、いわゆる単結晶半導体膜も多結晶半導体膜も含まれるが、同公報で形成される結晶構造を含む半導体膜は結晶粒界を有している。
【００６３】
なお、同公報では金属元素を含む層をマスク膜上に形成する際にスピンコート法を用いているが、金属元素を含む薄膜をスパッタ法や蒸着法といった気相法を用いて成膜する手段をとっても良い。
【００６４】
また、非晶質シリコン膜は含有水素量にもよるが、好ましくは４００〜５５０℃で１時間程度の加熱処理を行い、水素を十分に脱離させてから結晶化させることが望ましい。その場合、含有水素量を５atom％以下とすることが好ましい。
【００６５】
結晶化工程は、まず４００〜５００℃で１時間程度の熱処理工程を行い、水素を膜中から脱離させた後、５００〜６５０℃（好ましくは５５０〜６００℃）で６〜１６時間（好ましくは８〜１４時間）の熱処理を行う。
【００６６】
本実施例では、金属元素としてニッケルを用い、５７０℃で１４時間の熱処理を行う。その結果、開口部１０４a、１０４bを起点として概略基板と平行な方向（矢印で示した方向）に結晶化が進行し、巨視的な結晶成長方向が揃った結晶構造を含む半導体膜（本実施例では結晶質シリコン膜）１０５a〜１０５dが形成される。(図８（Ｂ）)
【００６７】
次に、結晶化の工程で用いたニッケルを結晶質シリコン膜から除去するゲッタリング工程を行う。本実施例では、先ほど形成したマスク膜１０３をそのままマスクとして１５族に属する元素（本実施例ではリン）を添加する工程を行い、開口部１０４a、１０４bで露出した結晶質シリコン膜に１×１０19〜１×１０20atoms/cm3の濃度でリンを含むリン添加領域（以下、ゲッタリング領域という）１０６a、１０６bを形成する。（図８（Ｃ））
【００６８】
次に、窒素雰囲気中で４５０〜６５０℃（好ましくは５００〜５５０℃）、４〜２４時間（好ましくは６〜１２時間）の熱処理工程を行う。この熱処理工程により結晶質シリコン膜中のニッケルは矢印の方向に移動し、リンのゲッタリング作用によってゲッタリング領域１０６a、１０６bに捕獲される。即ち、結晶質シリコン膜中からニッケルが除去されるため、ゲッタリング後の結晶質シリコン膜１０７a〜１０７dに含まれるニッケル濃度は、１×１０17atms/cm3以下、好ましくは１×１０16atms/cm3にまで低減することができる。
【００６９】
次に、マスク膜１０３を除去し、結晶質シリコン膜１０７a〜１０７d上に後の不純物添加時のために保護膜１０８を形成する。保護膜１０８は１００〜２００ｎｍ（好ましくは１３０〜１７０ｎｍ）の厚さの窒化酸化シリコン膜または酸化シリコン膜を用いると良い。この保護膜１０８は不純物添加時に結晶質シリコン膜が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするための意味がある。
【００７０】
そして、その上にレジストマスク１０９を形成し、保護膜１０８を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素という）を添加する。ｐ型不純物元素としては、代表的には１３族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程（チャネルドープ工程という）はＴＦＴのしきい値電圧を制御するための工程である。なお、ここではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【００７１】
この工程により１×１０15〜１×１０18atoms/cm3（代表的には５×１０16〜５×１０17atoms/cm3）の濃度でｐ型不純物元素（本実施例ではボロン）を含む不純物領域１１０a、１１０bを形成する。なお、本明細書中では上記濃度範囲でｐ型不純物元素を含む不純物領域（但し、リンは含まれていない領域）をｐ型不純物領域（ｂ）と定義する。（図８（Ｄ））
【００７２】
次に、レジストマスク１０９を除去し、結晶質シリコン膜をパターニングして島状の半導体層（以下、活性層という）１１１〜１１４を形成する。なお、活性層１１１〜１１４は、ニッケルを選択的に添加して結晶化することによって、非常に結晶性の良い結晶質シリコン膜で形成されている。具体的には、棒状または柱状の結晶が、特定の方向性を持って並んだ結晶構造を有している。また、結晶化後、ニッケルをリンのゲッタリング作用により除去又は低減しており、活性層１１１〜１１４中に残存する金属元素の濃度は、１×１０17atms/cm3以下、好ましくは１×１０16atms/cm3である。（図８（Ｅ））
【００７３】
また、ｐチャネル型ＴＦＴの活性層１１１は意図的に添加された不純物元素を含まない領域であり、ｎチャネル型ＴＦＴの活性層１１２〜１１４はｐ型不純物領域（ｂ）となっている。本明細書中では、この状態の活性層１１１〜１１４は全て真性または実質的に真性であると定義する。即ち、ＴＦＴの動作に支障をきたさない程度に不純物元素が意図的に添加されている領域も実質的に真性な領域と考えて良い。
【００７４】
次に、プラズマＣＶＤ法またはスパッタ法により１０〜１００ｎｍ厚の珪素を含む絶縁膜を形成する。本実施例では、３０ｎｍ厚の窒化酸化シリコン膜を形成する。この珪素を含む絶縁膜は、他の珪素を含む絶縁膜を単層または積層で用いても構わない。
【００７５】
次に、８００〜１１５０℃（好ましくは９００〜１０００℃）の温度で１５分〜８時間（好ましくは３０分〜２時間）の熱処理工程を、酸化性雰囲気下で行う（熱酸化工程）。本実施例では酸素雰囲気中に３体積％の塩化水素を添加した雰囲気中で９５０℃、８０分の熱処理工程を行う。なお、図８（Ｄ）の工程で添加されたボロンはこの熱酸化工程の間に活性化される。（図９（Ａ））
【００７６】
この熱酸化工程の間、珪素を含む絶縁膜とその下の活性層１１１〜１１４との界面においても酸化反応が進行する。本願発明ではそれを考慮して最終的に形成されるゲート絶縁膜１１５の膜厚が５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）となるように調節する。本実施例の熱酸化工程では、６０ｎｍ厚の活性層のうち２５ｎｍが酸化されて活性層１１１〜１１４の膜厚は３５ｎｍとなる。また、３０ｎｍ厚の珪素を含む絶縁膜に対して５０ｎｍ厚の熱酸化膜が加わるので、最終的なゲート絶縁膜１１５の膜厚は１０５ｎｍとなる。
【００７７】
次に、新たにレジストマスク１１６〜１１９を形成する。そして、ｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加してｎ型を呈する不純物領域１２０〜１２２を形成する。なお、ｎ型不純物元素としては、代表的には１５族に属する元素、典型的にはリンまたは砒素を用いることができる。（図９（Ｂ））
【００７８】
この不純物領域１２０〜１２２は、後にＣＭＯＳ回路およびサンプリング回路のｎチャネル型ＴＦＴにおいて、ＬＤＤ領域として機能させるための不純物領域である。なお、ここで形成された不純物領域にはｎ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含まれている。本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域をｎ型不純物領域（ｂ）と定義する。
【００７９】
なお、ここではフォスフィン（ＰＨ3）を質量分離しないでプラズマ励起したイオンドープ法でリンを１×１０18atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。この工程では、ゲート膜１１５を介して結晶質シリコン膜にリンを添加する。
【００８０】
次に、６００〜１０００℃（好ましくは７００〜８００℃）の不活性雰囲気中で熱処理を行い、図９（Ｂ）の工程で添加されたリンを活性化する。本実施例では８００℃、１時間の熱処理を窒素雰囲気中で行う。（図９（Ｃ））
【００８１】
この時、同時にリンの添加時に損傷した活性層及び活性層とゲート絶縁膜との界面を修復することが可能である。この活性化工程は電熱炉を用いたファーネスアニールが好ましいが、ランプアニールやレーザーアニールといった光アニールを併用しても良い。
【００８２】
この工程によりｎ型不純物領域（ｂ）１２０〜１２２の境界部、即ち、ｎ型不純物領域（ｂ）の周囲に存在する真性又は実質的に真性な領域（勿論、ｐ型不純物領域（ｂ）も含む）との接合部が明確になる。このことは、後にＴＦＴが完成した時点において、ＬＤＤ領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。
【００８３】
次に、ゲート配線となる導電膜を形成する。なお、ゲート配線は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。本実施例では、第１の導電膜１２３と第２の導電膜１２４とでなる積層膜を形成する。（図９（Ｄ））
【００８４】
ここで第１の導電膜１２３、第２の導電膜１２４としては、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素、または前記元素を主成分とする導電膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）を用いることができる。
【００８５】
なお、第１の導電膜１２３は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、第２の導電膜１２４は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。本実施例では、第１の導電膜１２３として、５０ｎｍ厚の窒化タングステン（ＷＮ）膜を、第２の導電膜１２４として、３５０ｎｍ厚のタングステン膜を用いる。なお、図示しないが、第１の導電膜１２３の下にシリコン膜を２〜２０ｎｍ程度の厚さで形成しておくことは有効である。これによりその上に形成される導電膜の密着性の向上と、酸化防止を図ることができる。
【００８６】
また、第１の導電膜１２３として窒化タンタル膜、第２の導電膜としてタンタル膜を用いることも有効である。
【００８７】
次に、第１の導電膜１２３と第２の導電膜１２４とを一括でエッチングして４００ｎｍ厚のゲート配線１２５〜１２８を形成する。この時、駆動回路に形成されるゲート配線１２６、１２７はｎ型不純物領域（ｂ）１２０〜１２２の一部とゲート絶縁膜１１５を介して重なるように形成する。この重なった部分が後にＬov領域となる。なお、ゲート配線１２８a、１２８bは断面では二つに見えるが実際は連続的に繋がった一つのパターンから形成されている。（図９（Ｅ））
【００８８】
次に、レジストマスク１２９を形成し、ｐ型不純物元素（本実施例ではボロン）を添加して高濃度にボロンを含む不純物領域１３０、１３１を形成する。本実施例ではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法（勿論、イオンインプランテーション法でも良い）により３×１０20〜３×１０21atoms/cm3（代表的には５×１０20〜１×１０21atoms/cm3）濃度でボロンを添加する。なお、本明細書中では上記濃度範囲でｐ型不純物元素を含む不純物領域をｐ型不純物領域（ａ）と定義する。（図１０（Ａ））
【００８９】
次に、レジストマスク１２９を除去し、ゲート配線及びｐチャネル型ＴＦＴとなる領域を覆う形でレジストマスク１３２〜１３４を形成する。そして、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む不純物領域１３５〜１４１を形成する。ここでも、フォスフィン（ＰＨ3）を用いたイオンドープ法（勿論、イオンインプランテーション法でも良い）で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０21atoms/cm3）とする。（図１０（Ｂ））
【００９０】
なお、本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域をｎ型不純物領域（ａ）と定義する。また、不純物領域１３５〜１４１が形成された領域には既に前工程で添加されたリンまたはボロンが含まれるが、十分に高い濃度でリンが添加されることになるので、前工程で添加されたリンまたはボロンの影響は考えなくて良い。
【００９１】
次に、レジストマスク１３２〜１３４を除去し、珪素を含む絶縁膜でなるキャップ膜１４２を形成する。膜厚は２５〜１００ｎｍ（好ましくは３０〜５０ｎｍ）とすれば良い。本実施例では２５ｎｍ厚の窒化珪素膜を用いることとする。
【００９２】
次に、ゲート配線１２５〜１２８をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成された不純物領域１４３〜１４６には前記ｎ型不純物領域（ｂ）の１／２〜１／１０（代表的には１／３〜１／４）の濃度（但し、前述のチャネルドープ工程で添加されたボロン濃度よりも５〜１０倍高い濃度、代表的には１×１０16〜５×１０18atoms/cm3、典型的には３×１０17〜３×１０18atoms/cm3、）でリンが添加されるように調節する。なお、本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域（但し、ｐ型不純物領域（ａ）を除く）をｎ型不純物領域（ｃ）と定義する。（図１０（Ｃ））
【００９３】
この工程では１０５ｎｍの膜厚の絶縁膜（キャップ膜１４２とゲート絶縁膜１１５との積層膜）を通してリンを添加することになるが、ゲート配線１３４a、１３４bの側壁に形成されたキャップ膜もマスクとして機能する。即ち、キャップ膜１４２の膜厚に相当する長さのオフセット領域が形成されることになる。オフ電流値を下げるためにはＬＤＤ領域とゲート配線の重なりを極力抑えることが重要であり、そういう意味でオフセット領域を設けることは有効と言える。
【００９４】
このオフセット領域の長さは、実際にゲート配線の側壁に形成されるキャップ膜の膜厚や不純物元素を添加する際の回り込み現象（マスクの下に潜り込むように不純物が添加される現象）によって決まるが、ＬＤＤ領域とゲート配線との重なりを抑えるという観点からすれば、本実施例のようにｎ型不純物領域（ｃ）を形成する際に、前もってキャップ膜を形成しておくことは非常に有効である。
【００９５】
なお、この工程ではゲート配線で隠された部分を除いて全ての不純物領域にも１×１０16〜５×１０18atoms/cm3の濃度でリンが添加されているが、非常に低濃度であるため各不純物領域の機能には影響を与えない。また、ｎ型不純物領域（ｂ）１４３〜１４６には既にチャネルドープ工程で１×１０15〜１×１０18atoms/cm3の濃度のボロンが添加されているが、この工程ではｐ型不純物領域（ｂ）に含まれるボロンの５〜１０倍の濃度でリンが添加されるので、この場合もボロンはｎ型不純物領域（ｂ）の機能には影響を与えないと考えて良い。
【００９６】
但し、厳密にはｎ型不純物領域（ｂ）１４７、１４８のうちゲート配線に重なった部分のリン濃度が２×１０16〜５×１０19atoms/cm3のままであるのに対し、ゲート配線に重ならない部分はそれに１×１０16〜５×１０18atoms/cm3の濃度のリンが加わっており、若干高い濃度でリンを含むことになる。
【００９７】
次に、第１層間絶縁膜１４９を形成する。第１層間絶縁膜１４９としては、珪素を含む絶縁膜、具体的には窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は１００〜４００ｎｍとすれば良い。
【００９８】
その後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化するために熱処理工程を行った。この工程はファーネスアニール法、レーザーアニール法、ランプアニール法またはそれらを併用して行うことができる。ファーネスアニール法で行う場合は、不活性雰囲気中において５００〜８００℃、好ましくは５５０〜６００℃で行えば良い。本実施例では６００℃、４時間の熱処理を行い、不純物元素を活性化する。（図１０（Ｄ））
【００９９】
なお、本実施例では窒化シリコン膜と窒化酸化シリコン膜とを積層した状態でゲート配線を覆い、その状態で活性化工程を行っている。本実施例ではタングステンを配線材料として用いているが、タングステン膜は非常に酸化に弱いことが知られている。即ち、保護膜で覆って酸化してもピンホールが保護膜に存在すればただちに酸化されてしまう。ところが、本実施例では窒化シリコン膜と窒化酸化シリコン膜を積層しているため、ピンホールの問題を気にせずに高い温度で活性化工程を行うことが可能である。
【０１００】
次に、活性化工程の後、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜４時間の熱処理を行い、活性層の水素化を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１０１】
活性化工程を終えたら、第１層間絶縁膜１４９の上に５００ｎｍ〜１．５μm厚の第２層間絶縁膜１５０を形成する。本実施例では第２層間絶縁膜１５０として８００ｎｍ厚の酸化シリコン膜をプラズマＣＶＤ法により形成する。こうして第１層間絶縁膜（窒化酸化シリコン膜）１４９と第２層間絶縁膜（酸化シリコン膜）１５０との積層膜でなる１μm厚の層間絶縁膜を形成する。
【０１０２】
なお、後の工程で耐熱性が許せば、第２層間絶縁膜１５０として、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等の有機樹脂膜を用いることも可能である。
【０１０３】
その後、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホールが開口され、ソース配線１５１〜１５４と、ドレイン配線１５５〜１５７を形成する。なお、ＣＭＯＳ回路を形成するためにドレイン配線１５５はｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとの間で共通化されている。また、図示していないが、本実施例ではこの配線を、Ｔｉ膜を２００ｎｍ、Ｔｉを含むアルミニウム膜５００ｎｍ、Ｔｉ膜１００ｎｍをスパッタ法で連続して形成した３層構造の積層膜とする。
【０１０４】
次に、パッシベーション膜１５８として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜で５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで形成する。本実施例では、パッシベーション膜１５８として膜厚３００ｎｍの窒化酸化シリコン膜を形成した。（図１１（Ａ））この時、本実施例では膜の形成に先立ってＨ2、ＮＨ3等の水素を含むガスを用いてプラズマ処理を行い、成膜後に熱処理を行う。この前処理により励起された水素が第１、第２層間絶縁膜中に供給される。この状態で熱処理を行うことで、パッシベーション膜１５８の膜質を改善するとともに、第１、第２層間絶縁膜中に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。
【０１０５】
また、パッシベーション膜１５８を形成した後に、さらに水素化工程を行っても良い。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られる。
【０１０６】
その後、有機樹脂からなる第３層間絶縁膜１５９を約１μｍの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。有機樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機樹脂膜や有機系SiO化合物などを用いることもできる。ここでは、基板に塗布後、熱重合するタイプのアクリルを用い、３００℃で焼成して形成する。
【０１０７】
次に、画素回路となる領域において、第３層間絶縁膜１５９上に遮蔽膜１６０を形成する。なお、本明細書中では光と電磁波を遮るという意味で遮蔽膜という文言を用いる。遮蔽膜１６０はアルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）から選ばれた元素でなる膜またはいずれかの元素を主成分とする膜で１００〜３００ｎｍの厚さに形成する。本実施例では1wt%のチタンを含有させたアルミニウム膜を１２５ｎｍの厚さに形成する。
【０１０８】
なお、第３層間絶縁膜１５９上に酸化シリコン膜等の絶縁膜を５〜５０ｎｍ形成しておくと、この上に形成する遮蔽膜の密着性を高めることができる。また、有機樹脂で形成した第３層間絶縁膜１５９の表面にＣＦ4ガスを用いたプラズマ処理を施すと、表面改質により膜上に形成する遮蔽膜の密着性を向上させることができる。
【０１０９】
また、このチタンを含有させたアルミニウム膜を用いて、遮蔽膜だけでなく他の接続配線を形成することも可能である。例えば、駆動回路内で回路間をつなぐ接続配線を形成できる。但し、その場合は遮蔽膜または接続配線を形成する材料を成膜する前に、予め第３層間絶縁膜にコンタクトホールを開口しておく必要がある。
【０１１０】
次に、遮蔽膜１６０の表面に陽極酸化法またはプラズマ酸化法（本実施例では陽極酸化法）により２０〜１００ｎｍ（好ましくは３０〜５０ｎｍ）の厚さの酸化物１６１を形成する。本実施例では遮蔽膜１６０としてアルミニウムを主成分とする膜を用いたため、陽極酸化物１６１として酸化アルミニウム膜（アルミナ膜）が形成される。（図１１（Ｂ））遮蔽膜１６０の表面には厚さ約５０ｎｍの陽極酸化物１６１が形成され、遮蔽膜１６０の膜厚は９０ｎｍとなる。なお、陽極酸化法に係わる数値は、実施者が適宜設定すればよい。
【０１１１】
また、ここでは陽極酸化法を用いて遮蔽膜表面のみに絶縁膜を設ける構成としたが、絶縁膜をプラズマＣＶＤ法、熱ＣＶＤ法またはスパッタ法などの気相法によって形成しても良い。その場合も膜厚は２０〜１００ｎｍ（好ましくは３０〜５０ｎｍ）とすることが好ましい。また、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ（Diamond like carbon）膜、酸化タンタル膜または有機樹脂膜を用いても良い。さらに、これらを組み合わせた積層膜を用いても良い。
【０１１２】
次に、第３層間絶縁膜１５９、パッシベーション膜１５８を貫きドレイン配線１５７に達するコンタクトホールを開口する。
【０１１３】
本実施例では、レジストマスク（図示しない）を形成した後、ＣＦ4と酸素（Ｏ2）を含む混合ガスを用いたドライエッチングにより、１度のエッチングで同時に第３層間絶縁膜（アクリル）１５９及びパッシベーション膜（窒化酸化シリコン膜）１５８を貫くコンタクトホールを開口した。
【０１１４】
また、本実施例において、第３層間絶縁膜のエッチングレートとパッシベーション膜のエッチングレートの比（選択比）が２：１となるように、ＣＦ4流量及びＯ2流量を調節した。こうすることによって、図５（Ａ）及び図５（Ｂ）に示した良好な形状を有するコンタクトホールを開口することができる。
【０１１５】
本実施例においては、ＣＦ4流量を５０ｓｃｃｍ、Ｏ2流量を５０ｓｃｃｍ、Ｈｅ流量を３５ｓｃｃｍとし、ＲＦ電力４００Ｗ、ガス圧０．３Ｔｏｒｒとしてドライエッチングを行った。
【０１１６】
次いで、こうして形成されたコンタクトホールに、画素電極１６２を形成する。なお、画素電極１６３は隣接する別の画素の画素電極である。画素電極１６２、１６３は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１１０ｎｍの厚さにスパッタ法で形成する。（図１２（Ａ））
【０１１７】
また、この時、画素電極１６２と遮蔽膜１６０とが陽極酸化物１６１を介して重なり、保持容量（キャパシタンス・ストレージ）１６４を形成する。なお、この場合、遮蔽膜１６０をフローティング状態（電気的に孤立した状態）か固定電位、好ましくはコモン電位（データとして送られる画像信号の中間電位）に設定しておくことが望ましい。
【０１１８】
こうして同一基板上に、駆動回路と画素回路とを有したアクティブマトリクス基板が完成した。なお、図１２（Ａ）においては、駆動回路にはｐチャネル型ＴＦＴ３０１、ｎチャネル型ＴＦＴ３０２、３０３が形成され、画素回路にはｎチャネル型ＴＦＴでなる画素ＴＦＴ３０４が形成される。
【０１１９】
駆動回路のｐチャネル型ＴＦＴ３０１には、チャネル形成領域２０１、ソース領域２０２、ドレイン領域２０３がそれぞれｐ型不純物領域（ａ）で形成される。但し、厳密にはソース２０２領域及びドレイン領域２０３に１×１０16〜５×１０18atoms/cm3の濃度でリンを含んでいる。
【０１２０】
また、ｎチャネル型ＴＦＴ３０２には、チャネル形成領域２０４、ソース領域２０５、ドレイン領域２０６、そしてチャネル形成領域とドレイン領域との間に、ゲート絶縁膜を介してゲート配線と重なった領域（本明細書中ではこのような領域をＬov領域という。なお、ovはoverlapの意味で付した。）２０７が形成される。この時、Ｌov領域２０７は２×１０16〜５×１０19atoms/cm3の濃度でリンを含み、且つ、ゲート配線と全部重なるように形成される。
【０１２１】
また、ｎチャネル型ＴＦＴ３０３には、チャネル形成領域２０８、ソース領域２０９、ドレイン領域２１０、そしてチャネル形成領域を挟むようにしてＬＤＤ領域２１１、２１２が形成される。即ち、ソース領域とチャネル形成領域との間及びドレイン領域とチャネル形成領域との間にＬＤＤ領域が形成される。
【０１２２】
なお、この構造ではＬＤＤ領域２１１、２１２の一部がゲート配線と重なるように配置されたために、ゲート絶縁膜を介してゲート配線と重なった領域（Ｌov領域）とゲート配線と重ならない領域（本明細書中ではこのような領域をＬoff領域という。なお、offはoffsetの意味で付した。）が実現されている。
【０１２３】
また、ＬＤＤ領域２１１はさらにＬov領域、Ｌoff領域に区別できる。また、前述のＬov領域には２×１０16〜５×１０19atoms/cm3の濃度でリンが含まれるが、Ｌoff領域はその１〜２倍（代表的には１．２〜１．５倍）の濃度でリンが含まれる。
【０１２４】
また、画素ＴＦＴ３０４には、チャネル形成領域２１３、２１４、ソース領域２１５、ドレイン領域２１６、Ｌoff領域２１７〜２２０、Ｌoff領域２１８、２１９に接したｎ型不純物領域（ａ）２２１が形成される。この時、ソース領域２１５、ドレイン領域２１６はそれぞれｎ型不純物領域（ａ）で形成され、Ｌoff領域２１７〜２２０はｎ型不純物領域（ｃ）で形成される。
【０１２５】
本実施例では、画素回路および駆動回路が要求する回路仕様に応じて各回路を形成するＴＦＴの構造を最適化し、半導体装置の動作性能および信頼性を向上させることができる。具体的には、ｎチャネル型ＴＦＴは回路仕様に応じてＬＤＤ領域の配置を異ならせ、Ｌov領域またはＬoff領域を使い分けることによって、同一基板上に高速動作またはホットキャリア対策を重視したＴＦＴ構造と、低オフ電流動作を重視したＴＦＴ構造とを実現できる。
【０１２６】
また、チャネル長３〜７μｍに対してｎチャネル型ＴＦＴ３０２のＬov領域２０７の長さ（幅）は０．３〜３．０μｍ、代表的には０．５〜１．５μｍとすれば良い。また、ｎチャネル型ＴＦＴ３０３のＬov領域の長さ（幅）は０．３〜３．０μｍ、代表的には０，５〜１．５μｍ、Ｌoff領域の長さ（幅）は１．０〜３．５μｍ、代表的には１．５〜２．０μｍとすれば良い。また、画素ＴＦＴ３０４に設けられるＬoff領域２１７〜２２０の長さ（幅）は０．５〜３．５μｍ、代表的には２．０〜２．５μｍとすれば良い。
【０１２７】
また、本実施例では保持容量の誘電体として比誘電率が７〜９と高いアルミナ膜を用いたことで、必要な容量を形成するために必要な保持容量の占有面積を少なくすることができる。さらに、本実施例のように画素ＴＦＴ上に形成される遮蔽膜を保持容量の一方の電極とすることで、アクティブマトリクス型液晶表示装置の画像表示部の開口率を向上させることができる。
【０１２８】
なお、本発明は本実施例に示した保持容量の構造に限定される必要はない。例えば、本出願人による特開平１１−１３３４６３号公報や特開平１１−９７７０２号公報に記載された構造の保持容量を用いることもできる。
【０１２９】
ここでアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図１２（Ｂ）に示すように、図１２（Ａ）の状態の基板に対し、配向膜４０１を形成する。本実施例では配向膜としてポリイミド膜を用いる。また、対向基板４０２には、透明導電膜からなる対向電極４０３と、配向膜４０４とを形成する。なお、対向基板には必要に応じてカラーフィルターや遮蔽膜を形成しても良い。
【０１３０】
次に、配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するように調節する。そして、画素回路と、駆動回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶４０５を注入し、封止剤（図示せず）によって完全に封止する。液晶には公知の液晶材料を用いれば良い。このようにして図１２（Ｂ）に示すアクティブマトリクス型液晶表示装置が完成する。
【０１３１】
次に、このアクティブマトリクス型液晶表示装置の構成を、図１３の斜視図を用いて説明する。なお、図１３は、図８〜図１２の断面構造図と対応付けるため、共通の符号を用いている。アクティブマトリクス基板は、石英基板１０１上に形成された、画素回路８０１と、走査（ゲート）信号駆動回路８０２と、画像（ソース）信号駆動回路８０３で構成される。画素回路の画素ＴＦＴ３０４はｎチャネル型ＴＦＴであり、周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路８０２と、画像信号駆動回路８０３はそれぞれゲート配線１２８とソース配線１５４で画素回路８０１に接続されている。また、ＦＰＣ８０４が接続された外部入出力端子８０５から駆動回路の入出力端子までの接続配線８０６、８０７が設けられている。
【０１３２】
次に、図１３に示したアクティブマトリクス型液晶表示装置の回路構成の一例を図１４に示す。本実施例のアクティブマトリクス型液晶表示装置は、画像信号駆動回路９０１、走査信号駆動回路（Ａ）９０７、走査信号駆動回路（Ｂ）９１１、プリチャージ回路９１２、画素回路９０６を有している。なお、本明細書中において、駆動回路には画像信号処理回路９０１および走査信号駆動回路９０７が含まれる。
【０１３３】
なお、本実施例の構成は、図８〜１２に示した工程に従ってＴＦＴを作製することによって容易に実現することができる。また、本実施例では画素回路と駆動回路の構成のみ示しているが、本実施例の作製工程に従えば、その他にも信号分割回路、分周波回路、Ｄ／Ａコンバータ回路、オペアンプ回路、γ補正回路、さらにはマイクロプロセッサ回路などの信号処理回路（論理回路と言っても良い）を同一基板上に形成することも可能である。
【０１３４】
このように本発明は、同一基板上に画素回路と該画素回路を制御するための駆動回路とを少なくとも含む半導体装置、例えば同一基板上に信号処理回路、駆動回路および画素回路とを具備した半導体装置を実現しうる。
【０１３５】
また、本実施例の図９（Ｂ）までの工程を行うと、結晶格子に連続性を持つ特異な結晶構造の結晶質シリコン膜が形成される。以下、本出願人が実験的に調べた結晶構造の特徴について概略を説明する。なお、この特徴は、本実施例によって完成されたＴＦＴの活性層を形成する半導体層の特徴と一致する。
【０１３６】
上記結晶質シリコン膜は、微視的に見れば複数の針状又は棒状の結晶（以下、棒状結晶と略記する）が集まって並んだ結晶構造を有する。このことはＴＥＭ（透過型電子顕微鏡法）による観察で容易に確認できる。
【０１３７】
また、電子線回折及びエックス線（Ｘ線）回折を利用すると結晶質シリコン膜の表面（チャネルを形成する部分）が、結晶軸に多少のずれが含まれているものの主たる配向面として｛１１０｝面を有することを確認できる。この時、電子線回折で分析を行えば｛１１０｝面に対応する回折斑点がきれいに現れるのを確認することができる。また、各斑点は同心円上に分布を持っていることも確認できる。
【０１３８】
また、個々の棒状結晶が接して形成する結晶粒界をＨＲ−ＴＥＭ（高分解能透過型電子顕微鏡法）により観察すると、結晶粒界において結晶格子に連続性があることを確認できる。これは観察される格子縞が結晶粒界において連続的に繋がっていることから容易に確認することができる。
【０１３９】
なお、結晶粒界における結晶格子の連続性は、その結晶粒界が「平面状粒界」と呼ばれる粒界であることに起因する。本明細書における平面状粒界の定義は、「Characterization of High-Efficiency Cast-Si Solar Cell Wafers by MBIC Measurement ；Ryuichi Shimokawa and Yutaka Hayashi，Japanese Journal of Applied Physics vol.27，No.5，pp.751-758，1988」に記載された「Planar boundary 」である。
【０１４０】
上記論文によれば、平面状粒界には双晶粒界、特殊な積層欠陥、特殊なtwist 粒界などが含まれる。この平面状粒界は電気的に不活性であるという特徴を持つ。即ち、結晶粒界でありながらキャリアの移動を阻害するトラップとして機能しないため、実質的に存在しないと見なすことができる。
【０１４１】
特に結晶軸（結晶面に垂直な軸）が〈１１０〉軸である場合、｛２１１｝双晶粒界はΣ３の対応粒界とも呼ばれる。Σ値は対応粒界の整合性の程度を示す指針となるパラメータであり、Σ値が小さいほど整合性の良い粒界であることが知られている。
【０１４２】
実際に本実施例の結晶質シリコン膜を詳細にＴＥＭを用いて観察すれば、結晶粒界の殆ど（９０％以上、典型的には９５％以上）がΣ３の対応粒界、典型的には｛２１１｝双晶粒界であることが判る。
【０１４３】
二つの結晶粒の間に形成された結晶粒界において、両方の結晶の面方位が｛１１０｝である場合、｛１１１｝面に対応する格子縞がなす角をθとすると、θ＝70.5°の時にΣ３の対応粒界となることが知られている。本実施例の結晶質シリコン膜は、結晶粒界において隣接する結晶粒の各格子縞がまさに約70.5°の角度で連続しており、その事からこの結晶粒界はΣ３の対応粒界であると言える。
【０１４４】
なお、θ＝ 38.9 °の時にはΣ９の対応粒界となるが、この様な他の対応粒界も存在する。いずれにしても不活性であることに変わりはない。
【０１４５】
この様な対応粒界は、同一面方位の結晶粒の間にしか形成されない。即ち、本実施例の結晶質シリコン膜は面方位が概略｛１１０｝で揃っているからこそ、広範囲に渡ってこの様な対応粒界を形成しうる。
【０１４６】
この様な結晶構造（正確には結晶粒界の構造）は、結晶粒界において異なる二つの結晶粒が極めて整合性よく接合していることを示している。即ち、結晶粒界において結晶格子が連続的に連なり、結晶欠陥等に起因するトラップ準位を非常に作りにくい構成となっている。従って、この様な結晶構造を有する半導体薄膜は実質的に結晶粒界が存在しないと見なすことができる。
【０１４７】
またさらに、８００〜１１５０℃という高い温度での熱処理工程（実施例１における熱酸化工程に相当する）によって結晶粒内に存在する欠陥が殆ど消滅していることがＴＥＭ観察によって確認されている。これはこの熱処理工程の前後で欠陥数が大幅に低減されていることからも明らかである。
【０１４８】
この欠陥数の差は電子スピン共鳴分析（Electron Spin Resonance ：ＥＳＲ）によってスピン密度の差となって現れる。現状では本実施例の結晶質シリコン膜のスピン密度は少なくとも 5×1017spins/cm3以下（好ましくは 3×1017spins/cm3以下）であることが判明している。ただし、この測定値は現存する測定装置の検出限界に近いので、実際のスピン密度はさらに低いと予想される。
【０１４９】
以上の事から、本実施例の結晶質シリコン膜は結晶粒内の欠陥が極端に少なく、結晶粒界が実質的に存在しないと見なせるため、単結晶シリコン膜又は実質的な単結晶シリコン膜と考えて良い。
【０１５０】
［実施例２］
本発明は従来のＭＯＳＦＥＴ上に層間絶縁膜を形成し、その上にＴＦＴを形成する際に用いることも可能である。即ち、三次元構造の半導体装置を実現することも可能である。また、基板としてＳＩＭＯＸ、Ｓｍａｒｔ−Ｃｕｔ（SOITEC社の登録商標）、ＥＬＴＲＡＮ（キャノン株式会社の登録商標）などのＳＯＩ基板を用いることも可能である。
【０１５１】
なお、本実施例の構成は、実施例１のいずれの構成と自由に組み合わせることが可能である。
【０１５２】
［実施例３］
本発明はアクティブマトリクス型ＥＬディスプレイに適用することも可能である。その例を図１５に示す。
【０１５３】
図１５はアクティブマトリクス型ＥＬディスプレイの回路図である。８１は画素回路を表しており、その周辺にはＸ方向駆動回路８２、Ｙ方向駆動回路８３が設けられている。また、画素回路８１の各画素は、スイッチ用ＴＦＴ８４、コンデンサ８５、電流制御用ＴＦＴ８６、有機ＥＬ素子８７を有し、スイッチ用ＴＦＴ８４にＸ方向信号線８８a（または８８b）、Ｙ方向信号線８９a（または８９b、８９c）が接続される。また、電流制御用ＴＦＴ８６には、電源線９０a、９０bが接続される。
【０１５４】
本実施例のアクティブマトリクス型ＥＬディスプレイでは、実施の形態で示した手法により、コンタクトホール形成時に一回のエッチングで同時に積層膜を開口する。
【０１５５】
なお、本実施例のアクティブマトリクス型ＥＬディスプレイに対して、実施例１〜２のいずれの構成を組み合わせても良い。
【０１５６】
［実施例４］
本発明によって作製された液晶表示装置は様々な液晶材料を用いることが可能である。そのような材料として、ＴＮ液晶、ＰＤＬＣ（ポリマー分散型液晶）、ＦＬＣ（強誘電性液晶）、ＡＦＬＣ（反強誘性電液晶）、またはＦＬＣとＡＦＬＣの混合物（反強誘電性混合液晶）が挙げられる。
【０１５７】
例えば、「H.Furue et al.;Charakteristics and Drivng Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability,SID,1998」、「T.Yoshida et al.;A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time,841,SID97DIGEST,1997」、「S.Inui et al.;Thresholdless antiferroelectricity in liquid crystals and its application to displays,671-673,J.Mater.Chem.6(4),1996」、または米国特許第5,594,569号に開示された材料を用いることができる。
【０１５８】
特に、電場に対して透過率が連続的に変化する電気光学応答特性を示す無しきい値反強誘電性混合液晶（Thresholdless Antiferroelectric LCD：ＴＬ−ＡＦＬＣと略記する）にはＶ字型（またはＵ字型）の電気光学応答特性を示すものがあり、その駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μｍ）のものも見出されている。そのため、画素回路用の電源電圧が５〜８Ｖ程度で済む場合があり、駆動回路と画素回路を同じ電源電圧で動作させる可能性が示唆されている。即ち、液晶表示装置全体の低消費電力化を図ることができる。
【０１５９】
また、強誘電性液晶や反強誘電性液晶はＴＮ液晶に比べて応答速度が速いという利点をもつ。本発明で用いるようなＴＦＴは非常に動作速度の速いＴＦＴを実現しうるため、強誘電性液晶や反強誘電性液晶の応答速度の速さを十分に生かした画像応答速度の速い液晶表示装置を実現することが可能である。
【０１６０】
また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶を液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。そういった意味で実施例１の図８（Ａ）で示した保持容量は小さい面積で大きな容量を蓄積することができるので好ましい。
【０１６１】
なお、本実施例の液晶表示装置をパーソナルコンピュータ等の電子機器の表示ディスプレイとして用いることが有効であることは言うまでもない。
【０１６２】
また、本実施例の構成は、実施例１〜３のいずれの構成とも自由に組み合わせることが可能である。
【０１６３】
［実施例５］
本実施例では、コンタクトホールの形状の均一性を向上させるために、上記実施の形態とは異なる例を図１６に示す。
【０１６４】
まず、基板１６００上に順次、第１の導電膜１６０１、第１絶縁膜１６０２、薄い第２絶縁膜１６０３、有機樹脂膜１６０４を積層形成する。（図１６（Ａ））
【０１６５】
なお、第１絶縁膜は１００〜４００ｎｍ厚の窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を用いることができる。本実施例では、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3を原料ガスとし、２００ｎｍ厚の窒化酸化シリコン膜（但し窒素濃度が２５〜５０atomic%）を用いた。
【０１６６】
また、第２絶縁膜は、２０〜５０ｎｍ厚の酸化シリコン膜を用いることができる。本実施例では、プラズマＣＶＤ法で３０ｎｍ厚の酸化シリコン膜を用いた。
【０１６７】
また、有機樹脂膜は、塗布法により１μｍのアクリル樹脂膜を積層形成した。
【０１６８】
図１６（Ａ）の状態を得た後、フォトリソグラフィ法によりレジストマスク１６０５を形成し、積層形成された第１絶縁膜１６０２及び第２絶縁膜１６０３と有機樹脂膜１６０４との積層膜を同時に１回でエッチングしてコンタクトホールの開口を行う。（図１６（Ｂ））このエッチングは、少なくともフッ素系のエッチャントガスと酸素を含む混合ガスを用いたドライエッチングである。本実施例においては、ＣＦ4流量を５０ｓｃｃｍ、Ｏ2流量を５０ｓｃｃｍ、Ｈｅ流量を３５ｓｃｃｍとし、ＲＦ電力４００Ｗ、ガス圧０．３Ｔｏｒｒとしてドライエッチングを行った。
【０１６９】
次いで、レジストマスク１６０５を除去した後、第２の導電膜１６０６を形成し、第１の導電膜１６０１と第２の導電膜１６０６とを電気的に接続させる。（図１６（Ｃ））
【０１７０】
なお、ここでの第２絶縁膜は、有機樹脂膜１６０４及び第１絶縁膜と比べてエッチングレートが遅いものを選択しているが、膜厚が薄いため、条件を変えることなく除去することができる。また、このような第２絶縁膜を用いることで、有機樹脂のエッチング残りをなくすことができるため、形状のバラツキが少ないコンタクトホールを形成することができる。
【０１７１】
なお、本実施例は、実施例１乃至４のいずれか一と自由に組み合わせることができる。
【０１７２】
〔実施例６〕
本実施例では、ＥＬ（エレクトロルミネセンス）表示装置を作製した例について説明する。本発明を用いてコンタクトホールを形成し、４２０１、４２０２で示したＴＦＴを作製した。なお、図１８（Ａ）は本発明のＥＬ表示装置の上面図であり、図１８（Ｂ）はその断面図である。
【０１７３】
図１８（Ａ）において、４００１は基板、４００２は画素部、４００３はソース側駆動回路、４００４はゲート側駆動回路であり、それぞれの駆動回路は配線４００５を経てＦＰＣ（フレキシブルプリントサーキット）４００６に至り、外部機器へと接続される。
【０１７４】
このとき、画素部４００２、ソース側駆動回路４００３及びゲート側駆動回路４００４を囲むようにして第１シール材４１０１、カバー材４１０２、充填材４１０３及び第２シール材４１０４が設けられている。
【０１７５】
また、図１８（Ｂ）は図１８（Ａ）をＡ−Ａ’で切断した断面図に相当し、基板４００１の上にソース側駆動回路４００３に含まれる駆動ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを図示している。）４２０１及び画素部４００２に含まれる電流制御用ＴＦＴ（ＥＬ素子への電流を制御するＴＦＴ）４２０２が形成されている。
【０１７６】
本実施例では、駆動ＴＦＴ４２０１には図１２のｐチャネル型ＴＦＴまたはｎチャネル型ＴＦＴと同じ構造のＴＦＴが用いられ、電流制御用ＴＦＴ４２０２には図１２のｐチャネル型ＴＦＴと同じ構造のＴＦＴが用いられる。また、画素部４００２には電流制御用ＴＦＴ４２０２のゲートに接続された保持容量（図示せず）が設けられる。
【０１７７】
駆動ＴＦＴ４２０１及び画素ＴＦＴ４２０２の上には樹脂材料でなる層間絶縁膜（平坦化膜）４３０１が形成され、その上に画素ＴＦＴ４２０２のドレインと電気的に接続する画素電極（陽極）４３０２が形成される。画素電極４３０２としては仕事関数の大きい透明導電膜が用いられる。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。
【０１７８】
そして、画素電極４３０２の上には絶縁膜４３０３が形成され、絶縁膜４３０３は画素電極４３０２の上に開口部が形成されている。この開口部において、画素電極４３０２の上にはＥＬ（エレクトロルミネッセンス）層４３０４が形成される。ＥＬ層４３０４は公知の有機ＥＬ材料または無機ＥＬ材料を用いることができる。また、有機ＥＬ材料には低分子系（モノマー系）材料と高分子系（ポリマー系）材料があるがどちらを用いても良い。
【０１７９】
ＥＬ層４３０４の形成方法は公知の蒸着技術もしくは塗布法技術を用いれば良い。また、ＥＬ層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を自由に組み合わせて積層構造または単層構造とすれば良い。
【０１８０】
ＥＬ層４３０４の上には遮光性を有する導電膜（代表的にはアルミニウム、銅もしくは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜）からなる陰極４３０５が形成される。また、陰極４３０５とＥＬ層４３０４の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中で両者を連続成膜するか、ＥＬ層４３０４を窒素または希ガス雰囲気で形成し、酸素や水分に触れさせないまま陰極４３０５を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１８１】
そして陰極４３０５は４３０６で示される領域において配線４００５に電気的に接続される。配線４００５は陰極４３０５に所定の電圧を与えるための配線であり、異方導電性フィルム４３０７を介してＦＰＣ４００６に電気的に接続される。
【０１８２】
以上のようにして、画素電極（陽極）４３０２、ＥＬ層４３０４及び陰極４３０５からなるＥＬ素子が形成される。このＥＬ素子は、第１シール材４１０１及び第１シール材４１０１によって基板４００１に貼り合わされたカバー材４１０２で囲まれ、充填材４１０３により封入されている。
【０１８３】
カバー材４１０２としては、ガラス材、金属材（代表的にはステンレス材）、セラミックス材、プラスチック材（プラスチックフィルムも含む）を用いることができる。プラスチック材としては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。
【０１８４】
但し、ＥＬ素子からの光の放射方向がカバー材側に向かう場合にはカバー材は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透明物質を用いる。
【０１８５】
また、充填材４１０３としては紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材４１０３の内部に吸湿性物質（好ましくは酸化バリウム）もしくは酸素を吸着しうる物質を設けておくとＥＬ素子の劣化を抑制できる。
【０１８６】
また、充填材４１０３の中にスペーサを含有させてもよい。このとき、スペーサを酸化バリウムで形成すればスペーサ自体に吸湿性をもたせることが可能である。また、スペーサを設けた場合、スペーサからの圧力を緩和するバッファ層として陰極４３０５上に樹脂膜を設けることも有効である。
【０１８７】
また、配線４００５は異方導電性フィルム４３０７を介してＦＰＣ４００６に電気的に接続される。配線４００５は画素部４００２、ソース側駆動回路４００３及びゲート側駆動回路４００４に送られる信号をＦＰＣ４００６に伝え、ＦＰＣ４００６により外部機器と電気的に接続される。
【０１８８】
また、本実施例では第１シール材４１０１の露呈部及びＦＰＣ４００６の一部を覆うように第２シール材４１０４を設け、ＥＬ素子を徹底的に外気から遮断する構造となっている。こうして図１８（Ｂ）の断面構造を有するＥＬ表示装置となる。
【０１８９】
［実施例７］
本実施例では、実施例６に示したＥＬ表示装置の画素部に用いることができる画素構造の例を図１９（Ａ）〜（Ｃ）に示す。なお、本実施例において、４６０１はスイッチング用ＴＦＴ４６０２のソース配線、４６０３はスイッチング用ＴＦＴ４６０２のゲート配線、４６０４は電流制御用ＴＦＴ、４６０５はコンデンサ、４６０６、４６０８は電流供給線、４６０７はＥＬ素子とする。
【０１９０】
図１９（Ａ）は、二つの画素間で電流供給線４６０６を共通とした場合の例である。即ち、二つの画素が電流供給線４６０６を中心に線対称となるように形成されている点に特徴がある。この場合、電流供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０１９１】
また、図１９（Ｂ）は、電流供給線４６０８をゲート配線４６０３と平行に設けた場合の例である。なお、図１９（Ｂ）では電流供給線４６０８とゲート配線４６０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電流供給線４６０８とゲート配線４６０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０１９２】
また、図１９（Ｃ）は、図１９（Ｂ）の構造と同様に電流供給線４６０８をゲート配線４６０３と平行に設け、さらに、二つの画素を電流供給線４６０８を中心に線対称となるように形成する点に特徴がある。また、電流供給線４６０８をゲート配線４６０３のいずれか一方と重なるように設けることも有効である。この場合、電流供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０１９３】
〔実施例８〕
本実施例では、ＥＬ表示装置の画素構造の例を図２０（Ａ）、（Ｂ）に示す。本発明を用いてコンタクトホールを形成し、４７０７、４７０９で示したＴＦＴを作製した。なお、本実施例において、４７０１はスイッチング用ＴＦＴ４７０２のソース配線、４７０３はスイッチング用ＴＦＴ４７０２のゲート配線、４７０４は電流制御用ＴＦＴ、４７０５はコンデンサ（省略することも可能）、４７０６は電流供給線、、４７０７は電源制御用ＴＦＴ、４７０９は電源制御用ゲート配線、４７０８はＥＬ素子とする。電源制御用ＴＦＴ４７０７の動作については特願平１１−３４１２７２号を参照すると良い。
【０１９４】
また、本実施例では電源制御用ＴＦＴ４７０７を電流制御用ＴＦＴ４７０４とＥＬ素子４７０８との間に設けているが、電源制御用ＴＦＴ４７０７とＥＬ素子４７０８との間に電流制御用ＴＦＴ４７０４が設けられた構造としても良い。また、電源制御用ＴＦＴ４７０７は電流制御用ＴＦＴ４７０４と同一構造とするか、同一の活性層で直列させて形成するのが好ましい。
【０１９５】
また、図２０（Ａ）は、二つの画素間で電流供給線４７０６を共通とした場合の例である。即ち、二つの画素が電流供給線４７０６を中心に線対称となるように形成されている点に特徴がある。この場合、電流供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０１９６】
また、図２０（Ｂ）は、ゲート配線４７０３と平行に電流供給線４７１０を設け、ソース配線４７０１と平行に電源制御用ゲート配線４７１１を設けた場合の例である。なお、図２０（Ｂ）では電流供給線４７１０とゲート配線４７０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電流供給線４７１０とゲート配線４７０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０１９７】
〔実施例９〕
本実施例では、ＥＬ表示装置の画素構造の例を図２１（Ａ）、（Ｂ）に示す。本発明を用いてコンタクトホールを形成して４８０２、４８０４、４８０７で示したＴＦＴを作製した。なお、本実施例において、４８０１はスイッチング用ＴＦＴ４８０２のソース配線、４８０３はスイッチング用ＴＦＴ４８０２のゲート配線、４８０４は電流制御用ＴＦＴ、４８０５はコンデンサ（省略することも可能）、４８０６は電流供給線、、４８０７は消去用ＴＦＴ、４８０８は消去用ゲート配線、４８０９はＥＬ素子とする。消去用ＴＦＴ４８０７の動作については特願平１１−３３８７８６号を参照すると良い。
【０１９８】
消去用ＴＦＴ４８０７のドレインは電流制御用ＴＦＴ４８０４のゲートに接続され、電流制御用ＴＦＴ４８０４のゲート電圧を強制的に変化させることができるようになっている。なお、消去用ＴＦＴ４８０７はｎチャネル型ＴＦＴとしてもｐチャネル型ＴＦＴとしても良いが、オフ電流を小さくできるようにスイッチング用ＴＦＴ４８０２と同一構造とすることが好ましい。
【０１９９】
また、図２１（Ａ）は、二つの画素間で電流供給線４８０６を共通とした場合の例である。即ち、二つの画素が電流供給線４８０６を中心に線対称となるように形成されている点に特徴がある。この場合、電流供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０２００】
また、図２１（Ｂ）は、ゲート配線４８０３と平行に電流供給線４８１０を設け、ソース配線４８０１と平行に消去用ゲート配線４８１１を設けた場合の例である。なお、図２１（Ｂ）では電流供給線４８１０とゲート配線４８０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電流供給線４８１０とゲート配線４８０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０２０１】
〔実施例１０〕
上記各実施例で示したＥＬ表示装置は画素内にいくつのＴＦＴを設けた構造としても良い。例えば、四つ乃至六つまたはそれ以上のＴＦＴを設けても構わない。本発明はＥＬ表示装置の画素構造に限定されずに実施することが可能である。
【０２０２】
〔実施例１１〕
本願発明を実施して形成されたＣＭＯＳ回路や画素部は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＬディスプレイ、アクティブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本願発明を実施できる。
【０２０３】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図２２、図２３及び図２４に示す。
【０２０４】
図２２（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を画像入力部２００２、表示部２００３やその他の駆動回路に適用することができる。
【０２０５】
図２２（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２やその他の駆動回路に適用することができる。
【０２０６】
図２２（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５やその他の駆動回路に適用できる。
【０２０７】
図２２（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２やその他の駆動回路に適用することができる。
【０２０８】
図２２（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２４０２やその他の駆動回路に適用することができる。
【０２０９】
図２２（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本願発明を表示部２５０２やその他の駆動回路に適用することができる。
【０２１０】
図２３（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明は投射装置２６０１の一部を構成する液晶表示装置２８０８やその他の駆動回路に適用することができる。
【０２１１】
図２３（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶表示装置２８０８やその他の駆動回路に適用することができる。
【０２１２】
なお、図２３（Ｃ）は、図２３（Ａ）及び図２３（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図２３（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０２１３】
また、図２３（Ｄ）は、図２３（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図２３（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０２１４】
ただし、図２３に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及びＥＬ表示装置での適用例は図示していない。
【０２１５】
図２４（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本願発明を音声出力部２９０２、音声入力部２９０３、表示部２９０４やその他の駆動回路に適用することができる。
【０２１６】
図２４（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２、３００３やその他の駆動回路に適用することができる。
【０２１７】
図２４（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０２１８】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜１０のどのような組み合わせからなる構成を用いても実現することができる。
【０２１９】
【発明の効果】
本願発明を用いることで材料及び膜厚の異なる積層膜（無機絶縁膜と有機樹脂膜の積層膜）を同時に一回のドライエッチングによりコンタクトホールを開口することで、工程数を低減させることができる。
【０２２０】
また、コンタクトホールの形状を均一、且つ適切なものとすることにより半導体装置の動作性能および信頼性を向上させることができる。
【０２２１】
また、アクティブマトリクス型液晶表示装置において、カバレッジの良好な画素電極を形成し、歩留まりを向上させることができる。加えて、微細なコンタクトホールを開口することができるので、各ＴＦＴの微細化を可能とすることができる。
【図面の簡単な説明】
【図１】 本願発明の作製工程を示す図。
【図２】 エッチングレート及び選択比のＣＦ4流量比依存性を示すグラフ。
【図３】 ＣＦ4／Ｏ2＝４０／６０、４５／５５、５０／５０のコンタクトホール近傍における写真図。
【図４】 ＣＦ4／Ｏ2＝５５／４５、６０／４０のコンタクトホール近傍における写真図。
【図５】 コンタクトホール拡大写真図及び模式図。
【図６】 エッチングレート及び選択比のガス圧依存性を示すグラフ。
【図７】 エッチングレート及び選択比のＲＦ電力依存性を示すグラフ。
【図８】 画素回路と駆動回路の作製工程を示す図。
【図９】 画素回路と駆動回路の作製工程を示す図。
【図１０】 画素回路と駆動回路の作製工程を示す図。
【図１１】 画素回路と駆動回路の作製工程を示す図。
【図１２】 画素回路と駆動回路の作製工程を示す図およびクティブマトリクス型液晶表示装置の断面構造図。
【図１３】 アクティブマトリクス型液晶表示装置の斜視図。
【図１４】 アクティブマトリクス型液晶表示装置の回路ブロック図。
【図１５】 アクティブマトリクス型ＥＬ表示装置の構成を示す図。
【図１６】 本願発明の作製工程を示す図。（実施例５）
【図１７】 従来例を示す図。
【図１８】 アクティブマトリクス型ＥＬ表示装置の構成を示す図。
【図１９】 アクティブマトリクス型ＥＬ表示装置の画素構造を示す図。
【図２０】 アクティブマトリクス型ＥＬ表示装置の画素構造を示す図。
【図２１】 アクティブマトリクス型ＥＬ表示装置の画素構造を示す図。
【図２２】 電子機器の一例を示す図。
【図２３】 電子機器の一例を示す図。
【図２４】 電子機器の一例を示す図。
Claims (3)
- 第１の導電膜を形成する工程と、
前記第１の導電膜上に第１の絶縁膜および該第１の絶縁膜上の第２の絶縁膜からなる無機絶縁膜と有機樹脂膜との積層膜を形成する工程と、
前記積層膜に一度のエッチングでコンタクトホールを開口する工程と、
前記コンタクトホールの底面で前記第１の導電膜と接続するように、前記有機樹脂膜上および前記コンタクトホールに第２の導電膜を形成する工程と、を有し、
前記エッチングはフッ素系のエッチャントガスと酸素ガスとを含む混合ガスを用いたドライエッチングであり、
前記第２の絶縁膜の膜厚は２０〜５０ｎｍであり、且つ前記第２の絶縁膜は前記有機樹脂膜および前記第１の絶縁膜よりもエッチングレートが遅いことを特徴とする半導体装置の作製方法。 - 請求項１において、前記フッ素系のエッチャントガスとはＦ２、ＢＦ３、ＳｉＦ４、ＨＦ若しくはＣＦ４、またはこれらを塩素を含まない気体で希釈したものであることを特徴とする半導体装置の作製方法。
- 請求項１または請求項２において、前記第１の絶縁膜の膜厚は１００〜４００ｎｍであることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000090797A JP4260334B2 (ja) | 1999-03-29 | 2000-03-29 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-87017 | 1999-03-29 | ||
| JP8701799 | 1999-03-29 | ||
| JP2000090797A JP4260334B2 (ja) | 1999-03-29 | 2000-03-29 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000349300A JP2000349300A (ja) | 2000-12-15 |
| JP2000349300A5 JP2000349300A5 (ja) | 2005-09-08 |
| JP4260334B2 true JP4260334B2 (ja) | 2009-04-30 |
Family
ID=26428335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000090797A Expired - Fee Related JP4260334B2 (ja) | 1999-03-29 | 2000-03-29 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4260334B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014053369A (ja) * | 2012-09-05 | 2014-03-20 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2019096848A (ja) * | 2017-11-28 | 2019-06-20 | パナソニックＩｐマネジメント株式会社 | 半導体装置およびその製造方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4674994B2 (ja) * | 2000-05-29 | 2011-04-20 | 株式会社半導体エネルギー研究所 | 電気光学装置の作製方法 |
| KR100803177B1 (ko) * | 2001-05-14 | 2008-02-14 | 삼성전자주식회사 | 액정표시장치용 박막 트랜지스터 및 그 제조방법 |
| JP2005085884A (ja) | 2003-09-05 | 2005-03-31 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| JP5891846B2 (ja) * | 2012-02-24 | 2016-03-23 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| CN105470197B (zh) * | 2016-01-28 | 2018-03-06 | 武汉华星光电技术有限公司 | 低温多晶硅阵列基板的制作方法 |
| JP7061941B2 (ja) * | 2018-08-06 | 2022-05-02 | 東京エレクトロン株式会社 | エッチング方法及び半導体デバイスの製造方法 |
| CN111679454B (zh) * | 2020-06-19 | 2023-07-07 | 联合微电子中心有限责任公司 | 半导体器件的制备方法 |
-
2000
- 2000-03-29 JP JP2000090797A patent/JP4260334B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014053369A (ja) * | 2012-09-05 | 2014-03-20 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2019096848A (ja) * | 2017-11-28 | 2019-06-20 | パナソニックＩｐマネジメント株式会社 | 半導体装置およびその製造方法 |
| JP7054797B2 (ja) | 2017-11-28 | 2022-04-15 | パナソニックＩｐマネジメント株式会社 | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000349300A (ja) | 2000-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6170641B1 (ja) | 液晶表示装置 | |
| JP6062497B2 (ja) | 液晶表示装置 | |
| US7633085B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7049634B2 (en) | Electro-optical device and manufacturing method thereof | |
| JP5478566B2 (ja) | 半導体装置及びその作製方法 | |
| JP4588833B2 (ja) | 電気光学装置および電子機器 | |
| JP4578609B2 (ja) | 電気光学装置 | |
| JP2000349301A (ja) | 半導体装置およびその作製方法 | |
| JP2001036019A (ja) | コンデンサ及び半導体装置並びにそれらの作製方法 | |
| JP4651777B2 (ja) | 半導体装置の作製方法 | |
| JP4260334B2 (ja) | 半導体装置の作製方法 | |
| JP4850763B2 (ja) | 半導体装置の作製方法 | |
| JP4197574B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050318 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050318 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090203 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4260334 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |