JP4674994B2 - 電気光学装置の作製方法 - Google Patents
電気光学装置の作製方法 Download PDFInfo
- Publication number
- JP4674994B2 JP4674994B2 JP2001161485A JP2001161485A JP4674994B2 JP 4674994 B2 JP4674994 B2 JP 4674994B2 JP 2001161485 A JP2001161485 A JP 2001161485A JP 2001161485 A JP2001161485 A JP 2001161485A JP 4674994 B2 JP4674994 B2 JP 4674994B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- resist film
- unevenness
- contact holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する電気光学装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。
【０００２】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（以下、ＴＦＴと呼ぶ）を構成する技術が注目されている。ＴＦＴはＩＣや電気光学装置のような電子デバイスに広く応用され、特に液晶表示装置のスイッチング素子として開発が急がれている。
【０００３】
液晶表示装置において、高品位な画像を得るために、画素電極をマトリクス状に配置し、画素電極の各々に接続するスイッチング素子としてＴＦＴを用いたアクティブマトリクス型液晶表示装置が注目を集めている。
【０００４】
アクティブマトリクス型液晶表示装置には大きく分けて透過型と反射型の二種類のタイプが知られている。
【０００５】
特に、反射型の液晶表示装置は、透過型の液晶表示装置と比較して、バックライトを使用しないため、消費電力が少ないといった長所を有しており、モバイルコンピュータやビデオカメラ用の直視型表示ディスプレイとしての需要が高まっている。
【０００６】
反射型の液晶表示装置の視野角特性を拡大する方法として、前後方散乱フィルムを液晶表示装置に貼りつけて、光を散乱させる方法がある。しかし、後方散乱フィルムを用いて視野角を拡大する方法は、反射電極により反射した画像情報を持つ光の散乱により画像のボケが生じやすく、視認性が低下する。
【０００７】
反射型の液晶表示装置の視野角を拡大する別の方法として、素子基板の有機樹脂膜の表面に凹凸ができるようにして、その上に反射電極を形成することで光を散乱させる構造がある。有機樹脂膜の表面に凹凸を作製する方法の一例として、図１４のように活性層や配線パターン（図示せず）が形成された素子基板２００にレジスト膜２０１をパターニングして凹凸を形成し、その上に有機樹脂膜２０２を形成し、有機樹脂膜及び反射電極２０３の表面に凹凸ができるようにしたものがある（特開平10-319422号公報）。この方法は光の散乱の度合いをプロセス条件により制御でき、視認性の良い画像となる。
【０００８】
【発明が解決しようとする課題】
従来の技術では、図１４のように反射型の液晶表示装置において反射電極２０３表面に凹凸のある散乱構造を作るために、レジスト膜２０１のパターニング工程を追加する必要がでてくる。このため、工程数が増えることにともなって、表示装置の製造コストが増大するという問題点が生じていた。
【０００９】
そこで、本発明は低いコストで液晶表示装置を作製するために、従来の液晶表示装置の作製工程を増やすことなく、反射電極表面に凹凸による散乱構造を作製する液晶表示装置の作製方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明は、工程数を増やすことなく、有機樹脂膜の表面に凹凸を作製し、反射電極による散乱構造を作ることを特徴とする。
【００１１】
通常、層間膜上にレジスト膜を形成した構成において、レジスト膜に開口部を形成するときにフォトマスクを通過した光でレジスト膜を露光し、現像液にレジスト膜を浸漬してレジスト膜に開口部を形成する。本発明では、レジスト膜に開口部を形成すると同時に、フォトマスクを通過する光の回折を利用してレジスト膜の表面に凹凸を形成する。そして、このレジスト膜をマスクとしてレジスト膜下に形成されている層間膜をエッチングして、層間膜にコンタクトホールを形成すると同時に、層間膜の表面に凹凸を形成する。
【００１２】
本発明の一例を図１により説明する。図１は感光性樹脂（レジスト膜）と層間膜（例えば第２の層間膜４６２）のエッチングにおける選択比が殆ど同じ場合に、適用される工程である。このような層間膜としてはポリイミド、アクリル、ベンゾシクロブテンがある。エッチングにおける選択比はレジストのエッチング速度を１とすると層間膜のエッチング速度が０．５〜１．５となる。
【００１３】
図１（Ａ）のようにレジスト膜をフォトマスク１００により露光し、さらに現像、ポストベークする。これによりコンタクトホールを形成するためのマスクとして第１の形状のレジスト膜１０５を形成する。かつレジスト膜が解像不能になるような微細パターン１０２により層間膜（例えば第２の層間膜４６２）上に表面に微細な凹凸を有する第２の形状のレジスト膜１０６を形成することが特徴である。
【００１４】
画素内のレジスト膜は第１の形状と第２の形状とを有する。第１の形状のレジスト膜１０５は第１の形状のレジスト膜に達する深さを有する開口部が形成される。第２の形状のレジスト膜１０６はレジスト膜をフォトマスクを通過した光の回折によって露光されてできる微細な凹凸をその表面に有している。この微細な凹凸が形成される部位を第１の凹凸部１２５という。
【００１５】
ここで、第２の形状のレジスト膜１０６が形成される原理を以下に示す。つまり、微細パターン１０２において、透光部１０３の幅が小さくなるに従い、回折現象が顕著になり、垂直入射光（０次光）以外に回折光（±１次光）の割合が大きくなる。このため、０次光の露光エネルギーが相対的に低減し、レジスト膜の低部まで露光するにはエネルギー不足が生じる。これにより、レジスト膜の表面近傍しか露光されず、レジスト膜表面の凹凸が形成されることになる。透光部１０３の幅を不規則に変えることにより、レジスト膜表面の凹凸のテーパー角及びレジスト膜厚を不規則に配置させることが可能である。
【００１６】
基本的には、透光部１０３の幅が狭くなるにつれ、回折現象によりフォトマスクを通った透過光が広い角度で広がり、レジスト膜の表面において、広い幅で浅く露光（紫外線照射）による分解、あるいは重合反応が起こる。そこで、透光部１０３の幅を不規則に変えることにより露光、現像されたレジスト膜の表面凹凸のテーパー角やレジスト膜の厚さを不規則にすることができる。かつ、透光部１０３の間の距離が近いと回折光の重なりにより、透過光のエネルギー分布が複雑になりさらに表面の凹凸形状を不規則にすることができる。
【００１７】
反射型の電気光学装置において、凹凸を不規則にすることにより、反射電極により散乱された光の回折による分光（反射光の色づき）を抑えることができる。
【００１８】
エッチング処理により第２の層間膜が除去されコンタクトホール１０８〜１１１が形成される。第２の層間膜４６２とレジスト膜のエッチングにおける選択比がほぼ等しいことから、第１の形状のレジスト膜１０５より膜厚の薄い第３の形状のレジスト膜１０７が第２の層間膜４６２上に残る。かつ、第１の形状のレジスト膜１０５に比べ第２の形状のレジスト膜１０６は膜厚が薄いことから、コンタクトホール形成工程において第２の形状のレジスト膜１０６がなくなり、さらに第２の形状のレジスト膜の下部にある第２の層間膜４６２の表面がエッチングにより除去され、第２の凹凸部１１２ができる（図１（Ｂ））。
【００１９】
第２の形状のレジスト膜１０６の表面の凹凸にエッチャントがあたりやすいため、エッチングするにつれて第２の形状のレジスト膜１０６の表面の形状が徐々に変わり、第２の凹凸部１１２の表面は第２の形状のレジスト膜１０６の表面の凹凸に比べなだらかになる。
【００２０】
そして、図１（Ｃ）のように、第２の層間膜４６２上に反射性を有する画素電極４７０をパターニングにより形成する。画素電極がスパッタ法等で形成されるため、第２の凹凸部１１２の凹凸はそれほど平坦化されず、画素電極の表面には第２の凹凸部１１２の表面の凹凸を反映した第３の凹凸部４７５ができる。
【００２１】
本発明において、図１（Ｃ）の第３の凹凸部４７５の表面凹凸は全反射による光の閉じ込めの防止、最適な視野角特性を考慮すると基板表面に対するテーパー角を１〜３０°望ましくは５〜１５°とすることが望ましい。
【００２２】
電気光学装置において画像を表示する一つの画素（一つの画素の大きさは縦５００μｍ以下、横５００μｍ以下程度）において、第３の凹凸部４７５とコンタクトホールが形成されるため、第３の凹凸部とコンタクトホール１０８〜１１１の間の距離は必然的に５００μｍ以下となる。
【００２３】
本発明は、アクティブマトリクス型の電気光学装置、特に反射型の液晶表示装置の作製方法において有効である。
【００２４】
また、上記各構成において、前記電気光学装置は、画素電極がＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜からなる電気光学装置であることを特徴としている。
【００２５】
【発明の実施の形態】
本発明の実施形態について、以下に説明する。
【００２６】
図１及び図８を用いて本発明の実施形態を説明する。図１は素子基板の作製工程を示す断面図であり、図８は図１で示す工程のうちコンタクトホールと凹凸部を一枚のフォトマスクで作製する例を拡大図により示している。
【００２７】
図１（Ａ）のように、素子基板の層間膜に感光性樹脂（例えばレジスト膜）を形成し、レジスト膜を露光する。層間膜の厚さは０．５〜３．５μｍが望ましい。エッチング速度を考慮するとレジスト膜の厚さは層間膜に対し、１〜６倍の膜厚とすることが望ましい。図１（Ａ）では素子基板の第２の層間膜４６２上にレジスト膜を形成し、フォトマスク１００により露光する。第２の層間膜に用いることができる膜としてアクリル樹脂膜、ポリイミド樹脂膜がある。本実施形態では第２の層間膜４６２とレジスト膜のエッチング処理における選択比がほぼ等しい方が望ましい。具体的にはレジスト膜のエッチング速度を１とすると第２の層間膜のエッチング速度が０．５〜１．５であることが望ましい。
【００２８】
フォトマスク１００によりレジスト膜を露光する。ポジ型のレジスト膜を露光する場合、コンタクトホールを形成する位置に透光部１０１を設ける。コンタクトホール形成用の透光部１０１は縦３．０〜５．０μｍ、横３．０〜５．０μｍの正方形のパターンとする。
【００２９】
また、第２の層間膜４６２の表面に凹凸を設け光を散乱させるために、フォトマスク１００にある微細なパターン１０２を通して露光を行う。微細なパターン１０２はレジスト膜の膜厚、露光装置、レジスト膜の解像度を考慮して、レジスト膜が解像不能となる条件を選択する。これにより、フォトマスク１００にある微細パターン１０２による回折現象で露光、現像後のレジスト膜の厚さを調節することを特徴とする。
【００３０】
微細パターン１０２の透光部１０３の幅は、露光装置の解像能力、微細パターンにおける透光部のピッチ、密度に負うところが大きいが、例えば投影型の露光装置であるミラープロジェクターアライナーでは３．０μｍ以下望ましくは１．５μｍ以下とすると良い。
【００３１】
レジスト膜を現像、ポストベークした後に、図１（Ａ）の第１の形状のレジスト膜１０５及び第２の形状のレジスト膜１０６を得る。第１の形状のレジスト膜１０５がきれいにパターンが切れて第２の層間膜４６２が露呈し、レジスト膜が露光された部分は第２の層間膜上にレジスト膜が残っていないのに対し、第２の形状のレジスト膜１０６は第２の層間膜４６２上に残り表面に不規則な凹凸があることが特徴である。透光部のピッチにもよるが、第２の形状のレジスト膜において複数の透光部から出射する回折光同志の重なりによりレジスト膜の表面が重合反応あるいは分解反応により除去された場合、第２の形状のレジスト膜の厚さは第１の形状のレジスト膜の厚さに対し３０〜９０％の厚さになる。
【００３２】
図１（Ａ）のフォトマスク１００の透光部１０１と微細パターン１０２により露光し、さらにレジスト膜を現像、ポストベークして得たレジスト膜の形状の拡大図を図８（Ａ１）、（Ｂ１）に示す。第２の層間膜４６２上にコンタクトホールを形成するための第１の形状のレジスト膜１０５のパターンと、第２の凹凸部１１２を形成するための第２の形状のレジスト膜１０６のパターンがある。第１の形状のレジスト膜１０５の膜厚のほうが第２の形状のレジスト膜の膜厚に比べ厚いことが特徴である。
【００３３】
図８（Ｂ１）において、表面に不規則な凹凸がある。これは図１（Ａ）に示すフォトマスク１００の微細パターン１０２の透光部１０３の幅が小さいと、回折現象により膜厚が厚く、表面形状がなだらかなレジスト膜形状となる傾向があり、また、フォトマスク１００の透光部１０３の幅が大きいと膜厚が薄く、表面形状がきり立ったレジスト膜形状となる傾向があるためである。この現象を利用して、透光部１０３の幅を変えた不規則なパターンとすることで、露光後のレジスト膜の膜厚、表面のテーパー角を不規則にできる。
【００３４】
次いで、エッチング処理により第１の形状のレジスト膜１０５、第２の形状のレジスト膜１０６、第２の層間膜４６２を部分的に除去する。エッチング処理によるレジスト膜の形状の変化を図８の拡大図により示す。
【００３５】
エッチング処理におけるレジスト膜、第２の層間膜の選択比がほぼ同一のため、コンタクトホールを形成するために第２の層間膜がエッチングされていくにつれて、レジスト膜も同時にエッチングされて膜厚が減っていく。
【００３６】
まず、第１の形状のレジスト膜１０５がエッチング処理により膜厚が減っていきながら、第１の形状のレジスト膜１０５に周辺が保護された第２の層間膜４６２がエッチングされ、コンタクトホール１１１が形成される。コンタクトホール１１１が貫通した時点で、第１の形状のレジスト膜は第２の層間膜の厚さ（コンタクトホールの深さ）だけ膜厚が減り、第３の形状のレジスト膜１１３となる（図８（Ａ２））。
【００３７】
また、第２の形状のレジスト膜１０６もエッチングされて、第２の層間膜の膜厚とほぼ同等の速度で膜厚が減っていき、第４の形状のレジスト膜１１４となる。もともとの第２の形状のレジスト膜１０６の膜厚が第１の形状のレジスト膜１０５に比べ３０〜９０％の厚さしかないため、第２の層間膜の厚さとレジスト膜の厚さを調節すると、コンタクトホール１１１の形成が完了したときには、第２の形状のレジスト膜１０６の下部にあった第２の層間膜４６２の表面も部分的にエッチングされる（図８（Ｂ２））。
【００３８】
散乱性を高めるためには、第２の凹凸部１１２においてはエッチング後に完全にレジスト膜がなくなるようにした方が望ましい。図８（Ｂ２）のように第４の形状のレジスト膜１１４が残っている部分は、第４の形状のレジスト膜除去後に平滑な面となり、その部分では光が鏡面反射をしてしまうからである。鏡面反射を引き起こす平滑な面は凹凸部において５０％以下の面積、望ましくは３０％以下の面積に抑えることが望ましい。
【００３９】
そこで、図８（Ｂ２）のようにコンタクトホール１１１形成が完了した後に、第２の層間膜上に第４の形状のレジスト膜１１４が残っている場合は、さらにエッチングを続け、第４の形状のレジスト膜１１４を除去し、図８（Ｂ３）のような第２の凹凸１１２の形状としても良い。
【００４０】
コンタクトホールに関しては、エッチングとして異方性のエッチングを行うと、出来上がりのコンタクトホール１１１の直径は３．０〜６．０μｍとほぼフォトマスク１００で設計した通りのサイズになり、コンタクトホールの直径の広がりを抑えられる。
【００４１】
本明細書でテーパー角θとは図８（Ｂ３）に示すように凸部の下側における接線と基板表面とのなす角度をいう。図８（Ａ３）及び図８（Ｂ３）に示す拡大図は図１（Ｂ）のコンタクトホール１１１、第５の形状のレジスト膜１１５と第２の凹凸部１１２と対応する。
【００４２】
次いで、図１（Ｂ）のように、第２の層間膜４６２の下に第１の層間膜４６１がある場合は、エッチング用のガスを切り替えて第１の層間膜４６１をエッチングする。エッチング用のガスの選択比が第２の層間膜と第１の層間膜において大きく違うため、第１の層間膜をエッチングする間、第２の層間膜はエッチングされず、第２の凹凸部１１２の形状はそのまま保持される。
【００４３】
次いで、図１（Ｃ）に示すように第５の形状のレジスト膜１１５を除去した後に、画素部５０７においては、画素電極４７０、ゲート配線４６９、接続電極４６８を形成する。この接続電極４６８によりソース配線（４３３ｂと４４９の積層）は、画素ＴＦＴと電気的な接続が形成される。また、ゲート配線４６９は、図示していないコンタクトホールにより画素ＴＦＴのゲート電極と電気的な接続が形成される。また、画素電極４７０は、画素ＴＦＴのドレイン領域４４２と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能する半導体層４５８と電気的な接続が形成される。また、画素電極４７０としては、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。本実施例では、これらの配線は、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成する。
【００４４】
本実施例において、第２の層間膜の表面に凹凸を形成したことにより、画素電極４７０の表面に微細な凹凸からなる第３の凹凸部４７５ができ、光を散乱させることができる。かつ、画素電極の表面の凹凸からなる第３の凹凸部４７５の形成は、コンタクトホールの形成と同じフォトマスクで作製することができるため、工程数の増加がない。
【００４５】
全反射による光の閉じ込めの防止、最適な視野角特性を考慮すると、第３の凹凸部４７５の表面凹凸のテーパー角θが、基板面に対して１〜３０°、望ましくは５〜１５°となるように、エッチング条件、レジスト膜の露光条件を調節すると良い。
【００４６】
また、発光素子を用いた自発光表示装置の作製方法に本発明の反射電極表面に散乱構造を形成する方法を適用してもよい。自発光表示装置は、反射性を有する電極が外光を反射し、反射された光によって表示画像に周囲の景色が映り込んで見えて、視認性が低下することがある。この視認性の低下を抑えるために、自発光表示装置に本発明を適用し、画素の表面に凹凸を持たせることは有効である。
【００４７】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００４８】
【実施例】
[実施例１]
本実施例では、反射型の表示装置の作製方法を図３〜図６により説明する。ここでは、同一基板上に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法について詳細に説明する。
【００４９】
図３（Ａ）に示すように、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板４００を用いる。なお、基板４００としては、石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。
【００５０】
次いで、基板４００上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜４０１を形成する。本実施例では下地膜４０１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地膜４０１の一層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される酸化窒化シリコン膜４０１ａを１０〜２００nm（好ましくは５０〜１００nm）形成する。本実施例では、膜厚５０ｎｍの酸化窒化シリコン膜４０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで、下地膜４０１のニ層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される酸化窒化シリコン膜４０１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する。本実施例では、膜厚１００ｎｍの酸化窒化シリコン膜４０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成した。
【００５１】
次いで、下地膜上に半導体層４０２〜４０６を形成する。半導体層４０２〜４０６は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を所望の形状にパターニングして形成する。この半導体層４０２〜４０６の厚さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質シリコン膜を成膜した後、ニッケルを含む溶液を非晶質シリコン膜上に保持させた。この非晶質シリコン膜に脱水素化（５００℃、１時間）を行った後、熱結晶化（５５０℃、４時間）を行い、さらに結晶化を改善するためのレーザーアニ―ル処理を行って結晶質シリコン膜を形成した。そして、この結晶質シリコン膜をフォトリソグラフィ法を用いたパターニング処理によって、半導体層４０２〜４０６を形成した。
【００５２】
また、半導体層４０２〜４０６を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行ってもよい。
【００５３】
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜４００mJ/cm2(代表的には２００〜３００mJ/cm2)とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数１〜１０ｋＨｚとし、レーザーエネルギー密度を３００〜６００mJ/cm2(代表的には３５０〜５００mJ/cm2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を８０〜９８％として行えばよい。
【００５４】
次いで、半導体層４０２〜４０６を覆うゲート絶縁膜（第１の絶縁膜）４０７を形成する。ゲート絶縁膜４０７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。勿論、ゲート絶縁膜は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【００５５】
また、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化シリコン膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００５６】
次いで、ゲート絶縁膜４０７上に膜厚２０〜１００ｎｍの第１の導電膜４０８と、膜厚１００〜４００ｎｍの第２の導電膜４０９とを積層形成する。本実施例では、膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜４０８と、膜厚３７０ｎｍのＷ膜からなる第２の導電膜４０９を積層形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成した。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のＷ（純度９９．９９９９％）のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができた。
【００５７】
なお、本実施例では、第１の導電膜４０８をＴａＮ、第２の導電膜４０９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
【００５８】
次に図３（Ｂ）に示すように、フォトリソグラフィ法を用いてレジスト膜からなるマスク４１０〜４１５を形成し、電極及び配線を形成するための第１のエッチング処理を行う。第１のエッチング処理では第１及び第２のエッチング条件で行う。本実施例では第１のエッチング条件として、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。ここでは、松下電器産業（株）製のＩＣＰを用いたドライエッチング装置（Model Ｅ６４５−□ＩＣＰ）を用いた。基板側（試料ステージ）にも１５０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。
【００５９】
この後、レジスト膜からなるマスク４１０〜４１５を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
【００６０】
上記第１のエッチング処理では、レジスト膜からなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°となる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層４１７〜４２２（第１の導電層４１７ａ〜４２２ａと第２の導電層４１７ｂ〜４２２ｂ）を形成する。４１６はゲート絶縁膜であり、第１の形状の導電層４１７〜４２２で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【００６１】
そして、レジスト膜からなるマスクを除去せずに第１のドーピング処理を行い、半導体層にｎ型を付与する不純物元素を添加する。ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０15atoms/cm2とし、加速電圧を６０〜１００ｋｅＶとして行う。本実施例ではドーズ量を１．５×１０15atoms/cm2とし、加速電圧を８０ｋｅＶとして行った。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。この場合、導電層４１７〜４２１がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に高濃度不純物領域４２３〜４２７が形成される。高濃度不純物領域４２３〜４２７には１×１０20〜１×１０21atoms/cm3の濃度範囲でｎ型を付与する不純物元素を添加する。
【００６２】
次いで、レジスト膜からなるマスクを除去せずに第２のエッチング処理を行う。ここでは、エッチングガスにＣＦ4とＣｌ2とＯ2とを用い、Ｗ膜を選択的にエッチングする。この時、第２のエッチング処理により第１の導電層４２８ｂ〜４３３ｂを形成する。一方、第２の導電層４１７ａ〜４２２ａは、ほとんどエッチングされず、第２の導電層４２８ａ〜４３３ａを形成する。次いで、第２のドーピング処理を行って図３（Ｃ）の状態を得る。ドーピングは第２の導電層４１７ａ〜４２２ａを不純物元素に対するマスクとして用い、第１の導電層のテーパー部下方の半導体層に不純物元素が添加されるようにドーピングする。こうして、第１の導電層と重なる不純物領域４３４〜４３８を形成する。この不純物領域へ添加されたリン（Ｐ）の濃度は、第１の導電層のテーパー部の膜厚に従って緩やかな濃度勾配を有している。なお、第１の導電層のテーパー部と重なる半導体層において、第１の導電層のテーパー部の端部から内側に向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。また、第１の不純物領域４２３〜４２７にも不純物元素が添加され、不純物領域４３９〜４４３を形成する。
【００６３】
次いで、図４（Ａ）に示すようにレジスト膜からなるマスクを除去せずに第３のエッチング処理を行う。この第３のエッチング処理では第１の導電層のテーパー部を部分的にエッチングして、半導体層と重なる領域を縮小するために行われる。第３のエッチングは、エッチングガスにＣＨＦ3を用い、反応性イオンエッチング法（ＲＩＥ法）を用いて行う。第３のエッチングにより、第１の導電層４４４〜４４９が形成される。この時、同時に絶縁膜４１６もエッチングされて、絶縁膜４５０ａ〜４５０ｅが形成される。
【００６４】
上記第３のエッチングによって、第１の導電層４４４〜４４８と重ならない不純物領域（ＬＤＤ領域）４３４ａ〜４３８ａが形成される。なお、不純物領域（ＧＯＬＤ領域）４３４ｂ〜４３８ｂは、第１の導電層４４４〜４４８と重なったままである。
【００６５】
このようにすることで、本実施例は、第１の導電層４４４〜４４８と重なる不純物領域（ＧＯＬＤ領域）４３４ｂ〜４３８ｂにおける不純物濃度と、第１の導電層４４４〜４４８と重ならない不純物領域（ＬＤＤ領域）４３４ａ〜４３８ａにおける不純物濃度との差を小さくすることができ、信頼性を向上させることができる。
【００６６】
次いで、レジスト膜からなるマスクを除去した後、図４（Ｂ）に示すように、新たにレジスト膜からなるマスク４５２〜４５４を形成して第３のドーピング処理を行う。この第３のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域４５５〜４６０を形成する。本実施例では、不純物領域４５５〜４６０はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。この第３のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジスト膜からなるマスク４５２〜４５４で覆われている。第１のドーピング処理及び第２のドーピング処理によって、不純物領域４５５〜４６０にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもｐ型を付与する不純物元素の濃度を２×１０20〜２×１０21atoms/cm3となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。本実施例では、ｐチャネル型ＴＦＴの活性層となる半導体層の一部が露呈しているため、不純物元素（ボロン）を添加しやすい利点を有している。
【００６７】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。
【００６８】
次いで、レジスト膜からなるマスク４５２〜４５４を除去して第１の層間絶縁膜（第２の絶縁膜）４６１を形成する。この第１の層間絶縁膜４６１としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとしてシリコンを含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化シリコン膜を形成した。勿論、第１の層間絶縁膜４６１は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【００６９】
次いで、図４（Ｃ）に示すように、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行えばよく、本実施例では５５０℃、４時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
【００７０】
なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したニッケルが高濃度のリンを含む不純物領域４３９、４４１、４４２、４５５、４５８にゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【００７１】
また、第１の層間絶縁膜を形成する前に活性化処理を行っても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜（シリコンを主成分とする絶縁膜、例えば窒化珪素膜）を形成した後で活性化処理を行うことが好ましい。
【００７２】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。本実施例では水素を約３％の含む窒素雰囲気中で４１０℃、１時間の熱処理を行った。この工程は層間絶縁膜に含まれる水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００７３】
また、活性化処理としてレーザーアニール法を用いる場合には、上記水素化を行った後、エキシマレーザーやＹＡＧレーザー等のレーザー光を照射することが望ましい。
【００７４】
次いで、図５（Ａ）に示すように、第１の層間絶縁膜４６１上に無機絶縁膜材料または有機絶縁物材料から成る第２の層間絶縁膜（第３の絶縁膜）４６２を形成する。第２の層間絶縁膜４６２の膜厚は０．５μｍ〜３．５μｍが望ましい。本実施例では、膜厚０．８μｍのアクリル樹脂膜を形成する。
【００７５】
本実施例では、第１の層間絶縁膜４６１と第２の層間絶縁膜４６２をエッチングしてコンタクトホールを形成すると同時に、第２の層間絶縁膜４６２の表面に凸凹を形成して、鏡面反射を防ぐ。その場合、凹凸の形成は、コンタクトホールの形成と同じフォトマスクで行うことができるため、工程数の増加なく形成することができる。第２の層間絶縁膜の表面に凹凸を形成する方法については実施例２において詳細に説明する。
【００７６】
そして、図５（Ｂ）に示すように、駆動回路５０６において、各不純物領域とそれぞれ電気的に接続する配線４６３〜４６７を形成する。なお、これらの配線は、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成する。
【００７７】
また、画素部５０７においては、画素電極４７０、ゲート配線４６９、接続電極４６８を形成する。この接続電極４６８によりソース配線（４３３ｂと４４９の積層）は、画素ＴＦＴと電気的な接続が形成される。また、ゲート配線４６９は、図示していないコンタクトホールにより画素ＴＦＴのゲート電極と電気的な接続が形成される。また、画素電極４７０は、画素ＴＦＴのドレイン領域４４２と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能する半導体層４５８と電気的な接続が形成される。また、画素電極４７０としては、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。
【００７８】
第２の層間膜の表面に凹凸を形成したことにより、画素電極４７０の表面に微細な凹凸からなる第３の凹凸部ができ、光を散乱する。
【００７９】
以上の様にして、ｎチャネル型ＴＦＴ５０１とｐチャネル型ＴＦＴ５０２からなるＣＭＯＳ回路、及びｎチャネル型ＴＦＴ５０３を有する駆動回路５０６と、画素ＴＦＴ５０４、保持容量５０５とを有する画素部５０７を同一基板上に形成することができる。こうして、アクティブマトリクス基板が完成する。
【００８０】
駆動回路５０６のｎチャネル型ＴＦＴ５０１はチャネル形成領域４７１、ゲート電極の一部を構成する第１の導電層４４４と重なる低濃度不純物領域４３４ｂ（ＧＯＬＤ領域）、ゲート電極の外側に形成される低濃度不純物領域４３４ａ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する高濃度不純物領域４３９を有している。このｎチャネル型ＴＦＴ５０１と配線４６６で接続してＣＭＯＳ回路を形成するｐチャネル型ＴＦＴ５０２にはチャネル形成領域４７２、ゲート電極の一部を構成する第１の導電層４４５と重なる低濃度不純物領域４５７（ＧＯＬＤ領域）、ゲート電極の外側に形成される不純物領域４５６（ＬＤＤ領域）、ソース領域またはドレイン領域として機能する高濃度不純物領域４５５を有している。また、ｎチャネル型ＴＦＴ５０３にはチャネル形成領域４７３、ゲート電極の一部を構成する第１の導電層４４６と重なる低濃度不純物領域４３６ｂ（ＧＯＬＤ領域）、ゲート電極の外側に形成される低濃度不純物領域４３６ａ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する高濃度不純物領域４４１を有している。
【００８１】
画素部の画素ＴＦＴ５０４にはチャネル形成領域４７４、ゲート電極の一部を構成する第１の導電層４４７と重なる低濃度不純物領域４３７ｂ（ＧＯＬＤ領域）、ゲート電極の外側に形成される低濃度不純物領域４３７ａ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する高濃度不純物領域４４２を有している。また、保持容量５０５の一方の電極として機能する半導体層４０６の、ゲート電極の一部を構成する第１の導電層４４８と重なる低濃度不純物領域４６０、ゲート電極の外側に形成される不純物領域４５９、高濃度不純物領域４５８には、それぞれｐ型を付与する不純物元素が添加されている。保持容量５０５は、絶縁膜４５０ｅを誘電体として、電極（４４８と４３２ｂの積層）と、半導体層４０６とで形成している。
【００８２】
また、本実施例の画素構造は、ブラックマトリクスを用いることなく、画素電極間の隙間が遮光されるように、画素電極の端部をソース配線と重なるように配置形成する。
【００８３】
本実施例で作製するアクティブマトリクス基板の画素部の上面図を図６に示す。なお、図３〜図５に対応する部分には同じ符号を用いている。図５（Ｂ）中の鎖線Ａ―Ａ’及び鎖線Ｂ―Ｂ’は図６中の鎖線Ａ―Ａ’及び鎖線Ｂ―Ｂ’で切断した断面図に対応している。
【００８４】
また、本実施例で示す工程に従えば、アクティブマトリクス基板の作製に必要なフォトマスクの数を５枚とすることができる。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与することができる。
【００８５】
[実施例２]
本実施例では、実施例１で作製したアクティブマトリクス基板において、第２の層間膜の表面に凹凸を形成する工程を詳細に説明する。説明には図１の断面図と図６の上面図を用いる。本実施例では、作製工程数を増やすことなく、表面に凸凹を有する反射電極を形成する例を詳細に示す。図６の上面図の鎖線Ａ−Ａ’、鎖線Ｂ−Ｂ’、鎖線Ｃ−Ｃ’により切断した断面が図１の鎖線Ａ−Ａ’、鎖線Ｂ−Ｂ’、鎖線Ｃ−Ｃ’により示される断面に対応する。なお、図１と図６において同じ要素を同じ数字で示す。
【００８６】
まず、実施例１のアクティブマトリクス基板の作製工程にしたがって、図４（Ｃ）で示される基板を得る。その後、図１（Ａ）に示すように第１の層間膜４６１上に無機絶縁膜材料または有機絶縁物材料から成る第２の層間絶縁膜４６２を形成する。第２の層間絶縁膜４６２の膜厚は０．５μｍ〜３．５μｍが望ましい。本実施例では、膜厚０．８μｍのアクリル樹脂膜を形成する。
【００８７】
次いで、第２の層間膜４６２上にレジスト膜を０．５μｍ〜１８μｍの厚さで形成する。第２の層間膜にアクリル樹脂膜を用いた場合、後述する第２の層間膜とアクリル樹脂膜をドライエッチングしてコンタクトホールを形成する工程で、ドライエッチングでのレジスト膜とアクリル樹脂膜の選択比がほぼ等しい。このため、レジスト膜の膜厚はアクリル樹脂膜の膜厚と同等、あるいはそれ以上の膜厚が必要である。本実施例では、レジスト膜の膜厚を３．２μｍとする。レジスト膜は東京応用化学社製のＴＳＭＲ−８９００ＭＤ２を用いた。
【００８８】
そして、フォトマスク１００によりレジスト膜を露光する。フォトマスクはクロムにより遮光領域が形成されている。ポジレジスト膜を露光する場合、コンタクトホールを形成する位置に光が透過するコンタクトホール形成用の透光部１０１がある。コンタクトホール形成用の透光部１０１は縦３μｍ、横３μｍの正方形のパターンとする。
【００８９】
また、本実施例ではさらに、第２の層間膜４６２の表面に凹凸を設け光を散乱させるために、フォトマスク１００にある微細なパターン１０２を通して露光を行う。なお、凹凸の配置は、画素部５０７の表示領域となる画素電極の下方にあたる領域であれば特に限定されない。
【００９０】
本実施例では、フォトマスク１００にある微細パターン１０２による回折現象でレジスト膜膜の厚さを調節することを特徴とする。回折現象を起こして、レジスト膜の膜厚を調節するためには、微細パターン１０２の透光部１０３、及び遮光部１０４は露光機の解像限界に比べ小さくする必要がある。
【００９１】
レジスト膜の露光機はステッパー式露光装置、ミラープロジェクターアライナー等を使用することができる。サブミクロンの微細パターンの形成を可能にしているステッパー式露光装置では、回折を起こすために透光部１０３と遮光部１０４の幅、長さを０．２μm以下、望ましくは０．１μm以下にすると良い。
【００９２】
微細パターン１０２の透光部１０３の幅は、露光装置の解像能力、微細パターンにおける透光部のピッチ、密度に負うところが大きいが、例えば投影型の露光装置であるミラープロジェクターアライナーでは３．０μｍ以下望ましくは１．５μｍ以下とすると良い。本実施例ではキャノンのミラープロジェクターアライナーＭＰＡ−６００ＳＵＰＥＲにより露光を行った。
【００９３】
本実施例では、レジスト膜の膜厚、レジスト膜の解像度、露光機の解像限界を考慮して、微細パターン１０２は透光部１０４を１．５μｍの円とし、遮光部１０４と遮光部１０４の間を４．５μｍとするパターンを用いる。透光部１０４の円の中心が格子状に配列したパターンを用いる。
【００９４】
本実施例のフォトマスクは試作用であり、便宜的に用いたものである。このため、フォトマスクは透光部の円状のパターンの中心が格子状に配列した構成となっている。
【００９５】
本実施例では透光部１０４の円の中心が格子状に配列したパターンを用いたが、反射型の液晶表示装置の反射電極で光を散乱させるときに、反射した光の回折により光が分光されてしまうことを防ぐために、遮光部１０４及び透光部１０３のパターンの配置はできるだけ不規則にして回折現象を抑えるように工夫すると良い。一般的に、フォトマスクの透光部１０３の幅が小さいと、回折現象により膜厚が厚く、表面形状がなだらかなレジスト膜形状となる傾向がある。また、フォトマスクの透光部１０３の幅が大きいと膜厚が薄く、表面形状がきり立ったレジスト膜形状となる傾向がある。つまり、透光部１０３の幅を変えて不規則なパターンとすることで、露光後のレジスト膜の膜厚、表面のテーパー角を不規則にできる。これにより、反射電極の凹凸により散乱された光の回折現象を抑えることができる。
【００９６】
キャノン社製のミラープロジェクターアライナーにより、露光時間１４０ｓｅｃで露光を行った。レジスト膜を現像、ポストベークした後に、図１（Ａ）の第１の形状のレジスト膜１０５及び第２の形状のレジスト膜１０６を得る。本実施例では、第１の形状のレジスト膜１０５がきれいにパターンが切れて第２の層間膜４６２の表面が露呈しているのに対し、第２の形状のレジスト膜１０６はレジスト膜が第２の層間膜４６２上に残りレジスト膜の表面に凹凸があることが特徴である。
【００９７】
次いで、エッチング用ガスにＣＦ4とＯ2とＨｅを用い、それぞれのガス流量比を５／９５／４０（ｓｃｃｍ）とし、０．５Ｔｏｒｒの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して７０秒のエッチングを行った。レジスト膜とアクリル樹脂膜のエッチングにおける選択比は1：1であるため、コンタクトホール１０８〜１１１が第２の層間膜を貫通すると同時に、レジスト膜もエッチングされて、第１の形状のレジスト膜に比べ膜厚が減ったレジスト膜が第２の層間膜４６２上に残る。
【００９８】
このレジスト膜とアクリル樹脂膜のエッチングを開始してから７０秒後の断面は、図８（Ａ２）、（Ｂ２）を用いて説明される。エッチング前に３．２μｍの厚さであった第１の形状のレジスト膜１０５は、コンタクトホールが貫通した時に、コンタクトホールの深さだけ膜厚が薄くなる。コンタクトホールが貫通した時に第３の形状のレジスト膜１１３は２．４μｍの厚さとなる（図８（Ａ２））。同時に、コンタクトホールが貫通した時に、第２の層間膜の表面の一部が除去され、第２の層間膜の表面上の一部に第２の形状のレジスト膜より膜厚の薄い第４の形状のレジスト膜１１４が残る（図８（Ｂ２））。
【００９９】
また、エッチングを７０秒行ったところでマスク１００の微細パターン１０２で露光された部位において残留しているレジスト膜と第２の層間膜４６２を図１１に示す。日立社製のＳ−４１００形電界放射形走査電子顕微鏡（ＳＥＭ）にて１万５千倍の倍率で、法線方向に対し、３０°のチルトがついた斜め方向から写真を撮影した。エッチング時間が７０秒の時点では第４の形状のレジスト膜１１４は凹凸による厚さ分布があるが０μｍ〜２．４μｍの厚さで第２の層間膜４６２上に残っている。また、レジスト膜だけでなく第２の層間膜もその表面が０．２μｍの深さでエッチングされている。透光部１０４のマスクパターンは直径が１．５μｍの円としたが、回折現象やエッチングによりポジ型のレジスト膜の表面に形成される凹部のレジスト表面の直径は３．５μｍ程度に広がっている。この時点でエッチングを中止すると、テーパー角θが２５°の斜面を有する凹部が第２の層間膜上に形成される。
【０１００】
図１１には示されていないが、コンタクトホールに関しては、異方性のエッチングを行っているため、出来上がりのコンタクトホール１０８〜１１１の直径は３．０〜６．０μｍとほぼフォトマスク１００で設計した通りのサイズになる。
【０１０１】
第２の層間膜の表面の凹凸は、フォトマスクを通過した光が回折により広がることと、第２の形状のレジスト膜の表面の凸部が反応性ガスに曝されてエッチングされやすくなることとから、異方性エッチングを行ったとしてもフォトマスクに設けられた透光部１０４の直径に比べて第２の形状のレジスト膜の凹部の上部の直径は２倍以上に広がる。それに対して、コンタクトホールはフォトマスクを通過した光が回折現象を起こさないことと、コンタクトホールの周縁部が第１の形状のレジスト膜の端部に覆われておりコンタクトホールの周縁部が反応性ガスに曝されにくいこととから、異方性エッチングを行って出来るコンタクトホールの直径がほぼフォトマスクで設計した通りになる。
【０１０２】
散乱性を高めるために、第２の凹凸部１１２においてはエッチング後に完全にレジスト膜がなくなるようにしても良い。これは、レジスト膜が残っていた部分は、レジスト膜除去後に平滑な面となり、その部分では光が鏡面反射をしてしまうからである。散乱性を高めるためには、本実施例における遮光部１０３と遮光部１０３の間隔を本実施例の４．５μｍに対し短くすると良い。例えば、遮光部１０３と遮光部１０３の間隔を３．５μｍ以下望ましくは３．０μｍ以下にして、図１１（Ｂ）における第２の層間膜に形成された凹部が接触し合う形にすると良い。
【０１０３】
第２の層間膜４６２をエッチングした後に、エッチング用のガスを切り替えて第１の層間膜４６１をエッチングする。エッチング用のガスの選択比が第２の層間膜と第１の層間膜において大きく違うため、第１の層間膜をエッチングする間第２の層間膜はエッチングされず、第２の凹凸部１１２の形状はそのまま保持される。
【０１０４】
次いで、図１（Ｃ）に示すように第５の形状のレジスト膜１１５を除去した後に、画素部５０７においては、画素電極４７０、ゲート配線４６９、接続電極４６８を形成する。この接続電極４６８によりソース配線（４３３ｂと４４９の積層）は、画素ＴＦＴと電気的な接続が形成される。また、ゲート配線４６９は、図示していないコンタクトホールにより画素ＴＦＴのゲート電極と電気的な接続が形成される。また、画素電極４７０は、画素ＴＦＴのドレイン領域４４２と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能する半導体層４５８と電気的な接続が形成される。また、画素電極４７０としては、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。本実施例では、これらの配線は、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成する。
【０１０５】
本実施例において、第２の層間膜の表面に凹凸を形成したことにより、画素電極４７０の表面に微細な凹凸からなる第３の凹凸部４７５ができ、光を散乱させることができる。かつ、画素電極の表面の凹凸からなる第３の凹凸部４７５の形成は、ＴＦＴの形成と同じフォトマスクで行うことができるため、工程数の増加なく形成することができる。
【０１０６】
全反射による光の閉じ込めの防止、最適な視野角特性を考慮すると、最終的にエッチングによりできる第３の凹凸部の表面凹凸が、基板面に対して１〜３０°、望ましくは５〜１５°となるように、エッチング条件、露光条件を調節すると良い。例えば最終的に直径１．０〜２．０μｍの凸部ができる場合、その高さは８ｎｍ〜５８０ｎｍ望ましくは４０〜２７０ｎｍとすると良い。
【０１０７】
以上の様にして、画素ＴＦＴ５０４、保持容量５０５とを有する画素部５０７を形成することができる。こうして、アクティブマトリクス基板が完成する。
【０１０８】
なお、本実施例は実施例１乃至４のいずれか一の構成と自由に組み合わせることができる。
【０１０９】
[実施例３]
本実施例では、実施例２で作製したアクティブマトリクス基板から、反射型液晶表示装置を作製する工程を以下に説明する。説明には図２を用いる。
【０１１０】
まず、実施例２に従い、図１（Ｃ）の状態のアクティブマトリクス基板を得た後、図１（Ｃ）のアクティブマトリクス基板上、少なくとも画素電極４７０上に配向膜４８３を形成しラビング処理を行う。なお、本実施例では配向膜４８３を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ（図示しない）を所望の位置に形成した。また、柱状のスペーサに代えて、配向膜を形成しラビングした後に球状のスペーサを基板全面に散布してもよい。
【０１１１】
次いで、対向基板４７６を用意する。次いで、対向基板４７６上に着色層４７７、４７８、平坦化膜４７９を形成する。赤色の着色層４７７と青色の着色層４７８とを重ねて、遮光部を形成する。また、赤色の着色層と緑色の着色層とを一部重ねて、遮光部を形成してもよい。
【０１１２】
本実施例では、実施例１〜２に示すアクティブマトリクス基板を用いている。従って、実施例１〜２の画素部の上面図を示す図６では、少なくともゲート配線４６９と画素電極４７０の間隙と、ゲート配線４６９と接続電極４６８の間隙と、接続電極４６８と画素電極４７０の間隙を遮光する必要がある。本実施例では、それらの遮光すべき位置に着色層の積層からなる遮光部が重なるように各着色層を配置して、対向基板を貼り合わせた。
【０１１３】
このように、対向基板上にブラックマスク等の遮光層を形成することなく、各画素間の隙間を着色層の積層からなる遮光部で遮光することによって工程数の低減を可能とした。
【０１１４】
次いで、平坦化膜４７９上に透明導電膜からなる対向電極４８０を少なくとも画素部に形成し、対向基板の全面に配向膜４８１を形成し、ラビング処理を施した。
【０１１５】
そして、画素部と駆動回路部が形成されたアクティブマトリクス基板と対向基板とをシール材（図示せず）で貼り合わせる。シール材にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料４８２を注入し、封止剤（図示せず）によって完全に封止する。液晶材料４８２には公知の液晶材料を用いれば良い。このようにして図２に示す反射型液晶表示装置が完成する。そして、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、対向基板のみに偏光板（図示しない）を貼りつけた。そして、公知の技術を用いてＦＰＣを貼りつけた。
【０１１６】
実施例２において第２の層間膜４６２の表面に凹凸を形成している。これにより反射電極の表面に凹凸のある第３の凹凸部４７５ができ、凹凸により光が散乱し反射型の液晶表示装置の視野角特性が拡大する。
【０１１７】
以上のようにして作製される液晶表示パネルは各種電子機器の表示部として用いることができる。
【０１１８】
[実施例４]
反射電極に凹凸部を形成する工程において、どのようなフォトマスクのパターンで凹凸を形成するかが重要になる。本実施例では実施例２の図１（Ａ）のフォトマスクで示す微細パターン１０２の一例について図７の上面図により、透光部１０３、及び遮光部１０４の幅、パターン形状、それぞれの配置を詳細に説明する。
【０１１９】
微細パターン１０２はレジスト膜の膜厚、レジスト膜の解像度、露光機の解像度等を考慮して、レジスト膜が解像不能になる条件を選定すれば良い。
【０１２０】
図７（Ａ）のように、遮光部１０４は円または楕円を大きさ、間隔を不規則に配置したパターンとしても良い。これにより反射電極により反射した光の回折により反射光が分光されて色づきが起こることが抑えられる。遮光部１０４の形状として円、楕円だけでなく正方形、直方形、ひし形、多角形等のパターンを単独あるいは組み合わせて用いて、散乱特性に指向性を持たせても良い。
【０１２１】
透光部１０３の幅ＳA1〜ＳA2を不規則にすることで、回折現象により露光、現像後のレジスト膜の膜厚、レジスト膜表面のテーパー角が不規則になり、結果としてレジスト膜表面の凹凸に対し高低差をつけることができる。
【０１２２】
レジスト膜が解像不能になる条件としては露光機に依存するところが大きい。投影型の露光装置であるミラープロジェクターアライナーにより露光した場合は、図７に示す遮光部１０４と遮光部１０４の間（つまり透光部１０３）の間隔ＳA1〜ＳA2を３．０μｍ以下、望ましくは１．５μｍ以下とすることが望ましい。また、遮光部１０４はどのような形状を取るにせよ、直径１５μｍ以下、望ましくは１．０μｍ以下の円に全体が含まれる大きさとすることが望ましい。遮光部の幅が広すぎるとエッチング条件によってはコンタクトホール形成と同時に形成する凹凸部において平滑な領域が占める面積が多くなり、反射電極に入射した光が鏡面反射しやすくなるため注意が必要である。
【０１２３】
レジスト膜の露光機はステッパー式露光装置、ミラープロジェクターアライナー等を使用することができる。露光機の解像限界に合わせて微細パターン１０２の遮光部１０４の大きさ等を決めると良い。
【０１２４】
図７（Ａ）の反転パターンとして図７（Ｂ）のように、凹凸部を形成するための透光部１０３を円または楕円の形状にすることも可能である。もちろん、透光部１０３の形状として円、楕円だけでなく正方形、直方形、ひし形、多角形等のパターンを単独あるいは組み合わせて用いて、散乱特性に指向性を持たせても良い。このときも遮光部１０４及び透光部１０３を微細パターンにして露光機が解像不能な条件とする。
【０１２５】
なお、本実施例は、実施例１乃至７のいずれか一と自由に組み合わせることが可能である。
【０１２６】
［実施例５］
次に、本実施例においては実施例２と異なり、層間膜と、層間膜に接してあるレジストのエッチングにおける選択比が異なるときの工程を図９を用いて説明する。図９において図１と同じ要素は同じ数字で示す。図９においてレジストに接してある層間膜としては、酸化珪素膜（ＳｉＯ2）、酸化窒化珪素膜（ＳｉＯＮ）等が適用される。エッチングによる選択比はレジスト膜のエッチング速度を１とすると、層間膜のエッチング速度は５〜１０となる。
【０１２７】
図９（Ａ）のように層間膜（例えば第２の層間膜４６２）に感光性樹脂（例えばレジスト膜）を形成し、フォトマスク１００により露光をする。透光部１０１によりコンタクトホールを形成するための第１の形状のレジスト膜１１３ができる。かつレジスト膜が解像不能になるような微細パターン１０２により第２の層間膜４６２上にレジスト膜が残留した第２の形状のレジスト膜１１４を形成する。
【０１２８】
基本的には、フォトマスク１００の微細パターンの透光部１０３の幅を変えることで、露光、現像後のレジスト膜の膜厚を調節することができる。つまり、透光部の幅が狭くなるにつれ、回折現象が強調されて現像後のレジスト膜の膜厚が厚くなる。規則正しい凹凸による散乱構造では反射電極による反射光が回折して色づきが起こる。反射光の回折を抑えるために、透光部１０３の幅を不規則にするとよい。
【０１２９】
次に、図９（Ｂ）のように本実施例の第１のエッチング処理によりコンタクトホール１１５〜１１８を形成する。ここでコンタクトホールは完全に第２の層間膜４６２を貫通したものでなく、第２の層間膜が若干残ったところで第１のエッチング処理を中止する。このとき第１のエッチング処理におけるレジストと第２の層間膜のエッチングの選択比の違いから、第１の形状のレジスト膜１１３及び第２の形状１１４のレジスト膜はほとんどエッチングされずに残り、エッチング処理の前後で第１の形状のレジスト膜１１３及び第２の形状１１４のレジスト膜の形状はほとんど変化しない。第１のエッチング処理は反応性ガスを用いた異方性のエッチングにするとコンタクトホールの寸法の精度が良い。
【０１３０】
次に、図９（Ｃ）のように、エッチャントを変えて、第１の形状のレジスト膜１１３及び第２の形状１１４のレジスト膜をレジストエッチングする。レジストエッチングの時間を調節することで、第２の層間膜４６２上に微細な凹凸を形成する第４の形状のレジスト膜１１９と第３の形状のレジスト膜１２０を残すことができる。第３の形状のレジスト膜１２０はコンタクトホール周辺の第２の層間膜をエッチングされないよう保護する。第４の形状のレジスト膜１１９は、第２の形状のレジスト膜１１４の表面の凹凸を反映した形状で、第２の層間膜上に形成される。レジストエッチングは反応性ガスを用いてエッチングすると、第４のエッチング処理と連続して同一の装置でエッチングができる。
【０１３１】
次いで、図１０（Ａ）に示すように、本実施例の第２のエッチング処理として第４の形状のレジスト膜１１９と第３の形状のレジスト膜１２０をレジストとして第２の層間絶縁膜４６２をエッチングする。これにより、第２の層間膜４６２を貫通したコンタクトホール１２１〜１２４ができる。また第４の形状のレジスト膜１１９をマスクとして第２の層間膜４６２の表面の一部がエッチングされる。これにより第２の層間膜の表面に凹凸ができ、第２の凹凸部１２５となる。第４の形状のレジスト膜１１９はできるだけ第２の層間膜に接する面積が小さいほうが、反射型の液晶表示装置の散乱構造において鏡面反射をする割合を小さくできる。
【０１３２】
次いで、第４の形状のレジスト膜１１９と第３の形状のレジスト膜１２０を残したまま、第１の層間絶縁膜４６１をエッチングする。
【０１３３】
次いで、第４の形状のレジスト膜１１９と第３の形状のレジスト膜１２０を剥離する。そして、図１０（Ｂ）のように、第２の層間膜４６２上に反射性を有する画素電極４７０をパターニングにより形成する。画素電極の表面には第２の凹凸部１２５の表面の凹凸を反映した第３の凹凸部１２６ができる。
【０１３４】
本発明において、図１０（Ｂ）の第３の凹凸部１２６の表面凹凸は全反射による光の閉じ込め、視野角特性を考慮すると基板表面に対するテーパー角を１〜３０°望ましくは５〜１５°とすることが望ましい。
【０１３５】
電気光学装置において画像を表示する一つの画素（一つの画素の大きさは縦５００μｍ以下、横５００μｍ以下程度）において、第３の凹凸部１２６とコンタクトホールが形成されるため、第３の凹凸部とコンタクトホール１２１〜１２４の間の距離は必然的に５００μｍ以下となる。
【０１３６】
[実施例６]
本実施例では、アクティブマトリクス基板のＴＦＴの半導体層を形成する結晶質半導体層の他の作製方法について示す。本実施例では特開平７−１３０６５２号公報で開示されている触媒元素を用いる結晶化法を適用することもできる。以下に、その場合の例を説明する。
【０１３７】
実施例１と同様にして、ガラス基板上に下地膜、非晶質半導体層を２５〜８０nmの厚さで形成する。例えば、非晶質シリコン膜を５５nmの厚さで形成する。そして、重量換算で１０ｐｐｍの触媒元素を含む水溶液をスピンコート法で塗布して触媒元素を含有する層を形成する。触媒元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などである。この触媒元素を含有する層１７０は、スピンコート法の他にスパッタ法や真空蒸着法によって上記触媒元素の層を１〜５nmの厚さに形成しても良い。
【０１３８】
そして、結晶化の工程では、まず４００〜５００℃で１時間程度の熱処理を行い、非晶質シリコン膜の含有水素量を５atom％以下にする。そして、ファーネスアニール炉を用い、窒素雰囲気中で５５０〜６００℃で１〜８時間の熱アニールを行う。以上の工程により結晶質シリコン膜から成る結晶質半導体層を得ることができる。
【０１３９】
このうようにして作製された結晶質半導体層から島状半導体層を作製すれば、実施例１と同様にしてアクティブマトリクス基板を完成させることができる。しかし、結晶化の工程においてシリコンの結晶化を助長する触媒元素を使用した場合、島状半導体層中には微量（１×１０17〜１×１０19atoms/cm3程度）の触媒元素が残留する。勿論、そのような状態でもＴＦＴを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリン（Ｐ）によるゲッタリング作用を利用する手段がある。
【０１４０】
この目的におけるリン（Ｐ）によるゲッタリング処理は、図６（Ｃ）で説明した活性化工程で同時に行うことができる。ゲッタリングに必要なリン（Ｐ）の濃度は高濃度ｎ型不純物領域の不純物濃度と同程度でよく、活性化工程の熱アニールにより、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から触媒元素をその濃度でリン（Ｐ）を含有する不純物領域へ偏析させることができる。その結果その不純物領域には１×１０17〜１×１０19atoms/cm3程度の触媒元素が偏析した。このようにして作製したＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【０１４１】
なお、本実施例は、実施例１乃至７のいずれか一と自由に組み合わせることが可能である。
【０１４２】
[実施例７]
本発明を実施して形成された画素部は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＬディスプレイ、アクティブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本発明を実施できる。
【０１４３】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１２及び図１３に示す。
【０１４４】
図１２（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。表示部２００３に適用することができる。
【０１４５】
図１２（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２に適用することができる。
【０１４６】
図１２（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５に適用できる。
【０１４７】
図１２（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２に適用することができる。
【０１４８】
図１２（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
本発明は表示部２４０２に適用することができる。
【０１４９】
図１２（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本発明を表示部２５０２に適用することができる。
【０１５０】
図１３（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本発明を表示部２９０４に適用することができる。
【０１５１】
図１３（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２に適用することができる。
【０１５２】
図１３（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１５３】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜６のどのような組み合わせからなる構成を用いても実現することができる。
【０１５４】
【発明の効果】
上述の構成からなる本発明は、反射型の液晶表示装置において、層間膜を貫通するコンタクトホールを開口すると同時に、層間膜の表面に不規則に配置された凹凸を形成することができる。このため本発明は以下の効果を有する。
【０１５５】
本発明では反射型の液晶表示装置において工程数を増やすことなく、反射電極に入射した光を散乱する散乱構造を作製することができる。
【図面の簡単な説明】
【図１】 反射型の液晶表示装置における散乱構造の作製工程を示す断面図。
【図２】 反射型の液晶表示装置の断面図。
【図３】 アクティブマトリクス基板の作製工程を示す断面図。
【図４】 アクティブマトリクス基板の作製工程を示す断面図。
【図５】 アクティブマトリクス基板の作製工程を示す断面図。
【図６】 画素部の上面図。
【図７】 散乱構造とコンタクトホールとを同時に形成するフォトマスクの一例。
【図８】 散乱構造とコンタクトホールとを同時に作製する工程を示す図。
【図９】 アクティブマトリクス基板の作製工程を示す断面図。
【図１０】 アクティブマトリクス基板の作製工程を示す断面図。
【図１１】 層間膜表面がエッチングされた散乱構造の一例を示す図。
【図１２】 電子機器の一例を示す図。
【図１３】 電子機器の一例を示す図。
【図１４】 従来の反射電極の散乱構造の作製方法を示す断面図。
【符号の説明】
１０５：第１の形状のレジスト膜
１０６：第２の形状のレジスト膜
１０８〜１１１：コンタクトホール
１１２：第２の凹凸部
１２５：第１の凹凸部
４６２：第２の層間膜
４７０：画素電極
【発明の属する技術分野】
本発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する電気光学装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。
【０００２】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（以下、ＴＦＴと呼ぶ）を構成する技術が注目されている。ＴＦＴはＩＣや電気光学装置のような電子デバイスに広く応用され、特に液晶表示装置のスイッチング素子として開発が急がれている。
【０００３】
液晶表示装置において、高品位な画像を得るために、画素電極をマトリクス状に配置し、画素電極の各々に接続するスイッチング素子としてＴＦＴを用いたアクティブマトリクス型液晶表示装置が注目を集めている。
【０００４】
アクティブマトリクス型液晶表示装置には大きく分けて透過型と反射型の二種類のタイプが知られている。
【０００５】
特に、反射型の液晶表示装置は、透過型の液晶表示装置と比較して、バックライトを使用しないため、消費電力が少ないといった長所を有しており、モバイルコンピュータやビデオカメラ用の直視型表示ディスプレイとしての需要が高まっている。
【０００６】
反射型の液晶表示装置の視野角特性を拡大する方法として、前後方散乱フィルムを液晶表示装置に貼りつけて、光を散乱させる方法がある。しかし、後方散乱フィルムを用いて視野角を拡大する方法は、反射電極により反射した画像情報を持つ光の散乱により画像のボケが生じやすく、視認性が低下する。
【０００７】
反射型の液晶表示装置の視野角を拡大する別の方法として、素子基板の有機樹脂膜の表面に凹凸ができるようにして、その上に反射電極を形成することで光を散乱させる構造がある。有機樹脂膜の表面に凹凸を作製する方法の一例として、図１４のように活性層や配線パターン（図示せず）が形成された素子基板２００にレジスト膜２０１をパターニングして凹凸を形成し、その上に有機樹脂膜２０２を形成し、有機樹脂膜及び反射電極２０３の表面に凹凸ができるようにしたものがある（特開平10-319422号公報）。この方法は光の散乱の度合いをプロセス条件により制御でき、視認性の良い画像となる。
【０００８】
【発明が解決しようとする課題】
従来の技術では、図１４のように反射型の液晶表示装置において反射電極２０３表面に凹凸のある散乱構造を作るために、レジスト膜２０１のパターニング工程を追加する必要がでてくる。このため、工程数が増えることにともなって、表示装置の製造コストが増大するという問題点が生じていた。
【０００９】
そこで、本発明は低いコストで液晶表示装置を作製するために、従来の液晶表示装置の作製工程を増やすことなく、反射電極表面に凹凸による散乱構造を作製する液晶表示装置の作製方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明は、工程数を増やすことなく、有機樹脂膜の表面に凹凸を作製し、反射電極による散乱構造を作ることを特徴とする。
【００１１】
通常、層間膜上にレジスト膜を形成した構成において、レジスト膜に開口部を形成するときにフォトマスクを通過した光でレジスト膜を露光し、現像液にレジスト膜を浸漬してレジスト膜に開口部を形成する。本発明では、レジスト膜に開口部を形成すると同時に、フォトマスクを通過する光の回折を利用してレジスト膜の表面に凹凸を形成する。そして、このレジスト膜をマスクとしてレジスト膜下に形成されている層間膜をエッチングして、層間膜にコンタクトホールを形成すると同時に、層間膜の表面に凹凸を形成する。
【００１２】
本発明の一例を図１により説明する。図１は感光性樹脂（レジスト膜）と層間膜（例えば第２の層間膜４６２）のエッチングにおける選択比が殆ど同じ場合に、適用される工程である。このような層間膜としてはポリイミド、アクリル、ベンゾシクロブテンがある。エッチングにおける選択比はレジストのエッチング速度を１とすると層間膜のエッチング速度が０．５〜１．５となる。
【００１３】
図１（Ａ）のようにレジスト膜をフォトマスク１００により露光し、さらに現像、ポストベークする。これによりコンタクトホールを形成するためのマスクとして第１の形状のレジスト膜１０５を形成する。かつレジスト膜が解像不能になるような微細パターン１０２により層間膜（例えば第２の層間膜４６２）上に表面に微細な凹凸を有する第２の形状のレジスト膜１０６を形成することが特徴である。
【００１４】
画素内のレジスト膜は第１の形状と第２の形状とを有する。第１の形状のレジスト膜１０５は第１の形状のレジスト膜に達する深さを有する開口部が形成される。第２の形状のレジスト膜１０６はレジスト膜をフォトマスクを通過した光の回折によって露光されてできる微細な凹凸をその表面に有している。この微細な凹凸が形成される部位を第１の凹凸部１２５という。
【００１５】
ここで、第２の形状のレジスト膜１０６が形成される原理を以下に示す。つまり、微細パターン１０２において、透光部１０３の幅が小さくなるに従い、回折現象が顕著になり、垂直入射光（０次光）以外に回折光（±１次光）の割合が大きくなる。このため、０次光の露光エネルギーが相対的に低減し、レジスト膜の低部まで露光するにはエネルギー不足が生じる。これにより、レジスト膜の表面近傍しか露光されず、レジスト膜表面の凹凸が形成されることになる。透光部１０３の幅を不規則に変えることにより、レジスト膜表面の凹凸のテーパー角及びレジスト膜厚を不規則に配置させることが可能である。
【００１６】
基本的には、透光部１０３の幅が狭くなるにつれ、回折現象によりフォトマスクを通った透過光が広い角度で広がり、レジスト膜の表面において、広い幅で浅く露光（紫外線照射）による分解、あるいは重合反応が起こる。そこで、透光部１０３の幅を不規則に変えることにより露光、現像されたレジスト膜の表面凹凸のテーパー角やレジスト膜の厚さを不規則にすることができる。かつ、透光部１０３の間の距離が近いと回折光の重なりにより、透過光のエネルギー分布が複雑になりさらに表面の凹凸形状を不規則にすることができる。
【００１７】
反射型の電気光学装置において、凹凸を不規則にすることにより、反射電極により散乱された光の回折による分光（反射光の色づき）を抑えることができる。
【００１８】
エッチング処理により第２の層間膜が除去されコンタクトホール１０８〜１１１が形成される。第２の層間膜４６２とレジスト膜のエッチングにおける選択比がほぼ等しいことから、第１の形状のレジスト膜１０５より膜厚の薄い第３の形状のレジスト膜１０７が第２の層間膜４６２上に残る。かつ、第１の形状のレジスト膜１０５に比べ第２の形状のレジスト膜１０６は膜厚が薄いことから、コンタクトホール形成工程において第２の形状のレジスト膜１０６がなくなり、さらに第２の形状のレジスト膜の下部にある第２の層間膜４６２の表面がエッチングにより除去され、第２の凹凸部１１２ができる（図１（Ｂ））。
【００１９】
第２の形状のレジスト膜１０６の表面の凹凸にエッチャントがあたりやすいため、エッチングするにつれて第２の形状のレジスト膜１０６の表面の形状が徐々に変わり、第２の凹凸部１１２の表面は第２の形状のレジスト膜１０６の表面の凹凸に比べなだらかになる。
【００２０】
そして、図１（Ｃ）のように、第２の層間膜４６２上に反射性を有する画素電極４７０をパターニングにより形成する。画素電極がスパッタ法等で形成されるため、第２の凹凸部１１２の凹凸はそれほど平坦化されず、画素電極の表面には第２の凹凸部１１２の表面の凹凸を反映した第３の凹凸部４７５ができる。
【００２１】
本発明において、図１（Ｃ）の第３の凹凸部４７５の表面凹凸は全反射による光の閉じ込めの防止、最適な視野角特性を考慮すると基板表面に対するテーパー角を１〜３０°望ましくは５〜１５°とすることが望ましい。
【００２２】
電気光学装置において画像を表示する一つの画素（一つの画素の大きさは縦５００μｍ以下、横５００μｍ以下程度）において、第３の凹凸部４７５とコンタクトホールが形成されるため、第３の凹凸部とコンタクトホール１０８〜１１１の間の距離は必然的に５００μｍ以下となる。
【００２３】
本発明は、アクティブマトリクス型の電気光学装置、特に反射型の液晶表示装置の作製方法において有効である。
【００２４】
また、上記各構成において、前記電気光学装置は、画素電極がＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜からなる電気光学装置であることを特徴としている。
【００２５】
【発明の実施の形態】
本発明の実施形態について、以下に説明する。
【００２６】
図１及び図８を用いて本発明の実施形態を説明する。図１は素子基板の作製工程を示す断面図であり、図８は図１で示す工程のうちコンタクトホールと凹凸部を一枚のフォトマスクで作製する例を拡大図により示している。
【００２７】
図１（Ａ）のように、素子基板の層間膜に感光性樹脂（例えばレジスト膜）を形成し、レジスト膜を露光する。層間膜の厚さは０．５〜３．５μｍが望ましい。エッチング速度を考慮するとレジスト膜の厚さは層間膜に対し、１〜６倍の膜厚とすることが望ましい。図１（Ａ）では素子基板の第２の層間膜４６２上にレジスト膜を形成し、フォトマスク１００により露光する。第２の層間膜に用いることができる膜としてアクリル樹脂膜、ポリイミド樹脂膜がある。本実施形態では第２の層間膜４６２とレジスト膜のエッチング処理における選択比がほぼ等しい方が望ましい。具体的にはレジスト膜のエッチング速度を１とすると第２の層間膜のエッチング速度が０．５〜１．５であることが望ましい。
【００２８】
フォトマスク１００によりレジスト膜を露光する。ポジ型のレジスト膜を露光する場合、コンタクトホールを形成する位置に透光部１０１を設ける。コンタクトホール形成用の透光部１０１は縦３．０〜５．０μｍ、横３．０〜５．０μｍの正方形のパターンとする。
【００２９】
また、第２の層間膜４６２の表面に凹凸を設け光を散乱させるために、フォトマスク１００にある微細なパターン１０２を通して露光を行う。微細なパターン１０２はレジスト膜の膜厚、露光装置、レジスト膜の解像度を考慮して、レジスト膜が解像不能となる条件を選択する。これにより、フォトマスク１００にある微細パターン１０２による回折現象で露光、現像後のレジスト膜の厚さを調節することを特徴とする。
【００３０】
微細パターン１０２の透光部１０３の幅は、露光装置の解像能力、微細パターンにおける透光部のピッチ、密度に負うところが大きいが、例えば投影型の露光装置であるミラープロジェクターアライナーでは３．０μｍ以下望ましくは１．５μｍ以下とすると良い。
【００３１】
レジスト膜を現像、ポストベークした後に、図１（Ａ）の第１の形状のレジスト膜１０５及び第２の形状のレジスト膜１０６を得る。第１の形状のレジスト膜１０５がきれいにパターンが切れて第２の層間膜４６２が露呈し、レジスト膜が露光された部分は第２の層間膜上にレジスト膜が残っていないのに対し、第２の形状のレジスト膜１０６は第２の層間膜４６２上に残り表面に不規則な凹凸があることが特徴である。透光部のピッチにもよるが、第２の形状のレジスト膜において複数の透光部から出射する回折光同志の重なりによりレジスト膜の表面が重合反応あるいは分解反応により除去された場合、第２の形状のレジスト膜の厚さは第１の形状のレジスト膜の厚さに対し３０〜９０％の厚さになる。
【００３２】
図１（Ａ）のフォトマスク１００の透光部１０１と微細パターン１０２により露光し、さらにレジスト膜を現像、ポストベークして得たレジスト膜の形状の拡大図を図８（Ａ１）、（Ｂ１）に示す。第２の層間膜４６２上にコンタクトホールを形成するための第１の形状のレジスト膜１０５のパターンと、第２の凹凸部１１２を形成するための第２の形状のレジスト膜１０６のパターンがある。第１の形状のレジスト膜１０５の膜厚のほうが第２の形状のレジスト膜の膜厚に比べ厚いことが特徴である。
【００３３】
図８（Ｂ１）において、表面に不規則な凹凸がある。これは図１（Ａ）に示すフォトマスク１００の微細パターン１０２の透光部１０３の幅が小さいと、回折現象により膜厚が厚く、表面形状がなだらかなレジスト膜形状となる傾向があり、また、フォトマスク１００の透光部１０３の幅が大きいと膜厚が薄く、表面形状がきり立ったレジスト膜形状となる傾向があるためである。この現象を利用して、透光部１０３の幅を変えた不規則なパターンとすることで、露光後のレジスト膜の膜厚、表面のテーパー角を不規則にできる。
【００３４】
次いで、エッチング処理により第１の形状のレジスト膜１０５、第２の形状のレジスト膜１０６、第２の層間膜４６２を部分的に除去する。エッチング処理によるレジスト膜の形状の変化を図８の拡大図により示す。
【００３５】
エッチング処理におけるレジスト膜、第２の層間膜の選択比がほぼ同一のため、コンタクトホールを形成するために第２の層間膜がエッチングされていくにつれて、レジスト膜も同時にエッチングされて膜厚が減っていく。
【００３６】
まず、第１の形状のレジスト膜１０５がエッチング処理により膜厚が減っていきながら、第１の形状のレジスト膜１０５に周辺が保護された第２の層間膜４６２がエッチングされ、コンタクトホール１１１が形成される。コンタクトホール１１１が貫通した時点で、第１の形状のレジスト膜は第２の層間膜の厚さ（コンタクトホールの深さ）だけ膜厚が減り、第３の形状のレジスト膜１１３となる（図８（Ａ２））。
【００３７】
また、第２の形状のレジスト膜１０６もエッチングされて、第２の層間膜の膜厚とほぼ同等の速度で膜厚が減っていき、第４の形状のレジスト膜１１４となる。もともとの第２の形状のレジスト膜１０６の膜厚が第１の形状のレジスト膜１０５に比べ３０〜９０％の厚さしかないため、第２の層間膜の厚さとレジスト膜の厚さを調節すると、コンタクトホール１１１の形成が完了したときには、第２の形状のレジスト膜１０６の下部にあった第２の層間膜４６２の表面も部分的にエッチングされる（図８（Ｂ２））。
【００３８】
散乱性を高めるためには、第２の凹凸部１１２においてはエッチング後に完全にレジスト膜がなくなるようにした方が望ましい。図８（Ｂ２）のように第４の形状のレジスト膜１１４が残っている部分は、第４の形状のレジスト膜除去後に平滑な面となり、その部分では光が鏡面反射をしてしまうからである。鏡面反射を引き起こす平滑な面は凹凸部において５０％以下の面積、望ましくは３０％以下の面積に抑えることが望ましい。
【００３９】
そこで、図８（Ｂ２）のようにコンタクトホール１１１形成が完了した後に、第２の層間膜上に第４の形状のレジスト膜１１４が残っている場合は、さらにエッチングを続け、第４の形状のレジスト膜１１４を除去し、図８（Ｂ３）のような第２の凹凸１１２の形状としても良い。
【００４０】
コンタクトホールに関しては、エッチングとして異方性のエッチングを行うと、出来上がりのコンタクトホール１１１の直径は３．０〜６．０μｍとほぼフォトマスク１００で設計した通りのサイズになり、コンタクトホールの直径の広がりを抑えられる。
【００４１】
本明細書でテーパー角θとは図８（Ｂ３）に示すように凸部の下側における接線と基板表面とのなす角度をいう。図８（Ａ３）及び図８（Ｂ３）に示す拡大図は図１（Ｂ）のコンタクトホール１１１、第５の形状のレジスト膜１１５と第２の凹凸部１１２と対応する。
【００４２】
次いで、図１（Ｂ）のように、第２の層間膜４６２の下に第１の層間膜４６１がある場合は、エッチング用のガスを切り替えて第１の層間膜４６１をエッチングする。エッチング用のガスの選択比が第２の層間膜と第１の層間膜において大きく違うため、第１の層間膜をエッチングする間、第２の層間膜はエッチングされず、第２の凹凸部１１２の形状はそのまま保持される。
【００４３】
次いで、図１（Ｃ）に示すように第５の形状のレジスト膜１１５を除去した後に、画素部５０７においては、画素電極４７０、ゲート配線４６９、接続電極４６８を形成する。この接続電極４６８によりソース配線（４３３ｂと４４９の積層）は、画素ＴＦＴと電気的な接続が形成される。また、ゲート配線４６９は、図示していないコンタクトホールにより画素ＴＦＴのゲート電極と電気的な接続が形成される。また、画素電極４７０は、画素ＴＦＴのドレイン領域４４２と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能する半導体層４５８と電気的な接続が形成される。また、画素電極４７０としては、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。本実施例では、これらの配線は、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成する。
【００４４】
本実施例において、第２の層間膜の表面に凹凸を形成したことにより、画素電極４７０の表面に微細な凹凸からなる第３の凹凸部４７５ができ、光を散乱させることができる。かつ、画素電極の表面の凹凸からなる第３の凹凸部４７５の形成は、コンタクトホールの形成と同じフォトマスクで作製することができるため、工程数の増加がない。
【００４５】
全反射による光の閉じ込めの防止、最適な視野角特性を考慮すると、第３の凹凸部４７５の表面凹凸のテーパー角θが、基板面に対して１〜３０°、望ましくは５〜１５°となるように、エッチング条件、レジスト膜の露光条件を調節すると良い。
【００４６】
また、発光素子を用いた自発光表示装置の作製方法に本発明の反射電極表面に散乱構造を形成する方法を適用してもよい。自発光表示装置は、反射性を有する電極が外光を反射し、反射された光によって表示画像に周囲の景色が映り込んで見えて、視認性が低下することがある。この視認性の低下を抑えるために、自発光表示装置に本発明を適用し、画素の表面に凹凸を持たせることは有効である。
【００４７】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００４８】
【実施例】
[実施例１]
本実施例では、反射型の表示装置の作製方法を図３〜図６により説明する。ここでは、同一基板上に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法について詳細に説明する。
【００４９】
図３（Ａ）に示すように、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板４００を用いる。なお、基板４００としては、石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。
【００５０】
次いで、基板４００上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜４０１を形成する。本実施例では下地膜４０１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地膜４０１の一層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される酸化窒化シリコン膜４０１ａを１０〜２００nm（好ましくは５０〜１００nm）形成する。本実施例では、膜厚５０ｎｍの酸化窒化シリコン膜４０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで、下地膜４０１のニ層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される酸化窒化シリコン膜４０１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する。本実施例では、膜厚１００ｎｍの酸化窒化シリコン膜４０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成した。
【００５１】
次いで、下地膜上に半導体層４０２〜４０６を形成する。半導体層４０２〜４０６は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を所望の形状にパターニングして形成する。この半導体層４０２〜４０６の厚さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質シリコン膜を成膜した後、ニッケルを含む溶液を非晶質シリコン膜上に保持させた。この非晶質シリコン膜に脱水素化（５００℃、１時間）を行った後、熱結晶化（５５０℃、４時間）を行い、さらに結晶化を改善するためのレーザーアニ―ル処理を行って結晶質シリコン膜を形成した。そして、この結晶質シリコン膜をフォトリソグラフィ法を用いたパターニング処理によって、半導体層４０２〜４０６を形成した。
【００５２】
また、半導体層４０２〜４０６を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行ってもよい。
【００５３】
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜４００mJ/cm2(代表的には２００〜３００mJ/cm2)とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数１〜１０ｋＨｚとし、レーザーエネルギー密度を３００〜６００mJ/cm2(代表的には３５０〜５００mJ/cm2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を８０〜９８％として行えばよい。
【００５４】
次いで、半導体層４０２〜４０６を覆うゲート絶縁膜（第１の絶縁膜）４０７を形成する。ゲート絶縁膜４０７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。勿論、ゲート絶縁膜は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【００５５】
また、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化シリコン膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００５６】
次いで、ゲート絶縁膜４０７上に膜厚２０〜１００ｎｍの第１の導電膜４０８と、膜厚１００〜４００ｎｍの第２の導電膜４０９とを積層形成する。本実施例では、膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜４０８と、膜厚３７０ｎｍのＷ膜からなる第２の導電膜４０９を積層形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成した。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のＷ（純度９９．９９９９％）のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができた。
【００５７】
なお、本実施例では、第１の導電膜４０８をＴａＮ、第２の導電膜４０９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
【００５８】
次に図３（Ｂ）に示すように、フォトリソグラフィ法を用いてレジスト膜からなるマスク４１０〜４１５を形成し、電極及び配線を形成するための第１のエッチング処理を行う。第１のエッチング処理では第１及び第２のエッチング条件で行う。本実施例では第１のエッチング条件として、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。ここでは、松下電器産業（株）製のＩＣＰを用いたドライエッチング装置（Model Ｅ６４５−□ＩＣＰ）を用いた。基板側（試料ステージ）にも１５０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。
【００５９】
この後、レジスト膜からなるマスク４１０〜４１５を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
【００６０】
上記第１のエッチング処理では、レジスト膜からなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°となる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層４１７〜４２２（第１の導電層４１７ａ〜４２２ａと第２の導電層４１７ｂ〜４２２ｂ）を形成する。４１６はゲート絶縁膜であり、第１の形状の導電層４１７〜４２２で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【００６１】
そして、レジスト膜からなるマスクを除去せずに第１のドーピング処理を行い、半導体層にｎ型を付与する不純物元素を添加する。ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０15atoms/cm2とし、加速電圧を６０〜１００ｋｅＶとして行う。本実施例ではドーズ量を１．５×１０15atoms/cm2とし、加速電圧を８０ｋｅＶとして行った。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。この場合、導電層４１７〜４２１がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に高濃度不純物領域４２３〜４２７が形成される。高濃度不純物領域４２３〜４２７には１×１０20〜１×１０21atoms/cm3の濃度範囲でｎ型を付与する不純物元素を添加する。
【００６２】
次いで、レジスト膜からなるマスクを除去せずに第２のエッチング処理を行う。ここでは、エッチングガスにＣＦ4とＣｌ2とＯ2とを用い、Ｗ膜を選択的にエッチングする。この時、第２のエッチング処理により第１の導電層４２８ｂ〜４３３ｂを形成する。一方、第２の導電層４１７ａ〜４２２ａは、ほとんどエッチングされず、第２の導電層４２８ａ〜４３３ａを形成する。次いで、第２のドーピング処理を行って図３（Ｃ）の状態を得る。ドーピングは第２の導電層４１７ａ〜４２２ａを不純物元素に対するマスクとして用い、第１の導電層のテーパー部下方の半導体層に不純物元素が添加されるようにドーピングする。こうして、第１の導電層と重なる不純物領域４３４〜４３８を形成する。この不純物領域へ添加されたリン（Ｐ）の濃度は、第１の導電層のテーパー部の膜厚に従って緩やかな濃度勾配を有している。なお、第１の導電層のテーパー部と重なる半導体層において、第１の導電層のテーパー部の端部から内側に向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。また、第１の不純物領域４２３〜４２７にも不純物元素が添加され、不純物領域４３９〜４４３を形成する。
【００６３】
次いで、図４（Ａ）に示すようにレジスト膜からなるマスクを除去せずに第３のエッチング処理を行う。この第３のエッチング処理では第１の導電層のテーパー部を部分的にエッチングして、半導体層と重なる領域を縮小するために行われる。第３のエッチングは、エッチングガスにＣＨＦ3を用い、反応性イオンエッチング法（ＲＩＥ法）を用いて行う。第３のエッチングにより、第１の導電層４４４〜４４９が形成される。この時、同時に絶縁膜４１６もエッチングされて、絶縁膜４５０ａ〜４５０ｅが形成される。
【００６４】
上記第３のエッチングによって、第１の導電層４４４〜４４８と重ならない不純物領域（ＬＤＤ領域）４３４ａ〜４３８ａが形成される。なお、不純物領域（ＧＯＬＤ領域）４３４ｂ〜４３８ｂは、第１の導電層４４４〜４４８と重なったままである。
【００６５】
このようにすることで、本実施例は、第１の導電層４４４〜４４８と重なる不純物領域（ＧＯＬＤ領域）４３４ｂ〜４３８ｂにおける不純物濃度と、第１の導電層４４４〜４４８と重ならない不純物領域（ＬＤＤ領域）４３４ａ〜４３８ａにおける不純物濃度との差を小さくすることができ、信頼性を向上させることができる。
【００６６】
次いで、レジスト膜からなるマスクを除去した後、図４（Ｂ）に示すように、新たにレジスト膜からなるマスク４５２〜４５４を形成して第３のドーピング処理を行う。この第３のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域４５５〜４６０を形成する。本実施例では、不純物領域４５５〜４６０はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。この第３のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジスト膜からなるマスク４５２〜４５４で覆われている。第１のドーピング処理及び第２のドーピング処理によって、不純物領域４５５〜４６０にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもｐ型を付与する不純物元素の濃度を２×１０20〜２×１０21atoms/cm3となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。本実施例では、ｐチャネル型ＴＦＴの活性層となる半導体層の一部が露呈しているため、不純物元素（ボロン）を添加しやすい利点を有している。
【００６７】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。
【００６８】
次いで、レジスト膜からなるマスク４５２〜４５４を除去して第１の層間絶縁膜（第２の絶縁膜）４６１を形成する。この第１の層間絶縁膜４６１としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとしてシリコンを含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化シリコン膜を形成した。勿論、第１の層間絶縁膜４６１は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【００６９】
次いで、図４（Ｃ）に示すように、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行えばよく、本実施例では５５０℃、４時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
【００７０】
なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したニッケルが高濃度のリンを含む不純物領域４３９、４４１、４４２、４５５、４５８にゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【００７１】
また、第１の層間絶縁膜を形成する前に活性化処理を行っても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜（シリコンを主成分とする絶縁膜、例えば窒化珪素膜）を形成した後で活性化処理を行うことが好ましい。
【００７２】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。本実施例では水素を約３％の含む窒素雰囲気中で４１０℃、１時間の熱処理を行った。この工程は層間絶縁膜に含まれる水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００７３】
また、活性化処理としてレーザーアニール法を用いる場合には、上記水素化を行った後、エキシマレーザーやＹＡＧレーザー等のレーザー光を照射することが望ましい。
【００７４】
次いで、図５（Ａ）に示すように、第１の層間絶縁膜４６１上に無機絶縁膜材料または有機絶縁物材料から成る第２の層間絶縁膜（第３の絶縁膜）４６２を形成する。第２の層間絶縁膜４６２の膜厚は０．５μｍ〜３．５μｍが望ましい。本実施例では、膜厚０．８μｍのアクリル樹脂膜を形成する。
【００７５】
本実施例では、第１の層間絶縁膜４６１と第２の層間絶縁膜４６２をエッチングしてコンタクトホールを形成すると同時に、第２の層間絶縁膜４６２の表面に凸凹を形成して、鏡面反射を防ぐ。その場合、凹凸の形成は、コンタクトホールの形成と同じフォトマスクで行うことができるため、工程数の増加なく形成することができる。第２の層間絶縁膜の表面に凹凸を形成する方法については実施例２において詳細に説明する。
【００７６】
そして、図５（Ｂ）に示すように、駆動回路５０６において、各不純物領域とそれぞれ電気的に接続する配線４６３〜４６７を形成する。なお、これらの配線は、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成する。
【００７７】
また、画素部５０７においては、画素電極４７０、ゲート配線４６９、接続電極４６８を形成する。この接続電極４６８によりソース配線（４３３ｂと４４９の積層）は、画素ＴＦＴと電気的な接続が形成される。また、ゲート配線４６９は、図示していないコンタクトホールにより画素ＴＦＴのゲート電極と電気的な接続が形成される。また、画素電極４７０は、画素ＴＦＴのドレイン領域４４２と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能する半導体層４５８と電気的な接続が形成される。また、画素電極４７０としては、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。
【００７８】
第２の層間膜の表面に凹凸を形成したことにより、画素電極４７０の表面に微細な凹凸からなる第３の凹凸部ができ、光を散乱する。
【００７９】
以上の様にして、ｎチャネル型ＴＦＴ５０１とｐチャネル型ＴＦＴ５０２からなるＣＭＯＳ回路、及びｎチャネル型ＴＦＴ５０３を有する駆動回路５０６と、画素ＴＦＴ５０４、保持容量５０５とを有する画素部５０７を同一基板上に形成することができる。こうして、アクティブマトリクス基板が完成する。
【００８０】
駆動回路５０６のｎチャネル型ＴＦＴ５０１はチャネル形成領域４７１、ゲート電極の一部を構成する第１の導電層４４４と重なる低濃度不純物領域４３４ｂ（ＧＯＬＤ領域）、ゲート電極の外側に形成される低濃度不純物領域４３４ａ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する高濃度不純物領域４３９を有している。このｎチャネル型ＴＦＴ５０１と配線４６６で接続してＣＭＯＳ回路を形成するｐチャネル型ＴＦＴ５０２にはチャネル形成領域４７２、ゲート電極の一部を構成する第１の導電層４４５と重なる低濃度不純物領域４５７（ＧＯＬＤ領域）、ゲート電極の外側に形成される不純物領域４５６（ＬＤＤ領域）、ソース領域またはドレイン領域として機能する高濃度不純物領域４５５を有している。また、ｎチャネル型ＴＦＴ５０３にはチャネル形成領域４７３、ゲート電極の一部を構成する第１の導電層４４６と重なる低濃度不純物領域４３６ｂ（ＧＯＬＤ領域）、ゲート電極の外側に形成される低濃度不純物領域４３６ａ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する高濃度不純物領域４４１を有している。
【００８１】
画素部の画素ＴＦＴ５０４にはチャネル形成領域４７４、ゲート電極の一部を構成する第１の導電層４４７と重なる低濃度不純物領域４３７ｂ（ＧＯＬＤ領域）、ゲート電極の外側に形成される低濃度不純物領域４３７ａ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する高濃度不純物領域４４２を有している。また、保持容量５０５の一方の電極として機能する半導体層４０６の、ゲート電極の一部を構成する第１の導電層４４８と重なる低濃度不純物領域４６０、ゲート電極の外側に形成される不純物領域４５９、高濃度不純物領域４５８には、それぞれｐ型を付与する不純物元素が添加されている。保持容量５０５は、絶縁膜４５０ｅを誘電体として、電極（４４８と４３２ｂの積層）と、半導体層４０６とで形成している。
【００８２】
また、本実施例の画素構造は、ブラックマトリクスを用いることなく、画素電極間の隙間が遮光されるように、画素電極の端部をソース配線と重なるように配置形成する。
【００８３】
本実施例で作製するアクティブマトリクス基板の画素部の上面図を図６に示す。なお、図３〜図５に対応する部分には同じ符号を用いている。図５（Ｂ）中の鎖線Ａ―Ａ’及び鎖線Ｂ―Ｂ’は図６中の鎖線Ａ―Ａ’及び鎖線Ｂ―Ｂ’で切断した断面図に対応している。
【００８４】
また、本実施例で示す工程に従えば、アクティブマトリクス基板の作製に必要なフォトマスクの数を５枚とすることができる。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与することができる。
【００８５】
[実施例２]
本実施例では、実施例１で作製したアクティブマトリクス基板において、第２の層間膜の表面に凹凸を形成する工程を詳細に説明する。説明には図１の断面図と図６の上面図を用いる。本実施例では、作製工程数を増やすことなく、表面に凸凹を有する反射電極を形成する例を詳細に示す。図６の上面図の鎖線Ａ−Ａ’、鎖線Ｂ−Ｂ’、鎖線Ｃ−Ｃ’により切断した断面が図１の鎖線Ａ−Ａ’、鎖線Ｂ−Ｂ’、鎖線Ｃ−Ｃ’により示される断面に対応する。なお、図１と図６において同じ要素を同じ数字で示す。
【００８６】
まず、実施例１のアクティブマトリクス基板の作製工程にしたがって、図４（Ｃ）で示される基板を得る。その後、図１（Ａ）に示すように第１の層間膜４６１上に無機絶縁膜材料または有機絶縁物材料から成る第２の層間絶縁膜４６２を形成する。第２の層間絶縁膜４６２の膜厚は０．５μｍ〜３．５μｍが望ましい。本実施例では、膜厚０．８μｍのアクリル樹脂膜を形成する。
【００８７】
次いで、第２の層間膜４６２上にレジスト膜を０．５μｍ〜１８μｍの厚さで形成する。第２の層間膜にアクリル樹脂膜を用いた場合、後述する第２の層間膜とアクリル樹脂膜をドライエッチングしてコンタクトホールを形成する工程で、ドライエッチングでのレジスト膜とアクリル樹脂膜の選択比がほぼ等しい。このため、レジスト膜の膜厚はアクリル樹脂膜の膜厚と同等、あるいはそれ以上の膜厚が必要である。本実施例では、レジスト膜の膜厚を３．２μｍとする。レジスト膜は東京応用化学社製のＴＳＭＲ−８９００ＭＤ２を用いた。
【００８８】
そして、フォトマスク１００によりレジスト膜を露光する。フォトマスクはクロムにより遮光領域が形成されている。ポジレジスト膜を露光する場合、コンタクトホールを形成する位置に光が透過するコンタクトホール形成用の透光部１０１がある。コンタクトホール形成用の透光部１０１は縦３μｍ、横３μｍの正方形のパターンとする。
【００８９】
また、本実施例ではさらに、第２の層間膜４６２の表面に凹凸を設け光を散乱させるために、フォトマスク１００にある微細なパターン１０２を通して露光を行う。なお、凹凸の配置は、画素部５０７の表示領域となる画素電極の下方にあたる領域であれば特に限定されない。
【００９０】
本実施例では、フォトマスク１００にある微細パターン１０２による回折現象でレジスト膜膜の厚さを調節することを特徴とする。回折現象を起こして、レジスト膜の膜厚を調節するためには、微細パターン１０２の透光部１０３、及び遮光部１０４は露光機の解像限界に比べ小さくする必要がある。
【００９１】
レジスト膜の露光機はステッパー式露光装置、ミラープロジェクターアライナー等を使用することができる。サブミクロンの微細パターンの形成を可能にしているステッパー式露光装置では、回折を起こすために透光部１０３と遮光部１０４の幅、長さを０．２μm以下、望ましくは０．１μm以下にすると良い。
【００９２】
微細パターン１０２の透光部１０３の幅は、露光装置の解像能力、微細パターンにおける透光部のピッチ、密度に負うところが大きいが、例えば投影型の露光装置であるミラープロジェクターアライナーでは３．０μｍ以下望ましくは１．５μｍ以下とすると良い。本実施例ではキャノンのミラープロジェクターアライナーＭＰＡ−６００ＳＵＰＥＲにより露光を行った。
【００９３】
本実施例では、レジスト膜の膜厚、レジスト膜の解像度、露光機の解像限界を考慮して、微細パターン１０２は透光部１０４を１．５μｍの円とし、遮光部１０４と遮光部１０４の間を４．５μｍとするパターンを用いる。透光部１０４の円の中心が格子状に配列したパターンを用いる。
【００９４】
本実施例のフォトマスクは試作用であり、便宜的に用いたものである。このため、フォトマスクは透光部の円状のパターンの中心が格子状に配列した構成となっている。
【００９５】
本実施例では透光部１０４の円の中心が格子状に配列したパターンを用いたが、反射型の液晶表示装置の反射電極で光を散乱させるときに、反射した光の回折により光が分光されてしまうことを防ぐために、遮光部１０４及び透光部１０３のパターンの配置はできるだけ不規則にして回折現象を抑えるように工夫すると良い。一般的に、フォトマスクの透光部１０３の幅が小さいと、回折現象により膜厚が厚く、表面形状がなだらかなレジスト膜形状となる傾向がある。また、フォトマスクの透光部１０３の幅が大きいと膜厚が薄く、表面形状がきり立ったレジスト膜形状となる傾向がある。つまり、透光部１０３の幅を変えて不規則なパターンとすることで、露光後のレジスト膜の膜厚、表面のテーパー角を不規則にできる。これにより、反射電極の凹凸により散乱された光の回折現象を抑えることができる。
【００９６】
キャノン社製のミラープロジェクターアライナーにより、露光時間１４０ｓｅｃで露光を行った。レジスト膜を現像、ポストベークした後に、図１（Ａ）の第１の形状のレジスト膜１０５及び第２の形状のレジスト膜１０６を得る。本実施例では、第１の形状のレジスト膜１０５がきれいにパターンが切れて第２の層間膜４６２の表面が露呈しているのに対し、第２の形状のレジスト膜１０６はレジスト膜が第２の層間膜４６２上に残りレジスト膜の表面に凹凸があることが特徴である。
【００９７】
次いで、エッチング用ガスにＣＦ4とＯ2とＨｅを用い、それぞれのガス流量比を５／９５／４０（ｓｃｃｍ）とし、０．５Ｔｏｒｒの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して７０秒のエッチングを行った。レジスト膜とアクリル樹脂膜のエッチングにおける選択比は1：1であるため、コンタクトホール１０８〜１１１が第２の層間膜を貫通すると同時に、レジスト膜もエッチングされて、第１の形状のレジスト膜に比べ膜厚が減ったレジスト膜が第２の層間膜４６２上に残る。
【００９８】
このレジスト膜とアクリル樹脂膜のエッチングを開始してから７０秒後の断面は、図８（Ａ２）、（Ｂ２）を用いて説明される。エッチング前に３．２μｍの厚さであった第１の形状のレジスト膜１０５は、コンタクトホールが貫通した時に、コンタクトホールの深さだけ膜厚が薄くなる。コンタクトホールが貫通した時に第３の形状のレジスト膜１１３は２．４μｍの厚さとなる（図８（Ａ２））。同時に、コンタクトホールが貫通した時に、第２の層間膜の表面の一部が除去され、第２の層間膜の表面上の一部に第２の形状のレジスト膜より膜厚の薄い第４の形状のレジスト膜１１４が残る（図８（Ｂ２））。
【００９９】
また、エッチングを７０秒行ったところでマスク１００の微細パターン１０２で露光された部位において残留しているレジスト膜と第２の層間膜４６２を図１１に示す。日立社製のＳ−４１００形電界放射形走査電子顕微鏡（ＳＥＭ）にて１万５千倍の倍率で、法線方向に対し、３０°のチルトがついた斜め方向から写真を撮影した。エッチング時間が７０秒の時点では第４の形状のレジスト膜１１４は凹凸による厚さ分布があるが０μｍ〜２．４μｍの厚さで第２の層間膜４６２上に残っている。また、レジスト膜だけでなく第２の層間膜もその表面が０．２μｍの深さでエッチングされている。透光部１０４のマスクパターンは直径が１．５μｍの円としたが、回折現象やエッチングによりポジ型のレジスト膜の表面に形成される凹部のレジスト表面の直径は３．５μｍ程度に広がっている。この時点でエッチングを中止すると、テーパー角θが２５°の斜面を有する凹部が第２の層間膜上に形成される。
【０１００】
図１１には示されていないが、コンタクトホールに関しては、異方性のエッチングを行っているため、出来上がりのコンタクトホール１０８〜１１１の直径は３．０〜６．０μｍとほぼフォトマスク１００で設計した通りのサイズになる。
【０１０１】
第２の層間膜の表面の凹凸は、フォトマスクを通過した光が回折により広がることと、第２の形状のレジスト膜の表面の凸部が反応性ガスに曝されてエッチングされやすくなることとから、異方性エッチングを行ったとしてもフォトマスクに設けられた透光部１０４の直径に比べて第２の形状のレジスト膜の凹部の上部の直径は２倍以上に広がる。それに対して、コンタクトホールはフォトマスクを通過した光が回折現象を起こさないことと、コンタクトホールの周縁部が第１の形状のレジスト膜の端部に覆われておりコンタクトホールの周縁部が反応性ガスに曝されにくいこととから、異方性エッチングを行って出来るコンタクトホールの直径がほぼフォトマスクで設計した通りになる。
【０１０２】
散乱性を高めるために、第２の凹凸部１１２においてはエッチング後に完全にレジスト膜がなくなるようにしても良い。これは、レジスト膜が残っていた部分は、レジスト膜除去後に平滑な面となり、その部分では光が鏡面反射をしてしまうからである。散乱性を高めるためには、本実施例における遮光部１０３と遮光部１０３の間隔を本実施例の４．５μｍに対し短くすると良い。例えば、遮光部１０３と遮光部１０３の間隔を３．５μｍ以下望ましくは３．０μｍ以下にして、図１１（Ｂ）における第２の層間膜に形成された凹部が接触し合う形にすると良い。
【０１０３】
第２の層間膜４６２をエッチングした後に、エッチング用のガスを切り替えて第１の層間膜４６１をエッチングする。エッチング用のガスの選択比が第２の層間膜と第１の層間膜において大きく違うため、第１の層間膜をエッチングする間第２の層間膜はエッチングされず、第２の凹凸部１１２の形状はそのまま保持される。
【０１０４】
次いで、図１（Ｃ）に示すように第５の形状のレジスト膜１１５を除去した後に、画素部５０７においては、画素電極４７０、ゲート配線４６９、接続電極４６８を形成する。この接続電極４６８によりソース配線（４３３ｂと４４９の積層）は、画素ＴＦＴと電気的な接続が形成される。また、ゲート配線４６９は、図示していないコンタクトホールにより画素ＴＦＴのゲート電極と電気的な接続が形成される。また、画素電極４７０は、画素ＴＦＴのドレイン領域４４２と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能する半導体層４５８と電気的な接続が形成される。また、画素電極４７０としては、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。本実施例では、これらの配線は、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成する。
【０１０５】
本実施例において、第２の層間膜の表面に凹凸を形成したことにより、画素電極４７０の表面に微細な凹凸からなる第３の凹凸部４７５ができ、光を散乱させることができる。かつ、画素電極の表面の凹凸からなる第３の凹凸部４７５の形成は、ＴＦＴの形成と同じフォトマスクで行うことができるため、工程数の増加なく形成することができる。
【０１０６】
全反射による光の閉じ込めの防止、最適な視野角特性を考慮すると、最終的にエッチングによりできる第３の凹凸部の表面凹凸が、基板面に対して１〜３０°、望ましくは５〜１５°となるように、エッチング条件、露光条件を調節すると良い。例えば最終的に直径１．０〜２．０μｍの凸部ができる場合、その高さは８ｎｍ〜５８０ｎｍ望ましくは４０〜２７０ｎｍとすると良い。
【０１０７】
以上の様にして、画素ＴＦＴ５０４、保持容量５０５とを有する画素部５０７を形成することができる。こうして、アクティブマトリクス基板が完成する。
【０１０８】
なお、本実施例は実施例１乃至４のいずれか一の構成と自由に組み合わせることができる。
【０１０９】
[実施例３]
本実施例では、実施例２で作製したアクティブマトリクス基板から、反射型液晶表示装置を作製する工程を以下に説明する。説明には図２を用いる。
【０１１０】
まず、実施例２に従い、図１（Ｃ）の状態のアクティブマトリクス基板を得た後、図１（Ｃ）のアクティブマトリクス基板上、少なくとも画素電極４７０上に配向膜４８３を形成しラビング処理を行う。なお、本実施例では配向膜４８３を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ（図示しない）を所望の位置に形成した。また、柱状のスペーサに代えて、配向膜を形成しラビングした後に球状のスペーサを基板全面に散布してもよい。
【０１１１】
次いで、対向基板４７６を用意する。次いで、対向基板４７６上に着色層４７７、４７８、平坦化膜４７９を形成する。赤色の着色層４７７と青色の着色層４７８とを重ねて、遮光部を形成する。また、赤色の着色層と緑色の着色層とを一部重ねて、遮光部を形成してもよい。
【０１１２】
本実施例では、実施例１〜２に示すアクティブマトリクス基板を用いている。従って、実施例１〜２の画素部の上面図を示す図６では、少なくともゲート配線４６９と画素電極４７０の間隙と、ゲート配線４６９と接続電極４６８の間隙と、接続電極４６８と画素電極４７０の間隙を遮光する必要がある。本実施例では、それらの遮光すべき位置に着色層の積層からなる遮光部が重なるように各着色層を配置して、対向基板を貼り合わせた。
【０１１３】
このように、対向基板上にブラックマスク等の遮光層を形成することなく、各画素間の隙間を着色層の積層からなる遮光部で遮光することによって工程数の低減を可能とした。
【０１１４】
次いで、平坦化膜４７９上に透明導電膜からなる対向電極４８０を少なくとも画素部に形成し、対向基板の全面に配向膜４８１を形成し、ラビング処理を施した。
【０１１５】
そして、画素部と駆動回路部が形成されたアクティブマトリクス基板と対向基板とをシール材（図示せず）で貼り合わせる。シール材にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料４８２を注入し、封止剤（図示せず）によって完全に封止する。液晶材料４８２には公知の液晶材料を用いれば良い。このようにして図２に示す反射型液晶表示装置が完成する。そして、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、対向基板のみに偏光板（図示しない）を貼りつけた。そして、公知の技術を用いてＦＰＣを貼りつけた。
【０１１６】
実施例２において第２の層間膜４６２の表面に凹凸を形成している。これにより反射電極の表面に凹凸のある第３の凹凸部４７５ができ、凹凸により光が散乱し反射型の液晶表示装置の視野角特性が拡大する。
【０１１７】
以上のようにして作製される液晶表示パネルは各種電子機器の表示部として用いることができる。
【０１１８】
[実施例４]
反射電極に凹凸部を形成する工程において、どのようなフォトマスクのパターンで凹凸を形成するかが重要になる。本実施例では実施例２の図１（Ａ）のフォトマスクで示す微細パターン１０２の一例について図７の上面図により、透光部１０３、及び遮光部１０４の幅、パターン形状、それぞれの配置を詳細に説明する。
【０１１９】
微細パターン１０２はレジスト膜の膜厚、レジスト膜の解像度、露光機の解像度等を考慮して、レジスト膜が解像不能になる条件を選定すれば良い。
【０１２０】
図７（Ａ）のように、遮光部１０４は円または楕円を大きさ、間隔を不規則に配置したパターンとしても良い。これにより反射電極により反射した光の回折により反射光が分光されて色づきが起こることが抑えられる。遮光部１０４の形状として円、楕円だけでなく正方形、直方形、ひし形、多角形等のパターンを単独あるいは組み合わせて用いて、散乱特性に指向性を持たせても良い。
【０１２１】
透光部１０３の幅ＳA1〜ＳA2を不規則にすることで、回折現象により露光、現像後のレジスト膜の膜厚、レジスト膜表面のテーパー角が不規則になり、結果としてレジスト膜表面の凹凸に対し高低差をつけることができる。
【０１２２】
レジスト膜が解像不能になる条件としては露光機に依存するところが大きい。投影型の露光装置であるミラープロジェクターアライナーにより露光した場合は、図７に示す遮光部１０４と遮光部１０４の間（つまり透光部１０３）の間隔ＳA1〜ＳA2を３．０μｍ以下、望ましくは１．５μｍ以下とすることが望ましい。また、遮光部１０４はどのような形状を取るにせよ、直径１５μｍ以下、望ましくは１．０μｍ以下の円に全体が含まれる大きさとすることが望ましい。遮光部の幅が広すぎるとエッチング条件によってはコンタクトホール形成と同時に形成する凹凸部において平滑な領域が占める面積が多くなり、反射電極に入射した光が鏡面反射しやすくなるため注意が必要である。
【０１２３】
レジスト膜の露光機はステッパー式露光装置、ミラープロジェクターアライナー等を使用することができる。露光機の解像限界に合わせて微細パターン１０２の遮光部１０４の大きさ等を決めると良い。
【０１２４】
図７（Ａ）の反転パターンとして図７（Ｂ）のように、凹凸部を形成するための透光部１０３を円または楕円の形状にすることも可能である。もちろん、透光部１０３の形状として円、楕円だけでなく正方形、直方形、ひし形、多角形等のパターンを単独あるいは組み合わせて用いて、散乱特性に指向性を持たせても良い。このときも遮光部１０４及び透光部１０３を微細パターンにして露光機が解像不能な条件とする。
【０１２５】
なお、本実施例は、実施例１乃至７のいずれか一と自由に組み合わせることが可能である。
【０１２６】
［実施例５］
次に、本実施例においては実施例２と異なり、層間膜と、層間膜に接してあるレジストのエッチングにおける選択比が異なるときの工程を図９を用いて説明する。図９において図１と同じ要素は同じ数字で示す。図９においてレジストに接してある層間膜としては、酸化珪素膜（ＳｉＯ2）、酸化窒化珪素膜（ＳｉＯＮ）等が適用される。エッチングによる選択比はレジスト膜のエッチング速度を１とすると、層間膜のエッチング速度は５〜１０となる。
【０１２７】
図９（Ａ）のように層間膜（例えば第２の層間膜４６２）に感光性樹脂（例えばレジスト膜）を形成し、フォトマスク１００により露光をする。透光部１０１によりコンタクトホールを形成するための第１の形状のレジスト膜１１３ができる。かつレジスト膜が解像不能になるような微細パターン１０２により第２の層間膜４６２上にレジスト膜が残留した第２の形状のレジスト膜１１４を形成する。
【０１２８】
基本的には、フォトマスク１００の微細パターンの透光部１０３の幅を変えることで、露光、現像後のレジスト膜の膜厚を調節することができる。つまり、透光部の幅が狭くなるにつれ、回折現象が強調されて現像後のレジスト膜の膜厚が厚くなる。規則正しい凹凸による散乱構造では反射電極による反射光が回折して色づきが起こる。反射光の回折を抑えるために、透光部１０３の幅を不規則にするとよい。
【０１２９】
次に、図９（Ｂ）のように本実施例の第１のエッチング処理によりコンタクトホール１１５〜１１８を形成する。ここでコンタクトホールは完全に第２の層間膜４６２を貫通したものでなく、第２の層間膜が若干残ったところで第１のエッチング処理を中止する。このとき第１のエッチング処理におけるレジストと第２の層間膜のエッチングの選択比の違いから、第１の形状のレジスト膜１１３及び第２の形状１１４のレジスト膜はほとんどエッチングされずに残り、エッチング処理の前後で第１の形状のレジスト膜１１３及び第２の形状１１４のレジスト膜の形状はほとんど変化しない。第１のエッチング処理は反応性ガスを用いた異方性のエッチングにするとコンタクトホールの寸法の精度が良い。
【０１３０】
次に、図９（Ｃ）のように、エッチャントを変えて、第１の形状のレジスト膜１１３及び第２の形状１１４のレジスト膜をレジストエッチングする。レジストエッチングの時間を調節することで、第２の層間膜４６２上に微細な凹凸を形成する第４の形状のレジスト膜１１９と第３の形状のレジスト膜１２０を残すことができる。第３の形状のレジスト膜１２０はコンタクトホール周辺の第２の層間膜をエッチングされないよう保護する。第４の形状のレジスト膜１１９は、第２の形状のレジスト膜１１４の表面の凹凸を反映した形状で、第２の層間膜上に形成される。レジストエッチングは反応性ガスを用いてエッチングすると、第４のエッチング処理と連続して同一の装置でエッチングができる。
【０１３１】
次いで、図１０（Ａ）に示すように、本実施例の第２のエッチング処理として第４の形状のレジスト膜１１９と第３の形状のレジスト膜１２０をレジストとして第２の層間絶縁膜４６２をエッチングする。これにより、第２の層間膜４６２を貫通したコンタクトホール１２１〜１２４ができる。また第４の形状のレジスト膜１１９をマスクとして第２の層間膜４６２の表面の一部がエッチングされる。これにより第２の層間膜の表面に凹凸ができ、第２の凹凸部１２５となる。第４の形状のレジスト膜１１９はできるだけ第２の層間膜に接する面積が小さいほうが、反射型の液晶表示装置の散乱構造において鏡面反射をする割合を小さくできる。
【０１３２】
次いで、第４の形状のレジスト膜１１９と第３の形状のレジスト膜１２０を残したまま、第１の層間絶縁膜４６１をエッチングする。
【０１３３】
次いで、第４の形状のレジスト膜１１９と第３の形状のレジスト膜１２０を剥離する。そして、図１０（Ｂ）のように、第２の層間膜４６２上に反射性を有する画素電極４７０をパターニングにより形成する。画素電極の表面には第２の凹凸部１２５の表面の凹凸を反映した第３の凹凸部１２６ができる。
【０１３４】
本発明において、図１０（Ｂ）の第３の凹凸部１２６の表面凹凸は全反射による光の閉じ込め、視野角特性を考慮すると基板表面に対するテーパー角を１〜３０°望ましくは５〜１５°とすることが望ましい。
【０１３５】
電気光学装置において画像を表示する一つの画素（一つの画素の大きさは縦５００μｍ以下、横５００μｍ以下程度）において、第３の凹凸部１２６とコンタクトホールが形成されるため、第３の凹凸部とコンタクトホール１２１〜１２４の間の距離は必然的に５００μｍ以下となる。
【０１３６】
[実施例６]
本実施例では、アクティブマトリクス基板のＴＦＴの半導体層を形成する結晶質半導体層の他の作製方法について示す。本実施例では特開平７−１３０６５２号公報で開示されている触媒元素を用いる結晶化法を適用することもできる。以下に、その場合の例を説明する。
【０１３７】
実施例１と同様にして、ガラス基板上に下地膜、非晶質半導体層を２５〜８０nmの厚さで形成する。例えば、非晶質シリコン膜を５５nmの厚さで形成する。そして、重量換算で１０ｐｐｍの触媒元素を含む水溶液をスピンコート法で塗布して触媒元素を含有する層を形成する。触媒元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などである。この触媒元素を含有する層１７０は、スピンコート法の他にスパッタ法や真空蒸着法によって上記触媒元素の層を１〜５nmの厚さに形成しても良い。
【０１３８】
そして、結晶化の工程では、まず４００〜５００℃で１時間程度の熱処理を行い、非晶質シリコン膜の含有水素量を５atom％以下にする。そして、ファーネスアニール炉を用い、窒素雰囲気中で５５０〜６００℃で１〜８時間の熱アニールを行う。以上の工程により結晶質シリコン膜から成る結晶質半導体層を得ることができる。
【０１３９】
このうようにして作製された結晶質半導体層から島状半導体層を作製すれば、実施例１と同様にしてアクティブマトリクス基板を完成させることができる。しかし、結晶化の工程においてシリコンの結晶化を助長する触媒元素を使用した場合、島状半導体層中には微量（１×１０17〜１×１０19atoms/cm3程度）の触媒元素が残留する。勿論、そのような状態でもＴＦＴを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリン（Ｐ）によるゲッタリング作用を利用する手段がある。
【０１４０】
この目的におけるリン（Ｐ）によるゲッタリング処理は、図６（Ｃ）で説明した活性化工程で同時に行うことができる。ゲッタリングに必要なリン（Ｐ）の濃度は高濃度ｎ型不純物領域の不純物濃度と同程度でよく、活性化工程の熱アニールにより、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から触媒元素をその濃度でリン（Ｐ）を含有する不純物領域へ偏析させることができる。その結果その不純物領域には１×１０17〜１×１０19atoms/cm3程度の触媒元素が偏析した。このようにして作製したＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【０１４１】
なお、本実施例は、実施例１乃至７のいずれか一と自由に組み合わせることが可能である。
【０１４２】
[実施例７]
本発明を実施して形成された画素部は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＬディスプレイ、アクティブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本発明を実施できる。
【０１４３】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１２及び図１３に示す。
【０１４４】
図１２（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。表示部２００３に適用することができる。
【０１４５】
図１２（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２に適用することができる。
【０１４６】
図１２（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５に適用できる。
【０１４７】
図１２（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２に適用することができる。
【０１４８】
図１２（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
本発明は表示部２４０２に適用することができる。
【０１４９】
図１２（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本発明を表示部２５０２に適用することができる。
【０１５０】
図１３（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本発明を表示部２９０４に適用することができる。
【０１５１】
図１３（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２に適用することができる。
【０１５２】
図１３（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１５３】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜６のどのような組み合わせからなる構成を用いても実現することができる。
【０１５４】
【発明の効果】
上述の構成からなる本発明は、反射型の液晶表示装置において、層間膜を貫通するコンタクトホールを開口すると同時に、層間膜の表面に不規則に配置された凹凸を形成することができる。このため本発明は以下の効果を有する。
【０１５５】
本発明では反射型の液晶表示装置において工程数を増やすことなく、反射電極に入射した光を散乱する散乱構造を作製することができる。
【図面の簡単な説明】
【図１】 反射型の液晶表示装置における散乱構造の作製工程を示す断面図。
【図２】 反射型の液晶表示装置の断面図。
【図３】 アクティブマトリクス基板の作製工程を示す断面図。
【図４】 アクティブマトリクス基板の作製工程を示す断面図。
【図５】 アクティブマトリクス基板の作製工程を示す断面図。
【図６】 画素部の上面図。
【図７】 散乱構造とコンタクトホールとを同時に形成するフォトマスクの一例。
【図８】 散乱構造とコンタクトホールとを同時に作製する工程を示す図。
【図９】 アクティブマトリクス基板の作製工程を示す断面図。
【図１０】 アクティブマトリクス基板の作製工程を示す断面図。
【図１１】 層間膜表面がエッチングされた散乱構造の一例を示す図。
【図１２】 電子機器の一例を示す図。
【図１３】 電子機器の一例を示す図。
【図１４】 従来の反射電極の散乱構造の作製方法を示す断面図。
【符号の説明】
１０５：第１の形状のレジスト膜
１０６：第２の形状のレジスト膜
１０８〜１１１：コンタクトホール
１１２：第２の凹凸部
１２５：第１の凹凸部
４６２：第２の層間膜
４７０：画素電極
Claims (9)
- 有機絶縁材料でなる第１の絶縁膜上に感光性樹脂を形成し、
フォトマスクを通過した光で前記感光性樹脂を露光し現像液に浸漬して、前記感光性樹脂に複数の開口部と、第１の凹凸とを形成し、
前記感光性樹脂をマスクとして、前記感光性樹脂と、前記第１の絶縁膜とを同時にエッチングし、複数のコンタクトホールと、第２の凹凸とを形成し、
前記複数のコンタクトホールと、前記第２の凹凸とを形成したときに、前記複数のコンタクトホールの間の前記第１の絶縁膜上に残された感光性樹脂を除去し、
前記複数のコンタクトホール、及び前記第２の凹凸を覆う反射性を有する導電膜を形成する電気光学装置の作製方法であって、
前記複数の開口部は、前記第１の絶縁膜に達する深さを有し、
前記第１の凹凸は、前記複数の開口部の深さより浅く、
前記複数のコンタクトホールは、前記複数の開口部の下方の前記第１の絶縁膜を選択的に除去して形成され、
前記第２の凹凸は、前記第１の凹凸の下方の前記第１の絶縁膜の表面に形成されたことを特徴とする電気光学装置の作製方法。 - 請求項１において、
前記複数のコンタクトホールと、前記第２の凹凸とを同時に形成することを特徴とする電気光学装置の作製方法。 - 半導体層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にソース又はドレイン配線となる第１の導電膜を形成し、
前記第１の導電膜を覆ってシリコンを含む絶縁膜を形成し、
前記シリコンを含む絶縁膜上に有機絶縁材料でなる第１の絶縁膜を形成し、
フォトマスクを通過した光で感光性樹脂を露光し現像液に浸漬して、前記感光性樹脂に複数の開口部と、第１の凹凸とを形成し、
前記感光性樹脂をマスクとして、前記感光性樹脂と、前記第１の絶縁膜とを同時にエッチングし、複数の第１のコンタクトホールと、第２の凹凸とを形成し、
前記複数の第１のコンタクトホールの下方の前記シリコンを含む絶縁膜、及び前記ゲート絶縁膜を除去して、複数の第２のコンタクトホールを形成し、
前記複数の第１のコンタクトホールと、前記第２の凹凸とを形成したときに、前記複数の第１のコンタクトホールの間の前記第１の絶縁膜上に残された感光性樹脂を除去し、
前記複数の第１のコンタクトホール、前記複数の第２のコンタクトホール、及び前記第２の凹凸を覆う反射性を有する第２の導電膜を形成する電気光学装置の作製方法であって、
前記複数の開口部は、前記第１の絶縁膜に達する深さを有し、
前記第１の凹凸は、前記複数の開口部の深さより浅く、
前記複数の第１のコンタクトホールは、前記複数の開口部の下方の前記第１の絶縁膜を選択的に除去して形成され、
前記第２の凹凸は、前記第１の凹凸の下方の前記第１の絶縁膜の表面に形成され、
前記複数の第２のコンタクトホールは、前記半導体層に達する深さを有することを特徴とする電気光学装置の作製方法。 - 請求項１乃至３のいずれか一において、
前記フォトマスクの前記第１の凹凸を形成する領域は、円または楕円が不規則に配置したパターンを有することを特徴とする電気光学装置の作製方法。 - 請求項１乃至４のいずれか一において、
前記第１の絶縁膜は、アクリル樹脂膜又はポリイミド樹脂膜であることを特徴とする電気光学装置の作製方法。 - 請求項１乃至５のいずれか一において、
前記感光性樹脂のエッチング速度に対し前記第１の絶縁膜のエッチング速度が０．５〜１．５倍であることを特徴とする電気光学装置の作製方法。 - 請求項１乃至６のいずれか一において、
前記反射性を有する導電膜は表面に凹凸を有し、凸部のテーパー角が基板面に対し５〜１５°とすることを特徴とする電気光学装置の作製方法。 - 請求項１乃至７のいずれか一において、
前記電気光学装置がアクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＬディスプレイ、又はアクティブマトリクス型ＥＣディスプレイであることを特徴とする電気光学装置の作製方法。 - 請求項１乃至８のいずれか一において、
前記電気光学装置が反射型の液晶表示装置であることを特徴とする電気光学装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001161485A JP4674994B2 (ja) | 2000-05-29 | 2001-05-29 | 電気光学装置の作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000159223 | 2000-05-29 | ||
| JP2000-159223 | 2000-05-29 | ||
| JP2001161485A JP4674994B2 (ja) | 2000-05-29 | 2001-05-29 | 電気光学装置の作製方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010216489A Division JP4827984B2 (ja) | 2000-05-29 | 2010-09-28 | 液晶表示装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002055631A JP2002055631A (ja) | 2002-02-20 |
| JP2002055631A5 JP2002055631A5 (ja) | 2007-07-26 |
| JP4674994B2 true JP4674994B2 (ja) | 2011-04-20 |
Family
ID=26592844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001161485A Expired - Fee Related JP4674994B2 (ja) | 2000-05-29 | 2001-05-29 | 電気光学装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4674994B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4827984B2 (ja) * | 2000-05-29 | 2011-11-30 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| KR100878236B1 (ko) * | 2002-06-12 | 2009-01-13 | 삼성전자주식회사 | 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법 |
| KR101061844B1 (ko) * | 2004-06-29 | 2011-09-02 | 삼성전자주식회사 | 박막 표시판의 제조 방법 |
Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53147A (en) * | 1976-06-23 | 1978-01-05 | Matsushita Electric Ind Co Ltd | Preparation of hologram recording media |
| JPH03198237A (ja) * | 1989-12-26 | 1991-08-29 | Hitachi Chem Co Ltd | 光ディスク用スタンパの製造法 |
| JPH05281533A (ja) * | 1992-04-02 | 1993-10-29 | Sharp Corp | 反射型液晶表示装置およびその製造方法 |
| JPH06175126A (ja) * | 1992-12-11 | 1994-06-24 | Sharp Corp | 反射型液晶表示装置およびその製造方法 |
| JPH06235797A (ja) * | 1993-02-10 | 1994-08-23 | Nikon Corp | Ｘ線反射用光学素子およびそれを有するｘ線光学系 |
| JPH07244206A (ja) * | 1994-01-14 | 1995-09-19 | Ricoh Opt Ind Co Ltd | 光学デバイス用材料・光学デバイス・光学デバイス製造方法 |
| JPH08101383A (ja) * | 1994-10-03 | 1996-04-16 | Sharp Corp | 反射型液晶表示装置およびその製造方法 |
| JPH09152597A (ja) * | 1995-11-28 | 1997-06-10 | Sharp Corp | 反射型液晶表示装置およびその製造方法 |
| JPH09266288A (ja) * | 1996-03-28 | 1997-10-07 | Nec Corp | 半導体装置の製造方法 |
| JPH11126907A (ja) * | 1997-10-24 | 1999-05-11 | Sharp Corp | 薄膜トランジスタおよびその製造方法 |
| JPH11218751A (ja) * | 1997-11-25 | 1999-08-10 | Sharp Corp | 反射型液晶表示装置およびその製造方法 |
| JPH11258617A (ja) * | 1999-01-14 | 1999-09-24 | Sharp Corp | 反射型液晶表示装置の製造方法 |
| JPH11305221A (ja) * | 1998-04-27 | 1999-11-05 | Ricoh Co Ltd | 反射型液晶表示装置およびその製造方法 |
| JPH11316382A (ja) * | 1998-03-05 | 1999-11-16 | Sharp Corp | 液晶表示パネル及びその製造方法 |
| JP2000089217A (ja) * | 1998-09-08 | 2000-03-31 | Matsushita Electric Ind Co Ltd | 反射型液晶表示装置とその製造方法 |
| JP2000206564A (ja) * | 1999-01-13 | 2000-07-28 | Advanced Display Inc | 反射型液晶表示装置及びその製造方法 |
| JP2000349301A (ja) * | 1999-04-01 | 2000-12-15 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2000349300A (ja) * | 1999-03-29 | 2000-12-15 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
-
2001
- 2001-05-29 JP JP2001161485A patent/JP4674994B2/ja not_active Expired - Fee Related
Patent Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53147A (en) * | 1976-06-23 | 1978-01-05 | Matsushita Electric Ind Co Ltd | Preparation of hologram recording media |
| JPH03198237A (ja) * | 1989-12-26 | 1991-08-29 | Hitachi Chem Co Ltd | 光ディスク用スタンパの製造法 |
| JPH05281533A (ja) * | 1992-04-02 | 1993-10-29 | Sharp Corp | 反射型液晶表示装置およびその製造方法 |
| JPH06175126A (ja) * | 1992-12-11 | 1994-06-24 | Sharp Corp | 反射型液晶表示装置およびその製造方法 |
| JPH06235797A (ja) * | 1993-02-10 | 1994-08-23 | Nikon Corp | Ｘ線反射用光学素子およびそれを有するｘ線光学系 |
| JPH07244206A (ja) * | 1994-01-14 | 1995-09-19 | Ricoh Opt Ind Co Ltd | 光学デバイス用材料・光学デバイス・光学デバイス製造方法 |
| JPH08101383A (ja) * | 1994-10-03 | 1996-04-16 | Sharp Corp | 反射型液晶表示装置およびその製造方法 |
| JPH09152597A (ja) * | 1995-11-28 | 1997-06-10 | Sharp Corp | 反射型液晶表示装置およびその製造方法 |
| JPH09266288A (ja) * | 1996-03-28 | 1997-10-07 | Nec Corp | 半導体装置の製造方法 |
| JPH11126907A (ja) * | 1997-10-24 | 1999-05-11 | Sharp Corp | 薄膜トランジスタおよびその製造方法 |
| JPH11218751A (ja) * | 1997-11-25 | 1999-08-10 | Sharp Corp | 反射型液晶表示装置およびその製造方法 |
| JPH11316382A (ja) * | 1998-03-05 | 1999-11-16 | Sharp Corp | 液晶表示パネル及びその製造方法 |
| JPH11305221A (ja) * | 1998-04-27 | 1999-11-05 | Ricoh Co Ltd | 反射型液晶表示装置およびその製造方法 |
| JP2000089217A (ja) * | 1998-09-08 | 2000-03-31 | Matsushita Electric Ind Co Ltd | 反射型液晶表示装置とその製造方法 |
| JP2000206564A (ja) * | 1999-01-13 | 2000-07-28 | Advanced Display Inc | 反射型液晶表示装置及びその製造方法 |
| JPH11258617A (ja) * | 1999-01-14 | 1999-09-24 | Sharp Corp | 反射型液晶表示装置の製造方法 |
| JP2000349300A (ja) * | 1999-03-29 | 2000-12-15 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2000349301A (ja) * | 1999-04-01 | 2000-12-15 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002055631A (ja) | 2002-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6499266B2 (ja) | 液晶表示装置、携帯電話 | |
| JP5132827B2 (ja) | 半導体装置及び電子機器 | |
| JP5600762B2 (ja) | 半導体装置 | |
| JP5057613B2 (ja) | 半導体装置及び電子機器 | |
| JP4485078B2 (ja) | 半導体装置の作製方法 | |
| US7537972B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20070241404A1 (en) | Semiconductor device and manufacturing method thereof | |
| US20060163583A1 (en) | Semiconductor device, liquid crystal device, electronic apparatus, and method of manufacturing semiconductor device | |
| JP4674994B2 (ja) | 電気光学装置の作製方法 | |
| JP4926332B2 (ja) | 半導体装置、電気光学装置及び電子機器 | |
| JP4827984B2 (ja) | 液晶表示装置の作製方法 | |
| JP2011164628A (ja) | 電気光学装置の作製方法 | |
| JP5352710B2 (ja) | 電気光学装置 | |
| JP2002006774A (ja) | 電気光学装置の作製方法 | |
| JP2008083731A (ja) | 半導体装置 | |
| JP4485481B2 (ja) | 半導体装置の作製方法 | |
| JP4704363B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070612 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070612 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100819 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |