JPH11126907A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法Info
- Publication number
- JPH11126907A JPH11126907A JP29210897A JP29210897A JPH11126907A JP H11126907 A JPH11126907 A JP H11126907A JP 29210897 A JP29210897 A JP 29210897A JP 29210897 A JP29210897 A JP 29210897A JP H11126907 A JPH11126907 A JP H11126907A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- thin film
- electrode
- insulating film
- resin insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
おける画素電極を駆動するのに用いられる薄膜トランジ
スタにおいて、上下の電極間を接続するコンタクトホー
ルに起因する段差により発生する電極の断線を抑制し、
電極間の安定した接続を得る。 【解決手段】 アクティブマトリクス型液晶表示装置な
どにおける画素電極を駆動するのに用いられる薄膜トラ
ンジスタにおいて、スイッチング素子の画素電極と接続
されるドレイン電極上にドレイン電極とは材質が異な
り、かつ酸化され難くい金属膜あるいは酸化物半導体薄
膜によるキャップ電極を積層形成する。そして、樹脂絶
縁膜によって段差を平坦化するとともに、この樹脂絶縁
膜に底部と上部とで口径が異なるコンタクトホールを開
口して、その部分にメッキ法によって金属を充填する。
Description
ス型液晶表示装置などにおける画素電極を駆動するのに
用いられる薄膜トランジスタに関するものであり、特に
絶縁膜を介してスイッチング素子と画素電極との接続を
良好に行うための電極構造を有する薄膜トランジスタに
関するものである。
導体装置や、これらの半導体装置を組み込んだ電子機器
あるいは家庭電化製品などが開発され、市場で大量に販
売されている。現在ではテレビ受像機は勿論のこと、V
TRやパーソナルコンピュータなども広く一般に普及し
ており、さほど珍しいものではなくなっている。中で
も、薄型で軽量かつ低消費電力であるという利点を有す
るディスプレイとして液晶表示装置が注目を集めてい
る。特に各画素毎に薄膜トランジスタ(以下TFTと称
する。)などのスイッチング素子を設け、これにより各
画素を制御するようにしたアクティブマトリクス型の液
晶表示装置が解像度に優れ、鮮明な画像が得られるなど
の理由から注目されている。
コン薄膜を用いたTFTが知られており、このTFTを
搭載したアクティブマトリクス型液晶表示装置が数多く
商品化されている。現在、この非晶質シリコン薄膜を用
いたTFTに代わるアクティブ素子として、画素電極を
駆動させるための画素用TFTとその画素駆動用TFT
を駆動させるための駆動回路とを一つの基板上に一体形
成することができる可能性の有る多結晶シリコン薄膜を
用いたTFTを形成する技術に大きな期待が寄せられて
いる。
いられている非晶質シリコン薄膜に比べて高移動度を有
しており、高性能なTFTを形成することが可能となっ
ている。画素駆動用TFTを駆動させるための駆動回路
を一つの安価なガラス基板上に一体形成することが実現
されると、従来に比べて製造コストが大幅に低減される
ことになる。
となる多結晶シリコン薄膜をガラス基板上に作成する技
術としては、ガラス基板上に非晶質シリコン薄膜を堆積
した後に600℃程度の温度で数時間〜数十時間熱処理
して結晶化させる固相成長法や、エキシマレーザーなど
のパルスレーザー光を照射し、その部分の非晶質シリコ
ン薄膜を瞬時に熔融させて再結晶化させるレーザー結晶
化法などの方法が提案されている。
には、画素電極にITO(Indium Tin Ox
ide)などの透明導電性薄膜を用いた透過型液晶表示
装置と、画素電極に金属などの反射電極を用いた反射型
液晶表示装置とがある。本来、液晶表示装置は自発光型
のディスプレイではないため、透過型液晶表示装置の場
合には、液晶表示装置の背後に照明装置、所謂バックラ
イトを配置して、そこから入射される光によって表示を
行っている。また、反射型液晶表示装置の場合には、外
部からの入射光を反射電極によって反射させることによ
って表示を行っている。
トを使用しないため消費電力が極めて小さいが、使用環
境あるいは使用条件、即ち周囲の明るさなどによって表
示の明るさやコントラストが左右されてしまうという問
題を有している。
のようにバックライトを用いて表示を行うため消費電力
は大きくなるものの、周囲の明るさなどにさほど影響さ
れることなく、明るくて高いコントラストを有する表示
を行うことができるという利点を有している。
導電性薄膜あるいは金属などからなる画素電極は、TF
Tのドレイン電極に接続され、隣接するゲート配線やソ
ース配線と短絡しないように、これらと一定の間隔を有
するように形成されている。近年では画素電極の有効面
積を拡大するために、図12に示すようなTFT上を含
む基板51上全面に、ポリイミド樹脂やアクリル樹脂か
らなる層間絶縁膜58を形成し、該層間絶縁膜58に開
口したコンタクトホール63を介してTFTのドレイン
電極61と層間絶縁膜58上に形成された画素電極64
とを接続する保護膜上画素電極構造(以下、ピクセル・
オン・パッシ構造と呼ぶ)が提案されている。
ミド樹脂やアクリル樹脂からなる層間絶縁膜58によっ
て、ゲート配線やソース配線と絶縁されることになるた
め、画素電極64の端部をゲート配線やソース配線の上
方に重ねて配置することが可能となり、このことによ
り、画素電極64の有効面積、即ち開口率を拡大するこ
とができるようになっている。更に、ポリイミド樹脂や
アクリル樹脂からなる層間絶縁膜58は、TFTやゲー
ト配線、ソース配線に起因する段差を容易に平坦化する
ことができるため、液晶層70の配向乱れを極めて少な
くするという効果も有している。
ート配線、ソース配線に起因する段差を平坦化するため
に、ポリイミド樹脂やアクリル樹脂からなる層間絶縁膜
58を1μm以上、例えば2μm〜4μmの厚みに堆積
させる必要がある。そのため、画素電極64とTFTの
ドレイン電極61とを接続するために開口するコンタク
トホール63による段差が大きなものとなり、画素電極
64とTFTのドレイン電極61との接続が良好に行わ
れない場合もしばしば発生してしまう。
ることによって、TFTやゲート配線、ソース配線に起
因する段差は低減されるものの、コンタクトホール63
に起因する段差が画素電極64の表面にも反映され、画
素電極64の一部の領域に大きな段差が生じてしまい、
そこで液晶層70の配向の乱れが発生して表示品位の低
下を引き起こすという問題も発生してしまう。
ば特開平4−220625号公報に示されているよう
に、コンタクトホール63部分に樹脂からなる層間絶縁
膜58の表面とほぼ同じ高さとなる金属などの導電体7
1を設ける方法が提案されている。この製造方法は、T
FTのドレイン電極61上に金属などからなる導電体7
1を形成し、TFTなどの段差を平坦化する層間絶縁膜
58を堆積させた後、導電体71の表面が露出するよう
に層間絶縁膜58をエッチングして、画素電極64を接
続するというものである。
平1−68727号公報あるいは特開平4−30562
7号公報に示されるように、TFTのドレイン電極61
と画素電極64との間、即ちコンタクトホール63部分
にメッキなどの導電体71を電気化学的方法によって形
成し、そこに画素電極64を接続するというような製造
方法も提案されている。
示されるように、ソース領域上のゲート絶縁膜に開口さ
れるコンタクトホールの径よりも層間絶縁膜に開口され
るコンタクトホールの径を大きく形成して、結果として
コンタクトホールを階段状に形成して画素電極との接続
面積を増やす方法も提案されている。
面の形状は、液晶層の配向に乱れを生じさせる大きな要
因となっている。これは、基板表面に凹凸が存在すると
その部分で液晶層の配向に乱れが生じるためである。最
近では上述した図12のように、ピクセル・オン・パッ
シ構造によって、TFT、ゲート配線やソース配線によ
る段差が緩和され、平坦化膜が形成された時点では基板
表面には殆ど凹凸が存在していない。
め、画素電極の膜厚分の段差および画素電極とTFTの
ドレイン電極とを接続するためのコンタクトホールによ
る窪みが形成されている。画素電極の膜厚分の段差はせ
いぜい数千Å程度であるが、コンタクトホールによる窪
みは数μmであり、画素電極の膜厚分の段差とは比較に
ならない程大きなものとなっている。
の接続を良好なものとするためには、コンタクトホール
をテーパー形状に加工して傾斜を持たせるようにすれば
よいが、TFTの微細化に伴いコンタクトホールの寸法
も微細化していることから、極端なテーパー形状加工が
行えない状況にある。つまり、極端なテーパー形状に加
工してしまうとコンタクトホールの寸法が大きくなって
しまうからである。コンタクトホールの寸法を大きくし
てしまうと、上述したようにコンタクトホールに起因す
る段差が画素電極の表面に反映され、画素電極の一部の
領域に大きな段差が生じ、その段差で液晶層の配向の乱
れが発生して、表示品位の低下を引き起こす大きな要因
になる。
の影響は顕著となる。例えば、画素電極のサイズが25
μm角でありコンタクトホールの寸法が5μm角であっ
たとすると画素電極の面積に占めるコンタクトホールの
割合は4%となる。しかしながら、コンタクトホールの
開口工程ではエッチングによる寸法シフトが発生しやす
く、仮に完成時にコンタクトホールの寸法が10μm角
になってしまったとするとコンタクトホールの占める割
合は16%にまで達してしまうことになる。このような
状況下では、TFTのドレイン電極と画素電極との良好
な接続を維持しつつコンタクトホールの段差に起因する
不都合を解消することは容易なことではない。
問題点を解決するための方法として提案されたものであ
り、特開平4−220625号公報に示されている従来
の方法では、TFTのドレイン電極上に金属などからな
る導電体を形成し、TFTなどの段差を平坦化する膜を
堆積させた後、導電体の表面を露出させるようにして、
その部分に画素電極を接続するというような構成が開示
されている。そのため画素電極の表面は平坦な状態とな
り、コンタクトホールの段差に起因する液晶層の配向の
乱れや画素電極とTFTのドレイン電極との接続不良を
低減することができると考えられる。
ール部分にポリイミド樹脂やアクリル樹脂からなる層間
絶縁膜の膜厚と同程度の膜厚、即ち2μm〜4μmの膜
厚を有する柱状の金属などからなる導電体を形成する必
要がある。このような導電体を形成するためには、通常
スパッタリング法あるいはプラズマCVD法によって導
電体を成膜すると考えられるが、その際、膜厚が厚いた
めに成膜に長時間を要したり、成膜途中や成膜後に膜剥
がれが生じたりすることが考えられる。また、仮に正常
に成膜が完了したとしても、これをエッチングして柱状
にパターニングするにはさらに長時間のエッチングを要
することとなり、このような方法は容易なことではな
い。
平1−68727号公報あるいは特開平4−30562
7号公報などに示されている従来の方法には、TFTの
ドレイン電極と画素電極との間、即ちコンタクトホール
の部分に、メッキなどの電気化学的方法によって導電体
を形成し、そこに画素電極を接続するというような構成
が開示されている。これらによるとドレイン電極と画素
電極とを繋ぐ導電体は、コンタクトホールの部分に自己
整合的に形成されるため、導電体を形成するためのフォ
トリソ工程が不要となり、更には導電体に接続される画
素電極の表面、特にコンタクトホールによる段差を解消
することが可能となっている。
電気化学的方法によって形成された導電体とドレイン電
極との密着性が必ずしも良好なものになるとは限らな
い。ドレイン電極を構成する金属材料によっては、その
表面に酸化膜などが形成され易すいものがある。一般
に、TFTの電極や配線材料として広く利用されている
AlやTiなどがこれに該当する。金属材料の表面に酸
化膜などが形成されると十分な膜厚のメッキ層が得られ
ないばかりでなく、密着性も良好なものにはならない。
このような金属材料に対しては、事前に各種の表面処理
を施すなどの複雑な工程が必要であり、かなりのノウハ
ウが要求される。
されている従来の方法には、ソース領域上のゲート絶縁
膜に開口されるコンタクトホールの径よりも層間絶縁膜
に開口されるコンタクトホールの径を大きく形成して、
結果としてコンタクトホールを階段状に形成して画素電
極を接続するような構成が開示されている。これによる
と、ドレイン電極と画素電極との接触面積が増えるため
良好な接続が得られると考えられる。
と画素電極との接触面積が増えるものの、依然としてコ
ンタクトホールによる段差は存在しており、その段差に
よる液晶層の配向乱れに関しては解消されていないまま
である。
みなされたものであり、アクティブマトリクス型液晶表
示装置などにおける画素電極を駆動するのに用いられる
薄膜トランジスタにおいて、上下の電極間を接続するコ
ンタクトホールに起因する段差により発生する電極の断
線を抑制し、電極間の安定した接続を得ることを目的と
している。
の薄膜トランジスタは、絶縁性基板上に積層形成された
半導体薄膜、ゲート絶縁膜、ゲート電極、ソース電極、
ドレイン電極と、これらによって生じる段差を被覆して
平坦な表面を形成する樹脂絶縁膜とを有する薄膜トラン
ジスタにおいて、前記ドレイン電極の表面には、該ドレ
イン電極とは材質が異なり、かつ表面が酸化され難くい
金属薄膜あるいは導電性の酸化物半導体薄膜からなるキ
ャップ電極が形成され、前記樹脂絶縁膜には、前記キャ
ップ電極にまで達し、かつ底部よりも上部の口径が大き
いコンタクトホールが開口されており、前記コンタクト
ホールには金属膜が充填されているとともに、該コンタ
クトホールの底部において前記キャップ電極と電気的に
接続され、該コンタクトホールの上部において前記樹脂
絶縁膜上に形成された上部電極と電気的に接続されて、
前記ドレイン電極と該上部電極とを電気的に接続してい
ることを特徴としており、そのことにより、上記目的が
達成される。
r、Cu、Fe、Wのうちの何れかを主成分とする金属
薄膜であるか、または、ITO、SnO2からなる薄膜
であることが好ましい。
径が大きなコンタクトホールは、底部から上部に向けて
連続的に口径が大きくなっているとともに、該コンタク
トホールにおける底部および上部の口径は、ともに前記
ドレイン電極の外形寸法を越えない範囲内に形成されて
いることが好ましい。
口径が大きなコンタクトホールは、底部から上部に向け
て段階的に口径が大きくなっているとともに、該コンタ
クトホールにおける底部および上部の口径は、ともに前
記ドレイン電極の外形寸法を越えない範囲内に形成され
ていることが好ましい。
ンジスタの製造方法は、絶縁性基板上に半導体薄膜、ゲ
ート絶縁膜、ゲート電極、ソース電極、ドレイン電極と
が順次積層形成された薄膜トランジスタの製造方法にお
いて、前記ドレイン電極の表面に、該ドレイン電極とは
材質が異なり、かつ表面が酸化され難くい金属薄膜ある
いは導電性の酸化物半導体薄膜からなるキャップ電極を
形成する工程と、前記絶縁性基板上に、前記積層形成に
よって生じる段差を被覆して平坦な表面を形成する樹脂
絶縁膜を堆積する工程と、前記樹脂絶縁膜に、前記キャ
ップ電極にまで達し、かつ底部よりも上部の口径が大き
なコンタクトホールを開口する工程と、前記コンタクト
ホールにメッキ法によって金属膜を充填することによ
り、該コンタクトホールの底部において前記キャップ電
極と電気的に接続し、該コンタクトホールの上部におい
て前記樹脂絶縁膜上に形成された上部電極と電気的に接
続して、前記ドレイン電極と該上部電極とを電気的に接
続する工程と、を有することを特徴としており、そのこ
とにより、上記目的が達成される。
トホールを開口する工程は、エッチングにより行われる
とともに、該エッチング工程の途中段階においてエッチ
ングレートを当初のエッチングレートよりも大きくする
ことが好ましい。
ンタクトホールを開口する工程は、酸素プラズマによる
ドライエッチングにより行われるとともに、該エッチン
グ工程の途中段階においてフッ素系ガスを添加すること
が好ましい。
ンジスタの製造方法は、絶縁性基板上に半導体薄膜、ゲ
ート絶縁膜、ゲート電極、ソース電極、ドレイン電極と
が順次積層形成された薄膜トランジスタの製造方法にお
いて、前記ドレイン電極の表面に、該ドレイン電極とは
材質が異なり、かつ表面が酸化され難くい金属薄膜ある
いは導電性の酸化物半導体薄膜からなるキャップ電極を
形成する工程と、前記絶縁性基板上に、前記積層形成に
よって生じる段差を被覆して平坦な表面を形成する第1
の樹脂絶縁膜を堆積する工程と、前記第1の樹脂絶縁膜
上に、第2の樹脂絶縁膜を堆積する工程と、前記第2の
樹脂絶縁膜に、所定形状のコンタクトホールを開口する
工程と、前記第1の樹脂絶縁膜に、前記キャップ電極に
まで達し、かつ前記第2の樹脂絶縁膜に開口されたコン
タクトホールよりも口径の小さいコンタクトホールを形
成する工程と、前記第1、第2の樹脂絶縁膜に開口され
たコンタクトホールにメッキ法によって金属膜を充填す
ることにより、該第1の樹脂絶縁膜に開口されたコンタ
クトホールの底部において前記キャップ電極と電気的に
接続し、該第2の樹脂絶縁膜に開口されたコンタクトホ
ールの上部において前記第2の樹脂絶縁膜上に形成され
た上部電極と電気的に接続して、前記ドレイン電極と該
上部電極とを電気的に接続する工程と、を有することを
特徴としており、そのことにより、上記目的が達成され
る。
て図面に基づいて説明する。図1は本発明のTFTを示
した断面図であり、図2はその平面図である。なお、図
1は図2中のA−A′線の部分における断面を示してい
る。
FTは、図1に示すように、概ね次のような構成となっ
ている。ガラスなどの絶縁性基板1上にSiO2膜など
からなるベースコート膜2が堆積され、その上にシリコ
ン薄膜からなるTFTの活性層3が所定の形状に形成さ
れており、該活性層3上にはSiO2膜などの絶縁膜が
堆積されてゲート絶縁膜4が形成されている。この活性
層3上には該ゲート絶縁膜4を挟んでAlなどの金属材
料からなるゲート電極5が所定の形状に形成されてい
る。
注入されたソース領域およびドレイン領域6とゲート電
極5の下方の領域に不純物イオンが注入されていないチ
ャネル領域7とが形成され、その後、全面に絶縁膜を堆
積して層間絶縁膜8が形成される。このソース領域およ
びドレイン領域6の上方の層間絶縁膜8およびゲート絶
縁膜4にはコンタクトホール9が開口されており、Al
などの金属材料からなるソース電極10およびドレイン
電極11が形成されてソース領域およびドレイン領域6
にそれぞれ接続されている。
i、Crなどに代表される酸化され難くい金属膜あるい
はITOなどの透明導電膜を堆積させて、キャップ電極
12を形成した。
樹脂などを塗布して平坦化膜13を形成し、この平坦化
膜13にコンタクトホール14を開口して、前記キャッ
プ電極12上にメッキ法によってメッキ層15を形成す
る。そして、このメッキ層15上に電気的に接続される
ようにAlなどの金属あるいはITOなどの透明導電性
薄膜を堆積させ、所定の形状にパターニングして画素電
極16を形成する。
ンタクトホール14に起因する凹状の窪み部分を充填
し、そのメッキ層15に画素電極16を電気的に接続す
るような構成としているため、最上層の表面が平坦なも
のとなり、画素電極16の表面に液晶分子の配向を乱す
ような凹凸を生じさせることがなくなる。
形成する際に、ドレイン電極11上にキャップ電極12
を形成しているため、安定してメッキ層15を形成する
ことができる。従って、新たにメッキ工程用設備を設置
する以外に特殊な装置や複雑な前処理を必要とすること
がなく、メッキ層15の形成工程以外は、従来のアクテ
ィブマトリクス型液晶表示装置やTFTを製造するため
に用いられている成膜方法やエッチング方法により簡便
に製造することが可能である。
明の実施の形態1における製造方法の詳細について説明
する。図3〜図4は、本実施の形態1におけるTFTの
製造工程を示した断面図である。
の絶縁性基板1上にTFTを周知の方法によって作成す
る。作成方法は概ね以下の通りである。
らなるベースコート膜2をスパッタリング法やプラズマ
CVD法によって堆積させる。次に、多結晶シリコン薄
膜や非晶質シリコン薄膜などを例えば30nm〜50n
m程度の膜厚に堆積し、堆積された膜が非晶質シリコン
薄膜の場合は上方からレーザー光が照射して多結晶化す
る。多結晶化されたシリコン薄膜は所定の形状にパター
ニングされTFTの活性層3となる。
縁膜が堆積されゲート絶縁膜4が形成され、該活性層3
上にはゲート絶縁膜4を介してAlなどの金属材料から
なるゲート電極5が所定の形状に形成される。
クとして不純物イオンが注入され、その後注入した不純
物イオンを活性化するための加熱処理が施されてソース
領域およびドレイン領域6が形成される。このときゲー
ト電極5の下方の領域には不純物イオンが注入されてい
ないチャネル領域7が形成される。
堆積されて層間絶縁膜8が形成される。最後にソース領
域およびドレイン領域6の上方に位置する層間絶縁膜8
およびゲート絶縁膜4にコンタクトホール9が開口した
後、Alなどの金属材料からなるソース電極10および
ドレイン電極11を形成し、該ソース電極10およびド
レイン電極11がソース領域およびドレイン領域6に接
続される。本実施の形態1におけるTFTは、このよう
にして製造される。
を活性層3に用いたコプラナ型TFTについて説明した
が、非晶質シリコン薄膜を活性層3に用いた逆スタガ型
TFTであってもよい。
ドレイン電極11と異なる材質の金属膜あるいは透明導
電性薄膜を堆積させて、所定形状にパターニングし、キ
ャップ電極12を形成した。このときの金属膜として
は、Ni、Cr、Cu、Fe、Wなどを用いることが可
能であり、また、透明導電性薄膜としては、ITO、S
nO2などを用いることが可能である。
リイミド樹脂やアクリル樹脂などを塗布して平坦化膜1
3を形成する。本実施の形態1では、樹脂にオプトマー
SS(日本合成ゴム社製)を用い、2μm〜4μm、例
えば最大で2μmの厚みになるように基板1上に塗布形
成した。
平坦化膜13にコンタクトホール14を開口した。この
コンタクトホール14の開口には、酸素ガスによるドラ
イエッチングを用いることができる。本実施の形態1で
は、酸素ガス流量400sccm、高周波電力600
W、ガス圧力20mTorrの条件でエッチングを行っ
てコンタクトホール14を形成した。また、このコンタ
クトホール14の内壁は、概ね80°〜60°の角度に
傾斜させて形成した。また、このコンタクトホール13
を開口する際には、アライメント精度を考慮してドレイ
ン電極11側のコンタクトホール13の口径を比較的小
さくし、確実にドレイン電極11上に開口するように
し、また、平坦化膜12の表面側の口径もドレイン電極
11の外形寸法を越えない範囲にすることが望ましい。
これは、電極間の接続を確実なものとし、このTFTを
液晶表示装置などに用いた際に不必要に開口率を低下さ
せないためにも重要である。なお、このとき平坦化膜1
3に用いられる樹脂は感光性を有するものであってもよ
い。
トホール14の部分にメッキ法によって金属膜を充填し
メッキ層15を形成する。一般にメッキ法と言えば電解
メッキ法を指すことが多く、この方法は、メッキしたい
金属イオンを含む水溶液中に直流電流を流し、陰極面に
金属膜を得るというものである。このメッキ工程の様子
を図11に示す。この工程で用意される設備としては、
メッキ液19と該メッキ液19を入れるメッキ槽20、
それに直流電源21である。陽極22にはメッキする金
属と同じ材質の電極を用いるのが一般的であり、Niを
メッキする場合にはニッケル電極、Agをメッキする場
合には銀電極を用いる。また、メッキされる金属として
は、Cu、Ag、Au、Cr、Fe、Ni、Ptなどを
用いることができる。本発明においては、特にメッキす
る金属を限定する必要はないが、後述するように下地材
料との相性も考慮して決定するほうが好ましく、Ni、
Cu、Agなどが特に有望である。例えば、Niは比較
的容易にメッキが可能であり、工業用に広く用いられて
いるし、Cu、Agなどは電気抵抗が十分に低いため電
極などに用いるには好適であると考えられるからであ
る。水溶液としては、例えばNiやAgの場合、硫酸ニ
ッケル、塩化ニッケル、シアン化銀などが用いられる。
行った。メッキ液としては、例えばシルブレックスII
(日本エレクトロプレイティング・エンジニヤース社
製)を用い、電流密度1A/dm2、メッキ液温度25
℃で約2分間程度メッキを行い、約2μm程度のメッキ
層15を形成した。メッキ層15の膜厚は電流密度と時
間とを制御することにより決定することができる。電流
密度やメッキ液温度については、メッキ液の種類によっ
て異なるため適宜決定すればよく、本実施の形態1で
は、電流密度1〜5A/dm2、メッキ液温度20〜3
0℃の範囲で条件を設定した。本実施の形態1における
このような条件は、コンタクトホール13のようにメッ
キする部分の面積が小さい場合には低電流密度で行う方
が良好な結果が得られ易すいことを考慮して決定したも
のでる。
明する。メッキ工程の前には、メッキされる対象物の表
面を水洗する以外に必要に応じて塩酸などで表面の処理
を行う。メッキ工程の後には、70℃前後の温純水で洗
浄して乾燥させる。なお、本実施の形態1では単一金属
のメッキの例を示したが、合金のメッキであっても差し
支えない。
15に電気的に接するようにITOなどの透明導電性薄
膜やAlなどの金属膜を堆積させ、フォトレジストによ
るマスクを用いてパターニングして所定の形状の画素電
極16を形成する。
に、Ni、Cr、Cu、Fe、Wなどの金属膜、あるい
はITOやSnO2などの透明導電性薄膜からなるキャ
ップ電極12が形成されている。このキャップ電極12
を構成するITOやSnO2などは元来酸化物薄膜であ
り、それ自身が導電性を有する酸化物半導体である。従
って、金属材料のように表面に絶縁性の酸化膜が形成さ
れるというような表面状態の変化が少なく、常に良好な
導通を確保することができる。また、Ni、Cr、C
u、Fe、Wなどの金属膜は、表面が酸化され難くく、
かつその上にメッキ層15を形成した際に特に密着性が
良好となるという特徴を有している。特にNi上にNi
メッキ、Cr上にCrメッキなどのような同一金属同志
の密着性は良好であり、Cu上にAgメッキあるいはA
uメッキする場合にも同様に良好な密着性を得ることが
できる。そのため、本実施の形態1では良質のメッキ層
15を容易に形成することができた。
はメッキ層15との導通や密着性の確保のために形成す
るものであるため、膜厚は1000Å程度あるいはそれ
以下でよく、スパッタリング法などで容易に成膜するこ
とが可能である。
ね80°〜60°の角度で形成されているため、コンタ
クトホール14の底部と上部とではコンタクトホール1
4の径に違いが生じている。例えば、コンタクトホール
14の底部が4μm角であり、平坦化膜13の膜厚が2
μmであり、内壁が80°〜60°の角度であった場合
には、コンタクトホール14の上部の面積は底部に比べ
て約50〜80%程度大きくなる。即ち、画素電極16
と接続する部分の面積が増大することになり、従来に比
べて画素電極16との良好な接続を確保することが可能
となるのである。このとき、使用するメッキ液によって
は若干の加熱を必要とする場合もあるが、その場合に
は、付属設備としてメッキ槽の加熱設備を用意すればよ
い。
向膜を形成し、配向処理を施した後、カラーフィルター
や対向電極などを形成した対向側基板を貼り合わせて、
基板間に液晶を注入すれば液晶表示装置を完成させるこ
とができる。
の他の実施の形態における製造方法の詳細について説明
する。図5〜図7は、本実施の形態2におけるTFTの
製造工程を示した断面図である。
後、樹脂による平坦化膜13を形成する。なお、本実施
の形態2におけるTFTの製造工程などは実施の形態1
と同様であるため説明を省略する。
化膜13にコンタクトホール14を開口した。このコン
タクトホール13の開口には、酸素ガスによるドライエ
ッチングを用いることができる。本実施の形態2では、
先ず酸素ガス流量400sccm、高周波電力600
W、ガス圧力20mTorrの条件でエッチングを行っ
てコンタクトホール13を形成した。
トホール14のエッチングの途中の段階で、フッ素系ガ
ス、例えばCF4、SF6、CHF3などをエッチングガ
ス総流量の1〜50%の割合で添加して引き続きエッチ
ングを行い、コンタクトホール14を形成した。本実施
の形態2では、フッ素系ガスを添加することにより、エ
ッチングレートが向上して、コンタクトホール14の上
部では横方向にもある程度エッチングが進行し、底部に
比べて緩やかな傾斜が形成された。
4の壁面の角度が、底部で約80°程度、上部で約60
°〜45°程度となった。なお、フッ素系ガスを添加す
るエッチングの途中の段階とは、平坦化膜13の膜厚方
向に一定量エッチングが進行した時点のことであり、そ
の量はエッチングレートから換算して適宜決定すればよ
いが、本実施の形態2では概ね平坦化膜13の膜厚方向
に1/3程度エッチングが進行した時点とした。また、
添加するフッ素系ガスの割合も適宜決定すればよいが、
添加するフッ素系ガスの種類や割合によってはエッチン
グレートが変化し、それに伴ってコンタクトホール14
の壁面の角度も影響を受けることになる。ただし、添加
の割合が50%を越えると逆にエッチングレートが低下
するため好ましくない。
トホール14の部分にメッキ法によって金属膜を充填し
メッキ層15を形成する。なお、メッキ法に関する詳細
については、上述した実施の形態1と同様であるため、
ここでは説明を省略する。
電気的に接するようにITOなどの透明導電性薄膜やA
lなどの金属膜を堆積させ、フォトレジストによるマス
クを用いてパターニングして所定の形状の画素電極16
を形成する。本実施の形態2では、コンタクトホール1
4の上部に底部よりも緩やかな傾斜が形成されているた
め、メッキ層15と画素電極16との接続面積が大幅に
拡大することになる。上述した実施の形態1あるいは本
実施の形態2のように、底部よりも上部の径の方が大き
なコンタクトホール内に金属膜を充填させるためには、
メッキ法は非常に有効である。
の他の実施の形態における製造方法の詳細について説明
する。図8〜図10は、本実施の形態3におけるTFT
の製造工程を示した断面図である。
後、樹脂による平坦化膜13を形成する。なお、本実施
の形態3におけるTFTの製造工程などは実施の形態1
と同様であるため説明を省略する。
にポリイミド樹脂やアクリル樹脂などを塗布して第2の
平坦化膜17を形成する。このとき、第2の平坦化膜1
7は平坦化膜13ほど厚く形成する必要はない。本実施
の形態3では、樹脂にオプトマーSS(日本合成ゴム社
製)を用い、数千Å〜1μm、例えば最大で5000Å
程度の厚みになるように基板上に塗布形成した。なお、
平坦化膜13は約2μmの厚みになるように基板上に塗
布形成した。
る第2の平坦化膜17にコンタクトホールを開口した。
このコンタクトホールは、次工程で平坦化膜13に開口
されるコンタクトホール14よりも大きな径で開口され
る。コンタクトホールの開口には、酸素ガスによるドラ
イエッチングを用いることができる。本実施の形態3で
は、先ず酸素ガス流量400sccm、高周波電力60
0W、ガス圧力20mTorrの条件でエッチングを行
ってコンタクトホール18を形成した。なお、この際の
コンタクトホール18の寸法は、このTFTが透過型液
晶表示装置に用いられる場合には、画素の開口率を損な
わない範囲に決定する必要がある。本実施の形態3で
は、コンタクトホール14よりも1〜2μm大きくして
5〜6μm角の寸法により開口するようにした。
る平坦化膜13にコンタクトホール14を開口した。こ
のコンタクトホール14の開口には、酸素ガスによるド
ライエッチングを用いることができる。本実施の形態3
では、先ず酸素ガス流量400sccm、高周波電力6
00W、ガス圧力20mTorrの条件でエッチングを
行ってコンタクトホール18を形成した。
クトホール14およびコンタクトホール18の部分にメ
ッキ法によって金属膜を充填しメッキ層15を形成す
る。なお、メッキ法に関する詳細については、上述した
実施の形態1と同様であるため、ここでは説明を省略す
る。
層15に電気的に接するようにITOなどの透明導電性
薄膜やAlなどの金属膜を堆積させ、フォトレジストに
よるマスクを用いてパターニングして所定の形状の画素
電極16を形成する。本実施の形態3では樹脂による2
層の平坦化膜13、17に径の異なるコンタクトホール
14、18を開口して、その部分にメッキ法によって金
属膜を充填するようにしている。従って、コンタクトホ
ール14、18の開口のためにエッチング工程が一回増
えるものの、メッキ層15と画素電極16との接続面積
を大幅に拡大することが可能となっている。
トホールの上部の径の方が底部よりも大きく、かつ概略
T字状のコンタクトホール内に金属膜を充填させるため
には、メッキ法は非常に有効である。
スタでは、コンタクトホールを介して上下間で接点を有
する電極の接続を確実に行うことが可能となる。
ンタクトホール部分に金属膜を充填していることによ
り、コンタクトホールによって生じる凹状の段差が緩和
されるとともに、画素電極の断線を防止することがで
き、薄膜トランジスタのドレイン電極と画素電極との接
続をより確実なものにすることができる。また、コンタ
クトホールに起因する液晶分子の配向乱れの発生を防止
することができるため、良好な表示品位を得ることが可
能となっている。
は、底部の径よりも上部の径の方が大きい形状のコンタ
クトホールを形成し、そのコンタクトホール部分にメッ
キ法により金属膜を充填していることにより、画素電極
とドレイン電極との接続面積を大幅に拡大することがで
きる。また、この金属膜はメッキ法により形成している
ため非常に容易に形成することが可能となっている。
ては、薄膜トランジスタを製造する際に特殊な方法や特
別な装置を用いる必要がなく、従来TFTを製造するた
めに用いられている方法や製造装置を用い、工程数もそ
れほど増やすことなく効率良く製造することが可能とな
っている。また、このようにして製造された薄膜トラン
ジスタを用いることにより、良好な表示特性を有するア
クティブマトリクス型液晶表示装置を効率良く製造する
ことが可能となっている。
面図である。
面図である。
薄膜トランジスタの製造工程を示した断面図である。
本実施の形態1における薄膜トランジスタの製造工程を
示した断面図である。
薄膜トランジスタの製造工程を示した断面図である。
本実施の形態2における薄膜トランジスタの製造工程を
示した断面図である。
2における薄膜トランジスタの製造工程を示した断面図
である。
薄膜トランジスタの製造工程を示した断面図である。
本実施の形態3における薄膜トランジスタの製造工程を
示した断面図である。
続く本実施の形態3における薄膜トランジスタの製造工
程を示した断面図である。
を示した図面である。
膜トランジスタを示した断面図である。
タを示した断面図である。
Claims (8)
- 【請求項1】 絶縁性基板上に積層形成された半導体薄
膜、ゲート絶縁膜、ゲート電極、ソース電極、ドレイン
電極と、これらによって生じる段差を被覆して平坦な表
面を形成する樹脂絶縁膜とを有する薄膜トランジスタに
おいて、 前記ドレイン電極の表面には、該ドレイン電極とは材質
が異なり、かつ表面が酸化され難くい金属薄膜あるいは
導電性の酸化物半導体薄膜からなるキャップ電極が形成
され、 前記樹脂絶縁膜には、前記キャップ電極にまで達し、か
つ底部よりも上部の口径が大きいコンタクトホールが開
口されており、 前記コンタクトホールには金属膜が充填されているとと
もに、該コンタクトホールの底部において前記キャップ
電極と電気的に接続され、該コンタクトホールの上部に
おいて前記樹脂絶縁膜上に形成された上部電極と電気的
に接続されて、前記ドレイン電極と該上部電極とを電気
的に接続していることを特徴とする薄膜トランジスタ。 - 【請求項2】 前記キャップ電極は、Ni、Cr、C
u、Fe、Wのうちの何れかを主成分とする金属薄膜で
あるか、または、ITO、SnO2からなる薄膜である
ことを特徴とする請求項1に記載の薄膜トランジスタ。 - 【請求項3】 前記底部よりも上部の口径が大きなコン
タクトホールは、底部から上部に向けて連続的に口径が
大きくなっているとともに、該コンタクトホールにおけ
る底部および上部の口径は、ともに前記ドレイン電極の
外形寸法を越えない範囲内に形成されていることを特徴
とする請求項1に記載の薄膜トランジスタ。 - 【請求項4】 前記底部よりも上部の口径が大きなコン
タクトホールは、底部から上部に向けて段階的に口径が
大きくなっているとともに、該コンタクトホールにおけ
る底部および上部の口径は、ともに前記ドレイン電極の
外形寸法を越えない範囲内に形成されていることを特徴
とする請求項1に記載の薄膜トランジスタ。 - 【請求項5】 絶縁性基板上に半導体薄膜、ゲート絶縁
膜、ゲート電極、ソース電極、ドレイン電極とが順次積
層形成された薄膜トランジスタの製造方法において、 前記ドレイン電極の表面に、該ドレイン電極とは材質が
異なり、かつ表面が酸化され難くい金属薄膜あるいは導
電性の酸化物半導体薄膜からなるキャップ電極を形成す
る工程と、 前記絶縁性基板上に、前記積層形成によって生じる段差
を被覆して平坦な表面を形成する樹脂絶縁膜を堆積する
工程と、 前記樹脂絶縁膜に、前記キャップ電極にまで達し、かつ
底部よりも上部の口径が大きなコンタクトホールを開口
する工程と、 前記コンタクトホールにメッキ法によって金属膜を充填
することにより、該コンタクトホールの底部において前
記キャップ電極と電気的に接続し、該コンタクトホール
の上部において前記樹脂絶縁膜上に形成された上部電極
と電気的に接続して、前記ドレイン電極と該上部電極と
を電気的に接続する工程と、を有することを特徴とする
薄膜トランジスタの製造方法。 - 【請求項6】 前記樹脂絶縁膜に前記コンタクトホール
を開口する工程は、エッチングにより行われるととも
に、該エッチング工程の途中段階においてエッチングレ
ートを当初のエッチングレートよりも大きくすることを
特徴とする請求項5に記載の薄膜トランジスタの製造方
法。 - 【請求項7】 前記樹脂絶縁膜に前記コンタクトホール
を開口する工程は、酸素プラズマによるドライエッチン
グにより行われるとともに、該エッチング工程の途中段
階においてフッ素系ガスを添加することを特徴とする請
求項6に記載の薄膜トランジスタの製造方法。 - 【請求項8】 絶縁性基板上に半導体薄膜、ゲート絶縁
膜、ゲート電極、ソース電極、ドレイン電極とが順次積
層形成された薄膜トランジスタの製造方法において、 前記ドレイン電極の表面に、該ドレイン電極とは材質が
異なり、かつ表面が酸化され難くい金属薄膜あるいは導
電性の酸化物半導体薄膜からなるキャップ電極を形成す
る工程と、 前記絶縁性基板上に、前記積層形成によって生じる段差
を被覆して平坦な表面を形成する第1の樹脂絶縁膜を堆
積する工程と、 前記第1の樹脂絶縁膜上に、第2の樹脂絶縁膜を堆積す
る工程と、 前記第2の樹脂絶縁膜に、所定形状のコンタクトホール
を開口する工程と、 前記第1の樹脂絶縁膜に、前記キャップ電極にまで達
し、かつ前記第2の樹脂絶縁膜に開口されたコンタクト
ホールよりも口径の小さいコンタクトホールを形成する
工程と、 前記第1、第2の樹脂絶縁膜に開口されたコンタクトホ
ールにメッキ法によって金属膜を充填することにより、
該第1の樹脂絶縁膜に開口されたコンタクトホールの底
部において前記キャップ電極と電気的に接続し、該第2
の樹脂絶縁膜に開口されたコンタクトホールの上部にお
いて前記第2の樹脂絶縁膜上に形成された上部電極と電
気的に接続して、前記ドレイン電極と該上部電極とを電
気的に接続する工程と、を有することを特徴とする薄膜
トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29210897A JP3447535B2 (ja) | 1997-10-24 | 1997-10-24 | 薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29210897A JP3447535B2 (ja) | 1997-10-24 | 1997-10-24 | 薄膜トランジスタおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11126907A true JPH11126907A (ja) | 1999-05-11 |
JP3447535B2 JP3447535B2 (ja) | 2003-09-16 |
Family
ID=17777659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29210897A Expired - Fee Related JP3447535B2 (ja) | 1997-10-24 | 1997-10-24 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3447535B2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002055631A (ja) * | 2000-05-29 | 2002-02-20 | Semiconductor Energy Lab Co Ltd | 電気光学装置の作製方法 |
JP2008066678A (ja) * | 2006-09-11 | 2008-03-21 | Samsung Electronics Co Ltd | 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法 |
US20120146971A1 (en) * | 2010-12-10 | 2012-06-14 | Samsung Electronics Co., Ltd. | Display device and method of manufacturing the same |
JP2012142571A (ja) * | 2011-12-26 | 2012-07-26 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2014082508A (ja) * | 2004-09-15 | 2014-05-08 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
WO2015024318A1 (zh) * | 2013-08-22 | 2015-02-26 | 京东方科技集团股份有限公司 | 像素单元及其制造方法、阵列基板和显示装置 |
US9153352B2 (en) | 2001-07-27 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
CN105259723A (zh) * | 2015-11-24 | 2016-01-20 | 武汉华星光电技术有限公司 | 用于液晶面板的阵列基板及其制作方法 |
CN105575894A (zh) * | 2016-01-27 | 2016-05-11 | 重庆京东方光电科技有限公司 | 阵列基板及其制作方法、显示装置 |
KR20170013576A (ko) * | 2015-07-28 | 2017-02-07 | 엘지디스플레이 주식회사 | 박막트랜지스터를 포함하는 기판 |
WO2017128557A1 (zh) * | 2016-01-25 | 2017-08-03 | 武汉华星光电技术有限公司 | 阵列基板及液晶显示装置 |
WO2017136967A1 (zh) * | 2016-02-14 | 2017-08-17 | 武汉华星光电技术有限公司 | 阵列基板的制作方法及阵列基板 |
-
1997
- 1997-10-24 JP JP29210897A patent/JP3447535B2/ja not_active Expired - Fee Related
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002055631A (ja) * | 2000-05-29 | 2002-02-20 | Semiconductor Energy Lab Co Ltd | 電気光学装置の作製方法 |
JP4674994B2 (ja) * | 2000-05-29 | 2011-04-20 | 株式会社半導体エネルギー研究所 | 電気光学装置の作製方法 |
US9917107B2 (en) | 2001-07-27 | 2018-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
US10854636B2 (en) | 2001-07-27 | 2020-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
US9153352B2 (en) | 2001-07-27 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
US10573757B2 (en) | 2004-09-15 | 2020-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2014082508A (ja) * | 2004-09-15 | 2014-05-08 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US11482624B2 (en) | 2004-09-15 | 2022-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9252227B2 (en) | 2004-09-15 | 2016-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US10903367B2 (en) | 2004-09-15 | 2021-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9716180B2 (en) | 2004-09-15 | 2017-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US10109744B2 (en) | 2004-09-15 | 2018-10-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2008066678A (ja) * | 2006-09-11 | 2008-03-21 | Samsung Electronics Co Ltd | 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法 |
US20120146971A1 (en) * | 2010-12-10 | 2012-06-14 | Samsung Electronics Co., Ltd. | Display device and method of manufacturing the same |
US10288962B2 (en) * | 2010-12-10 | 2019-05-14 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
JP2012142571A (ja) * | 2011-12-26 | 2012-07-26 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
WO2015024318A1 (zh) * | 2013-08-22 | 2015-02-26 | 京东方科技集团股份有限公司 | 像素单元及其制造方法、阵列基板和显示装置 |
US9508755B2 (en) | 2013-08-22 | 2016-11-29 | Boe Technology Group Co., Ltd. | Pixel unit and method of fabricating the same, array substrate and display device |
KR20170013576A (ko) * | 2015-07-28 | 2017-02-07 | 엘지디스플레이 주식회사 | 박막트랜지스터를 포함하는 기판 |
WO2017088219A1 (zh) * | 2015-11-24 | 2017-06-01 | 武汉华星光电技术有限公司 | 用于液晶面板的阵列基板及其制作方法 |
CN105259723A (zh) * | 2015-11-24 | 2016-01-20 | 武汉华星光电技术有限公司 | 用于液晶面板的阵列基板及其制作方法 |
US9904135B1 (en) | 2016-01-25 | 2018-02-27 | Wuhan China Star Optoelectronics Technology Co., Ltd | Array substrate and liquid crystal display device |
WO2017128557A1 (zh) * | 2016-01-25 | 2017-08-03 | 武汉华星光电技术有限公司 | 阵列基板及液晶显示装置 |
CN105575894A (zh) * | 2016-01-27 | 2016-05-11 | 重庆京东方光电科技有限公司 | 阵列基板及其制作方法、显示装置 |
WO2017136967A1 (zh) * | 2016-02-14 | 2017-08-17 | 武汉华星光电技术有限公司 | 阵列基板的制作方法及阵列基板 |
Also Published As
Publication number | Publication date |
---|---|
JP3447535B2 (ja) | 2003-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3410667B2 (ja) | 反射型液晶表示装置およびその製造方法 | |
US8158499B2 (en) | Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating thin film transistor substrate | |
US6081308A (en) | Method for manufacturing liquid crystal display | |
JP3429440B2 (ja) | 半導体装置およびその製造方法 | |
US7704767B2 (en) | Manufacturing method of electro line for liquid crystal display device | |
US5851918A (en) | Methods of fabricating liquid crystal display elements and interconnects therefor | |
US6395586B1 (en) | Method for fabricating high aperture ratio TFT's and devices formed | |
US20070040954A1 (en) | Wire structure, a method for fabricating a wire, a thin film transistor substrate, and a method for fabricating the thin film transistor substrate | |
WO2019127676A1 (zh) | 阵列基板及其上电极线图案的制备方法和液晶显示面板 | |
KR20090046300A (ko) | 금속 배선 및 그 형성 방법 | |
JP2007027710A (ja) | コンタクトホール形成方法及びこれ用いた薄膜トランジスタ基板の製造方法 | |
JP3447535B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
WO2014067463A1 (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层 | |
KR20010054740A (ko) | 박막 트랜지스터의 제조 방법 | |
EP2819155B1 (en) | Thin film transistor array substrate and producing method thereof | |
US7923312B2 (en) | Fabricating method of thin film transistor | |
CN103489923A (zh) | 薄膜晶体管及其制作方法、修复方法和阵列基板 | |
US8470638B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
JPH11233783A (ja) | 薄膜トランジスタおよびその製造方法 | |
JPH1065174A (ja) | 薄膜トランジスタおよびその製造方法 | |
JPH1138440A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
JP3724787B2 (ja) | 電極基板およびその作製方法、ならびに、電極基板を備える液晶表示装置 | |
KR100672623B1 (ko) | 액정표시장치 제조방법 | |
JPH10301142A (ja) | 反射型液晶表示装置およびその製造方法 | |
JPH11186558A (ja) | 薄膜トランジスタおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |