JP2005085884A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005085884A
JP2005085884A JP2003314240A JP2003314240A JP2005085884A JP 2005085884 A JP2005085884 A JP 2005085884A JP 2003314240 A JP2003314240 A JP 2003314240A JP 2003314240 A JP2003314240 A JP 2003314240A JP 2005085884 A JP2005085884 A JP 2005085884A
Authority
JP
Japan
Prior art keywords
wiring layer
film
layer
barrier layer
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003314240A
Other languages
English (en)
Inventor
Goro Nakaya
吾郎 仲谷
Hitoshi Tamura
均 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2003314240A priority Critical patent/JP2005085884A/ja
Priority to TW093120319A priority patent/TWI332247B/zh
Priority to KR1020040056527A priority patent/KR20050025240A/ko
Priority to CNB2004100559322A priority patent/CN100452384C/zh
Priority to US10/919,385 priority patent/US7335989B2/en
Publication of JP2005085884A publication Critical patent/JP2005085884A/ja
Priority to US12/005,383 priority patent/US7662713B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】金層からなる配線を用いながら、金の拡散を防止でき、腐食性も良好な半導体装置およびその製造方法を提供する。
【解決手段】この半導体装置は、半導体基板上に形成されたアルミニウム配線層14と、このアルミニウム配線層14上に形成された層間絶縁膜16と、この層間絶縁膜16上に形成され、金層からなる最上層配線層としての金配線層19とを備えている。アルミニウム配線層14と層間絶縁膜16との間には、バリア層を構成するTiN膜30が介在されている。層間絶縁膜16に形成された層間接続用開口H内において、TiN膜30と金配線層19との間には、接着層としてのTiW膜20が介在されている。
【選択図】 図1

Description

この発明は、複数層の配線を有する半導体装置およびその製造方法に関する。
半導体装置は、半導体基板と、この半導体基板の表層部に形成された機能素子と、半導体基板上に形成された多層配線構造とを備えている。多層配線構造は、複数層の配線を層間絶縁膜を介在させて積層した構造であって、異なる配線層間の接続は層間絶縁膜に形成されたコンタクト孔を介して達成されるようになっている。
配線材料として従来から用いられてきたアルミニウムは、低抵抗化に限界があり、半導体装置の微細化に伴って断面積が少なくなるにつれて、その配線抵抗が問題となってきている。そのため、とくに、グランドラインや電源ラインの低抵抗化が望まれている。
そこで、たとえば、本願の発明者は、下記特許文献1において、最上層の配線に金層を適用し、配線を低抵抗化することを提案している。
この先行技術では、コンタクト孔を介して電気接続されるアルミニウム配線層と金層からなる最上層の配線層との間には、チタン薄膜からなるバリア層が介在されており、このバリア層によってアルミニウムのマイグレーションの防止が図られている。
特開2002−217284号公報
ところが、金はきわめて拡散しやすい材料であるため、たとえば、アロイ処理時の高温下に長時間置かれると(たとえば、400℃、30分〜1時間)、アルミニウム配線層側へと容易に拡散してしまう。
したがって、チタン薄膜は、実際には、バリア層としての機能をほとんど有しておらず、層間絶縁膜と金層との間の接着、およびアルミニウム配線層と金層との接着に寄与する接着層として機能しているにすぎない。
チタン以外にも、TiW薄膜をバリア層として用いることが考えられるが、このTiW膜もチタン薄膜と同様であり、金層とアルミニウム配線層との間の相互拡散を阻止する機能はほとんどなく、接着層としての役割を果たすにすぎない。
バリア効果を期待できる導電性材料でバリア層を構成すべきであるが、いずれの材料を用いても、均一な膜厚の良好なバリア層を形成することが困難である。具体的には、層間絶縁膜に形成されるコンタクト孔の底部(とくにその角部)において膜厚が小さくなり、カバレッジ不良となりやすい。そのため、とくに高温の熱処理時において、充分なバリア効果が発揮されないという問題がある。
そこで、この発明の目的は、金層からなる配線を用いながら、金の拡散を効果的に抑制または防止できる半導体装置およびその製造方法を提供することである。
上記の目的を達成するための請求項1記載の発明は、半導体基板(11)上に形成された第1配線層(14)と、この第1配線層上に形成された層間絶縁膜(16)と、上記第1配線層と上記層間絶縁膜との間に介在され、上記層間絶縁膜に形成された層間接続用開口(H)領域を含み当該層間接続用開口領域よりも広い領域に渡って上記第1配線層上に形成されたバリア層(30)と、上記層間絶縁膜上に形成され、上記層間接続用開口内において上記バリア層を介して上記第1配線層に電気接続され、金層からなる最上層配線層としての第2配線層(19)とを含むことを特徴とする半導体装置である。なお、括弧内の英数字は後述の実施形態における対応構成要素等を表す。以下、この項において同じ。
上記の構成によれば、第1配線層上に層間接続用開口よりも広い領域に渡ってバリア層が形成されている。このバリア層は、層間絶縁膜上に形成されるのではなく、第1配線層と層間絶縁膜との間に形成されるので、層間絶縁膜に形成された層間接続用開口におけるカバレッジ不良の問題が生じることがなく、至るところで均一な膜厚を有するように良好に形成することができる。
よって、このような均一な膜厚のバリア層によって、第1配線層の材料と金層からなる第2配線層との間の材料の拡散を効果的に抑制または阻止することができる。
請求項2記載の発明は、上記層間絶縁膜と上記第2配線層との間に介在され、さらに上記層間接続用開口内において上記バリア層と上記第2配線層との間に介在されるように形成されており、上記第2配線層を上記層間絶縁膜およびバリア層に接着する導電性材料からなる接着層(20)をさらに含むことを特徴とする請求項1記載の半導体装置である。
この構成によれば、導電性材料からなる接着層の働きにより、第2配線層は、バリア層に電気的に接続されるとともに、層間絶縁膜およびバリア層に対して良好に接着することになる。
請求項3記載の発明は、上記バリア層が窒化膜を有していることを特徴とする請求項1または2記載の半導体装置である。
この場合に、バリア層は、窒化膜の単層であってもよいし、窒化膜と他の導電性材料膜との積層膜であってもよい。上記窒化膜としては、TiNおよびTaNを例示できる。
このほか、シリコンなどの導電性材料も上記バリア層として適用可能である。
また、上記第1配線層としては、アルミニウム配線(アルミニウム単体からなるもののほか、Al−Si合金やAl−Cu合金等のアルミニウム合金からなるものを含む。)を例示できる。
請求項4記載の発明は、上記バリア層を構成する窒化膜が、反射防止膜としての性質を有する膜であることを特徴とする請求項3記載の半導体装置である。
この構成によれば、バリア層を構成する窒化膜を、第1配線層をパターニングするためのフォトリソグラフィ工程における露光時の反射防止膜として兼用できる。
一般に、半導体装置の製造装置には、反射防止膜を形成するための設備が備えられているから、このような反射防止膜の成膜設備をバリア層を構成する窒化膜の形成に流用することが可能であり、既存の生産設備を用いて本発明の半導体装置を製造することができる。
上記バリア層は、請求項5に記載のように、上記第1配線層と同じ形状に形成されており、少なくとも上記層間接続用開口領域の近傍において平面状に(すなわち、平坦に)形成されていることが好ましい。上記バリア層に含まれる窒化膜が、そのような形状に形成されていてもよい。
請求項6記載の発明は、上記バリア層が、200Åないし1000Å(好ましくは、500Åないし1000Å)の範囲の膜厚を有していることを特徴とする請求項1ないし4のいずれかに記載の半導体装置である。
このような膜厚範囲の窒化膜は、熱処理プロセスにおいても、金層からなる第2配線層からの拡散を確実に阻止することができ、層間接続用開口の際のエッチングのときにも貫通したりすることがない。
一般に、反射防止膜を構成する窒化膜は、300Å以下の膜厚に形成されるが、金の拡散を防止するためには、上記のような膜厚範囲の窒化膜を用いることが好ましい。
請求項7記載の発明は、半導体基板(11)上に第1配線層(14)を形成する工程と、この第1配線層を覆う層間絶縁膜(16)を形成する工程と、この層間絶縁膜の所定位置に上記第1配線層を部分的に露出させる層間接続用開口(H)を形成する工程と、上記第1配線層の形成後、上記層間絶縁膜の形成前に、上記第1配線層上に、上記層間絶縁膜に形成される層間接続用開口領域を含むように定められ当該層間接続用開口領域よりも広い領域に渡るバリア層(30)を形成する工程と、上記層間絶縁膜上に、上記層間接続用開口内において上記バリア層を介して上記第1配線層に電気接続されるように、金層からなる最上層配線層としての第2配線層(19)を形成する工程とを含むことを特徴とする半導体装置の製造方法である。
この方法によれば、第1配線層上の広い領域にバリア層が形成され、その上に層間絶縁膜が形成され、この層間絶縁膜に形成される層間接続用開口からバリア層が露出することになる。したがって、バリア層は、層間接続用開口付近のカバレッジの問題とは無関係であり、均一な膜厚に形成でき、金層からなる第2配線層に対して良好なバリア効果を発揮することができる。
請求項8記載の発明は、上記層間絶縁膜の形成後、上記第2配線層の形成前に、上記層間絶縁膜上および上記層間接続用開口内に、上記層間絶縁膜および上記開口内で露出する上記バリア層に接するように、上記第2配線層を上記層間絶縁膜およびバリア層に接着するための導電性材料からなる接着層(20)を形成する工程をさらに含むことを特徴とする請求項7記載の半導体装置の製造方法である。
この方法により、請求項2記載の構成の半導体装置を作製できる。
請求項9記載の発明は、上記第1配線層を形成する工程および上記バリア層を形成する工程は、上記第1配線層を構成する金属材料膜(140)を上記半導体基板上に形成する工程と、上記金属材料膜上に上記バリア層を形成する工程と、上記バリア層上に上記第1配線層に対応したパターンのレジストパターン膜(40)を形成するレジストパターン膜形成工程と、このレジストパターン膜を共通のマスクとして上記金属材料膜およびバリア層をエッチングすることにより、上記第1配線層を形成し、この第1配線層を被覆するように上記バリア層をパターニングする工程とを含むことを特徴とする請求項7または8記載の半導体装置の製造方法である。
この方法によれば、第1配線層およびバリア層が共通のレジストパターン膜をマスクとしたエッチングによってパターニングされ、第1配線層全体を覆うバリア層が形成される。このようなバリア層は、均一な膜厚を有することができ、第2配線層に対して良好なバリア効果を有することができる。
請求項10記載の発明は、上記レジストパターン膜形成工程は、上記バリア層を覆うようにレジスト膜(40)を全面に形成する工程と、このレジスト膜を上記第1配線層に対応したパターンに露光する露光工程とを含み、上記バリア層を形成する工程は、上記露光工程において上記第1配線層からの反射光を遮光する反射防止機能を有する窒化物材料で上記バリア層を形成する工程を含むことを特徴とする請求項9記載の半導体装置の製造方法である。
この方法によれば、第1配線層を覆うように形成される窒化膜を反射防止膜として兼用でき、これにより、レジストパターン膜を良好に形成することができる。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、この発明の一実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、フィールド酸化膜12が形成されたシリコン基板11の上に、ポリシリコンからなる配線15を有している。
フィールド酸化膜12およびポリシリコン配線15を覆うように層間絶縁膜13が全面に形成されていて、この層間絶縁膜13上に第1配線層としてのアルミニウム配線層14が形成されている。このアルミニウム配線層14の表面は、導電性の窒化膜としてのTiN(窒化チタン)膜30(バリア層)で被覆されている。このTiN膜30は、この実施形態では、アルミニウム配線層14と同一パターンに形成されていて、このアルミニウム配線層14の全面を被覆している。
TiN膜30およびおよび層間絶縁膜13は、USG(非ドープケイ酸ガラス)層16Uとその表層部の全面を覆うように形成された窒化シリコン膜16Sとの積層膜からなる層間絶縁膜16で全面が覆われている。すなわち、TiN膜30は、層間絶縁膜16の下に形成されており、アルミニウム配線層14と層間絶縁膜16との間に介在されることになる。
層間絶縁膜16上には、最上層配線層である第2配線層としての金配線層(金層で構成された配線層)19が形成されている。この金配線層19および層間絶縁膜16は、ポリイミド樹脂膜18によって全体が被覆されていて、このポリイミド樹脂膜18の表面は平坦面となっている。
層間絶縁膜16の所定位置には、層間絶縁膜16の下層であるTiN膜30の一部を露出させるコンタクト孔Hが形成されており、このコンタクト孔Hを介して、アルミニウム配線層14と金配線層19とのTiN膜30を介する層間電気接続が達成されるようになっている。この場合、TiN膜30は、金配線層19の材料金属である金の拡散を防止するバリア層としての機能を有することになる。このTiN膜30は、コンタクト孔Hの領域を含み、このコンタクト孔Hの領域よりも広い領域に渡ってアルミニウム配線層14上に平坦に(すなわち平面状に)形成されており、コンタクト孔Hにおけるカバレッジの問題とは無縁であるので、良好な膜厚均一性を有している。
金配線層19とTiN膜30との間、および金配線層19と層間絶縁膜16との間には、金配線層19をTiN膜30および層間絶縁膜16に接着するための導電性の接着層として機能するTiW膜20が介在されている。
このような構成により、当該装置の作製後のアロイ処理時において、当該装置が高温環境下に置かれた場合であっても、TiN膜30の働きによって、金配線層19を構成する金がアルミニウム配線層14側へと拡散することを効果的に防止できる。また、窒化膜の一種であるTiN膜30は、耐腐食性の良好な膜であり、プレッシャー・クッカー・テスト時のような環境下においても良好な耐腐食性を示すことができる。
TiN膜30に良好なバリア効果を発揮させるとともに、コンタクト孔Hの形成のためのエッチング時に貫通しないようにするためには、このTiN膜30の膜厚は、200Å〜1000Åとすることが好ましく、500Å〜1000Åとすることがさらに好ましい。
図2は、上記半導体装置の製造工程を工程順に示す断面図である。まず、図2(a)に示すようにシリコン基板11表面に素子分離膜12を形成して素子領域を形成するとともに、この素子領域内にポリシリコン膜からなる配線15を形成する。
次に、図2(b)に示すように、この上層にBPSG膜からなる層間絶縁膜13を形成し、図示しないコンタクト孔を介してポリシリコン配線15と接続するアルミニウム配線材料膜140を全面に形成し、さらに、その全面に膜厚500Å〜1000ÅのTiN膜30を形成してアルミニウム配線材料膜140を被覆する。アルミニウム配線材料膜140およびTiN膜30の形成は、スパッタ法によって行うことができる。たとえば、アルミニウム配線材料膜140をスパッタ法によって形成した後、基板を真空中に保持したままで、アルミニウム配線材料膜140上にTiN膜30をスパッタ法によって形成するようにしてもよい。
さらに、図2(c)に示されているように、TiN膜30上にレジスト40を塗布し、アルミニウム配線層14のパターンに対応したマスク41でレジスト40を露光する。このとき、TiN膜30は、反射防止膜として機能し、アルミニウム配線材料膜140からの反射光を遮光し、反射光によるレジスト40の不所望な露光を防止する。これにより、レジスト40を良好に露光することができ、その後の現像工程を経て、所望のパターンにパターニングすることができる。
そして、図2(d)に示されているように、パターニングされたレジスト40を共通のマスクとして、TiN膜30およびアルミニウム配線層14が、エッチングによってパターニングされる。こうして、アルミニウム配線層14の全面を覆い、このアルミニウム配線層14と同パターンのTiN膜30が得られる。
この後、図2(e)に示すように、CVD法(化学的気相成長法)等によりUSG(非ドープケイ酸ガラス)を堆積させることによりUSG層16Uを形成し、更にこの上層にプラズマCVD法により窒化シリコン膜16Sを形成する。これにより、層間絶縁膜16が形成される。この層間絶縁膜16には、ドライエッチングによって、所定位置にコンタクト孔Hが形成される。シリコン基板11上に形成される複数のコンタクト孔Hの大きさは、たとえば、3μm以下の径にそろえておくことが好ましく、これにより、基板11の各部においてエッチングレートを均一化できるとともに、TiN膜30に対する窒化シリコン膜16Sの選択比を大きくとることができる。
その後、図2(f)に拡大して示すように、たとえば、スパッタリング法により、全面にTiW膜20が形成される。
次いで、図2(g)に示すように、金のシード層19Sが全面に形成される。このシード層19Sの形成は、上記TiW膜20の形成のための処理室内で、ターゲットをタンタルから金に切り換えて行う連続スパッタによって実行することもできる。
次に、シード層19Sを覆うようにレジスト24が全面に形成される。このレジスト24には、金配線層19に対応した開口24aが形成される。この状態で金の電解めっきを行うことによって、開口24a内に金配線層19が成長する。
その後、レジスト24を剥離し、金配線層19以外の部分のシード層19SおよびTiW膜20をエッチング除去するとともに、塗布法により、たとえば膜厚2μmのポリイミド樹脂膜18からなるパッシベーション膜を形成すると、図1の構成の半導体装置が得られる。
さらに、たとえば、ポリイミド樹脂膜18において金配線層19の上方の所定位置を開口して、金配線層19と外部接続端子(図示せず)とをボンディングワイヤで接続したりしてもよい。
図3は、この発明の他の実施形態に係る半導体装置の構成を説明するための断面図である。この図3において、上述の図1に示された各部に対応する部分には、図1の場合と同一の参照符号を付して示す。
この実施形態では、ポリイミド樹脂膜18に代えて、窒化シリコン膜25によって、パッシベーション膜を形成している。すなわち、図2(g)の状態から、レジスト24を剥離し、シード層19SおよびTiW膜20の不要部分をエッチング除去した後に、たとえば、プラズマCVD法によって窒化シリコン膜25を全面に形成することによって、図3の構成の半導体装置が得られる。
この構成では、緻密でパッシベーション効果の高い窒化シリコン膜25を用いているので、耐腐食性をさらに向上できる。プラズマCVD法によって窒化シリコン膜25を形成するとき、半導体装置は高温環境下に置かれることになるが、その場合でも、TiN膜30の働きにより、金配線層19からアルミニウム配線層14への金の拡散が生じることはない。
以上、この発明の2つの実施形態について説明したが、この発明は他の形態で実施することもできる。たとえば、図1の構成ではポリイミド樹脂膜18をパッシベーション膜として用い、図3の構成では窒化シリコン膜25をパッシベーション膜として適用しているが、これらがいずれも設けられていない構成、すなわち、パッシベーション膜のない構成としてもよい。この場合でも、表面に露出することになる金配線層19は充分な耐腐食性を有しており、層間絶縁膜16の表面もパッシベーション効果の高い窒化シリコン膜16Sからなっていて、しかも、TiN膜30の耐腐食性も良好であるので、半導体装置は、全体として充分な耐腐食性を有することができる。
また、層間絶縁膜13としては、BPSGの他、たとえばPSG(リンをドーピングしたシリコン酸化膜)やUSG膜も適用可能である。
さらに、堆積したUSG層16Uの上に、SOG(Spin On Glass)法を用いて、厚肉を形成しやすいケイ素化合物からなる有機絶縁物(有機SOG)で構成された有機SOG層26(図1および図3など参照)を塗布し、USG層16Uの上面の凹部を埋めたのち、高密度プラズマCVD法により窒化シリコン膜16Sを形成するようにしてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
この発明の一実施形態に係る半導体装置の構成を示す断面図である。 上記半導体装置の製造工程を工程順に示す断面図である。 この発明の他の実施形態に係る半導体装置の構成を示す断面図である。
符号の説明
11 シリコン基板
12 フィールド酸化膜
13 層間絶縁膜
14 アルミニウム配線層
15 ポリシリコン配線
16 層間絶縁膜
16S 窒化シリコン膜
16U USG層
18 ポリイミド樹脂膜
19 金配線層
19S シード層
20 TiW膜
24 レジスト
24a 開口
25 窒化シリコン膜
26 有機SOG層
30 TiN膜
H コンタクト孔

Claims (10)

  1. 半導体基板上に形成された第1配線層と、
    この第1配線層上に形成された層間絶縁膜と、
    上記第1配線層と上記層間絶縁膜との間に介在され、上記層間絶縁膜に形成された層間接続用開口領域を含み当該層間接続用開口領域よりも広い領域に渡って上記第1配線層上に形成されたバリア層と、
    上記層間絶縁膜上に形成され、上記層間接続用開口内において上記バリア層を介して上記第1配線層に電気接続され、金層からなる最上層配線層としての第2配線層とを含むことを特徴とする半導体装置。
  2. 上記層間絶縁膜と上記第2配線層との間に介在され、さらに上記層間接続用開口内において上記バリア層と上記第2配線層との間に介在されるように形成されており、上記第2配線層を上記層間絶縁膜およびバリア層に接着する導電性材料からなる接着層をさらに含むことを特徴とする請求項1記載の半導体装置。
  3. 上記バリア層が窒化膜を有していることを特徴とする請求項1または2記載の半導体装置。
  4. 上記バリア層を構成する窒化膜が、反射防止膜としての性質を有する膜であることを特徴とする請求項3記載の半導体装置。
  5. 上記バリア層は、上記第1配線層と同じ形状に形成されており、少なくとも上記層間接続用開口領域の近傍において平面状に形成されていることを特徴とする請求項1ないし4のいずれかに記載の半導体装置。
  6. 上記バリア層が、200Åないし1000Åの範囲の膜厚を有していることを特徴とする請求項1ないし5のいずれかに記載の半導体装置。
  7. 半導体基板上に第1配線層を形成する工程と、
    この第1配線層を覆う層間絶縁膜を形成する工程と、
    この層間絶縁膜の所定位置に上記第1配線層を部分的に露出させる層間接続用開口を形成する工程と、
    上記第1配線層の形成後、上記層間絶縁膜の形成前に、上記第1配線層上に、上記層間絶縁膜に形成される層間接続用開口領域を含むように定められ当該層間接続用開口領域よりも広い領域に渡るバリア層を形成する工程と、
    上記層間絶縁膜上に、上記層間接続用開口内において上記バリア層を介して上記第1配線層に電気接続されるように、金層からなる最上層配線層としての第2配線層を形成する工程とを含むことを特徴とする半導体装置の製造方法。
  8. 上記層間絶縁膜の形成後、上記第2配線層の形成前に、上記層間絶縁膜上および上記層間接続用開口内に、上記層間絶縁膜および上記開口内で露出する上記バリア層に接するように、上記第2配線層を上記層間絶縁膜およびバリア層に接着するための導電性材料からなる接着層を形成する工程をさらに含むことを特徴とする請求項7記載の半導体装置の製造方法。
  9. 上記第1配線層を形成する工程および上記バリア層を形成する工程は、
    上記第1配線層を構成する金属材料膜を上記半導体基板上に形成する工程と、
    上記金属材料膜上に上記バリア層を形成する工程と、
    上記バリア層上に上記第1配線層に対応したパターンのレジストパターン膜を形成するレジストパターン膜形成工程と、
    このレジストパターン膜を共通のマスクとして上記金属材料膜およびバリア層をエッチングすることにより、上記第1配線層を形成し、この第1配線層を被覆するように上記バリア層をパターニングする工程とを含むことを特徴とする請求項7または8記載の半導体装置の製造方法。
  10. 上記レジストパターン膜形成工程は、
    上記バリア層を覆うようにレジスト膜を全面に形成する工程と、
    このレジスト膜を上記第1配線層に対応したパターンに露光する露光工程とを含み、
    上記バリア層を形成する工程は、上記露光工程において上記第1配線層からの反射光を遮光する反射防止機能を有する窒化物材料で上記バリア層を形成する工程を含むことを特徴とする請求項9記載の半導体装置の製造方法。
JP2003314240A 2003-09-05 2003-09-05 半導体装置およびその製造方法 Pending JP2005085884A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003314240A JP2005085884A (ja) 2003-09-05 2003-09-05 半導体装置およびその製造方法
TW093120319A TWI332247B (en) 2003-09-05 2004-07-07 Semiconductor device and production method therefor
KR1020040056527A KR20050025240A (ko) 2003-09-05 2004-07-20 반도체 장치 및 그 제조 방법
CNB2004100559322A CN100452384C (zh) 2003-09-05 2004-07-30 半导体装置及其制造方法
US10/919,385 US7335989B2 (en) 2003-09-05 2004-08-17 Semiconductor device and production method therefor
US12/005,383 US7662713B2 (en) 2003-09-05 2007-12-27 Semiconductor device production method that includes forming a gold interconnection layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003314240A JP2005085884A (ja) 2003-09-05 2003-09-05 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007154151A Division JP4986721B2 (ja) 2007-06-11 2007-06-11 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005085884A true JP2005085884A (ja) 2005-03-31

Family

ID=34225163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003314240A Pending JP2005085884A (ja) 2003-09-05 2003-09-05 半導体装置およびその製造方法

Country Status (5)

Country Link
US (2) US7335989B2 (ja)
JP (1) JP2005085884A (ja)
KR (1) KR20050025240A (ja)
CN (1) CN100452384C (ja)
TW (1) TWI332247B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8125084B2 (en) 2006-10-12 2012-02-28 Rohm Co., Ltd. Semiconductor device and semiconductor device manufacturing method

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3954998B2 (ja) * 2003-08-11 2007-08-08 ローム株式会社 半導体装置およびその製造方法
WO2006036000A1 (en) * 2004-09-30 2006-04-06 Ricoh Company, Ltd. Semiconductor device and fabrication process thereof
KR101616044B1 (ko) * 2009-07-03 2016-04-28 삼성전자주식회사 무전해 도금에 의해 형성된 랜딩 패드를 포함한 반도체 소자

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196251A (ja) 1990-11-27 1992-07-16 Mitsubishi Electric Corp 半導体装置
JPH07183377A (ja) 1993-12-24 1995-07-21 Nec Corp 半導体装置
JPH07263555A (ja) * 1994-03-24 1995-10-13 Nec Corp 半導体装置の製造方法
US6143646A (en) * 1997-06-03 2000-11-07 Motorola Inc. Dual in-laid integrated circuit structure with selectively positioned low-K dielectric isolation and method of formation
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
JP3114710B2 (ja) * 1998-11-30 2000-12-04 日本電気株式会社 強誘電体メモリ及びその製造方法
US6255226B1 (en) * 1998-12-01 2001-07-03 Philips Semiconductor, Inc. Optimized metal etch process to enable the use of aluminum plugs
JP4260334B2 (ja) 1999-03-29 2009-04-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6475836B1 (en) 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2000311939A (ja) * 1999-04-27 2000-11-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6271127B1 (en) * 1999-06-10 2001-08-07 Conexant Systems, Inc. Method for dual damascene process using electron beam and ion implantation cure methods for low dielectric constant materials
JP3954312B2 (ja) 2001-01-15 2007-08-08 ローム株式会社 半導体装置の製造方法
US6586347B1 (en) * 2001-10-16 2003-07-01 Taiwan Semiconductor Manufacturing Company Method and structure to improve the reliability of multilayer structures of FSG (F-doped SiO2) dielectric layers and metal layers in semiconductor integrated circuits
KR100413828B1 (ko) * 2001-12-13 2004-01-03 삼성전자주식회사 반도체 장치 및 그 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8125084B2 (en) 2006-10-12 2012-02-28 Rohm Co., Ltd. Semiconductor device and semiconductor device manufacturing method

Also Published As

Publication number Publication date
TW200511499A (en) 2005-03-16
US20080116577A1 (en) 2008-05-22
US20050051899A1 (en) 2005-03-10
KR20050025240A (ko) 2005-03-14
TWI332247B (en) 2010-10-21
US7662713B2 (en) 2010-02-16
US7335989B2 (en) 2008-02-26
CN1591857A (zh) 2005-03-09
CN100452384C (zh) 2009-01-14

Similar Documents

Publication Publication Date Title
JP5321873B2 (ja) 接合パッドを具えた相互接続構造、および、接合パッド上にバンプ部位を作成する方法
US7227736B2 (en) Capacitor device and method of manufacturing the same
JP3098509B2 (ja) 電子コンポーネント構造体およびその製造方法
US20020006717A1 (en) Method for manufacturing a semiconductor device
US20090302430A1 (en) Semiconductor device and method of manufacturing the same
JP2001217242A (ja) 半導体装置およびその製造方法
JPH11330231A (ja) 金属被覆構造
JP2010171365A (ja) 半導体装置及びその製造方法
KR100691051B1 (ko) 반도체 디바이스 및 본드 패드 형성 프로세스
US20080296730A1 (en) Semiconductor device
KR100455380B1 (ko) 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법
US7662713B2 (en) Semiconductor device production method that includes forming a gold interconnection layer
JP3954998B2 (ja) 半導体装置およびその製造方法
US20060183312A1 (en) Method of forming chip-type low-k dielectric layer
JP3062464B2 (ja) 半導体装置
JP4546962B2 (ja) 基板上に多機能誘電体層を形成する方法
US20040222526A1 (en) Semiconductor device and manufacturing method thereof
JP2001257226A (ja) 半導体集積回路装置
JP4986721B2 (ja) 半導体装置およびその製造方法
KR100771549B1 (ko) 반도체 소자의 금속컨택 형성방법
JP5891753B2 (ja) 半導体装置の製造方法
JP5273920B2 (ja) 半導体装置
US7566972B2 (en) Semiconductor device and method for manufacturing the semiconductor device
JP5720381B2 (ja) 半導体装置の製造方法
US20040099949A1 (en) Semiconductor device and fabrication method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051027

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070524