KR100455380B1 - 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법 - Google Patents
다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100455380B1 KR100455380B1 KR10-2002-0010539A KR20020010539A KR100455380B1 KR 100455380 B1 KR100455380 B1 KR 100455380B1 KR 20020010539 A KR20020010539 A KR 20020010539A KR 100455380 B1 KR100455380 B1 KR 100455380B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- metal
- film
- tialx
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 115
- 239000002184 metal Substances 0.000 claims abstract description 115
- 230000004888 barrier function Effects 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 165
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 42
- 239000011229 interlayer Substances 0.000 claims description 35
- 239000012790 adhesive layer Substances 0.000 claims description 27
- 238000010438 heat treatment Methods 0.000 claims description 15
- 229910000838 Al alloy Inorganic materials 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims description 2
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 1
- 238000009826 distribution Methods 0.000 abstract description 18
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
작은 피쳐 사이즈를 가지는 집적 회로의 다층 배선 구조에서 콘택 저항 및 저항 산포를 개선하기 위하여 균일하고 안정된 구조를 갖는 TiAlx 스터드를 포함하는 콘택 스터드를 갖춘 반도체 소자 및 그 제조 방법에 관하여 개시한다. 본 발명에 따른 반도체 소자는 반도체 기판상에 형성된 제1 금속 배선층과, 상기 제1 금속 배선층 위에 형성된 제2 금속 배선층과, 상기 제1 금속 배선층과 제2 금속 배선층과의 사이에 개재되어 있는 금속층간절연막과, 상기 제1 금속 배선층과 상기 제2 금속 배선층을 전기적으로 상호 연결시키기 위하여 상기 금속층간절연막에 형성된 적어도 하나의 개구를 충전하는 TiAlx 스터드(stud)로 이루어지는 콘택 스터드(contact stud)를 포함한다. 본 발명에 따른 반도체 소자의 제조 방법에서는 반도체 기판상에 절연막을 통하여 형성된 홀 내에 배리어막과 Ti 시드층을 차례로 형성한 후, 그 위에 Al을 포함하는 금속층을 형성한다. 금속층을 구성하는 Al과 Ti 시드층을 구성하는 Ti가 반응할 수 있도록 상기 금속층이 형성된 결과물을 열처리하여 상기 홀 내에 TiAlx 스터드를 형성한다.
Description
본 발명은 반도체 집적 회로 및 그 제조 방법에 관한 것으로, 특히 서브미크론(submicron) 디자인 룰에 따라 작은 피쳐 사이즈를 가지는 고속 집적 회로의 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법에 관한 것이다.
반도체 소자가 고밀도화 및 고집적화됨에 따라 다층 배선 구조의 금속 배선을 가지는 회로 구성이 필수적으로 요구된다. 금속 배선은 전기적인 신호를 전송시키는 역할을 하므로 전기적인 저항이 낮아야 하며, 경제적이고 신뢰성이 높아야 한다. 이러한 조건들을 충족시킬 수 있는 적합한 금속 배선 물질로서 알루미늄이 널리 사용되고 있다.
회로의 선폭이 좁아짐에 따라, 알루미늄과 같은 배선 재료를 사용하는 반도체 소자의 제조 공정에 있어서 배선 형성을 위한 증착 공정으로서 종래의 기술을 그대로 적용하기에는 기술적 한계가 있다. 즉, 하층의 알루미늄 배선과 상층의 알루미늄 배선과의 전기적 접속을 가능하게 하기 위한 비아콘택 스터드를 형성하는 데 있어서 비아홀(via hole) 내부를 배선 물질로 완전히 매립하는 기술 뿐 만 아니라, 낮은 콘택 저항을 확보할 수 있는 비아콘택 스터드를 형성하는 기술이 매우 중요한 과제로 강조되고 있다.
다층 배선 구조의 비아콘택 플러그를 형성하는 데 있어서 보다 우수한 전기적 특성 및 보다 완벽한 매립 특성을 얻기 위하여, 다양한 공정 기술이 개발되고있다.
도 1 및 도 2는 종래 기술에 따라 다층 배선 구조를 구비한 반도체 소자를 제조하는 방법을 설명하기 위한 단면도이다.
도 1 및 도 2를 참조하면, 소정의 회로 패턴들(도시 생략) 및 절연층(도시 생략)이 형성되어 있는 반도체 기판(2)상에 Al막(4)과, Ti막(5a) 및 TiN막(5b)으로 이루어지는 캡핑층(5)으로 구성된 하부 금속 배선층을 형성한다. 상기 하부 금속 배선층 위에 상기 캡핑층(5)을 일부 노출시키는 비아홀(6a)이 형성된 금속층간절연막(6)을 형성하고, 상기 비아홀(6a) 내에 Ti로 이루어지는 접착층(7) 및 TiN 배리어막(8)을 차례로 형성한다. 서브미크론 디자인 룰에 따른 피쳐 사이즈를 가지는 다층 배선 구조를 형성하기 위하여 상기 비아홀(6a)의 사이즈가 250nm 폭 이하로 작아지고 그에 따라 큰 아스펙트 비(aspect ratio)를 갖게 된다. 따라서, 상기 비아홀(6a) 내에서 상기 TiN 배리어막(8)의 스텝 커버리지가 낮아져서 상기 비아홀(6a) 내에서는 상기 TiN 배리어막(8)의 두께가 매우 얇아져서 배리어 역할을 제대로 할 수 없게 된다.
그 결과, 도 2에 도시한 바와 같이 비아콘택 스터드(stud) 및 상부 금속 배선층(9)을 완성하기 위하여, 상기 TiN 배리어막(8)이 형성된 결과물상에 Al막을 스퍼터링 공정에 의해 증착하고, 상기 비아홀(6a) 내부를 배선 물질로 완전히 매립하기 위해 열처리에 의하여 상기 Al막을 리플로우(reflow)시킨 후에는 상기 접착층(7)을 구성하는 Ti와 상기 Al막의 Al이 반응하여 상기 비아홀(6a) 내에는 불균일한 TiAlx막(7a, 9a)이 형성된다.
상기와 같이 비아홀(6a) 내에 형성된 비아콘택 스터드에 불균일한 TiAlx막(7a, 9a)이 형성되어 있으면 웨이퍼 내에서 콘택마다 불균일한 프로파일을 가지게 되며, 그에 따라 콘택의 저항 산포가 불량해지고 열처리 후에는 저항 특성이 열화되는 문제가 있다. 또한, 상기 TiN 배리어막(8)과 그 위에 형성된 Al막과의 반응에 의하여 고저항 물질인 AlN이 형성될 수 있으며, 이로 인하여 상기 비아콘택 스터드에서의 콘택 저항이 더욱 커지게 되고, 신뢰성이 저하된다.
도 3 및 도 4는 각각 도 2의 구조를 가지는 종래 기술에 따른 반도체 소자의 비아콘택 스터드의 저항 산포를 평가한 결과를 나타내는 그래프들이다.
구체적으로 설명하면, 도 3은 도 2의 구조의 비아콘택 스터드에 대하여 열처리 전에 얻어진 콘택 저항 산포를 비아콘택 스터드의 사이즈에 따라 나타낸 결과이고, 도 4는 도 2의 구조의 비아콘택 스터드에 대하여 질소 분위기 하에서 350℃에서 100시간 동안 열처리를 행하는 HTS(hot temperature storage) 신뢰성 테스트를 거친 후 측성된 콘택 저항 산포를 나타낸 결과이다.
도 3 및 도 4의 결과로부터 알 수 있는 바와 같이, 종래 기술에 따른 반도체 소자의 비아콘택 스터드에서는 열처리 전에는 저항 산포가 콘택마다 약 8Ω 수준을 유지하였고 저항 산포가 ±5Ω정도였으나, 350℃에서 100시간 동안 열처리를 행한 후에는 콘택 내의 저항이 수 십 ∼ 수 천 Ω정도로 크게 열화되었으며, 저항 산포도 상당히 불량해졌다.
상기한 바와 같이, 종래 기술에 따른 반도체 소자의 비아콘택 스터드 구조에서는 콘택 사이즈가 250nm 폭 이하로 작아짐에 따라 비아콘택 스터드 내에 TiN 배리어막과 Al막과의 반응에 의하여 형성된 고저항 물질 AlN과 불균일한 TiAlx막에 의하여 콘택마다 불균일한 프로파일을 가지게 될 뿐 만 아니라, 콘택 저항이 증가하고 저항 산포가 불량해져서 소자의 신뢰성이 저하된다.
본 발명의 목적은 상기한 종래 기술에서의 문제점을 해결하고자 하는 것으로, 미세한 피쳐 사이즈를 가지는 고집적 반도체 소자에 적용 가능하며, 낮은 콘택 저항을 가지고 웨이퍼상에서 개선된 저항 산포를 제공할 수 있는 비아콘택 스터드 구조를 가지는 다층 배선 구조를 구비한 반도체 소자를 제공하는 것이다.
본 발명의 다른 목적은 미세한 피쳐 사이즈를 가지는 고집적 반도체 소자를 제조하기 위하여 낮은 콘택 저항을 가지며 웨이퍼상에서 개선된 저항 산포를 제공할 수 있는 비아콘택 스터드를 형성하는 기술을 포함하는 다층 배선 구조를 구비한 반도체 소자의 제조 방법을 제공하는 것이다.
도 1 및 도 2는 종래 기술에 따른 다층 배선 구조를 구비한 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 3 및 도 4는 종래 기술에 따른 반도체 소자의 비아콘택 스터드의 저항 산포를 평가한 결과를 나타내는 그래프들이다.
도 5 내지 도 11은 본 발명의 바람직한 실시예에 따른 다층 배선 구조를 구비한 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 12 및 도 13은 본 발명에 따른 다층 배선 구조를 구비한 반도체 소자의 콘택 스터드의 저항 산포를 평가한 결과를 나타내는 그래프들이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 반도체 기판, 12: 접착층, 14: 제1 금속층, 16: Ti막, 18: TiN막, 20: 제1 금속 배선층, 22: 금속층간절연막, 22a: 요부, 22b: 비아홀, 24: 포토레지스트 패턴, 32: Ti 접착층, 32a: TiAlx 라이너, 34: TiN 배리어막, 36: Ti 시드층, 36a: TiAlx 스터드, 36b: TiAlx 반응층, 40: Al막, 40a: 평탄화된 Al막, 38: 콘택 스터드, 50: 제2 금속 배선층.
상기 목적을 달성하기 위하여, 본 발명에 따른 다층 배선 구조를 구비한 반도체 소자는 반도체 기판상에 형성된 제1 금속 배선층과, 상기 제1 금속 배선층 위에 형성된 제2 금속 배선층과, 상기 제1 금속 배선층과 제2 금속 배선층과의 사이에 개재되어 있는 금속층간절연막과, 상기 제1 금속 배선층과 상기 제2 금속 배선층을 전기적으로 상호 연결시키기 위하여 상기 금속층간절연막에 형성된 적어도 하나의 개구를 충전하는 TiAlx 스터드(stud)로 이루어지는 콘택 스터드(contact stud)를 포함한다.
상기 콘택 스터드는 상기 TiAlx 스터드의 저면 및 측벽을 덮는 TiAlx 라이너(liner)와, 상기 TiAlx 스터드와 상기 TiAlx 라이너와의 사이에 개재되어 있는 TiN 배리어막을 더 포함할 수 있다. 여기서, 상기 TiAlx 라이너는 상기 제1 금속 배선층 및 상기 금속층간절연막에 각각 접해 있다.
상기 제1 금속 배선층은 Al 또는 Al 합금으로 이루어진다. 상기 제2 금속 배선층은 Al로 이루어진다. 바람직하게는, 상기 제1 금속 배선층은 Al 또는 Al 합금으로 이루어지는 제1 금속층과, 상기 제1 금속층 위에 형성된 반사 방지용 캡핑층으로 이루어진다. 상기 캡핑층은 상기 제1 금속층 위에 차례로 형성된 Ti막 및 TiN막으로 이루어진다. 이 때, 상기 콘택 스터드는 상기 캡핑층의 TiN막에 접하는 저면을 가진다.
상기 금속층간절연막은 제1 P-TEOS (tetraethylorthosilicate)막, Fox(flowable oxide film)막 및 제2 P-TEOS막의 적층 구조로 이루어지는 것이 바람직하다. 상기 콘택 스터드는 250nm 이하의 폭을 가진다.
상기 다른 목적을 달성하기 위하여, 본 발명의 제1 양태에 따른 다층 배선 구조를 구비한 반도체 소자의 제조 방법에서는 반도체 기판상에 형성된 절연막을 통하여 상기 반도체 기판상의 도전 영역을 노출시키는 홀을 형성한다. 상기 홀의 저면 및 측벽에 접착층을 형성한다. 상기 홀 내에 Ti 시드층을 형성한다. 상기 Ti 시드층 위에 Al을 포함하는 금속층을 형성한다. 상기 금속층을 구성하는 Al과 상기 Ti 시드층을 구성하는 Ti가 반응할 수 있도록 상기 금속층이 형성된 결과물을 열처리하여 상기 홀 내에 TiAlx 스터드(Stud)를 형성한다. 상기 금속층은 Al로만 이루어지는 것이 바람직하다.
상기 TiAlx 스터드를 형성하는 단계에서는 상기 금속층이 형성된 결과물을 350 ∼ 550℃의 온도로 열처리할 수 있다.
본 발명에 따른 다층 배선 구조를 구비한 반도체 소자의 제조 방법에서는 상기 금속층을 형성하는 단계 후 상기 금속층을 리플로우(reflow)시키는 단계를 더 포함할 수 있다. 이 때, 상기 TiAlx 스터드를 형성하는 단계는 상기 리플로우 단계와 동시에 행해진다. 상기 리플로우 단계에서는 상기 금속층을 350 ∼ 550℃의 온도로 열처리한다.
상기 접착층은 Ti로 이루어질 수 있다. 이 때, 상기 금속층을 구성하는 Al과 상기 접착층을 구성하는 Ti가 반응할 수 있도록 열처리하여 상기 접착층을 TiAlx 라이너로 변환시키는 단계를 더 포함하는 것이 가능하다. 상기 접착층을 TiAlx 라이너로 변환시키는 단계는 상기 TiAlx 스터드를 형성하는 단계와 동시에 행해진다. 또한, 상기 접착층을 TiAlx 라이너로 변환시키는 단계는 상기 리플로우 단계와 동시에 행해질 수 있다.
또한 상기 다른 목적을 달성하기 위하여, 본 발명의 제2 양태에 따른 다층 배선 구조를 구비한 반도체 소자의 제조 방법에서는 반도체 기판상에 제1 금속 배선층을 형성한다. 상기 제1 금속 배선층 위에 금속층간절연막을 형성한다. 상기 금속층간절연막을 패터닝하여 상기 제1 금속 배선층을 일부 노출시키는 비아홀을 형성한다. 상기 비아홀 내에 TiAlx 스터드를 포함하는 콘택 스터드를 형성한다.
상기 비아홀을 형성하기 위하여, 먼저 식각 마스크 패턴을 이용하여 상기 금속층간절연막의 일부를 습식 식각하여 상기 금속층간절연막의 상면에 요부를 형성한다. 상기 식각 마스크 패턴을 이용하여 상기 요부가 형성된 금속층간절연막을 건식 식각하여 상기 제1 금속 배선층을 노출시키는 상기 비아홀을 형성한다. 상기 제1 금속 배선층은 상부에 TiN 캡핑층을 포함할 수 있다. 이 때, 상기 비아홀은 상기 제1 금속 배선층의 TiN 캡핑층을 노출시키게 된다.
본 발명에 따른 반도체 소자는 250nm 이하의 콘택 사이즈를 가지는 작은 피쳐 사이즈를 가지는 고속 집적 회로의 다층 배선 구조를 구성하는 데 있어서, 낮은 콘택 저항을 가지며, 열처리 전후 각각의 콘택 저항이 일정한 수준을 유지할 수 있고, 개선된 저항 산포를 제공할 수 있다.
다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.
다음에 예시하는 실시예들은 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 첨부 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다. 또한, 어떤 막이 다른 막 또는 기판의 "위"에 있다라고 기재된 경우, 상기 어떤 막이 상기 다른 막의 위에 직접 존재할 수도 있고, 그 사이에 제3의 다른 막이 개재될 수도 있다.
도 5 내지 도 11은 본 발명의 바람직한 실시예에 따른 다층 배선 구조를 구비한 반도체 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
먼저 도 5를 참조하면, 소정의 회로 패턴들(도시 생략) 및 절연층(도시 생략)이 형성되어 있는 반도체 기판(10)상에 Ti막 또는 TiN막으로 이루어지는 접착층(12)을 약 100 ∼ 500Å의 두께로 형성한 후, 그 위에 제1 금속 배선층(20)을 형성한다. 상기 제1 금속 배선층(20)을 형성하기 위하여, 먼저 Al 또는 Al 합금으로 이루어지는 제1 금속층(14)을 약 3500Å의 두께로 형성하고, 상기 제1 금속층(14) 위에 약 100 ∼ 200Å 두께의 Ti막(16) 및 약 400 ∼ 800Å 두께의 TiN막(18)으로 이루어지는 반사 방지용 캡핑층을 형성한다. 상기 TiN막(18)은 반사 방지막 역할 뿐 만 아니라 후속의 금속층간절연막 식각 공정시 식각 정지층으로서의 역할도 하게 된다.
상기 TiN막(18) 위에 금속층간절연막(22)을 약 6500Å의 두께로 형성한다. 상기 금속층간절연막(22)은 상기 TiN막(18) 위에 제1 P-TEOS막, Fox막 및 제2 P-TEOS막을 차례로 증착함으로써 형성될 수 있다.
그 후, 상기 금속층간절연막(22)을 패터닝하기 위하여 상기 금속층간절연막(22) 위에 상기 금속층간절연막(22)의 상면을 일부 노출시키는 포토레지스트 패턴(24)을 형성한다.
도 6을 참조하면, 상기 포토레지스트 패턴(24)을 식각 마스크로 하여 상기 금속층간절연막(22)의 노출된 부분을 습식 식각하여 상기 금속층간절연막(22)의 상면에 요부(22a)를 형성한다.
도 7을 참조하면, 상기 포토레지스트 패턴(24)을 그대로 식각 마스크로 이용하고, 상기 제1 금속 배선층(20)의 TiN막(18)을 식각 정지층으로 하여 상기 요부(22a)가 형성된 금속층간절연막(22)을 건식 식각한다. 그 결과, 습식 식각에 의해 넓어진 입구와, 상기 제1 금속 배선층(20)의 TiN막(18)을 노출시키는 저면을 가지는 비아홀(22b)이 형성된다. 상기 비아홀(22b)을 250nm 폭을 가지는 사이즈로 형성하는 경우, 상기 비아홀(22b)은 약 2.5의 아스팩트 비를 가지게 된다.
도 8을 참조하면, 상기 포토레지스트 패턴(24)을 제거한 후, 상기 비아홀(22b)의 저면 및 측벽에 Ti 접착층(32)을 약 100 ∼ 500Å의 두께로 형성한다. 이어서, 상기 Ti 접착층(32) 위에 TiN 배리어막(34)을 약 50 ∼ 300Å의 두께로 형성한다. 여기서, 상기 TiN 배리어막(34)은 상기 비아홀(22b)의 큰 아스팩트 비에 기인하여 상기 비아홀(22b) 내에서 낮은 스텝 커버리지로 증착되어 상기 금속층간절연막(22)의 상면에서보다 더 작은 두께로 형성된다.
도 9를 참조하면, 상기 TiN 배리어막(34) 위에 Ti 시드층(36)을 약 100 ∼ 200Å의 두께로 형성한다.
도 10을 참조하면, 상기 비아홀(22b) 내에 형성될 콘택 스터드 및 그 위에 형성될 제2 금속 배선층을 형성하기 위하여, 상기 Ti 시드층(36)이 형성된 결과물에서 상기 Ti 시드층(36)에 의하여 한정되는 상기 비아홀(22b)의 내부 및 상기 금속층간절연막(22) 위에 Al막(40)을 형성한다. 상기 Al막(40)은 PVD(physical vapor deposition) 방법에 의하여 형성된다. 상기 Al막(40)을 PVD 방법으로 형성하기 위하여, 예를 들면 직류 스퍼터링(DC sputtering), 직류 마그네트론 스퍼터링(DC magnetron sputtering), 교류 스퍼터링(AC sputtering) 또는 교류 마그네트론 스퍼터링(AC magnetron sputtering) 방법을 이용할 수 있다. 바람직하게는, 상기 Al막(40)은 직류 마그네트론 스퍼터링 방법으로 형성된다.
도 11을 참조하면, 상기 비아홀(22b) 내부를 배선 물질로 완전히 채우고 상기 상기 금속층간절연막(22) 위에 평탄화된 제2 금속 배선층을 형성하기 위하여, 상기 Al막(40)을 약 350 ∼ 550℃의 온도로 열처리하여 리플로우(reflow)시킨다. 그 결과, 평탄화된 Al막(40a)이 얻어짐과 동시에 상기 열처리시 상기 Al막(40)의 Al과 상기 Ti 접착층(32) 및 Ti 라이너(36)의 Ti간의 반응이 유도되어 상기 비아홀(22b) 내에서 TiAlx 스터드(36a)가 형성되고, 상기 Ti 접착층(32)은 TiAlx 라이너(32a)로 변환된다. 따라서, 상기 비아홀(22b) 내부는 상기 비아홀(22b)의 저면 및 측벽을 덮는 TiAlx 라이너(32a), 그 위에 형성된 TiN 배리어막(34) 및 TiAlx 스터드(36a)의 적층 구조를 가지는 콘택 스터드(38)로 완전히 채워지게 된다. 즉, 상기 비아홀(22b)이 상기 TiAlx 스터드(36a)로 충전된 콘택 구조가 형성된다. 또한, 상기 Al막(40)의 리플로우를 위한 열처리시 상기 금속층간절연막(22)의 상부에 형성된 상기 TiN 배리어막(34) 위에도 1000Å 이상의 두께를 가지는 TiAlx 반응층(36b)이 존재하게 된다. 그러나, 상기 Ti 접착층(32)중 상기 금속층간절연막(22)의 상부에 형성된 부분은 Al과의 반응이 이루어지지 않으며, 순수한 Ti로 이루어지는 상기 Ti 접착층(32)이 존재하는 것을 확인하였다.
상기한 바와 같이, 상기 콘택 스터드(38)는 상기 제1 금속 배선층(20)과, 상기 TiAlx 반응층(36b) 및 평탄화된 Al막(40a)으로 이루어지는 제2 금속 배선층(50)을 전기적으로 상호 연결시키기 위하여 상기 금속층간절연막(22)을 관통하도록 형성되는 상기 TiAlx 스터드(36a)를 포함한다. 또한, 상기 콘택 스터드(38)는 균일하고 안정된 상기 TiAlx 라이너(32a), TiN 배리어막(34), 및 균일하고 안정된 TiAlx 스터드(36a)의 적층 구조도 이루어진다. 따라서, 상기 콘택 스터드(38)는 균일한 형상의 단면 프로파일을 가지며, 낮아진 콘택 저항을 제공할 수 있다. 그리고, 상기 TiN 배리어막(34)과 Al과의 반응이 억제되어 상기 콘택 스터드(38) 내에서 고저항 물질인 AlN이 생성되는 것을 방지할 수 있다.
도 12 및 도 13은 도 5 내지 도 11을 참조하여 설명한 바와 같은 방법으로 제조된 본 발명에 따른 반도체 소자의 콘택 스터드의 저항 산포를 평가한 결과를 나타내는 그래프들이다.
구체적으로 설명하면, 도 12는 본 발명에 따른 반도체 소자의 콘택 스터드에 대하여 열처리 전에 얻어진 콘택 저항 산포를 콘택 스터드의 사이즈에 따라 나타낸 결과이고, 도 13은 본 발명에 따른 반도체 소자의 콘택 스터드에 대하여 질소 분위기 하에서 350℃에서 100시간 동안 열처리를 행하는 HTS 신뢰성 테스트를 거친 후 측정된 콘택 저항 산포를 나타낸 결과이다.
도 12 및 도 13의 결과로부터 알 수 있는 바와 같이, 본 발명에 따른 반도체 소자의 콘택 스터드에서는 열처리 전후에 있어서 콘택 저항이 5 ±1 Ω의 범위에서 대략 균일하게 얻어졌고, 저항 산포도 일정한 수준을 유지하였다.
도 12 및 도 13의 결과로부터 알 수 있는 바와 같이, 고집적 반도체 소자의 다층 배선 구조를 구성하는 콘택 스터드 내에서 TiN 배리어막의 스텝 커버리지가 낮은 경우에도 콘택 스터드 내에 균일하고 안정된 단면 프로파일을 제공하는 TiAlx라이너 및 TiAlx 스터드를 상기 콘택 스터드를 완전히 채우도록 형성함으로서 콘택 저항을 낮추고, 저항 산포를 개선할 수 있다.
본 발명에 따른 다층 배선 구조를 가지는 반도체 소자는 반도체 기판상에 형성된 제1 금속 배선층과 제2 금속 배선층을 전기적으로 상호 연결시키기 위하여 상기 금속층간절연막에 형성된 적어도 하나의 개구를 충전하는 TiAlx 스터드(stud)로 이루어지는 콘택 스터드(contact stud)를 포함한다. 본 발명에 따른 반도체 소자에서 다층 배선 구조를 구성하는 콘택 스터드가 균일하고 안정된 구조를 갖는 TiAlx 스터드로 채워져 있으므로, 균일한 형상의 단면 프로파일을 갖는 콘택 스터드를 제공할 수 있으며, 콘택 스터드 내에서 TiN 배리어막과 Al과의 반응에 의하여 AlN과 같은 고저항 물질이 생성되는 것을 방지할 수 있다. 본 발명에 따른 반도체 소자의 콘택 스터드는 낮아진 콘택 저항을 가지며 열처리 전후에 있어서 콘택 저항이 양호한 수준을 유지하여 콘택 저항을 낮출 수 있고, 저항 산포도 일정한 수준을 유지함으로써 저항 산포를 개선할 수 있다. 본 발명에 따른 반도체 소자의 제조 방법에 따르면, 알루미늄을 채용하는 콘택 구조를 형성하기 위하여 스퍼터링 공정과 같은 PVD 방법을 250nm 이하의 콘택 사이즈를 가지는 작은 피쳐 사이즈를 가지는 고속 집적 회로의 다층 배선 구조를 형성하는 데까지 확대 적용할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.
Claims (34)
- 반도체 기판상에 형성된 제1 금속 배선층과,상기 제1 금속 배선층 위에 형성된 제2 금속 배선층과,상기 제1 금속 배선층과 제2 금속 배선층과의 사이에 개재되어 있는 금속층간절연막과,상기 제1 금속 배선층과 상기 제2 금속 배선층을 전기적으로 상호 연결시키기 위하여 상기 금속층간절연막에 형성된 적어도 하나의 개구를 충전하는 TiAlx 스터드(stud)를 포함하는 콘택 스터드(contact stud)를 포함하는 것을 특징으로 하는 다층 배선 구조를 구비한 반도체 소자.
- 제1항에 있어서, 상기 콘택 스터드는상기 TiAlx 스터드의 저면 및 측벽을 덮는 TiAlx 라이너(liner)와,상기 TiAlx 스터드와 상기 TiAlx 라이너와의 사이에 개재되어 있는 TiN 배리어막을 더 포함하는 것을 특징으로 하는 다층 배선 구조를 구비한 반도체 소자.
- 제2항에 있어서, 상기 TiAlx 라이너는 상기 제1 금속 배선층 및 상기 금속층간절연막에 각각 접해 있는 것을 특징으로 하는 다층 배선 구조를 구비한 반도체 소자.
- 제1항에 있어서, 상기 제1 금속 배선층은 Al 또는 Al 합금으로 이루어지는 것을 특징으로 하는 다층 배선 구조를 구비한 반도체 소자.
- 제1항에 있어서, 상기 제2 금속 배선층은 Al로 이루어지는 것을 특징으로 하는 다층 배선 구조를 구비한 반도체 소자.
- 제1항에 있어서, 상기 제1 금속 배선층은Al 또는 Al 합금으로 이루어지는 제1 금속층과,상기 제1 금속층 위에 형성된 반사 방지용 캡핑층으로 이루어지는 것을 특징으로 하는 다층 배선 구조를 구비한 반도체 소자.
- 제6항에 있어서, 상기 캡핑층은 상기 제1 금속층 위에 차례로 형성된 Ti막 및 TiN막으로 이루어지는 것을 특징으로 하는 다층 배선 구조를 구비한 반도체 소자.
- 제7항에 있어서, 상기 콘택 스터드는 상기 캡핑층의 TiN막에 접하는 저면을 가지는 것을 특징으로 하는 다층 배선 구조를 구비한 반도체 소자.
- 제1항에 있어서, 상기 금속층간절연막은 제1 P-TEOS (tetraethylorthosilicate)막, Fox(flowable oxide film)막 및 제2 P-TEOS막의 적층 구조로 이루어지는 것을 특징으로 하는 다층 배선 구조를 구비한 반도체 소자.
- 제1항에 있어서, 상기 콘택 스터드는 250nm 이하의 폭을 가지는 것을 특징으로 하는 다층 배선 구조를 구비한 반도체 소자.
- 반도체 기판상에 형성된 절연막을 통하여 상기 반도체 기판상의 적어도 하나의 영역을 노출시키는 홀을 형성하는 단계와,상기 홀의 저면 및 측벽에 접착층을 형성하는 단계와,상기 홀 내에 Ti 시드층을 형성하는 단계와,상기 Ti 시드층 위에 Al을 포함하는 금속층을 형성하는 단계와,상기 금속층을 구성하는 Al과 상기 Ti 시드층을 구성하는 Ti가 반응할 수 있도록 상기 금속층이 형성된 결과물을 열처리하여 상기 홀 내에 TiAlx 스터드(Stud)를 형성하는 단계를 포함하는 것을 특징으로 하는 다층 배선 구조를 구비한 반도체 소자의 제조 방법.
- 제11항에 있어서,상기 홀 내에 있는 상기 접착층 위에 TiN으로 이루어지는 배리어막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 다층 배선 구조를 구비한 반도체 소자의 제조 방법.
- 제11항에 있어서, 상기 금속층은 Al로만 이루어지는 것을 특징으로 하는 다층 배선 구조를 구비한 반도체 소자의 제조 방법.
- 제11항에 있어서, 상기 TiAlx 스터드를 형성하는 단계에서는 상기 금속층이 형성된 결과물을 350 ∼ 550℃의 온도로 열처리하는 것을 특징으로 하는 다층 배선 구조를 구비한 반도체 소자의 제조 방법.
- 제11항에 있어서,상기 금속층을 형성하는 단계 후 상기 금속층을 리플로우(reflow)시키는 단계를 더 포함하고,상기 TiAlx 스터드를 형성하는 단계는 상기 리플로우 단계와 동시에 행해지는 것을 특징으로 하는 다층 배선 구조를 구비한 반도체 소자의 제조 방법.
- 제15항에 있어서, 상기 리플로우 단계에서는 상기 금속층을 350 ∼ 550℃의 온도로 열처리하는 것을 특징으로 하는 다층 배선 구조를 구비한 반도체 소자의 제조 방법.
- 제11항에 있어서, 상기 접착층은 Ti로 이루어지는 것을 특징으로 하는 다층 배선 구조를 구비한 반도체 소자의 제조 방법.
- 제17항에 있어서,상기 금속층을 구성하는 Al과 상기 접착층을 구성하는 Ti가 반응할 수 있도록 열처리하여 상기 접착층을 TiAlx 라이너로 변환시키는 단계를 더 포함하는 것을 특징으로 하는 다층 배선 구조를 구비한 반도체 소자의 제조 방법.
- 제18항에 있어서, 상기 접착층을 TiAlx 라이너로 변환시키는 단계는 상기 TiAlx 스터드를 형성하는 단계와 동시에 행해지는 것을 특징으로 하는 다층 배선 구조를 구비한 반도체 소자의 제조 방법.
- 제19항에 있어서,상기 금속층을 형성하는 단계 후 상기 금속층을 리플로우(reflow)시키는 단계를 더 포함하고,상기 접착층을 TiAlx 라이너로 변환시키는 단계는 상기 리플로우 단계와 동시에 행해지는 것을 특징으로 하는 다층 배선 구조를 구비한 반도체 소자의 제조 방법.
- 반도체 기판상에 제1 금속 배선층을 형성하는 단계와,상기 제1 금속 배선층 위에 금속층간절연막을 형성하는 단계와,상기 금속층간절연막을 패터닝하여 상기 제1 금속 배선층을 일부 노출시키는 비아홀을 형성하는 단계와,상기 비아홀 내에 TiAlx 스터드를 포함하는 콘택 스터드를 형성하는 단계를 포함하는 것을 특징으로 하는 다층 배선 구조를 구비한 반도체 소자의 제조 방법.
- 제21항에 있어서, 상기 콘택 스터드를 형성하는 단계는상기 비아홀 내에 Ti 시드층을 형성하는 단계와,상기 비아홀을 채우도록 상기 Ti 시드층 위에 Al로 이루어지는 금속층을 형성하는 단계와,상기 Ti 시드층과 상기 금속층과의 반응에 의해 상기 비아홀을 채우는 상기 TiAlx 스터드를 형성하기 위하여, 상기 Ti 시드층 및 금속층이 형성된 결과물을 열처리하는 단계를 포함하는 것을 특징으로 하는 다층 배선 구조를 구비한 반도체 소자의 제조 방법.
- 제22항에 있어서, 상기 열처리는 350 ∼ 550℃의 온도에서 행하는 것을 특징으로 하는 다층 배선 구조를 구비한 반도체 소자의 제조 방법.
- 제22항에 있어서, 상기 Ti 시드층을 형성하기 전에상기 비아홀의 저면 및 측벽에 Ti 접착층을 형성하는 단계와,상기 접착층 위에 TiN 배리어막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 다층 배선 구조를 구비한 반도체 소자의 제조 방법.
- 제24에 있어서,상기 Ti 시드층 및 금속층이 형성된 결과물을 열처리하는 단계에서는 상기 TiAlx 스터드의 형성과 동시에 상기 Ti 시드층을 TiAlx 라이너로 변환시키는 단계를 포함하는 것을 특징으로 하는 다층 배선 구조를 구비한 반도체 소자의 제조 방법.
- 제21항에 있어서,상기 콘택 스터드를 형성하는 단계는상기 비아홀의 저면 및 측벽에 Ti 접착층을 형성하는 단계와,상기 Ti 접착층 위에 TiN 배리어막을 형성하는 단계와,상기 TiN 배리어막 위에 Ti 시드층을 형성하는 단계와,상기 비아홀 내부를 채우도록 상기 Ti 시드층 위에 Al막을 형성하는 단계와,상기 Al막이 형성된 결과물을 열처리하여 상기 Al막을 리플로우시키는 동시에 상기 비아홀 내에 TiAlx 라이너, 상기 TiN 배리어막 및 상기 TiAlx 스터드의 적층 구조를 형성하는 단계를 포함하는 것을 특징으로 하는 다층 배선 구조를 구비한 반도체 소자의 제조 방법.
- 제26항에 있어서, 상기 열처리는 350 ∼ 550℃의 온도에서 행하는 것을 특징으로 하는 다층 배선 구조를 구비한 반도체 소자의 제조 방법.
- 제26항에 있어서,상기 Al막을 형성하는 단계에서 상기 Al막은 상기 비아홀의 내부를 채우는 동시에 상기 금속층간절연막의 상면을 덮도록 형성되고,상기 Al막의 리플로우에 의해 상기 TiAlx 스터드 및 상기 금속층간절연막 위에 제2 금속 배선층이 형성되는 것을 특징으로 하는 다층 배선 구조를 구비한 반도체 소자의 제조 방법.
- 제21항에 있어서, 상기 제1 금속 배선층은 Al 또는 Al 합금으로 이루어지는 것을 특징으로 하는 다층 배선 구조를 구비한 반도체 소자의 제조 방법.
- 제21항에 있어서, 상기 금속층간절연막을 형성하는 단계는상기 제1 금속 배선층 위에 제1 P-TEOS막을 형성하는 단계와,상기 제1 P-TEOS막 위에 Fox막을 형성하는 단계와,상기 Fox막 위에 제2 P-TEOS막을 형성하는 단계를 포함하는 것을 특징으로 하는 다층 배선 구조를 구비한 반도체 소자의 제조 방법.
- 제21항에 있어서, 상기 제1 금속 배선층을 형성하는 단계는상기 반도체 기판상에 Al 또는 Al 합금으로 이루어지는 제1 금속층을 형성하는 단계와,상기 제1 금속층 위에 Ti막 및 TiN막으로 이루어지는 반사 방지용 캡핑층을형성하는 단계를 포함하는 것을 특징으로 하는 다층 배선 구조를 구비한 반도체 소자의 제조 방법.
- 제31항에 있어서, 상기 비아홀을 형성하는 단계에서는 상기 캡핑층의 TiN막을 식각 정지층으로 이용하는 것을 특징으로 하는 다층 배선 구조를 구비한 반도체 소자의 제조 방법.
- 제21항에 있어서,상기 비아홀을 형성하는 단계는식각 마스크 패턴을 이용하여 상기 금속층간절연막의 일부를 습식 식각하여 상기 금속층간절연막의 상면에 요부를 형성하는 단계와,상기 식각 마스크 패턴을 이용하여 상기 요부가 형성된 금속층간절연막을 건식 식각하여 상기 제1 금속 배선층을 노출시키는 상기 비아홀을 형성하는 단계를 포함하는 것을 특징으로 하는 다층 배선 구조를 구비한 반도체 소자의 제조 방법.
- 제33항에 있어서,상기 제1 금속 배선층은 상부에 TiN 캡핑층을 포함하고,상기 비아홀을 형성하는 단계에서는 상기 제1 금속 배선층의 TiN 캡핑층을 노출시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0010539A KR100455380B1 (ko) | 2002-02-27 | 2002-02-27 | 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법 |
| US10/370,222 US6747354B2 (en) | 2002-02-27 | 2003-02-19 | Semiconductor devices having multilevel interconnections and methods for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0010539A KR100455380B1 (ko) | 2002-02-27 | 2002-02-27 | 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030071026A KR20030071026A (ko) | 2003-09-03 |
| KR100455380B1 true KR100455380B1 (ko) | 2004-11-06 |
Family
ID=27751967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0010539A KR100455380B1 (ko) | 2002-02-27 | 2002-02-27 | 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6747354B2 (ko) |
| KR (1) | KR100455380B1 (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7485577B2 (en) * | 2003-04-18 | 2009-02-03 | Dongbuanam Semiconductor, Inc. | Method of forming metal line stacking structure in semiconductor device |
| KR100463178B1 (ko) * | 2002-04-19 | 2004-12-23 | 아남반도체 주식회사 | 반도체 소자의 금속배선 적층구조 형성 방법 |
| US7101785B2 (en) * | 2003-07-22 | 2006-09-05 | Infineon Technologies Ag | Formation of a contact in a device, and the device including the contact |
| US20050112957A1 (en) * | 2003-11-26 | 2005-05-26 | International Business Machines Corporation | Partial inter-locking metal contact structure for semiconductor devices and method of manufacture |
| JP2007067216A (ja) * | 2005-08-31 | 2007-03-15 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法、回路基板およびその製造方法 |
| KR100763694B1 (ko) * | 2006-08-31 | 2007-10-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 층간 절연막 형성 방법 |
| US7589009B1 (en) * | 2006-10-02 | 2009-09-15 | Newport Fab, Llc | Method for fabricating a top conductive layer in a semiconductor die and related structure |
| KR100859380B1 (ko) * | 2006-12-13 | 2008-09-22 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| DE102007004860B4 (de) * | 2007-01-31 | 2008-11-06 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema |
| KR101286239B1 (ko) * | 2007-08-24 | 2013-07-15 | 삼성전자주식회사 | 산소 포획 패턴을 갖는 반도체 소자의 배선 구조 및 그제조 방법 |
| US9960078B1 (en) | 2017-03-23 | 2018-05-01 | International Business Machines Corporation | Reflow interconnect using Ru |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6377117A (ja) * | 1986-09-19 | 1988-04-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2598335B2 (ja) * | 1990-08-28 | 1997-04-09 | 三菱電機株式会社 | 半導体集積回路装置の配線接続構造およびその製造方法 |
| JP2946978B2 (ja) * | 1991-11-29 | 1999-09-13 | ソニー株式会社 | 配線形成方法 |
| US5356836A (en) * | 1993-08-19 | 1994-10-18 | Industrial Technology Research Institute | Aluminum plug process |
| JP3422055B2 (ja) * | 1993-11-08 | 2003-06-30 | 株式会社デンソー | 半導体装置の電極配線 |
| US5523259A (en) * | 1994-12-05 | 1996-06-04 | At&T Corp. | Method of forming metal layers formed as a composite of sub-layers using Ti texture control layer |
| US5789317A (en) * | 1996-04-12 | 1998-08-04 | Micron Technology, Inc. | Low temperature reflow method for filling high aspect ratio contacts |
| US5990011A (en) * | 1997-09-18 | 1999-11-23 | Micron Technology, Inc. | Titanium aluminum alloy wetting layer for improved aluminum filling of damescene trenches |
| US5985759A (en) * | 1998-02-24 | 1999-11-16 | Applied Materials, Inc. | Oxygen enhancement of ion metal plasma (IMP) sputter deposited barrier layers |
| US6189209B1 (en) * | 1998-10-27 | 2001-02-20 | Texas Instruments Incorporated | Method for reducing via resistance in small high aspect ratio holes filled using aluminum extrusion |
| US6833623B2 (en) * | 1999-08-11 | 2004-12-21 | Micron Technology, Inc. | Enhanced barrier liner formation for via |
| US6372636B1 (en) * | 2000-06-05 | 2002-04-16 | Chartered Semiconductor Manufacturing Ltd. | Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene |
| KR100407678B1 (ko) * | 2000-06-15 | 2003-12-01 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 금속배선 형성 방법 |
| US6352921B1 (en) * | 2000-07-19 | 2002-03-05 | Chartered Semiconductor Manufacturing Ltd. | Use of boron carbide as an etch-stop and barrier layer for copper dual damascene metallization |
-
2002
- 2002-02-27 KR KR10-2002-0010539A patent/KR100455380B1/ko not_active IP Right Cessation
-
2003
- 2003-02-19 US US10/370,222 patent/US6747354B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20030160333A1 (en) | 2003-08-28 |
| KR20030071026A (ko) | 2003-09-03 |
| US6747354B2 (en) | 2004-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3587019B2 (ja) | 半導体装置の製造方法 | |
| JPH0851154A (ja) | バイアをつくる方法 | |
| KR20010031049A (ko) | 하이드로겐-실세스퀴옥산（ｈｓｑ）으로 갭이 채워진패터닝된 금속층을 사용한 경계 없는 비아들 | |
| US20060110920A1 (en) | Low temperature nitride used as cu barrier layer | |
| KR100455380B1 (ko) | 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법 | |
| US20020070456A1 (en) | Semiconductor device having interconnection implemented by refractory metal nitride layer and refractory metal silicide layer and process of fabrication thereof | |
| KR20020089715A (ko) | 반도체장치의 금속도전막 형성방법 | |
| JP2001015594A (ja) | 半導体装置の多層金属配線の形成方法 | |
| US5942801A (en) | Borderless vias with HSQ gap filled metal patterns having high etching resistance | |
| TW475211B (en) | Forming method of borderless via | |
| KR100352304B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100197669B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| US6563221B1 (en) | Connection structures for integrated circuits and processes for their formation | |
| KR100307827B1 (ko) | 반도체소자의 금속배선 콘택 형성방법 | |
| JP2005085884A (ja) | 半導体装置およびその製造方法 | |
| KR100846993B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| KR100324020B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR0130381B1 (ko) | 반도체장치의 배선 형성방법 | |
| KR20000056260A (ko) | 반도체 장치의 콘택 형성 방법 | |
| KR100924545B1 (ko) | 반도체 소자의 제조방법 | |
| KR100950761B1 (ko) | 반도체 소자의 제조방법 | |
| KR100444769B1 (ko) | 반도체 장치의 다층 배선 형성 방법 | |
| KR100197665B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20010003522A (ko) | 전기도금을 이용한 구리배선 형성방법 | |
| JPH1117004A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120925 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |