JP3422055B2 - 半導体装置の電極配線 - Google Patents

半導体装置の電極配線

Info

Publication number
JP3422055B2
JP3422055B2 JP27830193A JP27830193A JP3422055B2 JP 3422055 B2 JP3422055 B2 JP 3422055B2 JP 27830193 A JP27830193 A JP 27830193A JP 27830193 A JP27830193 A JP 27830193A JP 3422055 B2 JP3422055 B2 JP 3422055B2
Authority
JP
Japan
Prior art keywords
nitride
semiconductor device
aluminum alloy
plane
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP27830193A
Other languages
English (en)
Other versions
JPH07130742A (ja
Inventor
進 祖父江
毅 山内
信一 向中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP27830193A priority Critical patent/JP3422055B2/ja
Publication of JPH07130742A publication Critical patent/JPH07130742A/ja
Priority to US08/754,383 priority patent/US5703403A/en
Application granted granted Critical
Publication of JP3422055B2 publication Critical patent/JP3422055B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置に関するも
ので、特に高集積化された高信頼度な半導体装置に有効
であり、微細化する際に配線内に生じる欠落(以下「A
lボイド」)を低減し、かつ高いバリア性が得られる電
極配線に関するものである。
【0002】
【従来の技術】近年、素子の高集積化に伴い、微細化や
多層化が必須の技術となってきており、微細化するにつ
れてアルミニウム合金配線の線幅も細く設計され、その
線幅が2〜3μm以下になってくるとアルミニウム合金
配線内にアルミニウム(Al)ボイドが発生する。ま
た、多層化によっても種々の薄膜を重ねるために素子の
内部構造にストレスが加えられ前述したAlボイドが発
生する。このAlボイドが大きくなると、信頼性上非常
に大きな問題となってくる。例えば、アルミニウム合金
配線の断線、アルミニウム合金配線の断面積の減少によ
る配線抵抗の増大、発熱による素子破壊、動作スピード
の遅延、大電流を通電した時にエレクトロマイグレーシ
ョンが起こる、などである。
【0003】一方、配線の熱処理工程にて配線の主成分
であるAlと基板の主成分であるSiが相互拡散し、接
合破壊やコンタクト抵抗の上昇などの不具合を発生させ
る問題がある。この問題を解決するためにTi,Mo,
Wなどの高融点金属、Ti−W系などの金属間化合物、
TiSi2 ,MoSi2 などの高融点金属シリサイド、
TiN,WNなどの高融点金属の窒化物などのバリア層
をSi基板とアルミニウム合金配線との間に設ける方法
等が広く利用されている。近年、さらにバリア性を向上
させるために、これらのバリア層を一度大気暴露などを
行い、意図的に酸化させるという方法もとられている。
【0004】従来では、Alボイドの発生を抑制するた
め、CuをAlとSiの合金配線に混ぜることによって
Al−Si−Cu配線を形成し、CuをAl原子の移動
の障害物として作用させていた。この金属配線として例
えば特開昭63−152147号公報に開示された金属
配線がある。これはAl−Si−Cu配線において、そ
の結晶面を主に(111)面に配向させると、Alボイ
ドの発生をさらに抑制できるというものである。
【0005】
【発明が解決しようとする課題】しかしながら、このA
l−Si−Cu配線の(111)面の配向性は下地の結
晶構造と密接な関係にあり、例えば高融点金属窒化膜で
あるTiN上にアルミニウム合金配線を被覆すると、結
晶面が主に(111)面に配向しているにもかかわらず
依然Alボイドが発生していた。すなわち、AlとSi
の相互拡散を防止するためにバリア層を挿入すると、A
l合金を規則正しく(111)面に配向させて形成する
ことができず、その結果Alボイドの発生が増加すると
いう問題があった。これは、TiNとAlの結晶の整合
が悪いためと考えられる。一方、酸化したTiN上のA
lの(111)配向は、酸化させていない場合に比べて
さらに低下するという問題があり、一般にはAlの(1
11)配向を犠牲にしてバリア性を確保する方策がとら
れている。
【0006】本発明は上記問題に鑑みたものであり、バ
リア層を用いたコンタクト部分におけるバリアの信頼性
を維持しつつ、Alボイドの発生を低減させることを目
的としている。すなわち本発明は、バリア層上でのAl
(111)面の配向性を向上させることにより、ボイド
の発生を抑制しようとするものである。
【0007】
【課題を解決するための手段】上記目的を達成するため
に構成された本発明の半導体装置の電極配線は、結晶面
が主に(111)面に配向したTiNから構成されバリ
ア層である高融点金属の第1窒化物と、この第1窒化物
上に形成され結晶面が主に(111)面に配向したアル
ミニウム合金配線を有する半導体装置の電極配線におい
て、前記第1窒化物と前記アルミニウム合金配線の中間
に、3元素以上から構成され、その結晶面が整合した結
晶を有する金属間化合物からなる第2窒化物を挿入した
ことを特徴としている。
【0008】また上記半導体装置の電極配線において、
前記第2窒化物は、少なくともアルミニウムと前記第1
窒化物を構成している元素から構成されていることが好
ましい。また上記半導体装置の電極配線において、前記
第2窒化物の結晶構造は、その原子間距離が前記アルミ
ニウム合金および前記第1窒化物の各々の結晶構造にお
ける原子間距離の中間の値を有し、その原子間距離のず
れが前記アルミニウム合金および前記第1窒化物の各々
に対してそれぞれ5%以下であることが好ましい。
【0009】
【作用】上記のように構成された本発明によれば、第1
窒化物とこの第1窒化物上に形成され結晶面が主に(1
11)面に配向したアルミニウム合金配線の中間に、3
元素以上から構成される金属間化合物の第2窒化物を挿
入することにより、第1窒化物と第2窒化物が接合する
面の結晶構造,および第2窒化物とアルミニウム合金が
接合する面の結晶構造をそれぞれ類似構造にして結晶の
整合を良くする。
【0010】
【発明の効果】本発明によれば、第1窒化物と第2窒化
物の結晶構造ならびに第2窒化物とアルミニウム合金の
結晶構造が共に類似となる第2窒化物を挿入し、接合す
る結晶の整合をとることにより、アルミニウム合金の
(111)面の配向性を向上させることができる。これ
によりアルミニウムボイドの発生を抑えることができ
る。
【0011】
【実施例】(第1実施例)以下、本発明における第1実
施例を図面に基づき詳細に説明する。図1は第1実施例
における半導体装置の断面図である。概略的にはシリコ
ン基板10、シリコン基板上10に部分的に形成された
層間絶縁膜11、シリコン基板10上の層間絶縁膜11
のない部分に形成されたチタンシリサイド層16、層間
絶縁膜11上に形成されチタンシリサイド16に接続さ
れたチタン層12、チタン層12及びチタンシリサイド
層16上に形成された窒化チタン層13、窒化チタン層
上に形成されたTi2 AlN等のTi−Al−N層1
4、Ti−Al−N層14上に形成された電極であるア
ルミニウム合金15(Al−1%Si−0.5%Cu)
から構成されている。
【0012】次に図1に示した半導体装置の製造方法を
図2を用いて説明する。この半導体装置において、図2
に示すようにシリコン基板10上に蒸着あるいはCVD
(Chemical Vaper Depositio
n)法により例えばPSG(リンガラス)等の層間絶縁
膜11を形成する。この層間絶縁膜11を部分的に除去
してコンタクトホールを形成する。そして、スパッタリ
ング法により20nmの厚さのチタン層12、反応性ス
パッタリング法により80nmの厚さの窒化チタン層1
3、さらにスパッタリング法により100nmの厚さの
Al−1%Si−0.5%Cu等のアルミニウム合金1
5を連続的に成膜し、その一部がシリコン基板と電気接
続するようにする。その際、チタン層12、窒化チタン
層13、アルミニウム合金層15は、途中大気暴露せず
に、連続的に成膜している。従って、各層の内部および
層の界面には、酸素はほとんど存在せず、約1at%以
下の濃度である。チタン層12、窒化チタン層13及び
Al−Si−Cu膜15は成膜時の実効基板温度をある
値に設定して形成する。窒化チタン層13はチタンをN
2 −Arガス雰囲気のプラズマ中で反応させながら形成
させるため、組成比及び結晶構造は成膜条件、例えば実
効基板温度,成膜圧力,N2 −Arガス比,rfバイア
スによる自己バイアスの有無などにより微妙に異なり、
従ってアルミニウム合金15の結晶面の(111)面の
配向性もその成膜条件により良くも悪くも成り得る。図
3はAl(111)面に対するX線回折の結果である
が、成膜時の実効基板温度に対するAl(111)面の
回折強度の変化を調べると、実効基板温度が230〜3
00℃の範囲でAl(111)面の配向性は最も強くな
る。図4はアルミニウム合金の成膜温度に対するX線回
折強度を示したものであるが、上記の230〜300℃
の範囲でAl(111)面の配向性は最も強くなるとい
う関係を顕著に示している。なお、熱処理によりその配
向性はさらに上昇するがその理由は後述する。
【0013】本実施例の半導体装置は、図2に示す半導
体装置を450℃で30分以上熱処理することにより形
成する。チタンシリサイド層16はチタン層12がシリ
コン基板10と接続する部分にて反応して形成されたも
のである。一方、窒化チタン層13とアルミニウム合金
15の間のおいて、TiとAlとNが反応してTi−A
l−N層14が形成される。Ti−Al−N層14であ
るTi−Al−N系化合物は、ある成膜条件の範囲では
微量ながら熱処理することなく形成されるが、450℃
で熱処理すると明らかに多量に形成される。表1は成膜
条件とTi−Al−N系化合物の生成の関係をまとめた
ものである。
【0014】
【表1】
【0015】No.6の条件にて最もTi−Al−N系
化合物が形成されていることが分かる。そこでNo.6
の条件で成膜したときの熱処理前と熱処理後においてX
線回折測定を行うと、Al(111)面の回折強度は熱
処理により図5に示す通り約1.1倍に増大する。また
図5を拡大すると、図6に示す通りTiN(111)面
の回折ピークとともにTi2AlN,Ti3AlN,Ti
3Al22の化合物からの回折ピークも検出されている
ことが分かる。熱処理によるAl(111)面の配向性
の向上は、Al結晶粒が成長することとともに、Al合
金/TiN界面におけるTi−Al−N系化合物の生成
が関与している。Ti−Al−N系化合物はAlおよび
TiNの成分を全て含むため、結晶構造すなわち原子の
並びがAlとTiNの双方に極めて近く、また原子間距
離も非常に近い。図7〜9は、各々Ti 3 AlN,A
l,TiNの結晶構造とこれらが接合する各(111)
面の原子の並びおよび原子間距離を示している。これら
3つの物質の原子の並びは等しく、またTi3AlNの
原子間距離はAlおよびTiNの中間の値をもち、Al
に対して約2%、TiNに対して約3%のずれである。
一般に、結晶整合するための結晶格子歪はおよそ5%以
下といわれており、ここでのAl(111)面の配向性
の向上は、まさにTi−Al−N系化合物がAlおよび
TiNと結晶整合したことによって引き起こされたと考
えられる。図10はNo.6にて作製した半導体装置の
Ti−Al−N層14の透過電子顕微鏡写真であり、膜
を断面方向から観察したものである。Al合金とTiN
の間に厚さ約4nmのTi−Al−N系化合物の層が確
認できる。図11はその部分を拡大したものであり、規
則正しく並ぶ原子の面にて電子が回折現象を起こすこと
により発生する格子縞が観察される。規則正しく現れる
格子縞の領域は、結晶の存在を意味する。AlとTiN
の結晶粒の間には、数原子オーダーの微結晶粒が多く形
成されているが、その中に正しく結晶面が整合したTi
3AlNを明確に観察することができる。このような化
合物Al/TiN界面に多量に形成させることにより
アルミニウム合金15配線の(111)面の配向性を飛
躍的に向上することができる。
【0016】前述したようにTi−Al−N層14であ
るTi−Al−N系化合物は、AlとTiNとの反応に
より形成することから、TiNの膜質に大きく影響をう
けるため、その成膜条件には制約がある。成膜時の実効
基板温度は200〜300℃の範囲に設定することが望
ましいが、Al合金配線の成膜中にAl粒に不具合が生
じる可能性がある場合には、成膜時には100〜150
℃まで温度を下げ、成膜完了後に200〜300℃で数
10分熱処理しても良く、この場合にも先と同様の効果
が得られる。一方N2 −Arガスの成膜圧力は、Alの
配向性に大きく係わり、2〜7mTorrが適当と考え
られるが、低圧ではTiNの緻密性が低下するため前述
の反応が不十分となる可能性があることから5〜7mT
orrの範囲が最適と考える。実験として成膜圧力を
3.3〜5.5mTorrに上げると、Alボイドの発
生は約3分の1に低減できることを確認した。
【0017】最後に、前述のように形成した本実施例の
半導体装置が充分なバリア性を有するか否かの確認を、
オージェ電子分光装置による深さ方向組成分布を用いて
調べた。図1に示す深さ方向組成プロファイルは、成
膜後の熱処理温度に関する構成元素の分布を表している
が、450℃,30分後においてもAlおよびSiはバ
リア層であるTiNを貫通して拡散しておらず、バリア
性は維持されている。しかし600℃,30分の熱処理
ではAlとSiはそれぞれ基板および表面にて検出され
ており、バリア性は失われる。したがって、Al合金/
TiN界面にてTi−Al−N系化合物が形成されて
も、バリア性は充分維持されていることが分かる。また
熱処理の前後において、各層の内部および層界面で酸素
が全く検出されていないことも特徴の1つである。
【0018】以上のように本実施例では、第1窒化物で
あるTiN層13とアルミニウム合金15の間に第2窒
化物であるTi−Al−N層14を挿入して結晶構造を
類似構造にすることにより、アルミニウム合金の(11
1)面の配向性を向上させることができる。これにより
TiNのバリア層としての信頼性を維持しつつ、アルミ
ニウムボイドの発生を抑えることができる。そしてこの
結果、アルミニウム合金配線の断線,アルミニウム合金
配線の断面積の減少による配線抵抗の増大,発熱による
素子破壊,動作スピードの遅延,大電流を通電した時に
起こるエレクトロマイグレーション等を防止することが
できる。
【0019】なお、本実施例においてはTi−Al−N
層14であるTi−Al−N系化合物を形成する方法と
して、アルミニウム合金15と窒化チタン13の接合面
を熱処理することによって形成したが、本発明において
はTi−Al−N系化合物の形成方法はどのようなもの
でも良く、例えば蒸着,CVD,MBE,スパッタリン
グ等によりTi3 AlN等を直接TiN上に形成しても
良いし、また上記方法によりアルミニウムをTiNに注
入しその後熱処理によってTi3 AlN等を形成しても
良い。また上記実施例では第1窒化物としてTiNを用
いたが、窒素の化合物であれば任意にその成分を変更で
き、例えばW−N系化合物等を用いても良い。またアル
ミニウム合金はAl−Si−Cuに限られたものではな
く、例えばアルミニウム金属やAl−Ti−Si,Al
−Cu,Al−Si,Al−Ti,Al−Cu−Ti等
の他の合金を用いても良い。そしてバリア層は高融点金
属,高融点金属の窒化物,高融点金属シリサイド等で構
成されていても良い。また第2窒化物は一層で構成され
ている必要はなく多層で構成されていても良い。ここで
多層構造とは、積層内部での結晶性をさらに緩和させる
ため、結晶構造または原子間距離が僅かに異なる物質を
大きさの順に積層したものである。
【図面の簡単な説明】
【図1】本発明の第1実施例における半導体装置を示す
断面図である。
【図2】図1に示した半導体装置の製造方法を示す断面
図である。
【図3】図1に示した半導体装置のAl(111)面の
X線回折図である。
【図4】図1に示した半導体装置のAl(111)面の
成膜温度に対する回折強度の変化を示すX線回折図であ
る。
【図5】図1に示した半導体装置のAl(111)面の
X線回折図である。
【図6】図1に示した半導体装置のX線回折図である。
【図7】Ti3 AlN(111)の結晶構造を示す図で
ある。
【図8】Al(111)の結晶構造を示す図である。
【図9】TiN(111)の結晶構造を示す図である。
【図10】図1に示した半導体装置のTi−Al−N層
の透過電子顕微鏡写真である。
【図11】図11を拡大した透過電子顕微鏡写真であ
る。
【図12】図1に示した半導体装置のオージェ電子分光
装置による組成分布解析を示す図である。
【符号の説明】
10 シリコン基板 11 層間絶縁膜 12 チタン層 13 窒化チタン層 14 Ti−Al−N層 15 アルミニウム合金 16 チタンシリサイド層 17 コンタクトホール
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−286323(JP,A) 特開 昭64−77933(JP,A) 特開 平4−346435(JP,A) 特開 平5−343401(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/28 - 21/288 H01L 21/3205 - 21/3213 H01L 21/768

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 結晶面が主に(111)面に配向したT
    iNから構成されバリア層である高融点金属の第1窒化
    物と、この第1窒化物上に形成され結晶面が主に(11
    1)面に配向したアルミニウム合金配線を有する半導体
    装置の電極配線において、 前記第1窒化物と前記アルミニウム合金配線の中間に、
    3元素以上から構成され、その結晶面が整合した結晶を
    有する金属間化合物からなる第2窒化物を挿入したこと
    を特徴とする半導体装置の電極配線。
  2. 【請求項2】 前記第2窒化物は、少なくともアルミニ
    ウムと前記第1窒化物を構成している元素から構成され
    ていることを特徴とする請求項1記載の半導体装置の電
    極配線。
  3. 【請求項3】 前記第2窒化物の結晶構造は、その原子
    間距離が前記アルミニウム合金および前記第1窒化物の
    各々の結晶構造における原子間距離の中間の値を有し、
    その原子間距離のずれが前記アルミニウム合金および前
    記第1窒化物の各々に対してそれぞれ5%以下であるこ
    とを特徴とする請求項1または2に記載の半導体装置の
    電極配線。
  4. 【請求項4】 前記第2窒化物は、結晶面が主に(11
    1)面に配向したTi3AlNを有し、4nmの膜厚を
    有して形成されていることを特徴とする請求項1乃至3
    の何れかに記載の半導体装置の電極配線。
  5. 【請求項5】 前記第1窒化物,前記第2窒化物及び前
    記アルミニウム合金配線の各層の内部及び層界面には、
    酸素がほとんど存在していないことを特徴とする請求項
    1乃至4の何れかに記載の半導体装置の電極配線。
JP27830193A 1993-11-08 1993-11-08 半導体装置の電極配線 Expired - Lifetime JP3422055B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP27830193A JP3422055B2 (ja) 1993-11-08 1993-11-08 半導体装置の電極配線
US08/754,383 US5703403A (en) 1993-11-08 1996-11-21 Electrode for semiconductor device and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27830193A JP3422055B2 (ja) 1993-11-08 1993-11-08 半導体装置の電極配線

Publications (2)

Publication Number Publication Date
JPH07130742A JPH07130742A (ja) 1995-05-19
JP3422055B2 true JP3422055B2 (ja) 2003-06-30

Family

ID=17595446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27830193A Expired - Lifetime JP3422055B2 (ja) 1993-11-08 1993-11-08 半導体装置の電極配線

Country Status (2)

Country Link
US (1) US5703403A (ja)
JP (1) JP3422055B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100320364B1 (ko) * 1993-03-23 2002-04-22 가와사키 마이크로 엘렉트로닉스 가부시키가이샤 금속배선및그의형성방법
DE19515564B4 (de) 1994-04-28 2008-07-03 Denso Corp., Kariya Elektrode für ein Halbleiterbauelement und Verfahren zur Herstellung derselben
JPH09115829A (ja) * 1995-10-17 1997-05-02 Nissan Motor Co Ltd アルミニウム配線部を有する半導体装置およびその製造方法
JP3168400B2 (ja) * 1996-01-19 2001-05-21 日本プレシジョン・サーキッツ株式会社 半導体装置および半導体装置の製造方法
US6040613A (en) * 1996-01-19 2000-03-21 Micron Technology, Inc. Antireflective coating and wiring line stack
US5700718A (en) * 1996-02-05 1997-12-23 Micron Technology, Inc. Method for increased metal interconnect reliability in situ formation of titanium aluminide
US6239492B1 (en) * 1996-05-08 2001-05-29 Micron Technology, Inc. Semiconductor structure with a titanium aluminum nitride layer and method for fabricating same
US5760474A (en) * 1996-07-09 1998-06-02 Micron Technology, Inc. Capacitor, integrated circuitry, diffusion barriers, and method for forming an electrically conductive diffusion barrier
GB2319532B (en) * 1996-11-22 2001-01-31 Trikon Equip Ltd Method and apparatus for treating a semiconductor wafer
KR100414745B1 (ko) * 1996-12-31 2004-03-30 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
JP3635875B2 (ja) * 1997-06-25 2005-04-06 東京エレクトロン株式会社 成膜方法及び膜積層構造
KR100385946B1 (ko) * 1999-12-08 2003-06-02 삼성전자주식회사 원자층 증착법을 이용한 금속층 형성방법 및 그 금속층을장벽금속층, 커패시터의 상부전극, 또는 하부전극으로구비한 반도체 소자
JPH11220025A (ja) * 1998-02-03 1999-08-10 Rohm Co Ltd 半導体装置およびその製造方法
US6284316B1 (en) 1998-02-25 2001-09-04 Micron Technology, Inc. Chemical vapor deposition of titanium
US6383915B1 (en) * 1999-02-03 2002-05-07 Applied Materials, Inc. Tailoring of a wetting/barrier layer to reduce electromigration in an aluminum interconnect
JP2001060590A (ja) 1999-08-20 2001-03-06 Denso Corp 半導体装置の電気配線及びその製造方法
KR100455380B1 (ko) * 2002-02-27 2004-11-06 삼성전자주식회사 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법
JP5010121B2 (ja) * 2005-08-17 2012-08-29 セイコーエプソン株式会社 半導体装置の製造方法
JP2008147252A (ja) * 2006-12-06 2008-06-26 Renesas Technology Corp 半導体装置とその製造方法
DE102007000015B4 (de) * 2007-01-15 2016-08-11 Denso Corporation Metallelektrode-Keramik-Verbundkörper und Verfahren zur Herstellung desselben

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4141022A (en) * 1977-09-12 1979-02-20 Signetics Corporation Refractory metal contacts for IGFETS
JPS5947741A (ja) * 1982-09-13 1984-03-17 Toshiba Corp 半導体装置の製造方法
JPH0687464B2 (ja) * 1986-12-17 1994-11-02 日本電装株式会社 アルミニウム合金配線装置およびその製造方法
JP2537413B2 (ja) * 1989-03-14 1996-09-25 三菱電機株式会社 半導体装置およびその製造方法
JPH033395A (ja) * 1989-05-31 1991-01-09 Taiyo Yuden Co Ltd セラミック多層配線基板
JPH03262127A (ja) * 1990-03-13 1991-11-21 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH0442537A (ja) * 1990-06-08 1992-02-13 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPH07130742A (ja) 1995-05-19
US5703403A (en) 1997-12-30

Similar Documents

Publication Publication Date Title
JP3422055B2 (ja) 半導体装置の電極配線
US5290731A (en) Aluminum metallization method
JP3435194B2 (ja) 半導体装置の配線層形成方法及び半導体装置
JP2811131B2 (ja) 半導体装置の配線接続構造およびその製造方法
EP0735586B1 (en) Semi-conductor structures
EP0843895B1 (en) Method of manufacturing a metal interconnect structure for an integrated circuit with improved electromigration reliability
US5700718A (en) Method for increased metal interconnect reliability in situ formation of titanium aluminide
EP0354717A2 (en) Semi-conductor device and method of manufacturing such a device
US5506449A (en) Interconnection structure for semiconductor integrated circuit and manufacture of the same
US20150333006A1 (en) Manufacturing method of semiconductor device and semiconductor device
JPH0653163A (ja) 集積回路障壁構造体とその製法
US6066891A (en) Electrode for semiconductor device including an alloy wiring layer for reducing defects in an aluminum layer and method for manufacturing the same
US5763948A (en) Semiconductor apparatus including a tin barrier layer having a (III) crystal lattice direction
US6239492B1 (en) Semiconductor structure with a titanium aluminum nitride layer and method for fabricating same
JP3158598B2 (ja) 半導体装置およびその製造方法
JP2600593B2 (ja) 半導体装置およびその製造方法
US6045892A (en) Metal wiring structures for integrated circuits including seed layer
US6051490A (en) Method of forming wirings
JP2757796B2 (ja) 半導体集積回路装置
JP3128961B2 (ja) 半導体装置及びその製造方法
JP3346794B2 (ja) 半導体装置及びその形成方法
JP3379278B2 (ja) 電極配線およびその製造方法
JPH05102154A (ja) 半導体装置
JP3017810B2 (ja) 半導体装置の製造方法
JPH0695516B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030325

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100425

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100425

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140425

Year of fee payment: 11

EXPY Cancellation because of completion of term