JPH0653163A - 集積回路障壁構造体とその製法 - Google Patents

集積回路障壁構造体とその製法

Info

Publication number
JPH0653163A
JPH0653163A JP5168626A JP16862693A JPH0653163A JP H0653163 A JPH0653163 A JP H0653163A JP 5168626 A JP5168626 A JP 5168626A JP 16862693 A JP16862693 A JP 16862693A JP H0653163 A JPH0653163 A JP H0653163A
Authority
JP
Japan
Prior art keywords
layer
tiw
barrier
nitrogen
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5168626A
Other languages
English (en)
Inventor
James B Kruger
ジェームス・ビー・クルーガー
S Jeffrey Rosner
エス・ジェフリィー・ロスナー
Iton Wang
アイトン・ウアング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH0653163A publication Critical patent/JPH0653163A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】TiW層とTiW：N層を用いた拡散障壁層を提供しI
C内の例えばSi構造体と導電材料(例えばAe)間の拡散を
防止すること。 【構成】本発明の構造体は導電体を挟んだ比較的薄い窒
素を多量に含んだTiW：N層を有する。そしてこの各層は
比較的厚い、実質的に窒素のないTiW層によって挟まれ
る。TiW：N層はこの層中に飽和レベルの窒素を得るため
にバックバイアス条件下でおよび／またはN2が大勢を占
める雰囲気中で形成される。結果として、導電体からの
導電物質のマイグレーションへの有効な障壁が形成され
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、集積回路（ＩＣ）障壁
構造体及びその製造方法に係り、更に詳細には、ＩＣ構
造体内における導体材料の望ましくない拡散を防止する
ための多層ＴｉＷ構造体に関する。
【０００２】
【従来技術とその問題点】従来の集積回路において、シ
リコンチップ上に作成された集積回路内のデバイスを相
互接続するために使われる導体材料を含む合成または層
状金属線材に隣接して障壁層が用いられる。
【０００３】金属線材は、例えば、Ｗ内に１０−３０原
子％のＴｉが含まれる合金ＴｉＷのような耐火金属また
は金属合金材料の複合「障壁層」の間に挟まれて配置さ
れた（サンドウイッチ構造）、例えば、ＡｌＣｕ又はＡ
ｌＳｉＣｕのような導電材料によって作成される。
【０００４】この種の障壁層は、従来、例えばシリコン
構造体のような隣接構造体または材料と例えばアルミニ
ウムのような導体材料との間の「スパイキング」と呼ば
れる現象による相互作用の効果的な防止を含む多くの理
由により使用されている。スパイキング現象には、例え
ばＡｌのような導体金属が隣接半導体構造体へ浸透する
ことが含まれることがあり、その結果として短絡欠陥を
生じてデバイスの機能を損傷することがある。
【０００５】更に、従来の知識および経験によれば、こ
の種の障壁層は、半導体デバイスに対する上面の反射率
減少に効果的であるという性質を備えており、この性質
は、半導体製造に使われるフォトリソグラフィック技法
が効果的に機能することを可能にするために有利であ
る。特に、障壁層上面の反射率は引き下げられており、
特定の集積回路内のデバイスの相互接続に使用される導
電材料の光反射表面の比較的高い反射率を許容レベルま
で効果的に引き下げることができる。反射率が軽減され
ることにより、従来認識されているように、導電体層の
フォトリソグラフィック技法による型どり（パターンニ
ング）機能が改良される。
【０００６】更に、この種障壁層は、集積回路デバイス
の製作に際して、アルミニウム原子の塑性流を効果的に
抑圧することが以前から知られている。それによって、
いわゆる「ヒルロック（小丘）」形成を防止し、また電
流を脇に分岐させ、導体材料の原子移動（エレクトロマ
イグレーション）に起因するか、或は、更に、アルミニ
ウムのような導体材料の応力によって誘発される移動現
象にさえ起因する回路開放（断線）の危険を最小限にす
る。
【０００７】ただし、従来の障壁層、構造体およびそれ
を作る方法は、障壁層が前述の有利な特徴および利点を
備えているにもかかわらず、当該技術分野における現在
および過去の実状としては、多くの問題を抱えている。
この種の問題の１つは、過去および現在の多層ＩＣ構造
体における障壁層は、障壁金属層自体の厚さが「スパイ
キング」を最小限にするには不利な厚さであることを必
要とするということである。従来の多層ＩＣ構造体にお
いては、ＩＣ構造体内において電気的な相互接続用に使
われる電気導体からの電子移動に起因する回路開放（断
線）欠陥を減少させるには、特にＴｉＷ層の厚さに頼ら
ねばならない。接合深さが０．２マイクロメータより大
きい半導体プロセスにおいては、スパイクイングは重大
な問題とはならず、現在の厚さのＴｉＷは許容されるは
ずである。この種のプロセスに関しては、現在の厚さの
障壁層は、それほど問題とはならない。
【０００８】具合の悪いことに、接合深さが０．２マイ
クロメータ未満であることが必要な半導体プロセスによ
って作られる構造体の場合には、スパイキングが更に重
要な問題になる。特に、サブミクロンプロセスにおい
は、更に厳しい拘束条件が適用される。
【０００９】更に、導電性障壁層は、一次電気導体と反
応可能であって、導体構造全体の電気伝導率を低下させ
る。この傾向は、障壁金属と一次電気導体との間の界面
をパッシベートすることによって制御することができ
る。
【００１０】さらに、障壁層の作成に際しては、既に作
成済みの構造体を保存するために後の方の作成過程にお
いて使わなければならない温度処理過程に関係した問題
が起きる。周知のように、半導体プロセスを選定する
と、当該プロセスに使用できる構造体および材料の基礎
的なパラメータが規定される。この場合のパラメータに
はそれらの寸法および中間処理が含まれる。従来の技法
によれば、窒化ＴｉＷ（ＴｉＷ：Ｎ）は、Ｎ2又はＮＨ3
の雰囲気内において急速な熱焼なまし（ＲＴＡ）或いは
反応スパッタリング技法を用いて形成することができ
る。更に、ＲＴＡを用いた非多孔性飽和ＴｉＷ：Ｎ層の
理想的な反応温度範囲は７００から９００度Ｃである。
【００１１】しかしながら、この方法の使用は、Ｔｉ
Ｗ：Ｎ層を最初に配置する場合のみに限られる。例え
ば、Ａｌのような後続する導体層が析出されると、その
後の製造方法に使用される温度範囲は非常に厳しく制限
され、７００から９００度Ｃの処理温度範囲はもはや適
用されない。従って、それ以降に析出しようとする望ま
しいＴｉＷ：Ｎ層に関しては、一般に、それらの製作
は、例えば反応スパッタリングのような、比較的低い処
理温度を用いることのできるプロセスに従って実施され
なければならない。
【００１２】具合の悪いことに、この種の比較的低温に
おいて反応スパッタリングを実施すると、ＴｉＷ：Ｎ層
の拡散率が高くなり、特にスパイキングを起こし易くな
る。比較的低温のプロセスを用いた場合には、欠陥に対
する障壁の余裕をより広くするために、ＲＴＡ処理によ
って作成された構造体と比較して、ＴｉＷ：Ｎ層をはる
かに厚くしなければならない。欠陥増加の可能性を規制
するためにＴｉＷ：Ｎの障壁層の厚さを大きくすると、
例えば、作成された最終的な構造体の電流容量を一切上
げることのない過程と、たいした利益なしに結合される
付加的処理が必要になる。
【００１３】
【発明の目的】従って、本発明の目的は、ＴｉＷ及びＴ
ｉＷ：Ｎ合金層を用いた機能的に効果的であり、使用が
経済的であり、現在の欠点および制限条件をもつことの
ない改良された拡散障壁構造体を提供することである。
【００１４】
【発明の概要】従って、本発明は、電流通過に対する抵
抗が比較的に低く、更に、導体層材料から隣接集積回路
構造体への導体材料の移動に対する障害として役立つ隣
接する薄い障壁金属層に結合した又は狭まれた導体層を
含む集積回路構造体に関する。
【００１５】更に、本発明は、そのような集積回路構造
体を作るための方法に関する。ここに開示された本発明
に基づく１つの方法は、ＴｉＷ及びＴｉＷ：Ｎの隣接し
た連続層の析出に関係する過程を含み、後者は活性化さ
れたＮ2（プラズマフロー内の窒素）の雰囲気中で処理
され、前記雰囲気は体積比により窒素および他の気体を
含み、この場合の窒素含有量は他の気体の含有量よりも
圧倒的に多い。圧倒的に多いとは、窒化ＴｉＷ：Ｎの作
成に際して用いられる活性化された窒素の体積密度が２
０から１００％であることを意味するか、又は、体積密
度が１００％の活性化された窒素中において、ＴｉＷの
基層又はＴｉＷの基板或いはこれに接触して用いられる
層又は基板に、補足的な電界が印加されることを意味す
る。その結果として、ＴｉＷ：Ｎ内の窒素濃度が、活性
化されない窒素環境内においてＴｉＷ層が作成された場
合のレベル又はＴｉＷ層またはこれに隣接する構造体に
対してバックバイアスを用いなかった場合のレベルを超
過する。窒素含有量が非常に多い雰囲気中においてこの
種の製作を実施することにより、導体層および導体層に
隣接する窒化ＴｉＷ層からの導体材料の拡散を防止する
効果的な障壁が形成される。この技法は、ＴｉＷにのみ
制限されるものではない。この技法は、選定された金属
の障壁層としての効率を高めるために、例えばＡｌ、Ｔ
ｉ、Ｃｒ、Ｃｕ、Ｍｏ、Ｔａ、Ｗ、及び、前記金属のあ
らゆる合金のような窒素合成物を形成するあらゆる中間
金属に適用することができる。
【００１６】更に、本発明に従って、このような集積回
路構造体を製作するには、次に示す層および過程が含ま
れる。例えば厚さが１５００オングストローム程度のＴ
ｉＷ第１層は、例えばシリコン又はポリシリコン又は他
の伝導性層のような基層を露出させるエッチングされた
開口部を有する酸化物で覆われた基板の上に析出される
ことが好ましい。このＴｉＷ第１層の次には、窒素バッ
クスパッタリング（ＮＢＳ）による析出か又は同時析出
のいずれか、及び、最初のＴｉＷ層上に析出された好ま
しくは厚さ３０オングストローム程度のＴｉＷ：Ｎ層の
エッチングが後続する。この場合、この種の析出は、実
質的に純粋なＮ2プラズマ、即ち「窒素卓越性」の存在
する状態の下において配置または析出されることが必要
である。従って、結果として組合わされた障壁層構造体
は、実質的に純粋な窒素ガス内において与えられたＴｉ
Ｗ：Ｎの更に薄い層に隣接したＴｉＷの薄い層で構成さ
れる。結果として、製造中の集積回路構造体内において
隣接する導体金属の拡散を防止する障壁として特に効果
的な高度に窒化されたＴｉＷ：Ｎ層が作られる。
【００１７】このようにして作成されたＴｉＷ：Ｎ層
は、一般にＩＣ処理過程において用いられる導体材料に
対する優れた拡散防止障壁である。このプロセスに従っ
て析出された窒素化ＴｉＷ層は、製造中のＩＣ構造体内
の金属層からの導体材料の相互混合を殆ど起こさないか
又はたいして起こすことなく、約４５０度Ｃまでの温度
サイクルにおける熱条件に耐えることができる。従っ
て、例えばＡｌＣｕのような選定された導体材料は、従
来のｄ−ｃマグネトロンスパッタリング技法を用いてＴ
ｉＷ：Ｎ層上に析出することができる。その後におい
て、厚さ約３０オングストローム程度の第２のＮＢＳＴ
ｉＷ：Ｎ層を、本発明の好ましい方法に従い、選定され
た導体材料上に加工可能な状態で析出することができ
る。本発明の目標及び目的については、添付図面および
好ましい実施例を参照しながら以下の説明を読むことに
より、更に完全に理解されるはずである。
【００１８】
【実施例の説明】添付図面は、本発明に基づく障壁構造
体１６、及び、その上に障壁構造体１６が適宜塗布、或
いは、析出される基板１１を有する多層構造体１０の一
部分の断面図である。従って、多重層構造体１０は、障
壁構造体１６、及び、基板１１を含む。
【００１９】障壁構造体１６は、更に、それぞれ１２、
１２ａ、１３、１３ａで参照される以下に説明されるよ
うな金属材料製の第１、第２、第３、及び、第４の障壁
層、及び、一次導体層から導体材料が拡散することを防
止するために第３及び第４のそれぞれの障壁層１３と１
３ａとの間に挟まれた一次導体層１４を含む。一次導体
層１４は、例えば、制限的な意味を持つことなく、銅、
アルミニウム、又は、銅とアルミニウムの合金のような
選定された導電性材料によって作成しても差し支えな
い。
【００２０】障壁層１３及び１３ａは、高窒化ＴｉＷ、
又は、導電材料の拡散を所定レベルに抑制する効果的な
障壁を確立するために窒素化合物で形成された任意の遷
移金属製であることが好ましい。この種の高度に窒化Ｔ
ｉＷ（すなわち、高窒化ＴｉＷ：Ｎ）は、実質的に純粋
なＮプラズマ内、すなわち窒素卓越雰囲気内においてＴ
ｉＷ層材料を析出することにより、本発明を実施する好
ましい方法に従って作成できる。以下において詳細に説
明するように、この種のＴｉＷ：Ｎ材料を使用すること
によって、導体層１４から隣接障壁層１３及び１３ａを
貫いてスパイキングが起きる可能性が減少するか、或い
は、制御される。これにより、例えばＡｌのＳｉドーピ
ング（Ｓｉの沈殿により電子遷移抵抗を減少させること
が出来る）のような望ましくない代替処理が不必要にな
る。障壁層１２及び１２ａは、基板１１及び外部の金属
経路層（図示せず）への接触電気抵抗を低くするため
に、ＴｉＷ製であることが好ましい。
【００２１】本発明によれば、特に薄い障壁層構造体を
製造することが望まれる。以下に尚詳しく説明するよう
に、特に薄い障壁層構造体の製造は、窒素バックスパッ
タリング（ＮＢＳ）技法、或いは、バイアススパッタ析
出技法による様々な方法によってり達成可能である。前
記のいずれの方法を用いても、約３０オングストローム
程度の厚さの層１３及び１３ａを作ることが可能であ
り、本発明に従った配列に基づいて作成されたバイア
（電流通路）ＩＣ構造により、１ｕｍサイズのバイア
（電流通路）に関して１バイア当たり約０．８オーム程
も全体抵抗を効果的に減少させることができる。
【００２２】本発明を説明する場合に用いられる窒素バ
ックスパッタリングとは、導体層１４の表面に直接的に
隣接して高度に窒化されたＴｉＷ：Ｎの層１３及び１３
ａをバックスパッタリングすることにより障壁構造体１
６を製作する過程を含む。本発明に従って所要の高度に
窒素化されたＴｉＷ：Ｎ層を形成するためには、スパッ
タリングプラズマや、Ｎ2＋およびＮ＋イオンのほぼ直
接的な浅いイオンインプランテーションとの表面反応が
効果的である。窒素バックスパッタリングはＴｉＷのみ
に限られない。Ａｌ、Ｔｉ、Ｃｒ、Ｃｕ、Ｍｏ、Ｔａ、
Ｗ、及び、障壁金属として使用される前記金属のあらゆ
る合金を含む窒素化合物を形成する任意の中間金属の窒
素含有量を増加させるためにＮＢＳを用いることができ
る。純粋または実質的に純粋な気体Ｎ雰囲気内における
イオンインプランテーションの望ましい効果は、層１３
及び１３ａの製造に際して化学量論的最小量の窒素より
も多量のレジデントを残しておくことが可能であること
であり、本発明にとって望ましいことである。実質的に
純粋なＮは好ましいモードであるが、構成々分の大部分
がＮであるか、或いは、少なくとも主要成分が前以て選
定した気体混合物であるような雰囲気であれば、本発明
に従って使用できる。その結果としては、あらゆる窒素
不足領域または金属内の欠陥部分に向かって強力な拡散
勾配が設定されるので、導体層１４からの導体材料の原
子移動を効果的に抑止するために望ましい低欠陥で薄い
障壁金属層を確立する傾向のある本発明に基づいて充分
に飽和したＴｉＷ：Ｎが製造される。一般に、この程度
の薄膜（厚さが１００オングストローム以下）において
は、欠陥密度が問題になるが、ここに開示する本発明に
よれば、欠陥密度の問題は回避される。
【００２３】本発明を実行するための本実施例によれ
ば、スパッタリング又は再析出は、障壁層１３及び１３
ａ内のあらゆる望ましくない材料、不純物、又は、欠陥
を排除する傾向がある。スパッタリングされた材料の再
析出は、層状金属構造体によって覆われた誘電性のフィ
ルム内に生成する可能性のある接触孔またはトレンチ
（図示せず）のベースにおけるあらゆる亀裂を密封する
ために効果的である。この種の亀裂は、望ましくないこ
とであるが、例えばＡｌのような一次導電体材料と下敷
きされた基板との相互作用を可能にし、不幸にも、接合
スパイキングの発生をもたらすことがある。本発明のプ
ロセスはこの問題を取り扱い、例えば、障壁層１２の下
側ＴｉＷ内部表面および障壁層１２ａの上側ＡｌＣｕ内
部表面まで貫通して伸びるスパイキング効果の防止また
は減少に効果的である。
【００２４】本発明にかかるプロセスを実施するために
は、処理しようとするＩＣウェーハを従来のスパッタ析
出システム（図示せず）にロードし、従来とは異なった
処理方法として、Ｎパージによるポンプロードロックす
る。次に、本システムを、ポンピングにより、例えば約
５Ｅ−７トル未満程度の真空にする。次に、ウェーハ
を、約５分間、３２０度Ｃ、１．６ｋＷの温度および電
力条件の下に置く。ウェーハの基板表面は、アルゴンス
パッタリングを用いて、清掃する（０．５Ｋｗ、６ｍＴ
ｏｒｒ、２分間）。例えば、１８ｍＴｏｒｒのアルゴン
及び２Ｋｗの電力条件の下において、毎分５０ｃｍのパ
スを３回行なった場合、公称厚さが１５００オングスト
ロームのＴｉＷが最初に析出される。このようにしてＴ
ｉＷが析出されると、続いて、例えば、約３分間に亙
り、８ｍＴｏｒｒのＮ、０．５Ｋｗの条件の下におい
て、窒素バックスパッタリングが行われる。障壁金属層
１３を適当にスパッタリングした後において、公称厚さ
５０００オングストロームのＡｌＣｕを析出させること
が可能である（１２ｍＴｏｒｒのＡｒ、９．５Ｋｗ、５
０ｃｍ／ｍｉｎのパス２回）。次に、第２の障壁金属層
１３ａを形成するために窒素バックスパッタリングが繰
り返され、例えば、１８ｍＴｏｒｒのＡｒ、２ｋＷ、５
０ｃｍ／ｍｉｎのパス１回の析出条件の下で、厚さ５０
０オングストローム程度の層を確立するためのＴｉＷ析
出が達成される。
【００２５】結果として得られるＴｉＷ：Ｎの障壁層１
３及び１３ａは、指示された範囲に応じてこのように特
に薄く、現在商業的に関心が持たれるサブミクロン半導
体プロセスに適合可能である。特に、この方法によれ
ば、ホトリソグラフィ・プロセスを行った後において、
下敷きにされた導電体材料および層を、続いて便利に型
取り（パターンニング）することができる。障壁層１２
ａ及び１３ａは、バイア酸化物エッチに際して除去する
方法によってエッチングされ、バイアエッチが完結した
ことの視覚的確認を可能にする。
【００２６】本発明に基づく障壁構造体１６は、ＡｌＣ
ｕ及びＴｉＷ層の選択エッチングが可能であるために、
特に再加工が可能である。析出およびエッチングは、同
一チャンバシステム内で有利に発生可能である。本発明
は、バッチマシンシステムと同様に最新技術としての単
一ウェーハ分離チャンバシステムに適用できる。更に、
この方法は、使用される導電体を劣化させることのない
温度において機能するので、本発明は、集積回路製造過
程における任意の時点において適用することが可能であ
る。半導体製作においては一般的であるように、３０分
間、４５０度Ｃ程度の条件の下において温度サイクル試
験が実施された。このようなテストの結果によれば、従
来の構造体は、１８％程度の面積抵抗増加を示すが、本
発明に基づく構造体が示す面積抵抗増加は、僅かに２−
３％に過ぎない。この抵抗率変化は、ＷＡｌ12又はＴｉ
Ａｌ3の形成が原因であると推察され、同時に、チタン
又はタングステンがＡｌ又はＡｌＣｕ製の主導体層へ拡
散することにも起因するものと推察される。本発明に基
づくこの構造体は、処理後の正味面積抵抗が望ましく減
少するので、障壁構造体１６のＲ−Ｃ時定数を小さくす
ることによって回路速度を改良することができる。改良
された面積抵抗は、ＭＯＳ並びに本発明に基づいた集積
回路チップ上に作成されたバイポーラデバイスに関する
Ｒ−Ｃ時定数を効果的に小さくする。
【００２７】本発明にかかるプロセスの１つの変種プロ
セス、即ち、バイアススパッタ析出プロセスによれば、
障壁層１２は、基板１１又は露出したＴｉＷ材料内の窒
素濃度を上げる効果を持ったバックバイアシング条件下
にある他の隣接構造体を有する基板１１上にＴｉＷの厚
い底部層を確立するために、従来のｄ−ｃマグネトロン
スパッタリングを用いて析出される。次に、障壁層１３
は、好ましい実施例に従い、活性化されたＮ2プラズマ
内のバックバイアスされた基板１１上にＴｉＷ：Ｎを単
に析出するだけで、ＴｉＷ：Ｎの薄い層を確立すること
ができる。電気バイアス源４８に接続された適当なスイ
ッチ４７を介して所定の電位をかけることにより、基板
１１を約−４５０ボルトだけ電気的にバイアスすること
によって前記のプロセスが達成される。電気バイアス源
４８としては、直流電源を使用しても差し支えないが、
ＲＦ源を用いて直流自己バイアスをかける。製作用とし
て選定された分離したチャンバウェーハシステム（図示
せず）内のＴｉＷ標的（同じく図示せず）に５００ワッ
トを供給すると実質的に同時にこのバックバイアスがか
けられる。前記のチャンバシステムの真空化に続いて、
隔離されたチャンバウェーハシステム内に、活性化され
たＮ2プラズマを放出するか、又は、生成させる。プラ
ズマの窒素含有量は、本発明に従い、２０％から１００
％までの範囲で変化可能である。所要の高密度ＴｉＷ：
Ｎ拡散障壁１３及び１３ａを達成するためには、本発明
に基づき、基板１１をバックバイアスすることは必須で
ある。
【００２８】層１２、１３、及び、１２ａ、１３ａによ
って確立される拡散障壁の厚さに応じて、製造過程中に
障壁構造体１６が耐えることのできる温度サイクルが決
定される。一次導体層１４、例えば、ＡｌＣｕ層は、例
えば、従来のｄ−ｃマグネトロンスパッタリングを用い
て、障壁層１３の上に析出される。次に、障壁層１３を
塗布するための前記プロセスを用いて、導体層１４の上
に、好ましくはＴｉＷ：Ｎの薄い層を確立するために、
障壁層１３ａが作られる。次に、障壁層１２ａは、例え
ば障壁層１３を確立するために用いた技法と同じ方法に
従い、従来のｄ−ｃマグネトロンスパッタリングを用い
て障壁層１３ａ上にＴｉＷ材料を析出することにより、
好ましくはＴｉＷの比較的厚い層として確立される。
【００２９】従って、要するに、本発明に従ったＩＣ障
壁構造を作る方法、即ち、半導体処理において有用な方
法は確立されており、基板１１上にＴｉＷの層を配置す
る過程から始める。この過程の次には、ここに開示され
る新規な窒素バックスパッタリングプロセスを用いて、
ＴｉＷ表面上に第１のＴｉＷ：Ｎ層が析出される。電気
導体は、ＴｉＷ：Ｎ層上に配置される。次に、ＴｉＷ：
Ｎの第２の障壁層が、前述の技術を用いて、導電性材料
上に析出される。
【００３０】本発明の好ましい実施例によれば、窒化Ｔ
ｉＷ：Ｎの層、即ち障壁層１３及び１３ａを確立するた
めの技法には、バックバイアスされることなくバイアス
された窒素バックスパッタリングの条件の下における同
時製作が含まれることもあり得る。更に、本発明によれ
ば、前記の技法、即ち、窒素バックスパッタリングとバ
イアススパッタリングを、所要の時間的間隔をたもっ
て、交互に使用することは、本発明の範囲内に含まれ
る。それぞれの方法は、単独で、高度に窒化された望ま
しいＴｉＷ：Ｎ層１２及び１２ａを提供するが、これら
の方法の組み合わせも本発明の範囲内に含まれる。Ｔｉ
Ｗ：Ｎの飽和した窒素層は、活性化された窒素環境にお
いて、或いは、バックバイアシング技法によって圧入さ
れた窒素を含む層である。
【００３１】ここでは、本発明の好ましい実施例を参照
して説明されてきたが、半導体プロセス開発における当
業者にとっては、更に広い範囲に亙り、本発明の多様性
が理解されるはずである。
【００３２】
【発明の効果】以上の説明のようにＴｉＷ層とＴｉＷ：
Ｎ層とを設けることによって、ＩＣ製造過程において用
いられる導体材料の拡散を防止する優れた障壁層が与え
られる。
【図面の簡単な説明】
【図１】本発明による集積回路障壁構造体の断面図であ
る。
【符号の説明】
１０：多層構造体、１１：基板、１６：障壁構造体、１
４：導体層、１２，１２ａ：ＴｉＷ層、１３，１３ａ：
ＴｉＷ：Ｎ層

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】遷移金属の第１層(12)と、前記第１層上に
    形成された窒素を多く含む遷移金属の第２層(13)とを有
    する集積回路障壁構造体。
  2. 【請求項２】前記第２層に結合した導電層(14)を有する
    特許請求の範囲第１項に記載の集積回路障壁構造体。
  3. 【請求項３】前記導電層上に形成された窒素を多く含む
    遷移金属の第３層(13a)と前記第３層上に形成された遷
    移金属の第４層(12a)とを有する特許請求の範囲第３項
    に記載の集積回路障壁構造体。
  4. 【請求項４】基板上に遷移金属の第１層を形成するこ
    と、前記第１層上に窒素が飽和した遷移金属の第２層を
    形成すること、前記第２層上に導電層を形成すること、
    前記導電層上に窒素が飽和した遷移金属の第３層を形成
    することを有する集積回路障壁構造体の製法。
  5. 【請求項５】前記第１，第３層の形成は、スパッタされ
    る遷移金属源に電力を供給すること、プラズマ環境大で
    前記基板の各面に前記遷移金属を形成すること含み、前
    記プラズマ環境は20〜100％の体積比で実質的に純粋な
    窒素濃度を有する特許請求の範囲第４項に記載の集積回
    路障壁構造体の製法。
JP5168626A 1992-06-15 1993-06-15 集積回路障壁構造体とその製法 Pending JPH0653163A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/898,980 US5286676A (en) 1992-06-15 1992-06-15 Methods of making integrated circuit barrier structures
US898,980 1992-06-15

Publications (1)

Publication Number Publication Date
JPH0653163A true JPH0653163A (ja) 1994-02-25

Family

ID=25410333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5168626A Pending JPH0653163A (ja) 1992-06-15 1993-06-15 集積回路障壁構造体とその製法

Country Status (2)

Country Link
US (2) US5286676A (ja)
JP (1) JPH0653163A (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354381A (en) * 1993-05-07 1994-10-11 Varian Associates, Inc. Plasma immersion ion implantation (PI3) apparatus
MY115336A (en) 1994-02-18 2003-05-31 Ericsson Telefon Ab L M Electromigration resistant metallization structures and process for microcircuit interconnections with rf-reactively sputtered titanium tungsten and gold
JPH09501612A (ja) * 1994-04-08 1997-02-18 マーク エー． レイ， 選択的プラズマ成長
US5447874A (en) * 1994-07-29 1995-09-05 Grivna; Gordon Method for making a semiconductor device comprising a dual metal gate using a chemical mechanical polish
US5777486A (en) * 1994-10-03 1998-07-07 United Microelectronics Corporation Electromigration test pattern simulating semiconductor components
US5747879A (en) * 1995-09-29 1998-05-05 Intel Corporation Interface between titanium and aluminum-alloy in metal stack for integrated circuit
US5877557A (en) * 1996-04-01 1999-03-02 Raytheon Company Low temperature aluminum nitride
US6204171B1 (en) * 1996-05-24 2001-03-20 Micron Technology, Inc. Process for forming a film composed of a nitride of a diffusion barrier material
US5633200A (en) * 1996-05-24 1997-05-27 Micron Technology, Inc. Process for manufacturing a large grain tungsten nitride film and process for manufacturing a lightly nitrided titanium salicide diffusion barrier with a large grain tungsten nitride cover layer
US5801097A (en) * 1997-03-10 1998-09-01 Vanguard International Semiconductor Corporation Thermal annealing method employing activated nitrogen for forming nitride layers
US6084282A (en) * 1997-04-01 2000-07-04 Candescent Technologies Corporation Low-stress and low-sensitivity metal film
US5962904A (en) * 1997-09-16 1999-10-05 Micron Technology, Inc. Gate electrode stack with diffusion barrier
US6034420A (en) * 1997-12-18 2000-03-07 Advanced Micro Devices, Inc. Electromigration resistant patterned metal layer gap filled with HSQ
US6300643B1 (en) 1998-08-03 2001-10-09 Varian Semiconductor Equipment Associates, Inc. Dose monitor for plasma doping system
US6362526B1 (en) * 1998-10-08 2002-03-26 Advanced Micro Devices, Inc. Alloy barrier layers for semiconductors
US6320265B1 (en) * 1999-04-12 2001-11-20 Lucent Technologies Inc. Semiconductor device with high-temperature ohmic contact and method of forming the same
US6337151B1 (en) 1999-08-18 2002-01-08 International Business Machines Corporation Graded composition diffusion barriers for chip wiring applications
US6440230B1 (en) 2000-03-03 2002-08-27 Micron Technology, Inc. Nitride layer forming method
US7309997B1 (en) 2000-09-15 2007-12-18 Varian Semiconductor Equipment Associates, Inc. Monitor system and method for semiconductor processes
US7400042B2 (en) * 2005-05-03 2008-07-15 Rosemount Aerospace Inc. Substrate with adhesive bonding metallization with diffusion barrier
US7538401B2 (en) * 2005-05-03 2009-05-26 Rosemount Aerospace Inc. Transducer for use in harsh environments
US20070013014A1 (en) * 2005-05-03 2007-01-18 Shuwen Guo High temperature resistant solid state pressure sensor
US7628309B1 (en) 2005-05-03 2009-12-08 Rosemount Aerospace Inc. Transient liquid phase eutectic bonding
US8173995B2 (en) 2005-12-23 2012-05-08 E. I. Du Pont De Nemours And Company Electronic device including an organic active layer and process for forming the electronic device
US8421121B2 (en) * 2007-04-18 2013-04-16 Northrop Grumman Systems Corporation Antimonide-based compound semiconductor with titanium tungsten stack
US9024327B2 (en) * 2007-12-14 2015-05-05 Cree, Inc. Metallization structure for high power microelectronic devices
KR101029107B1 (ko) * 2008-08-29 2011-04-13 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그 형성방법
CN108962875B (zh) * 2017-05-27 2021-01-29 中芯国际集成电路制造(上海)有限公司 介质阻挡层及其制造方法、互连结构及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3879746A (en) * 1972-05-30 1975-04-22 Bell Telephone Labor Inc Gate metallization structure
US4428811A (en) * 1983-04-04 1984-01-31 Borg-Warner Corporation Rapid rate reactive sputtering of a group IVb metal
US4566026A (en) * 1984-04-25 1986-01-21 Honeywell Inc. Integrated circuit bimetal layer
JPS62259469A (ja) * 1986-05-06 1987-11-11 Hitachi Ltd 半導体装置
US4702967A (en) * 1986-06-16 1987-10-27 Harris Corporation Multiple-layer, multiple-phase titanium/nitrogen adhesion/diffusion barrier layer structure for gold-base microcircuit interconnection
JPS6373660A (ja) * 1986-09-17 1988-04-04 Fujitsu Ltd 半導体装置
US4849376A (en) * 1987-01-12 1989-07-18 Itt A Division Of Itt Corporation Gallium Arsenide Technology Center Self-aligned refractory gate process with self-limiting undercut of an implant mask
US4782380A (en) * 1987-01-22 1988-11-01 Advanced Micro Devices, Inc. Multilayer interconnection for integrated circuit structure having two or more conductive metal layers
US4927505A (en) * 1988-07-05 1990-05-22 Motorola Inc. Metallization scheme providing adhesion and barrier properties
US4977440A (en) * 1989-01-04 1990-12-11 Stevens E Henry Structure and process for contacting and interconnecting semiconductor devices within an integrated circuit
JPH0418760A (ja) * 1989-02-20 1992-01-22 Matsushita Electric Ind Co Ltd 半導体装置
JPH02235372A (ja) * 1989-03-08 1990-09-18 Mitsubishi Electric Corp 半導体装置とその製造方法
US5173449A (en) * 1989-06-05 1992-12-22 Motorola, Inc. Metallization process
US5164331A (en) * 1991-10-03 1992-11-17 Hewlett-Packard Company Method of forming and etching titanium-tungsten interconnects

Also Published As

Publication number Publication date
US5670823A (en) 1997-09-23
US5286676A (en) 1994-02-15

Similar Documents

Publication Publication Date Title
JPH0653163A (ja) 集積回路障壁構造体とその製法
KR910002455B1 (ko) 반도체장치 제조방법
US6229211B1 (en) Semiconductor device and method of manufacturing the same
US5925933A (en) Interconnect structure using Al2 -Cu for an integrated circuit chip
EP0552968B1 (en) Semiconductor device including a wiring layer
JP3435194B2 (ja) 半導体装置の配線層形成方法及び半導体装置
US4985750A (en) Semiconductor device using copper metallization
US5918149A (en) Deposition of a conductor in a via hole or trench
US6436825B1 (en) Method of copper barrier layer formation
US6255733B1 (en) Metal-alloy interconnections for integrated circuits
US5266521A (en) Method for forming a planarized composite metal layer in a semiconductor device
US6130157A (en) Method to form an encapsulation layer over copper interconnects
US6306761B1 (en) Method of manufacturing semiconductor device
US5985751A (en) Process for fabricating interconnection of semiconductor device
US5976970A (en) Method of making and laterally filling key hole structure for ultra fine pitch conductor lines
US6054382A (en) Method of improving texture of metal films in semiconductor integrated circuits
CN1708846A (zh) 用于在具有帽盖层的半导体互连结构上沉积金属层的方法
JP3586899B2 (ja) 半導体装置およびその製造方法
US5747879A (en) Interface between titanium and aluminum-alloy in metal stack for integrated circuit
JPH10308363A (ja) メタライゼーション構造を製造する方法
KR100365061B1 (ko) 반도체소자및반도체소자제조방법
US6876082B2 (en) Refractory metal nitride barrier layer with gradient nitrogen concentration
JPH0922907A (ja) 埋め込み導電層の形成方法
US5851920A (en) Method of fabrication of metallization system
JPH11102909A (ja) 銅合金配線の形成方法