JP3379278B2 - 電極配線およびその製造方法 - Google Patents
電極配線およびその製造方法Info
- Publication number
- JP3379278B2 JP3379278B2 JP10570895A JP10570895A JP3379278B2 JP 3379278 B2 JP3379278 B2 JP 3379278B2 JP 10570895 A JP10570895 A JP 10570895A JP 10570895 A JP10570895 A JP 10570895A JP 3379278 B2 JP3379278 B2 JP 3379278B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tin
- alloy
- forming
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
(以下、Al合金層という)を有する半導体装置の電極
配線に係り、特に微細化する際にAl合金層内に生じる
欠陥(以下、Alボイドという)を低減する電極配線お
よびその製造方法に関するものである。
多層化が必須の技術となってきており、微細化するにつ
れてAl合金層の線幅も細く設計され、その線幅が2〜
3μm以下になってくると、保護膜の形成による圧縮応
力によってAl合金層内に図4に示すようなAlボイド
が発生する。このAlボイドは、熱処理中にAl合金層
内に引っ張り応力がかかることにより発生するストレス
マイグレーションであることが知られている。また、多
層化によっても種々の薄膜を重ねるために素子の内部構
造に引っ張り応力が加えられ前述したAlボイドが発生
する。
非常に大きな問題となってくる。例えば、アルミニウム
合金配線の断線、Al合金層の断面積の減少による配線
抵抗の増大、発熱による素子破壊、動作スピードの遅
延、大電流を通電した時にエレクトロマイグレーション
が起こる、などである。従来では、Alボイドの発生を
抑制するため、CuをAlとSiの電極配線に混ぜるこ
とによってAl−Si−Cu配線を形成し、CuをAl
原子の移動の障害物として作用させていた。
147号公報に開示された電極配線がある。これはAl
−Si−Cu配線において、その結晶面を主に(11
1)面に配向させることにより、Alボイドの発生をさ
らに低減できるというものである。すなわち、(11
1)面はAl原子が最密充填している面であるため、A
l原子は他のAl原子によって移動を抑制され、それに
よりAl合金層の内部応力の緩和のためのAl原子の移
動が抑制され、Alボイドの発生を低減するものであ
る。
l−Si−Cu配線の(111)面の配向性は下地の結
晶構造と密接な関係にある。例えば、特公平3ー339
5号公報、特開平4ー42537号公報、特開平3ー2
62127号公報等に示されているように、バリアメタ
ルとしての高融点金属窒化膜である窒化チタン(Ti
N)層上にAl合金層を形成した場合には、Al合金を
規則正しく(111)面に配向させて形成することが難
しいということが判明した。
に開示された電極配線は、Al−Si−Cu配線の配向
性を向上させるために下地の結晶構造をも監視する必要
があり、この結果、生産性の向上が望めないという問題
がある。本発明は上記問題に鑑みてなされたもので、窒
化チタン層上にAl合金層を被覆したものについて、A
l合金層の配向性に係わらずこのAl合金層内における
Alボイドの発生を抑制することを目的とするものであ
る。
を達成するため、窒化チタン層上にAl合金層を被覆し
たものについて、Al合金層の配向性に係わらずこのA
l合金層内におけるAlボイドの発生を抑制する方法に
ついて、その製造条件等から種々の検討を行った。
と思われていた窒化チタン層の成膜条件によりAlボイ
ドの発生を大きく低減できることを見いだした。この点
について詳述する。この種の電極配線を形成する場合に
は、シリコン基板上にチタン(Ti)層、窒化チタン
層、Al合金層を形成した後、電気的接触部の抵抗を低
減するため熱処理を加え、その後、保護膜を形成する。
そして、チタン層、窒化チタン層を形成する場合、図1
6に示すスパッタリング装置を用いる。このスパッタリ
ング装置において、Tiターゲットとヒータ間に電圧を
印加し、Tiをウエハ(基板)上に堆積させた後、N2
を流しながらTiと反応させTiNを基板上に堆積させ
る。
する電力をTiターゲットの面積で割ったDCパワー密
度(以下、単にパワー密度という)および基板温度を変
化させてAlボイドの発生を検討してところ、図3に示
すような結果を得た。この図3において、配線幅1μm
に対し、○は幅0.3μm以上のAlボイドの発生が見
られなかった試料を示し、×は幅0.3μm以上のAl
ボイドが発生した試料を示している。なお、Alボイド
の幅とは図4に定義される通りである。この図3に示す
○×の関係から、図中に実線から下の領域において、顕
著にAlボイドを抑制しており、特にパワー密度5.5
W/cm2 以下の条件においては基板温度に係わりな
く、Alボイドを抑制していることがわかる。
線を形成する場合に、Al合金層を形成した後に行われ
る電気的接続抵抗の低減を目的とした熱処理(400℃
〜480℃)や絶縁膜を形成する際に加わる300℃か
ら480℃の熱処理中に、窒化チタン層からAl合金層
にチタンが拡散し、以下に示されるような反応が生じ
る。
される反応が生じることによりAl合金中にTiの拡散
層(この層のことを歪み緩和層とよぶ)が形成され、A
l合金内部の歪みを緩和し、Alボイドの形成を抑制す
るものと考えられる。
たAl合金層に熱処理を施すと、TiNがAlによって
還元されTiができる。このTiはAl合金層内部に、
Al合金層内部の歪みエネルギーを散逸させる方向に拡
散し、これにより歪み緩和層が形成される。すなわち、
Al合金層内部の歪みとしてAl合金層内部に引っ張り
応力による歪みがある場合には、拡散したTiがアルミ
ニウム格子間に入り込み、アルミニウム格子間隔を押し
広げて歪みを緩和するように歪み緩和層が形成される。
この歪み緩和層により歪みが緩和され、その結果、Al
合金層の配向性に係わらずこのAl合金層内におけるA
lボイドの発生を抑制する。
に応力がかかることにより発生するストレスマイグレー
ションであることが知られているが、上記したAlボイ
ドを抑制する機構は、窒化チタン層からAl合金層へT
iが拡散することにより歪み緩和層を形成し、Al内部
にかかる応力の歪みを緩和することによってAlボイド
を抑制するものである。
生を抑制するに十分な厚さをもった層である。この点、
上記公報に示される従来のものにおいても上記のような
反応が生じているものと思われるが、この場合には、A
l合金中へのTi拡散層は、単なる反応層であって薄い
層であり、上記のようなAlボイドの発生を抑制するよ
うな厚い層とはならない。従って、このような薄い層の
場合には、図3の×の試料のようになり、Alボイドが
発生することになる。このことにより、同じ成膜構成で
あってもAl合金層中へのTiの拡散層の膜厚が異な
り、図3に示したようなAlボイドの発生に差が生じ
る。すなわち、歪み緩和層は、配線幅1μmに対し、幅
0.3μm以上のAlボイドを実質的に0とする膜厚の
層ということができる。
ボイド密度について実験を行った。その結果を図27に
示す。図27において、横軸はAl配線の幅を示し、縦
軸は配線の長さ1mm当たりのAlボイドの個数、すな
わちAlボイド密度を示す。なお、Alボイド密度とし
ては、配線幅1.2μm、1μm、0.8μm、0.6
μm、0.5μmに対し、それぞれ幅0.4μm以上、
0.3μm以上、0.24μm以上、0.18μm以
上、0.15μm以上、すなわち配線幅に対して約1/
3以上の幅を有するAlボイドの個数を示す。
板温度を270℃とし、スパッタリング装置のDCパワ
ー密度を4.4W/cm2 として行った。この図より、
配線幅が1.2μm、1μm、0.8μm、0.6μm
の時、すなわち1.2μm〜0.6μmの範囲において
は、配線幅に対して約1/3以上の幅を有するAlボイ
ドは0であった。
lボイド密度が10個/mmであったが、これも図3に
示すように、基板温度を上昇させれば、Alボイド密度
を0とすることができると考えられる。従って、上記歪
み緩和層は、配線幅に対して約1/3以上の幅を有する
Alボイドを実質的に0とする膜厚の層ということがで
きる。
イクを防止するため、TiN膜の形成後、大気中に暴露
して熱処理を施し、TiNの結晶粒界中に酸素を含ませ
るようにしている。しかしながら、このように窒化チタ
ン層形成後に一度大気暴露してからAl合金層を形成す
ると、Alボイドが多発することを確認した。これは、
窒化チタン層が酸化されたためにAl合金中に窒化チタ
ン層からTiが拡散できなかったためと考えられる。従
って、歪み緩和層の形成には窒化チタン層内に酸素を含
まないようにする必要があり、このため、TiN形成
後、大気中に暴露せず真空中でAl合金層を連続して成
膜する必要がある。
た試料と抑制した試料の組成をオージェ電子分光装置に
よる深さ方向(層間絶縁膜が形成されている部分につい
ての深さ方向)組成分析を用いて調べた。図5および図
6に示す深さ方向組成プロファイルは、成膜後の熱処理
による構成元素の分布を表すものであり、図5は上記図
3中の×の試料を、図6は図3中の○の試料を調べたも
のである。図5に示すAlボイドの発生した試料に比
べ、図6に示すAlボイドを抑制した試料ではAl合金
中に歪み緩和層となるTiの拡散層を確認することがで
きる。
素は全く検出されていない。なお、層間絶縁膜とチタン
層および窒化チタン層界面と層間絶縁膜中に検出されて
いる酸素は、層間膜のSiO2 によるものである。ま
た、これらの試料をX線回折測定を行ったところ、図7
に示す通り、検出角2θが39.3°付近のところにT
iAl3 を主体とした化合物TiAlx を示すブロード
なピークが検出され、Alボイドの発生した試料に比べ
Alボイドの抑制した試料ではそのピークが顕著に現れ
ている。従って、窒化チタン層からAl合金中へチタン
が拡散したことにより形成されたアルミニウムとチタン
の金属間化合物層が、Alボイドを抑制したことが明ら
かである。
発生した試料(図3中の×の試料)と抑制した試料(図
3中の○の試料)の透過電子顕微鏡写真であり、膜を断
面方向から観察したものである。また、図9,図11は
それぞれ図8,図10を説明する図である。Alボイド
の発生した試料では、図8,図9に示すようにAl合金
と窒化チタンの間には厚さ約7nmの層(上記歪み緩和
層と区別するため反応層という)が確認できる。Alボ
イドを抑制した試料では、図10,図11に示すように
図8,図9にくらべAl合金と窒化チタンの間の層は明
らかに厚く、その厚さは約10nmの歪み緩和層が形成
されている。従って、歪み緩和層の厚さが約10nm以
上であれば、Al合金層中の引っ張り応力による歪みが
十分緩和され、Alボイドの発生を十分抑制することが
できる。
チタン層と抑制した条件の窒化チタン層の差を明らかに
するために、窒化チタンのみを成膜した試料を用いてX
線分光法(XPS)により測定し、窒素との化学結合に
よる窒化チタン中のTi原子のTi2p3/2 準位にある電
子の束縛エネルギーのシフト量(化学シフト)を調べた
ものである。Alボイドの発生した条件の窒化チタン層
のTi2p3/2 の化学シフトが1.51eVに対し、Al
ボイドを抑制した条件の窒化チタン層の化学シフトの方
が小さく1.32eVであった。これは、窒素とチタン
の結合状態が弱くAl合金層中へ窒化チタンのチタンが
拡散しやすい状態であることを意味している。
昭63−152147号公報に開示された金属配線に示
されるように、Al−Si−Cu配線においてその結晶
面を主にAl(111)面に配向させることによりAl
ボイドの発生を抑制している。これは、Al−Si−C
u配線内部の欠陥、歪みをできる限り少なくすることに
よってボイド発生を抑制することを目的としている。し
かし、図3に示す試料についてAl合金試料をX線回折
測定を行うと、Alボイドの発生した試料もAlボイド
を抑制した試料も共にAl(111)に配向しており、
Al(111)面の回折強度は図13に示すとおりAl
ボイドを抑制した試料のほうが小さいことがわかる。従
って、Alボイドの抑制機構は、Al(111)配向性
向上によるものではないことは明らかである。
折強度を図14に、Al3 Ti(202)面の回折強度
を図15に示す。熱処理温度が高くなるにつれて窒化チ
タン層からAl合金層に拡散したTiにより形成された
Al3 Ti(202)面の回折強度は大きくなり、それ
に対してAl(111)面の回折強度が低下している。
このことから、窒化チタン層からAl合金層に拡散した
Tiを含む層をもつAlボイドを抑制した試料ではAl
(111)面の配向性は小さく、Al(111)配向性
向上によりAlボイドを抑制したものではないことは明
らかである。
たもので、その構成上の特徴とするところは、特許請求
の範囲に記載した通り、請求項1に記載の発明において
は、半導体基板(10)上に形成され、所定部分に開口
部を有する層間絶縁膜(11)と、前記層間絶縁膜上を
含み、前記開口部を通して前記半導体基板上に形成さ
れ、TiNのみからなるバリア層(13)と、このバリ
ア層上に形成されたAl合金配線層(15)とを有する
電極配線において、前記バリア層と前記Al合金配線層
との間に、AlとTiNの反応により形成された、Al
とTiを組成に含む金属間化合物である歪み緩和層(1
4)を備え、この歪み緩和層は、10nm以上の膜厚を
有するものであることを特徴としている。
基板(10)上に形成され、所定部分に開口部を有する
層間絶縁膜(11)と、前記層間絶縁膜上を含み、前記
開口部を通して前記半導体基板上に形成され、TiNの
みからなるバリア層(13)と、このバリア層上に形成
されたAl合金配線層(15)とを有する電極配線にお
いて、前記バリア層と前記Al合金配線層との間に、A
lとTiNの反応により形成された、AlとTiを組成
に含む金属間化合物である歪み緩和層(14)を備え、
この歪み緩和層は、配線幅に対して1/3以上の幅を有
するAlボイドを実質的に0とする膜厚を有するもので
あることを特徴としている。
2に記載の発明において、前記歪み緩和層(14)は、
Al3 Ti層もしくはAl3 Tiを含む金属間化合物層
であることを特徴としている。請求項4に記載の発明で
は、請求項1乃至3のいずれか1つに記載の発明におい
て、前記バリア層(13)の内部は酸素濃度が1at%
以下であり、さらに前記バリア層と前記歪み緩和層(1
4)との界面も酸素濃度が1at%以下であることを特
徴としている。
4のいずれか1つに記載の発明において、前記バリア層
と前記半導体基板の間に、アロイスパイクを防止するア
ロイスパイク防止層(20)を設けたことを特徴として
いる。請求項6に記載の発明では、請求項5に記載の発
明において、前記バリア層は第1のTiN層(13)で
あり、前記アロイスパイク防止層は前記第1のTiN層
と物性の異なる第2のTiN層(20)であることを特
徴としている。
基板(10)上に層間絶縁膜(11)を形成する工程
と、この層間絶縁膜に開口部を形成する工程と、この開
口部が形成された層間絶縁膜上に前記開口部を含んで第
1のTiN層(13)を形成する工程と、この第1のT
iN層の上にAl合金配線層(15)を形成する工程
と、この工程後に熱処理を行う工程とを備えた電極配線
の製造方法において、前記第1のTiN層を形成する工
程は、窒素ガスが供給されTiをターゲットとするスパ
ッタリング装置内で、DCパワー密度5.5W/cm2
以下の条件で反応性スパッタリングにより前記第1のT
iN層を形成するものであり、前記第1のTiN層およ
び前記Al合金配線層を形成する工程は、前記第1のT
iN層と前記Al合金配線層を、真空中で連続して成膜
するものであり、前記熱処理を行うことによって、前記
第1のTiN層と前記Al合金配線層との間に、Alと
TiNの反応により、AlとTiを組成に含む金属間化
合物である歪み緩和層を形成することを特徴としてい
る。
載の発明において、前記開口部が形成された層間絶縁膜
上に、前記第1のTiN層(13)を形成する前に、ア
ロイスパイクを防止する第2のTiN層(20)を形成
する工程を有することを特徴としている。請求項9に記
載の発明では、請求項8に記載の発明において、前記第
2のTiN層(20)は、前記スパッタリング装置内で
DCパワー密度6.96W/cm2 以上の条件で反応性
スパッタリングにより形成されたものであることを特徴
としている。
述する実施例記載の具体的手段との対応関係を示すもの
である。
半導体基板上に、層間絶縁膜、TiNのみからなるバリ
ア層、Al合金配線層がそれぞれ形成されて電極配線が
構成される。ここで、バリア層とAl合金配線層との間
には、AlとTiNの反応により形成された、AlとT
iを組成に含む金属間化合物である歪み緩和層が形成さ
れており、この歪み緩和層は、10nm以上の膜厚を有
するものである。
て歪みを緩和し、Al合金配線層の配向性に係わらずA
l合金配線層内におけるAlボイドの発生を抑制するこ
とができる。請求項2に記載の発明によれば、歪み緩和
層は、配線幅に対して1/3以上の幅を有するAlボイ
ドを実質的に0とする膜厚を有するものである。このよ
うな膜厚を有することにより、従来のTiN層とAl合
金配線層との反応による反応層では得られなかったAl
ボイドの大幅な低減を図ることができる。
層は、Al3 Ti層もしくはAl3Tiを含む金属間化
合物層である。Al3 TiもしくはAl3 Ti組成に含
む金属間化合物は、TiがAl格子間に入り込み形成さ
れるので、Al合金層内部に発生する引っ張り応力によ
る歪みを緩和する。従って、Al合金配線層の配向性に
係わらずこのAl合金層内におけるAlボイドの発生を
抑制することができる。
の内部の酸素濃度を1at%以下とし、さらにバリア層
と歪み緩和層との界面の酸素濃度も1at%以下として
いるこれにより、AlとTiとを反応し易くすることが
できる。請求項5に記載の発明によれば、バリア層と半
導体基板の間に、アロイスパイクを防止するアロイスパ
イク防止層を設けている。従って、Alボイドの発生を
抑制すると同時にアロイスパイクの発生をも抑制するこ
とができる。
は第1のTiN層であり、アロイスパイク防止層は第1
のTiN層と物性の異なる第2のTiN層である。従っ
て、同一材料のTiN層を用い、両者の物性を異なるも
のとして、Alボイドの発生とアロイスパイクの発生を
同時に抑制することができる。請求項7に記載の発明に
おいては、半導体基板上に、層間絶縁膜、第1のTiN
層、Al合金配線層をそれぞれ形成し、その後に熱処理
が行われて電極配線が製造される。ここで、第1のTi
N層を形成する工程は、窒素ガスが供給されTiをター
ゲットとするスパッタリング装置内で、DCパワー密度
5.5W/cm2 以下の条件で反応性スパッタリングに
より第1のTiN層を形成するものであり、さらに、こ
の第1のTiN層とAl合金配線層を、真空中で連続し
て成膜するようにしている。
度5.5W/cm2 以下の条件で成膜するとともに、第
1のTiN層とAl合金配線層を真空中で連続して成膜
することにより、両者の反応を促進し、膜厚の大きい歪
み緩和層を形成することができる。請求項8に記載の発
明によれば、第1のTiN層を形成する前に、アロイス
パイクを防止する第2のTiN層を形成する工程を有し
ている。従って、請求項6に記載の発明のようにAlボ
イドの発生とアロイスパイクの発生を同時に抑制する構
成を得ることができ、この場合、その両者を同一材料の
2層のTiN層としているから、その製造工程を簡略化
することができる。
iN層は、スパッタリング装置内でDCパワー密度6.
96W/cm2 以上の条件で反応性スパッタリングによ
り形成される。このような条件で第2のTiN層を形成
することにより、この第2のTiN層を、アロイスパイ
クの発生を一層低減させたアロイスパイク層として機能
させることができる。
する。 (第1実施例)図1は、第1実施例における電極配線を
用いた半導体装置の断面図である。この図1において、
シリコン基板(半導体基板)10上に、開口部を有して
部分的に形成された層間絶縁膜11、チタン層12が形
成されている。このチタン層12とシリコン基板10の
間には、チタンシリサイド層16が形成されている。ま
た、チタン層12およびチタンシリサイド層16上に
は、窒化チタン層(バリア層)13が形成され、さらに
Al−1%Si−0.5%CuからなるAl合金層15
および絶縁膜からなる保護膜18が形成されている。
との界面には、前述したTiを含むAl合金層である歪
み緩和層14が形成されている。次に、図1に示した半
導体装置の製造方法を図2を用いて説明する。この半導
体装置において、図2(a)に示すように、シリコン基
板10上にCVD(Chemical Vaper D
eposition)やスパッタリング法により、例え
ば、PSG(リンガラス)等の層間絶縁膜11を形成
し、写真飾刻法(ホトリソグラフィー)により、図2
(b)に示すようにコンタクトホールを形成する。
図16に示すスパッタリング装置を用い、スパッタリン
グ法により20nmの厚さのチタン層12を、アルゴン
と窒素の混合ガス雰囲気中でTiをスパッタリングする
反応性スパッタリング法により80nmの厚さの窒化チ
タン層13を、さらにスパッタリング法により450n
mの厚さのAl−1%Si−0.5%Cu等のAl合金
層15を連続的に成膜し、その一部がシリコン基板と電
気接続するようにする。
3、Al合金層15は、途中大気暴露せずに、真空中で
連続的に成膜している。従って、各層の内部および層の
界面には、酸素はほとんど存在せず、約1at%以下の
濃度である。チタン層12、窒化チタン層13及びAl
合金層15は、成膜時の実効基板温度をある値に設定し
て形成する。窒化チタン層13はチタンをN2 −Arガ
ス雰囲気のプラズマ中で反応させながら形成させるた
め、化学的組成比及び結晶構造は成膜条件、例えば実効
基板温度、成膜圧力、N2 −Arガス流量比、パワー密
度などにより微妙に異なり、窒化チタン層13からAl
合金層15へのチタンの拡散の程度は微妙に異なる。こ
のため、本実施例においては、実効基板温度を300°
C、成膜圧力を5.5mTorr、N2 −Arガス流量
比を1:1、パワー密度を4.4W/cm2 としてい
る。
窒化チタン層13、Al合金層15を所定の方法でパタ
ーニングし、図2(d)に示すAl配線に加工する。そ
して、シリコン基板10、チタン層12、窒化チタン層
13、およびAl合金層15の電気的接続部の抵抗を小
さくするために、400℃から480℃の熱処理を行
う。
等)18を、300℃から480℃の温度下でCVD法
あるいはスパッタリング法に形成し、図2(e)に示す
構成を得る。このような電気的接続抵抗の低減を目的と
した400℃から480℃の熱処理や絶縁膜18を形成
する際に加わる300℃から480℃の熱処理中に、窒
化チタン層13からAl合金層15にチタンが拡散し、
前述した化1式、化2式に示す反応により歪み緩和層1
4が形成されることになる。この場合、歪み緩和層14
は、図3に示す関係から、配線幅1μmに対し、幅0.
3μm以上のAlボイドを実質的に0とする膜厚の層に
なる。
13とAl合金層15の間に主としてTiAl3 から成
るTiAlx 二元系化合物層となる歪み緩和層14を形
成することにより、アルミニウムボイドの発生を抑える
ことができる。歪み緩和層14を形成するための窒化チ
タン層13からAl合金層15へのTiの拡散は窒化チ
タンの膜質に大きく影響するため、その成膜条件には制
約がある。前述のようにもっとも影響を大きく与えるの
はパワー密度であり、5.5W/cm2 以下が望まし
い。成膜時の実効的な基板温度は200℃から350℃
の範囲に設定することが望ましいが、Al合金配線中に
Al粒に不具合が生じる可能性がある場合には、Al成
膜時には100から150℃まで温度を下げてもよい。
N2 −Arガスの成膜圧力は、反応性スパッタの反応性
と大きく係わり、また、排気するポンプの寿命にも影響
し2から7mTorrが適当と考えられる。N2 とAr
ガス混合比も反応性スパッタの反応性と成膜速度に係わ
り、N2 のガス分圧を33から75%にすることが望ま
しい。
る窒化チタン層13の内部の酸素濃度を約1at%以下
とし、さらに窒化チタン層13と歪み緩和層14との界
面の酸素濃度も約1at%以下としている。これによ
り、Alと窒化チタンTiNとが反応し易くなり、所定
の厚みの歪み緩和層14を容易に形成することができ
る。
4を形成するための窒化チタン層13が、Si基板10
へAlが拡散するのを防ぐ拡散バリア層とSi基板10
からのSiとTi層12からのTiがAl合金層15に
拡散するのを防ぐ拡散バリア層の役割を果たしている
が、高融点金属、高融点金属の窒化物、高融点金属シリ
サイド等を拡散バリア層として窒化チタン層13とチタ
ン層12の間と窒化チタン層13とチタンシリサイド層
の間に挿入した構成でもよい。また、同様にチタンシリ
サイド層およびチタン層のかわりに高融点金属、高融点
金属シリサイド等を用いてもよい。
金はAl−Si−Cuに限られたものではなく、例えば
アルミニウム金属やAl−Ti−Si、Al−Cu、A
l−Si、Al−Ti、Al−Cu−Ti等の他の合金
を用いても良い。また、これらのバリア層やチタンシリ
サイド層、チタン層は多層で構成されていても良いし、
なくてもよい。Alボイド抑制に必要なのは、Al合金
層15と歪み緩和層14を形成するための窒化チタン層
13が直接接触している構造であればよく、配向性等他
の層の構造には何ら制限を受けない。 (第2実施例)上記第1実施例においては、窒化チタン
層13の成膜条件を従来のものと変えることにより、歪
み緩和層14を形成しAlボイド抑制するようにしてい
る。これについて、本発明者等がさらに検討を加えたと
ころ、確かにAlボイドの抑制は十分できたが、逆にア
ロイスパイクが生じるという現象が発生した。
うに、配線材料であるAl、Ti、Siが反応し化合物
を形成し、素子特性(Tr特性)に悪影響を及ぼす現象
である。この点について考察してみると、従来の窒化チ
タン層の形成においては、窒化チタン層の形成時におけ
るパワー密度は高く、この場合にはアロイスパイクの発
生は抑制できたのであるが、上記のようにAlボイドの
抑制のためにパワー密度を5.5W/cm2 以下に低く
したためにアロイスパイクが生じたものである。従っ
て、このパワー密度の調整によっては、Alボイドの抑
制とアロイスパイクの抑制とは相反する関係になる。
は、窒化チタン層の膜厚を厚くことが考えられる。すな
わち、その膜厚を厚くすることにより、アロイスパイク
を形成するAl、Ti、Siの化合物の形成を抑制しよ
うとするものである。しかしながら、このように窒化チ
タン層の膜厚を単純に厚くすると、Al配線に断線が生
じるなどの不具合が生じる。
のための窒化チタン層の形成とは別に、その窒化チタン
層とシリコン基板との間にアロイスパイク防止層を設け
ることを案出した。具体的には、Alボイドの抑制のた
めの窒化チタン層とは物性の異なる窒化チタン層との2
層構造にするようにしたものである。以下、この実施例
について説明する。
線の断面を示す。この図18に示すものは、図1に示す
構成に対し、バリア層を窒化チタン層13とアロイスパ
イク防止用の窒化チタン層20の2層構造としている点
で相違し、その他の構成は図1に示すものと同一であ
る。なお、歪み緩和層14、チタンシリサイド層16、
保護膜18等は省略してある。
2(b)に示すように層間絶縁膜11にコンタクトホー
ルを形成した後、図19(a)に示すように、第1実施
例と同様のスパッタリング法にて、チタン層12、アロ
イスパイク防止用の窒化チタン層20を形成する。この
後、図19(b)に示すように、Alボイド防止用の窒
化チタン層13を形成し、続いて図19(c)に示すよ
うに、Al−Si−CuのAl合金層15を形成する。
なお、これらは、第1実施例と同様、スパッタリング装
置を用い、真空中で連続的に成膜するようにしている。
れらの層を所定の方法でパターニングし、熱処理を行っ
た後、絶縁膜18を形成する。なお、1層目の窒化チタ
ン層20および2層目の窒化チタン層13の成膜条件は
表1に示す通りであり、両者の物性を異ならせるため、
1層目の窒化チタン層20に対しては8.7W/cm2
のパワー密度にて、2層目の窒化チタン層13に対して
は4.4W/cm2 のパワー密度にてそれぞれを形成す
るようにしている。また、それぞれの膜厚として、1層
目の窒化チタン層20を700Å、2層目の窒化チタン
層13を300Åとし、合計で1000Åとしている。
較して説明する。なお、これらの比較例は、窒化チタン
層を1層としたものであり、表1に示すようにパワー密
度を異ならせてそれぞれの成膜条件を変えた異なる物性
のものとしている。また、それぞれの窒化チタン層の膜
厚を上記2層の窒化チタン層の合計と同じく1000Å
とし、チタン膜、Al合金層については、本実施例、比
較例1〜3ともそれぞれ200Å、4500Åとしてい
る。
密度、リーク電流について調べた結果を図20に示す。
なお、アロイスパイクについては、図21に示す結線を
行ったものを用い、コンタクト(コンタクト数は135
0個)のリーク電流値からその評価を行うこととした。
また、Alボイドについては、配線幅1μmで1mmの
長さについてAlボイドの発生数、すなわちAlボイド
密度から評価することとした。この図20から分かるよ
うに、パワー密度を4.4W/cm2 、5.2W/cm
2 とした比較例1、2においては、Alボイドの発生を
抑制しているが、リーク電流は大きくアロイスパイクが
発生している。また、パワー密度を8.7W/cm2 と
した比較例3については、リーク電流が少なくアロイス
パイクの発生を抑制しているもののAlボイドが発生し
ている。これに対し、2層の窒化チタン層とした本実施
例においては、Alボイドの発生を抑制するとともに、
リーク電流が少なく、アロイスパイクの発生も抑制して
いる。
度を変化させた場合のXRD分析を行った結果を示す。
この図から、パワー密度が大きくなるにつれてTiN
(200)の配向性が変化していることが分かる。従っ
て、この配向性の変化による物性の違いがアロイスパイ
ク、Alボイドの発生に大きく寄与しているものと考え
られる。
ーク電流の関係を図23に示す。この図に示すように、
パワー密度が6.96W/cm2 で変異点があり、この
値より大きいパワー密度であればリーク電流が少ないこ
とが分かる。従って、アロイスパイク防止用の窒化チタ
ン層20を、6.96W/cm2 より大きなパワー密度
にて形成することによりアロイスパイクを十分抑制する
ことができる。
示すように成膜条件を変えることによって異なる物性に
なることについて説明する。図24にオージェ電子分光
装置による深さ方向(層間絶縁膜11が形成されていな
い部分についての深さ方向)組成分析を用いて調べた結
果を示す。図24(a)はシリコン基板上にチタン層、
アロイスパイク防止用の窒化チタン層、Al層を形成し
た場合の組成を調べたものであり、図24(b)はシリ
コン基板上にチタン層、Alボイド防止用の窒化チタン
層、Al層を形成した場合の組成を調べたものである。
この図から明らかなように両者に物性上の相違が生じて
いることが分かる。なお、アロイスパイク防止用の窒化
チタン層の上にAl層を形成した場合にも両者の反応に
よる薄い反応層が形成されていることが分かる。
の窒化チタン層13の膜厚を変えた場合のリーク電流、
Alボイドの発生状況について説明する。図25、図2
6にその結果を示す。これらの図から分かるように、両
者の膜厚比を変えても、リーク電流、Alボイドとも良
好な結果が得られている。このことから、2層の窒化チ
タン層として、一方を非常に薄い膜としても両者の物性
を異ならせることにより、それぞれの効果が出ているこ
とが分かる。
パイク防止層として、Alボイド防止用の窒化チタン層
13に対し同一物質の窒化チタン層20を用いるように
したが、チタンタングステン(TiW)、タングステン
シリサイド(WSiX)、モリブデンシリサイド(Mo
Six)によりアロイスパイク防止層を形成するように
してもよい。但し、上記第2実施例のように、窒化チタ
ン層13に対し同一物質の窒化チタン層20とした場合
には、両者を連続した工程で形成でき、しかもそのエッ
チング加工においても同一の方法でできるため、製造工
程を簡略化することができるという効果がある。
ボイド防止用の窒化チタン層13と連続して形成されて
いる必要はなく、窒化チタン層13とシリコン基板10
との間のどこかに形成されていればよい。例えば、シリ
コン基板10と窒化チタン層13の間をチタン層、アロ
イスパイク防止用の窒化チタン層13、チタン層を介在
させて形成するようにすることもできる。
面図である。
である。
とAlボイド発生状況のと関係を示す図である。
を説明する図である。
分光装置による組成分布解析を示す図である。
による組成分布解析を示す図である。
鏡写真である。
である。
である。
る図である。
分光法によるTi2p3/2 の結合状態を表す化学シフトを
示す図である。
X線回折図である。
X線回折強度と熱処理温度との関係を示す図である。
2)面のX線回折強度と熱処理温との関係を示す図であ
る。
る。
断面図である。
示す断面図である。
度、リーク電流について評価した図である。
す図である。
た場合のX線回折図である。
である。
層を形成した電極配線のオージェ電子分光装置による組
成分布解析を示す図であり、(b)はAlボイド防止用
の窒化チタン層を形成した電極配線のオージェ電子分光
装置による組成分布解析を示す図である。
層の膜厚を変えた場合のリーク電流の発生状況を示す図
である。
層の膜厚を変えた場合のAlボイドの発生状況を示す図
である。
図である。
タン層) 14 歪み緩和層 15 Al合金層 16 チタンシリサイド層 17 コンタクトホール 18 保護膜 20 窒化チタン層(アロイスパイク防止用の第2の窒
化チタン層)
Claims (12)
- 【請求項1】 半導体基板上に形成され、所定部分に開
口部を有する層間絶縁膜と、 前記層間絶縁膜上を含み、前記開口部を通して前記半導
体基板上に形成され、TiNのみからなるバリア層と、 このバリア層上に形成されたAl合金配線層とを有する
電極配線において、 前記バリア層と前記Al合金配線層との間に、AlとT
iNの反応により形成された、AlとTiを組成に含む
金属間化合物である歪み緩和層を備え、 この歪み緩和層は、10nm以上の膜厚を有するもので
あることを特徴とする電極配線。 - 【請求項2】 半導体基板上に形成され、所定部分に開
口部を有する層間絶縁膜と、 前記層間絶縁膜上を含み、前記開口部を通して前記半導
体基板上に形成され、TiNのみからなるバリア層と、 このバリア層上に形成されたAl合金配線層とを有する
電極配線において、 前記バリア層と前記Al合金配線層との間に、AlとT
iNの反応により形成された、AlとTiを組成に含む
金属間化合物である歪み緩和層を備え、 この歪み緩和層は、配線幅に対して1/3以上の幅を有
するAlボイドを実質的に0とする膜厚を有するもので
あることを特徴とする電極配線。 - 【請求項3】 前記歪み緩和層は、Al3 Ti層もしく
はAl3 Tiを含む金属間化合物層であることを特徴と
する請求項1又は2に記載の電極配線。 - 【請求項4】 前記バリア層の内部は酸素濃度が1at
%以下であり、さらに前記バリア層と前記歪み緩和層と
の界面も酸素濃度が1at%以下であることを特徴とす
る請求項1乃至3のいずれか1つに記載の電極配線。 - 【請求項5】 前記バリア層と前記半導体基板の間に、
アロイスパイクを防止するアロイスパイク防止層を設け
たことを特徴とする請求項1乃至4のいずれか1つに記
載の電極配線。 - 【請求項6】 前記バリア層は第1のTiN層であり、
前記アロイスパイク防止層は前記第1のTiN層と物性
の異なる第2のTiN層であることを特徴とする請求項
5に記載の電極配線。 - 【請求項7】 半導体基板上に層間絶縁膜を形成する工
程と、 この層間絶縁膜に開口部を形成する工程と、 この開口部が形成された層間絶縁膜上に前記開口部を含
んで第1のTiN層を形成する工程と、 この第1のTiN層の上にAl合金配線層を形成する工
程と、 この工程後に熱処理を行う工程とを備えた電極配線の製
造方法において、 前記第1のTiN層を形成する工程は、窒素ガスが供給
されTiをターゲットとするスパッタリング装置内で、
DCパワー密度5.5W/cm2 以下の条件で反応性ス
パッタリングにより前記第1のTiN層を形成するもの
であり、 前記第1のTiN層および前記Al合金配線層を形成す
る工程は、前記第1のTiN層と前記Al合金配線層
を、真空中で連続して成膜するものであり、 前記熱処理を行うことによって、前記第1のTiN層と
前記Al合金配線層との間に、AlとTiNの反応によ
り、AlとTiを組成に含む金属間化合物である歪み緩
和層を形成することを特徴とする電極配線の製造方法。 - 【請求項8】 前記開口部が形成された層間絶縁膜上
に、前記第1のTiN層を形成する前に、アロイスパイ
クを防止する第2のTiN層を形成する工程を有するこ
とを特徴とする請求項7に記載の電極配線の製造方法。 - 【請求項9】 前記第2のTiN層は、前記スパッタリ
ング装置内でDCパワー密度6.96W/cm2 以上の
条件で反応性スパッタリングにより形成されたものであ
ることを特徴とする請求項8に記載の電極配線の製造方
法。 - 【請求項10】 半導体基板上に形成された層間絶縁膜
と、 前記層間絶縁膜上に形成されたTiNのみからなるバリ
ア層と、 このバリア層とAl合金配線層との間に、AlとTiN
の反応により形成された、AlとTiを組成に含む金属
間化合物である歪み緩和層を備え、 この歪み緩和層は、前記層間絶縁膜上において10nm
以上の膜厚を有するものであることを特徴とする電極配
線。 - 【請求項11】 前記第1のTiN層は前記第2のTi
N層に比べてTiN(200)の配向性が強いことを特
徴とする請求項6に記載の電極配線。 - 【請求項12】 半導体基板上に層間絶縁膜を形成する
工程と、 前記層間絶縁膜上にTiN層を形成する工程と、 このTiN層の上にAl合金配線層を形成する工程と、 この工程後に熱処理を行う工程とを備えた電極配線の製
造方法において、 前記TiN層を形成する工程は、窒素ガスが供給されT
iをターゲットとするスパッタリング装置内で、DCパ
ワー密度5.5W/cm2 以下の条件で反応性スパッタ
リングにより前記TiN層を形成するものであり、 前記TiN層および前記Al合金配線層を形成する工程
は、前記TiN層と前記Al合金配線層を、真空中で連
続して成膜するものであり、 前記熱処理を行うことによって、前記TiN層と前記A
l合金配線層との間に、AlとTiNの反応により、A
lとTiを組成に含む金属間化合物である歪み緩和層を
形成することを特徴とする電極配線の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10570895A JP3379278B2 (ja) | 1994-04-28 | 1995-04-28 | 電極配線およびその製造方法 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9092694 | 1994-04-28 | ||
JP6-90926 | 1994-04-28 | ||
JP14628994 | 1994-06-28 | ||
JP6-146289 | 1994-06-28 | ||
JP10570895A JP3379278B2 (ja) | 1994-04-28 | 1995-04-28 | 電極配線およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0878416A JPH0878416A (ja) | 1996-03-22 |
JP3379278B2 true JP3379278B2 (ja) | 2003-02-24 |
Family
ID=27306572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10570895A Expired - Fee Related JP3379278B2 (ja) | 1994-04-28 | 1995-04-28 | 電極配線およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3379278B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100414745B1 (ko) * | 1996-12-31 | 2004-03-30 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
JP6496229B2 (ja) * | 2015-10-13 | 2019-04-03 | 日立オートモティブシステムズ株式会社 | 回転電機 |
-
1995
- 1995-04-28 JP JP10570895A patent/JP3379278B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0878416A (ja) | 1996-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2811131B2 (ja) | 半導体装置の配線接続構造およびその製造方法 | |
KR950009934B1 (ko) | 반도체 장치의 배선층 형성방법 | |
KR960010056B1 (ko) | 반도체장치 및 그 제조 방법 | |
US5939788A (en) | Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper | |
US7545040B2 (en) | Copper alloy for wiring, semiconductor device, method for forming wiring and method for manufacturing semiconductor device | |
EP0949676A1 (en) | Semiconductor device and method of manufacturing the same | |
KR100281316B1 (ko) | 전극배선 및 그 제조방법 | |
JPH0760852B2 (ja) | 銅合金導電プラグ形成方法及び装置 | |
JPH08213343A (ja) | 半導体装置およびその製造方法 | |
JPH0653163A (ja) | 集積回路障壁構造体とその製法 | |
JP3422055B2 (ja) | 半導体装置の電極配線 | |
US6054382A (en) | Method of improving texture of metal films in semiconductor integrated circuits | |
US5994775A (en) | Metal-filled via/contact opening with thin barrier layers in integrated circuit structure for fast response, and process for making same | |
JP2004506814A (ja) | スパッタリングターゲット | |
JP3379278B2 (ja) | 電極配線およびその製造方法 | |
US6111318A (en) | Semiconductor device comprising Cu--Ta and method for forming the semiconductor device | |
TW529065B (en) | Semiconductor device and method for manufacturing the same | |
JPH05211147A (ja) | アルミニウム配線およびその形成方法 | |
JPH04267359A (ja) | 配線形成方法 | |
KR100327092B1 (ko) | 반도체 소자의 구리 합금배선 형성방법 | |
KR930001311A (ko) | 반도체 장치의 금속 배선층 형성방법 | |
KR101448852B1 (ko) | 반도체 소자 및 그 제조방법 | |
JPH05102154A (ja) | 半導体装置 | |
JP3017810B2 (ja) | 半導体装置の製造方法 | |
JPH05102148A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091213 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091213 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101213 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111213 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121213 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131213 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |